TWI399146B - 一種印刷電路板及其製作方法和球柵陣列焊盤圖案 - Google Patents

一種印刷電路板及其製作方法和球柵陣列焊盤圖案 Download PDF

Info

Publication number
TWI399146B
TWI399146B TW097130804A TW97130804A TWI399146B TW I399146 B TWI399146 B TW I399146B TW 097130804 A TW097130804 A TW 097130804A TW 97130804 A TW97130804 A TW 97130804A TW I399146 B TWI399146 B TW I399146B
Authority
TW
Taiwan
Prior art keywords
pads
array
pad
width
pair
Prior art date
Application number
TW097130804A
Other languages
English (en)
Other versions
TW200938034A (en
Inventor
Romero Robert
Original Assignee
Broadcom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Corp filed Critical Broadcom Corp
Publication of TW200938034A publication Critical patent/TW200938034A/zh
Application granted granted Critical
Publication of TWI399146B publication Critical patent/TWI399146B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

一種印刷電路板及其製作方法和球柵陣列焊盤圖案
本發明涉及印刷電路板(PCB)，更具體地說，涉及PCB上的焊盤圖案和相關的佈線。
由半導體晶元製成的積體電路(IC)晶片通常使用封裝與其他電路相連，該封裝能夠貼焊(attached)到印刷電路板(PCB)上。這類IC晶片封裝中有一種是球柵陣列(BGA)封裝。相比許多其他類型的封裝解決方案，BGA封裝具有更小的管腳(footprint)。BGA封裝在其封裝基底底部的外表面設置有焊球墊陣列。焊球貼焊在焊球墊上。焊球回流以將封裝貼焊到PCB上。BGA封裝可分為多種類型，包括例如塑膠BGA(PBGA)封裝、柔性(flex)BGA封裝、細節距BGA(FPBGA或FBGA)封裝和晶元級BGA(WLBGA)封裝。
通常是通過將封裝貼焊到PCB板頂部佈線層(routing layer)上形成的焊盤圖案(land pattern)上來實現BGA封裝到PCB的安裝。焊盤圖案包括排列成行和列的多個導電體焊盤(land pad)。當BGA封裝被安裝到PCB板上時，BGA封裝底部的每一個焊球貼焊在焊盤圖案中對應的焊盤上。PCB通常包括多個導電佈線層，其上具有用於將信號從焊盤傳導到PCB其他部位的迹線(trace)。例如，迹線通常在PCB頂部佈線層形成，用以引出陣列最外排連線。從陣列外邊緣的焊盤引出的迹線不需要在其他焊盤之間穿過。從陣列內部(例如不在外邊的焊盤)引出的迹線通常要在位於陣列外邊 緣的焊盤之間經過。
隨著電子設備尺寸越來越小，需要更小的BGA封裝尺寸。因而，要求BGA封裝焊盤圖案尺寸也隨之減小，這就使得PCB佈線(需要與焊盤圖案相匹配)的製作難度增加。例如，在某些情況下，焊盤之間的距離必須很小，使得迹線不可能在焊盤之間佈置。在這樣的焊盤圖案中，只有焊盤圖案外邊緣上的焊盤才能向外佈線連接至PCB頂層陣列。相應地，必須在PCB上增加額外的佈線層，以便連接整個焊盤圖案。而增加額外的佈線層將使PCB的成本和複雜度增大。
因此需要對電路板和佈線技術進行改進，使其適應更小的BGA封裝尺寸。
本文描述的是關於球柵陣列封裝的電路板和焊盤圖案的方法、系統和裝置。在球柵陣列封裝的焊盤圖案中設置長方形(oblong)焊盤，以使焊盤圖案中其他的焊盤能夠佈線連接至焊盤圖案的外部。
在一個實施例中，在電路板頂部佈線層上的球柵陣列焊盤圖案包括多個焊盤。這些焊盤排列成由行和列組成的陣列。陣列的外邊緣包括一對相鄰的長方形焊盤。在這對相鄰的長方形焊盤之間佈置有從位於陣列內部的焊盤引向陣列外部位置的導電迹線。長方形焊盤的寬度比標準焊盤窄，使得能夠為迹線的佈置提供更大的間隙。長方形焊盤使得焊盤圖案陣列中的其他焊盤能夠佈線連接至頂部佈線層焊盤陣列的外部，從而降低電路板的製作和組裝成本。
這對相鄰的長方形焊盤包括第一長方形焊盤和第二長方形焊盤。第一長方形焊盤和第二長方形焊盤中的每一個都具有長度和寬度，該長度沿與外邊緣相垂直的第一軸方向，該寬度沿與第一軸相垂直的第二軸方向。長方形焊盤的長度大於其寬度。
在進一步的實施例中，長方形焊盤的寬度W配置如下：W<PP-(TW+2×TS)
其中：PP=焊盤圖案陣列中焊盤與焊盤之間的間距；TW=導電迹線的寬度；TS=迹線與其他導電體之間間隔的製作公差。
相比之下，焊盤圖案中傳統圓形焊盤的直徑DRP>PP-(TW+2×TS)。
根據本發明的一方面，提供一種用於安裝球柵陣列封裝的印刷電路板(PCB)，該PCB包括：絕緣層；及設置在所述絕緣層上的導電層；其中，所述導電層包括排列成行、列陣列的多個焊盤，所述陣列的外邊緣包括一對相鄰的長方形焊盤；及所述導電層進一步包括佈置在所述一對相鄰的長方形焊盤之間、從位於陣列內部的焊盤引向陣列外部位置的導電迹線。
作為優選，所述一對相鄰的長方形焊盤包括第一長方形焊盤和第二長方形焊盤，其中第一長方形焊盤具有長度和寬度，該長度沿與所述外邊緣相垂直的第一軸方向，該寬度沿與所述第一軸相垂直的第二軸方向，且長度大於其寬度。
作為優選，所述第一長方形焊盤具有沿第一軸方向相對設置的第一和第二端部，其中第一和第二端部為圓弧形狀。
作為優選，所述第一長方形焊盤為矩形形狀。
作為優選，所述陣列的內部包括多個圓形焊盤，其中，所述陣列內部的一對相鄰的圓形焊盤之間的距離D為D<TW+2×TS
其中：TW=導電迹線的寬度；TS=迹線與導電層中其他導電體之間間隔的製作公差。
作為優選，每一個所述圓形焊盤的直徑DRP為 DRP>PP-(TW+2×TS)
其中PP=焊盤與焊盤之間的間距。
作為優選，所述第一長方形焊盤的寬度W配置為：W<PP-(TW+2×TS)。
作為優選，所述陣列的多個外邊緣的每一個都包括多個長方形焊盤。
根據本發明的一方面，提供一種球柵陣列焊盤圖案，包括：排列成行、列陣列的多個焊盤，其中所述陣列的外邊緣包括一對相鄰的長方形焊盤；及佈置在所述一對相鄰的長方形焊盤之間、從位於陣列內部的焊盤引向陣列外部位置的導電迹線。
作為優選，所述一對相鄰的長方形焊盤包括第一長方形焊盤和第二長方形焊盤，其中第一長方形焊盤具有長度和寬度，該長度沿與所述外邊緣相垂直的第一軸方向，該寬度沿與所述第一軸相垂直的第二軸方向，且長度大於其寬度。
作為優選，所述第一長方形焊盤具有沿第一軸方向相對設置的第一和第二端部，其中第一和第二端部為圓弧形狀。
作為優選，所述第一長方形焊盤為矩形形狀。
作為優選，所述陣列的內部包括多個圓形焊盤，其中，所述陣列內部的一對相鄰的圓形焊盤之間的距離D為D<TW+2×TS
其中：TW=導電述線的寬度；TS=迹線與焊盤圖案中其他導電體之間間隔的製作公差。
作為優選，每一個所述圓形焊盤的直徑DRP為DRP>PP-(TW+2×TS)
其中 W=第一長方形焊盤的寬度；(？)PP=焊盤與焊盤之間的間距。
作為優選，所述第一長方形焊盤的寬度W配置為：W<PP-(TW+2×TS)。
作為優選，所述陣列的多個外邊緣的每一個都包括多個長方形焊盤。
本發明的一方面，提供一種製作電路板的方法，包括：在絕緣層上設置導電箔；刻蝕導電箔以形成排列成行、列陣列的多個焊盤和多條導電迹線；其中，所述刻蝕包括：形成在所述陣列的外邊緣的一對相鄰的長方形焊盤，形成在所述一對相鄰的長方形焊盤之間、從位於陣列內部的焊盤引向陣列外部位置的導電迹線。
作為優選，所述一對相鄰的長方形焊盤包括第一長方形焊盤和第二長方形焊盤，其中形成在所述陣列的外邊緣的一對相鄰的長方形焊盤包括：形成具有長度和寬度的第一長方形焊盤，該長度沿與所述外邊緣相垂直的第一軸方向，該寬度沿與所述第一軸相垂直的第二軸方向，且長度大於其寬度。
作為優選，所述第一長方形焊盤具有沿第一軸方向相對設置的第一和第二端部，其中形成在所述陣列的外邊緣的一對相鄰的長方形焊盤包括：形成圓弧形狀的第一和第二端部。
作為優選，所述形成在所述陣列的外邊緣的一對相鄰的長方形焊盤包括：形成矩形形狀的第一長方形焊盤。
作為優選，所述陣列的內部包括多個圓形焊盤，其中，所述刻蝕導電箔以形成排列成行、列陣列的多個焊盤 和多條導電迹線包括： 形成所述陣列內部的一對相鄰的圓形焊盤，其間的距離D配置如下：D<TW+2×TS
其中：TW=導電迹線的寬度；TS=迹線與其他導電體之間間隔的製作公差。
作為優選，所述刻蝕導電箔以形成排列成行、列陣列的多個焊盤和多條導電迹線包括：形成每一個所述圓形焊盤，使其直徑DRP配置如下：DRP>PP-(TW+2×TS)
其中PP=焊盤與焊盤之間的間距。
作為優選，所述形成在所述陣列的外邊緣的一對相鄰的長方形焊盤包括：形成所述第一長方形焊盤，使其寬度W<PP-(TW+2×TS)。
作為優選，所述刻蝕導電箔以形成排列成行、列陣列的多個焊盤和多條導電迹線包括：在所述陣列的多個外邊緣的每一個中都形成多個長方形焊盤。
在下面將要進行的對本發明的詳細描述中，上述和其他部件、優勢和特徵將變得更加明顯。應注意的是，發明內容和摘要部分可能使用一個或多個實施例，但並未列出發明人可能補充的有關本發明的全部示範性實施例。
100‧‧‧球柵陣列(BGA)封裝
102‧‧‧積體電路晶片
104‧‧‧基底
106‧‧‧引線(bone wire，鍵合引線)
108‧‧‧焊球
110‧‧‧密封材料
112‧‧‧第一表面(頂面)
114‧‧‧第二表面(底面)
116‧‧‧終端
202‧‧‧陣列
204‧‧‧焊球墊
300‧‧‧印刷電路板(PCB)
302‧‧‧焊盤圖案
304‧‧‧表面
306‧‧‧焊盤
308a-308d‧‧‧邊緣
400‧‧‧部分焊盤圖案
402a-402d‧‧‧跡線
404‧‧‧焊盤間距
406‧‧‧直徑
408‧‧‧距離
412‧‧‧跡線寬度
414‧‧‧公差間隔
500‧‧‧部分焊盤圖案
502‧‧‧條形焊盤
502a‧‧‧第一長方形焊盤
502b‧‧‧第二長方形焊盤
504‧‧‧表面
508a‧‧‧邊緣
510‧‧‧內部區域
602‧‧‧長度
604‧‧‧寬度
606‧‧‧第一端部
608‧‧‧第二端部
702‧‧‧印刷電路板(PCB)
704‧‧‧導電層
706‧‧‧絕緣層
802‧‧‧回流區
1000‧‧‧印刷電路板(PCB)
1002‧‧‧焊盤圖案
1004‧‧‧表面
圖1是示例性BGA封裝的截面圖；圖2是圖1所示BGA封裝的底視圖；圖3是PCB上示例性焊盤圖案的平面圖； 圖4是圖3所示的焊盤圖案中的一部分的示意圖，其上帶有示例性佈線；圖5是根據本發明實施例的具有一對長方形焊盤的部分焊盤圖案和示例性佈線的示意圖；圖6是根據本發明實施例的示例性長方形焊盤的示意圖；圖7-9是根據本發明實施例的焊球貼焊到長方形焊盤上的示意圖；圖10是根據本發明實施例的周邊設有長方形焊盤的示例性焊盤圖案的示意圖；圖11是根據本發明實施例，在圖10所示焊盤圖案上的示例性佈線的示意圖；圖12是根據本發明實施例的製作具有長方形焊盤和改進佈線的焊盤圖案的印刷電路板的工藝步驟流程圖。
本申請文件公開了結合有本發明特徵的一個或多個實施例。所公開的實施例僅僅是對本發明的舉例，本發明的範圍不局限於所公開的實施例，而由本申請的權利要求來定義。
本申請文件中描述的具體實施例是用於舉例說明本發明，而不是對本發明的限制。本文描述的示例可適用於各種類型的積體電路封裝。此外，根據本申請文件的教導，本領域技術人員可以顯而易見地得出其他結構和操作實施例，包括修改/替換。
說明書中出現的“一個實施例”、“實施例”、“示例”等術語，指的是本申請描述的實施例可包括有特定的特徵、結構或特性，但是並非每個實施例都必須包括有這些特定特徵、結構或特性。此外，該術語也並非必須指同一個實施例。當結合一個實施例介紹特定特徵、結構或特性時，可以認為本領域的技術人員能夠將該特徵、結構或特性結合到其他實施例中，不管本申請中是否有明確的描述。
此外，需要理解的是，本申請中所使用的與空間方位有關的 描述(例如“上面”、“下面”、“左邊”、“右邊”、“向上”、“向下”、“頂部”、“底部”等)僅僅是出於舉例解釋的目的，本申請中所介紹的結構的實際實現可以具有各種不同的方位或方式。
根據本發明的實施例，提供一種因使用長方形(oblong)焊盤得以性能改善的佈線(與焊盤圖案相關)。長方形焊盤比標準圓形焊盤窄，因此可以給述線的佈線提供更多的間隙(clearance)。較之傳統技術，長方形焊盤能使焊盤圖案陣列中的更多焊盤可向外佈線(routed external)到頂部佈線層陣列，以此來節省印刷電路板製造和組裝的成本。這種改進後的焊盤圖案用於安裝積體電路封裝，例如BGA封裝。以下先對本發明實施例所應用的BGA封裝示例進行描述。然後再介紹傳統PCB焊盤圖案和佈線技術。本發明克服了傳統焊盤圖案及其相關佈線的缺陷。
球柵陣列封裝及其焊盤圖案舉例
圖1所示為示例性BGA封裝100的截面圖。BGA封裝100包括積體電路晶片102、基底104。引線(bone wire，鍵合引線)106、多個焊球108和密封材料110。基底104具有第一表面(例如頂面)112，其與基底104的第二表面(例如底面)114相對設置。如圖1所示，晶片102安裝在基底104的第一表面。如本領域技術人員所知悉，晶片102可使用粘結材料(例如晶片附著材料，圖1中未示出)安裝在基底104上。
如圖1所示，在晶片102的終端116和基底104的第一表面112上的導電體(諸如述線、引腳(bone finger，鍵合引腳)等(圖1中未示出))之間連接有多條主連線106。例如，第一主連線106a連接在終端116a和基底104的第一表面112之間，第二主連線106b連接在終端116b和基底104的第一表面112之間。可以有任意數量的主連線106，其取決於從晶片102(在終端116)向基底104的第一表面112耦合的信號數量。主連線106可以是由各種合適的 導電材料製成的連線，包括金屬材料諸如金、銀、銅、鋁、其他金屬材料或這些材料的化合物/合金。主連線106可以通過本領域技術人員所知悉的引線鍵合(wire bonding)技術和機制進行貼焊。
還是如圖1所示，密封材料110覆蓋住晶片102和基底104的第一表面112上的主連線。密封材料110保護晶片102和連線106不受外界環境的危害。密封材料110可以是任意類型的密封材料，包括環氧、模塑材料等。密封材料110可以採用各種方法加裝，包括採用元件切割分離(saw singulation)技術、注入模塑等。
多個焊球108(包括焊球108a和108b)被貼焊到基底104的第二表面114。圖2是基底104的第二表面114的底視圖(圖2中未示出焊球108)。如圖2所示，基底104的第二表面114包括焊球墊204的陣列202。在圖2所示的實施例中，陣列202包括排列成10×10的100個的焊球墊204。在其他實施例中，陣列202可包括排列成任意行、列的更少或更多數量的焊球墊204。焊球墊204是封裝100上的焊球108(如圖1所示)的貼焊位置。焊球墊204通過基底104(例如導電路徑和或佈線)與基底104第一表面112的導電體(例如迹線、鍵合引腳、接觸區等)電連接，使晶片102的信號能夠電連接到焊球108。
基底104包括一個或多個導電層(如在第一表面112上)，由一個或多個絕緣層分隔開。例如，BGA基底普遍具有兩個導電層或四個導電層。導電層可以由導電材料製成，諸如金屬或金屬化合物/合金，包括銅、鋁、錫、鎳、金、銀等。在實施例中，基底104可以是剛性的或柔性的(例如“伸縮”基底)。電絕緣層可由陶瓷、塑膠、膠帶和或其他合適的材料製成。例如，基底104的電絕緣層可以由諸如有機材料如BT(bismaleimide triazine)薄片/樹脂、柔性膠帶材料諸如聚酰胺(polymide)、阻燃玻璃纖維(flame retardant fiberglass)合成物基底板材(例如FR-4)等。
BGA封裝100的其他配置包含在本發明實施例的範圍內。例 如，圖1中的封裝100是晶片向上型BGA封裝。作為選擇，封裝100也可以配置成晶片向下的BGA封裝，這種情況下晶片102安裝在基底104的第二表面114。此外，封裝100可包括散熱器和或散熱片，用於封裝100內部和或外部的散熱。例如，在一實施例中，晶片102可以安裝在封裝100中的散熱器/支肋(stiffener)上。
焊球108使得BGA封裝100能夠安裝到其他基體諸如電路板(例如印刷電路板)等。封裝100通常安裝在電路板表面的焊盤圖案上，該焊盤圖案與基底104第二表面114上的焊球108的圖案相匹配(即互為鏡像)。封裝100放置在電路板上，焊球108回流使得焊球被貼焊到焊盤圖案的接觸墊上。
圖3是示例性印刷電路板(PCB)300表面304上焊盤圖案302的示意圖(為易於圖示，圖3中示出的是PCB 300的一個邊角部分)。如圖3所示，焊盤圖案302包括多個焊盤306，排列成10行、10列的陣列。焊盤圖案302適用於安裝包括排列成10行、10列的焊球108陣列的封裝100。焊盤306基本呈圓形，由導電材料製成。例如，焊盤306可由金屬或金屬化合物/合金製成，包括銅、鋁、錫、鎳、金、銀等。焊盤306可使用導電材料諸如焊料塗敷/覆蓋，使得可以採用回流焊或其他工藝將封裝100貼焊到焊盤圖案302上。
圖3示出了帶有焊盤306的焊盤圖案302，但是未示出表面304上與焊盤306相關的佈線。在圖3的示例中，迹線(圖3中未示出)可從表面304的邊緣焊盤306向焊盤圖案302外的表面304位置引出。如圖3所示，焊盤圖案302包括四個邊緣區，標記為邊緣308a-308d。邊緣308a-308d中的每一個包括沿相對的焊盤圖案302外邊緣佈置的十個焊盤306。迹線可以從邊緣308a-308d上的每一個焊盤306向外佈線至焊盤圖案302外部位置。但是，由於焊盤圖案302中的焊盤306之間的距離很近，迹線不能從焊盤圖案302內部的焊盤306(由邊緣308a-308d所形成的邊界包圍中 的)向外佈線到外部位置。焊盤圖案302中的相鄰焊盤306之間沒有足夠的空間用於佈置迹線。
有關焊盤圖案302中的相鄰焊盤306之間無法佈置迹線的問題將結合圖4進行進一步說明。圖4是圖3所示的焊盤圖案302中的一部分400的示意圖，其上帶有示例性佈線。部分焊盤圖案400是焊盤圖案302的邊緣308a的中間部分。部分焊盤圖案400包括多個焊盤306，諸如焊盤306a-306i。圖4所示的邊緣308a這部分包括焊盤306a-306d。對應的迹線402a-402d在表面304上從每一個焊盤306a-306d向外佈線至焊盤圖案302外的位置(圖4中未示出)。
對於BGA封裝，如圖1所示的BGA封裝100，隨著封裝尺寸減小焊球間距(即相鄰焊球中心點之間的距離)也縮短。結果，與BGA封裝相對應的PCB上焊盤圖案中的焊盤間距(即相鄰焊盤中心點之間的距離)也相應縮短。圖4示出了焊盤306h和306i之間的焊盤間距404，其代表了焊盤圖案302中所有相鄰焊盤306之間的間距。在圖4所示的示例中，間距404相對較短，使得相鄰焊盤306之間無法佈置迹線。如圖4所示，焊盤306(例如焊盤306e和306f)之間相隔距離408。迹線402(例如迹線402d)的寬度為412。此外，迹線402必須與焊盤圖案302中的其他導電體相隔一段製作公差間隔414(以保持電絕緣)。在圖4的示例中，距離408、迹線寬度412和公差間隔414之間的關係可由以下公式說明：D 408<TW412+2×TS 414 公式1
其中，D 408=焊盤間隔距離408；TW 412=迹線402的寬度412；TS 414=迹線402的製作公差間隔414。
公式1說明相鄰焊盤306之間的間隔距離408太小，以至於無法容納迹線402的寬度412和迹線402兩邊的製作公差間隔 414。
如圖4所示，焊盤306(例如焊盤306g)，基本為圓形，其直徑為406。參見圖4中的焊盤306h和306i，焊盤間距404、焊盤間隔距離408和焊盤直徑406之間的關係如下所示：PP 404=D 408+1/2DRP 406+1/2DRP 406 PP 404=D 408+DRP 406 D 408=PP 404-DRP 406 公式2
其中D 408=焊盤間隔距離408；DRP 406=(圓形)焊盤306的直徑406；PP 404=焊盤間距404。
公式2代入公式1，得出PP 404-DRP 406<TW412+2×TS 414 DRP 406>PP 404-(TW412+2×TS 414) 公式3
公式3說明了如果焊盤306的直徑406大於焊盤間距404減去迹線寬度412與兩個迹線公差間隔414之和，迹線就不能在焊盤306之間佈線。
例如，在一個示例性實施例中，直徑406為0.01英寸、焊盤間距404為0.4mm(0.0157英寸)、迹線寬度412為0.003英寸、迹線公差間隔414為0.003英寸。將這些值(以英寸為單位)代入公式3，如下DRP 406>PP 404-(TW412+2×TS 414)
0.01>0.0157-(0.003+2×(0.003))
0.01>0.0067
根據這些數值，迹線402不能在焊盤306之間佈線。因此，僅有焊盤圖案302外邊緣的焊盤可以向表面304上的焊盤圖案302外部佈線。在圖3中，只有邊緣308a-308d上的焊盤306可以在表面304上佈線。邊緣308a-308d包圍的內部焊盤306必須在PCB 300 的其他佈線層上佈線。由於焊盤圖案302是10×10的焊盤306陣列，PCB 300至少需要5個佈線層才能將焊盤圖案302上的所有焊盤306佈線(連接)至焊盤圖案302外部，假設焊盤圖案302的佈線層用於佈線焊盤圖案302外邊緣的焊盤，則隨後的每一個佈線層用於佈線焊盤圖案302下一個最外圈上的焊盤306。
示例性實施例
在本發明的實施例中，在焊盤圖案中設置長方形焊盤，使得能夠使用更少的佈線層將焊盤圖案內部的焊盤佈線連接到焊盤圖案外部。長方形焊盤的寬度較窄，這樣就為迹線和與迹線相關的間隙需求提供了額外的電路板空間。當BGA封裝安裝到焊盤圖案上時，長方形焊盤能夠使BGA封裝的標準焊球貼焊在其上。每一個長方形焊盤為來自BGA封裝的信號提供到電路板的電連接。通過使BGA封裝的焊球能夠貼焊，長方形焊盤為BGA封裝在電路板上的貼焊提供了機械支撐。
圖5是根據本發明一實施例的部分焊盤圖案500的示意圖。部分焊盤圖案500包括4×4的焊盤圖案陣列。部分焊盤圖案500位於電路板諸如印刷電路板的表面504上。部分焊盤圖案500包括多個基本呈圓形的焊盤306，諸如焊盤306a、306b和306e-306i。部分焊盤圖案500還包括一對相鄰的長方形焊盤-第一長方形焊盤502a和第二長方形焊盤502b。部分焊盤圖案500的邊緣508a包括焊盤306a和306b和該對相鄰的長方形焊盤502a和502b。圖5中所示的沒在邊緣508a上的焊盤包括基本呈圓形的焊盤306e-306i，其位於焊盤圖案的內部區域510中。
在表面504上從邊緣508a的每一個焊盤(包括基本呈圓形的焊盤306a和306b和長方形焊盤502a和502b)向焊盤圖案外部位置佈置有對應的導電迹線402a-402d。由於上述理由，圖5中，迹線不能佈置在相鄰的圓形焊盤306之間(例如焊盤306a和306b之間)。但是，相鄰的長方形焊盤502a和502b之間佈置有導電迹線 506。迹線506從位於陣列內部的焊盤306e向外布設到陣列外部位置(圖5中未示出)。這樣，由於設置了條形焊盤502，使得能夠對焊盤圖案內部區域510中的一個或多個焊盤進行佈線。
圖6是根據本發明實施例的示例性長方形焊盤502的示意圖。參見圖5和圖6，長方形焊盤502具有長度602，其沿著與包括焊盤502的焊盤圖案的外邊緣(例如邊緣508a)相垂直的第一軸方向(如圖6中所示的Y軸)；長方形焊盤502具有寬度604，其沿著與第一軸相垂直的第二軸方向(如圖6中所示的X軸)。長度602大於寬度604。在實施例中，長度602可以選擇與部分焊盤圖案500的圓形焊盤306的直徑406相同，或大於或小於圓形焊盤306直徑406。長方形焊盤502的寬度的選擇要符合以下條件：W 604<PP 404-(TW 412+2×TS 414) 公式4
其中，W 604=長方形焊盤502的寬度W。
公式4說明如果長方形焊盤502的寬度604小於焊盤間距404減去迹線寬度412與兩個迹線公差間隔414之和，迹線506就可以在一對長方形焊盤502之間佈置。
例如，在一個示例性實施例中，寬度604可以選擇為0.006英寸、長度可以選擇為0.01英寸。將這一寬度值與前一例子中的示例尺寸(焊盤間距404為0.0157英寸、迹線寬度412為0.003英寸、迹線公差間隔414為0.003英寸)代入公式4：W 604<PP 404-(TW 412+2×TS 414)
0.006<0.0157-(0.003+2×(0.003))
0.006<0.0067
因而，使用0.006英寸的長方形焊盤寬度604配合其他示例尺寸，在長方形焊盤502之間能夠佈置迹線506。例如，如圖5所示，在部分焊盤圖案500的外邊第二排中的焊盤306e，其上的迹線506可以通過長方形焊盤502a和502b之間引向部分焊盤圖案500外 部。通過使用長方形焊盤502來替代外邊緣508a上的其他圓形焊盤306，可以將部分焊盤圖案500外邊第二排中的其他焊盤306的迹線引到部分焊盤圖案500的外部。在圖3所示的焊盤圖案302(為10×10的焊盤陣列)的示例中，通過將外邊緣308a-308d上的焊盤全部改為長方形焊盤502，用於將焊盤圖案302上所有焊盤306佈線至焊盤圖案302外部所必需的佈線層數量可以從五層減少到四層。
如圖6所示，長方形焊盤502具有相對設置的第一和第二端部606和608。在圖6所示的示例中，第一和第二端部606和608為圓弧形。例如第一和第二端部606和608可以是半球形、曲線形或任意其他曲率半徑的圓弧形。在另一實施例中，第一和第二端部606和608可以是方形，這種情況下長方形焊盤502即為矩形。在進一步的實施例中，長方形焊盤502可以是其他形狀，諸如雞蛋形、橢圓形、拉長的六邊形、拉長的八邊形或其他拉長的多邊形。長方形焊盤502由導電材料形成。例如，長方形焊盤502可由金屬或金屬化合物/合金形成，諸如銅、鋁、錫、鎳、金、銀等。此外，長方形焊盤502可使用導電材料諸如焊料塗敷/覆蓋，使得可以採用回流焊或其他工藝對封裝100進行貼焊。
圖7-9是根據本發明實施例的BGA封裝100安裝到具有長方形焊盤502的PCB 702上的截面圖。為易於圖示說明，圖7-9中只示出封裝100和PCB 702的一部分。如圖7所示，PCB 702包括一個導電層704，其中包括有長方形焊盤502和絕緣層706。在實施例中，PCB 702還可能包括其他層，但為易於圖示說明，圖7-9中未示出PCB 702的其他層。
具體來說，圖7-9示出了封裝100的焊球108正被貼焊在PCB 702的長方形焊盤502上。在圖7中，封裝100被放置在鄰近PCB 702的位置處。圖7示出了長方形焊盤502的長度602。焊盤502的長度602和寬度604可以是任意合適的數值，取決於特定的應 用，且長度602大於寬度604。例如，長方形焊盤502的長度602可以是0.01英寸、寬度604是0.006英寸，焊球108的直徑可以是0.01英寸。
在圖8中，封裝100的焊球108與長方形焊盤502連到一起。由於封裝100經歷了安裝(例如回流焊)過程，焊球108至少有部分熔化。由於焊球108的熔化，焊球108浸潤/擴散到回流區802，越過焊盤502的長度602，使得長方形焊盤502的長度602被焊球108的焊料所覆蓋。這種用回流區802中的焊料覆蓋長方形焊盤502的方式增強了焊球108到長方形焊盤502的機械連接和電連接性能。
圖9示出了在圖8所示的焊球108與長方形焊盤502連到一起的狀態下焊盤502的寬度604方向的示意圖。在圖9中，焊球108部分熔化，貼焊在長方形焊盤502上。然而，由於長方形焊盤502的寬度604比焊球108的直徑窄，因此在圖9中看不到回流區802，或者相對於圖8來說在圖9中只能看到較少的回流區802。因為傳統的焊盤(例如焊盤306)為圓形以便於容納圓形的焊球，而長方形焊盤502不是圓形的，長方形焊盤502的長方形狀與傳統BGA封裝安裝技術是對立的。當長方形焊盤502的面積小於圓形焊盤306的面積時，在封裝100與PCB 702之間所提供的機械連接性能方面，長方形焊盤502比圓形焊盤306差。但是，因為長方形焊盤502的數量占焊盤圖案的全部焊盤數量的比例較少，因此由長方形所造成的封裝與PCB之間的機械附著強度的損失不是很嚴重。另外，長方形焊盤502的設置使得PCB板中的佈線層數量減少，從而絕緣層數量也隨之減少，這樣可以大幅度降低PCB部件成本並降低PCB組裝的複雜度。
在實施例中，在任意尺寸的焊盤圖案的邊緣508中可以設置任意數量的長方形焊盤502。例如，圖10所示為根據本發明的另一實施例，在PCB 1000的表面1004上形成的焊盤圖案1002(佈線 在圖10中未示出)。如圖10所示，焊盤圖案1002包括13×13的圓形焊盤306和長方形焊盤502的陣列(在圖10的例子中一些陣列位置是空的，即圖10的陣列不是完全填滿的陣列)。在圖10的例子中，焊盤圖案1002的四個邊緣508a-508d中的每一個都包括多個長方形焊盤502，且焊盤圖案1002的每一個邊角都設有一個圓形焊盤。在其他實施例中，邊緣508a-508d中不位於邊角上的一些焊盤也可以是圓形焊盤。圖中所示的焊盤圖案1002陣列中的內部焊盤510為圓形焊盤306，但是內部區域510中的圓形焊盤也可由其他形狀的焊盤所替代。
如果焊盤圖案1002中未包括長方形焊盤502，為了將所有的焊盤都佈線連接至焊盤圖案1002的外部，PCB 1000將需要7個佈線層。而如圖10所示設置了長方形焊盤502後，可以用6個佈線層將焊盤圖案1002完全佈線連接，因為外邊的兩圈焊盤全部都可以在包含焊盤圖案1002的頂部佈線層上佈線。
圖11是根據本發明實施例，在圖10所示焊盤圖案1002上帶有示例性佈線的示意圖。如圖11所示，每一對相鄰的長方形焊盤502能夠使相應的一條迹線經過它們之間佈線連接至焊盤圖案1002的外部。例如，相鄰的長方形焊盤502a和502b之間有迹線506a從焊盤圖案1002內部的焊盤306a佈線連接至焊盤圖案1002的外部位置(圖11中未示出)。在圖11中，內部區域510中與邊緣508a-508d相鄰的所有焊盤306都連接有對應的迹線506，其將焊盤的信號傳送至焊盤圖案1002的外部。此外，在焊盤圖案1002更裏邊的一些焊盤306可以通過長方形焊盤502佈線連接至焊盤圖案1002的外部。例如，相鄰長方形焊盤502c和502d之間有迹線506b從焊盤圖案1002第三排深的圓形焊盤306b佈線連接至焊盤圖案1002的外部位置。迹線506b的佈線從焊盤圖案1002第三排的焊盤306b開始、經過焊盤圖案1002第二排的空檔(此處無焊盤存在)、並穿過長方形焊盤502c和502d之間。
圖12是根據本發明實施例的製作具有長方形焊盤和改進佈線的焊盤圖案的印刷電路板的工藝步驟流程1200的示意圖。流程1200中的步驟不需要依照圖中所示的順序執行。基於對流程1200的討論，本領域技術人員可以顯而易見地得到其他結構和操作實施例。以下對流程1200進行描述。
流程1200開始於步驟1202。在步驟1202，將第一導電層附著在第一絕緣層上。例如，如圖8所示，導電層704被附著在絕緣層706上。導電層704可由任何適用於PCB的合適的材料層製成，諸如金屬或金屬化合物/合金。例如，導電層704(在形成焊盤/佈線等之前)可以是銅箔或其他類型的金屬箔。絕緣層706可由任何適用於PCB的絕緣材料製成，諸如玻璃纖維材料、塑膠、環氧材料等。導電層704可以各種方式附著在絕緣層706上，包括在粘結層(bond layer)使用加熱和環氧材料的碾壓工藝(laminating process)、使用粘結材料和或其他的附著機制/工藝。
在步驟1204，對第一導電層進行刻蝕，形成排列成行和列陣列的多個焊盤和多條導電迹線。在實施例中，步驟1204可以在步驟1202之前或之後發生。可以使用各種方式在導電層中形成導電焊盤陣列和相關的佈線(如圖11所示的焊盤圖案1002)，包括使用傳統技術和其他方式。例如，可以使用傳統的光成像(photoimaging)/刻蝕工藝或使用其他合適的工藝。
在一個實施例中，步驟1204a和1204b可以在步驟1204中執行。在步驟1204a，在焊盤陣列的外邊緣中形成一對相鄰的長方形焊盤。例如，如圖11所示，在形成焊盤圖案1002時，可以在導電層中形成第一和第二長方形焊盤502a和502b。如圖11所示，第一和第二長方形焊盤502a和502b位於焊盤圖案1002的外邊緣508a上。
在步驟1204b，形成導電迹線，其從位於陣列內部的焊盤開始經過該對相鄰長方形焊盤之間佈線連接至陣列外部。例如，如圖 11所示，在形成焊盤圖案1002時，第一迹線506a在導電層中形成。如圖11所示，第一迹線506a從位於焊盤圖案1002的內部區域510中的焊盤306a開始經過第一和第二長方形焊盤502a和502b之間佈線。
在步驟1206中，根據印刷電路板的製作所需，其他導電層和絕緣層被附著，與第一導電層和第一絕緣層堆疊在一起。如上所述，在堆疊中可以附著任意數量的導電層和絕緣層以形成PCB，如圖10所示的PCB 1000。與傳統的工藝相比，本發明的實施例通過使用長方形焊盤502來改進焊盤圖案的佈線性能，從而可以減少步驟1206中附著在一起的佈線層和絕緣層的數量。
結論
儘管以上介紹了本發明的各種實施例，但是可以理解的是，以上僅僅是示例，並非對本發明的限制。本領域的技術人員顯然知道，可以對本發明進行各種形式和細節上的改變而不脫離本發明的精神實質和範圍。因此，本發明的保護範圍不限於任何上述的實施例，而是由權利要求及其等效替代來定義。
圖12為流程圖，無元件符號說明

Claims (6)

  1. 一種用於安裝球柵陣列封裝的印刷電路板，其特徵在於，該印刷電路板包括：絕緣層；及設置在所述絕緣層上的導電層；其中，所述導電層包括排列成行、列陣列的多個焊盤，所述陣列的內部包括多個圓形焊盤，所述陣列的外邊緣包括一對相鄰的長方形焊盤，其包括第一長方形焊盤和第二長方形焊盤，其中第一長方形焊盤具有長度和寬度，該長度沿與所述外邊緣相垂直的第一軸方向，該寬度沿與所述第一軸相垂直的第二軸方向，且長度大於其寬度；及所述導電層進一步包括佈置在所述一對相鄰的長方形焊盤之間、從位於陣列內部的焊盤引向陣列外部位置的導電迹線，所述陣列內部的一對相鄰的圓形焊盤之間的距離D，而所述第一長方形焊盤的寬度W，其中D與W滿足以下數學式：D<TW+2×TS；以及W<PP-(TW+2×TS)，其中：TW=導電迹線的寬度；TS=迹線與導電層中其他導電體之間間隔的製作公差；PP=所述陣列內部的一對相鄰的圓形焊盤的中心點之間的距離。
  2. 如申請專利範圍第1項所述的印刷電路板，其中，所述第一長方形焊盤具有沿第一軸方向相對設置的第一和第二端部，其中第一和第二端部為圓弧形狀。
  3. 如申請專利範圍第1項所述的印刷電路板，其中，所述第一長方形焊盤為矩形形狀。
  4. 一種球柵陣列焊盤圖案，其特徵在於，包括：排列成行、列陣列的多個焊盤，其中所述陣列的外邊緣包括一對相鄰的長方形焊盤；及 佈置在所述一對相鄰的長方形焊盤之間、從位於陣列內部的焊盤引向陣列外部位置的導電迹線，其中所述一對相鄰的長方形焊盤包括第一長方形焊盤和第二長方形焊盤，其中第一長方形焊盤具有長度和寬度，該長度沿與所述外邊緣相垂直的第一軸方向，該寬度沿與所述第一軸相垂直的第二軸方向，且長度大於其寬度；其中所述陣列內部的一對相鄰的焊盤之間的距離D，而所述第一長方形焊盤的寬度W，其中D與W滿足以下數學式：D<TW+2×TS；以及W<PP-(TW+2×TS)，其中：TW=導電迹線的寬度；TS=迹線與導電層中其他導電體之間間隔的製作公差；PP=所述陣列內部的一對相鄰的焊盤的中心點之間的距離。
  5. 如申請專利範圍第4項所述的焊盤圖案，其中，所述第一長方形焊盤具有沿第一軸方向相對設置的第一和第二端部，其中第一和第二端部為圓弧形狀。
  6. 一種電路板的製作方法，其特徵在於，包括在絕緣層上設置導電箔；刻蝕導電箔以形成排列成行、列陣列的多個焊盤和多條導電迹線；其中，所述刻蝕包括：形成在所述陣列的外邊緣的一對相鄰的長方形焊盤，其包括第一長方形焊盤和第二長方形焊盤，其中形成在所述陣列的外邊緣的一對相鄰的長方形焊盤包括形成具有長度和寬度的第一長方形焊盤，該長度沿與所述外邊緣相垂直的第一軸方向，該寬度沿與所述第一軸相垂直的第二軸方向，且長度大於其寬度； 形成在所述一對相鄰的長方形焊盤之間、從位於陣列內部的焊盤引向陣列外部位置的導電迹線，其中所述陣列內部的一對相鄰的焊盤之間的距離D，而所述第一長方形焊盤的寬度W，其中D與W滿足以下數學式：D<TW+2×TS；以及W<PP-(TW+2×TS)，其中TW=導電迹線的寬度；TS=迹線與導電層中其他導電體之間間隔的製作公差；PP=所述陣列內部的一對相鄰的焊盤的中心點之間的距離。
TW097130804A 2007-08-13 2008-08-13 一種印刷電路板及其製作方法和球柵陣列焊盤圖案 TWI399146B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/837,835 US7906835B2 (en) 2007-08-13 2007-08-13 Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package

Publications (2)

Publication Number Publication Date
TW200938034A TW200938034A (en) 2009-09-01
TWI399146B true TWI399146B (zh) 2013-06-11

Family

ID=40070838

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097130804A TWI399146B (zh) 2007-08-13 2008-08-13 一種印刷電路板及其製作方法和球柵陣列焊盤圖案

Country Status (6)

Country Link
US (1) US7906835B2 (zh)
EP (1) EP2026641A3 (zh)
KR (1) KR20090017447A (zh)
CN (1) CN101370352B (zh)
HK (1) HK1129524A1 (zh)
TW (1) TWI399146B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101846601B (zh) * 2010-03-31 2011-08-31 伟创力电子科技（上海）有限公司 球栅阵列封装切片试块的制作方法
JP5710152B2 (ja) * 2010-04-15 2015-04-30 日本メクトロン株式会社 多層フレキシブルプリント配線板の製造方法
CN201789682U (zh) * 2010-07-23 2011-04-06 中兴通讯股份有限公司 四层通孔印刷电路板及应用该印刷电路板的移动终端
US20120267779A1 (en) 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
US8664541B2 (en) 2011-07-25 2014-03-04 International Business Machines Corporation Modified 0402 footprint for a printed circuit board (‘PCB’)
CN102928279B (zh) * 2012-11-13 2015-07-08 无锡江南计算技术研究所 金相灌样二次填胶方法
US9560771B2 (en) * 2012-11-27 2017-01-31 Omnivision Technologies, Inc. Ball grid array and land grid array having modified footprint
KR102079795B1 (ko) 2013-07-19 2020-02-21 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 화상형성장치 및 칩
US9633965B2 (en) * 2014-08-08 2017-04-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
US10043774B2 (en) * 2015-02-13 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit packaging substrate, semiconductor package, and manufacturing method
US20170012081A1 (en) * 2015-07-06 2017-01-12 Xintec Inc. Chip package and manufacturing method thereof
JP6750872B2 (ja) 2016-09-01 2020-09-02 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
CN106658940A (zh) * 2016-10-31 2017-05-10 努比亚技术有限公司 一种球栅阵列印制电路板
JP7078821B2 (ja) * 2017-04-28 2022-06-01 東北マイクロテック株式会社 固体撮像装置
US10818624B2 (en) * 2017-10-24 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
CN108990265A (zh) * 2018-08-28 2018-12-11 竞华电子(深圳)有限公司 一种可焊性pcb板及其制作工艺
CN212064501U (zh) * 2020-03-13 2020-12-01 华为技术有限公司 电路板结构和电子设备
KR20230111542A (ko) * 2022-01-18 2023-07-25 엘지이노텍 주식회사 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1206325A (zh) * 1997-06-30 1999-01-27 富士摄影胶片株式会社 印刷线路板
CN1601736A (zh) * 2003-09-22 2005-03-30 罗姆股份有限公司 半导体集成电路装置及电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US6268568B1 (en) 1999-05-04 2001-07-31 Anam Semiconductor, Inc. Printed circuit board with oval solder ball lands for BGA semiconductor packages
US7433201B2 (en) * 2000-09-08 2008-10-07 Gabe Cherian Oriented connections for leadless and leaded packages
US6664615B1 (en) * 2001-11-20 2003-12-16 National Semiconductor Corporation Method and apparatus for lead-frame based grid array IC packaging
US7259460B1 (en) * 2004-06-18 2007-08-21 National Semiconductor Corporation Wire bonding on thinned portions of a lead-frame configured for use in a micro-array integrated circuit package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1206325A (zh) * 1997-06-30 1999-01-27 富士摄影胶片株式会社 印刷线路板
CN1601736A (zh) * 2003-09-22 2005-03-30 罗姆股份有限公司 半导体集成电路装置及电子设备

Also Published As

Publication number Publication date
US7906835B2 (en) 2011-03-15
CN101370352A (zh) 2009-02-18
CN101370352B (zh) 2012-02-08
TW200938034A (en) 2009-09-01
EP2026641A3 (en) 2010-04-21
KR20090017447A (ko) 2009-02-18
US20090045508A1 (en) 2009-02-19
EP2026641A2 (en) 2009-02-18
HK1129524A1 (en) 2009-11-27

Similar Documents

Publication Publication Date Title
TWI399146B (zh) 一種印刷電路板及其製作方法和球柵陣列焊盤圖案
KR101131138B1 (ko) 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
US7573722B2 (en) Electronic carrier board applicable to surface mounted technology (SMT)
TWI430417B (zh) 半導體晶片封裝
US7696623B2 (en) Electronic carrier board and package structure thereof
US10582615B2 (en) Printed wiring board, printed circuit board, and electronic device
KR20070078711A (ko) 배선 기판 및 반도체 장치
US7667325B2 (en) Circuit board including solder ball land having hole and semiconductor package having the circuit board
JPH0945809A (ja) 半導体装置及び半導体装置実装用基板
JP2007005452A (ja) 半導体装置
US20100327452A1 (en) Mounting structure and method of manufacturing the same
KR100850286B1 (ko) 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈
JP5466218B2 (ja) 半導体パッケージ
JP2011222901A (ja) 半導体装置
JP4665827B2 (ja) 半導体装置及びその実装構造
JP2010161295A (ja) プリント基板およびこれを備えた半導体装置
US11139228B2 (en) Semiconductor device
US20230352382A1 (en) Semiconductor device
JP7459610B2 (ja) 電子装置
WO2015033509A1 (ja) プリント配線板およびそれを備えた半導体装置
US7939951B2 (en) Mounting substrate and electronic apparatus
JP4640950B2 (ja) 半導体装置
JP2010056121A (ja) 積層型半導体装置
KR100772107B1 (ko) 볼 그리드 어레이 패키지
JP2021089968A (ja) 電子制御装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees