CN101370352B - 一种印刷电路板及其制作方法和球栅阵列焊盘图案 - Google Patents

一种印刷电路板及其制作方法和球栅阵列焊盘图案 Download PDF

Info

Publication number
CN101370352B
CN101370352B CN2008101310457A CN200810131045A CN101370352B CN 101370352 B CN101370352 B CN 101370352B CN 2008101310457 A CN2008101310457 A CN 2008101310457A CN 200810131045 A CN200810131045 A CN 200810131045A CN 101370352 B CN101370352 B CN 101370352B
Authority
CN
China
Prior art keywords
pad
array
width
adjacent
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101310457A
Other languages
English (en)
Other versions
CN101370352A (zh
Inventor
罗伯塔·约翰·罗梅罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies Fiber IP Singapore Pte Ltd
Original Assignee
Zyray Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zyray Wireless Inc filed Critical Zyray Wireless Inc
Publication of CN101370352A publication Critical patent/CN101370352A/zh
Application granted granted Critical
Publication of CN101370352B publication Critical patent/CN101370352B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明波及一种用于安装球栅阵列封装的印刷电路板、球栅阵列焊盘图案以及制作电路板的方法。其中球栅阵列焊盘图案包括多个焊盘和导电迹线。多个焊盘排列成由行和列组成的阵列。阵列的外边缘包括一对相邻的长方形焊盘。在这对相邻的长方形焊盘之间布置有从位于阵列内部的焊盘引向阵列外部位置的导电迹线。长方形焊盘的宽度比标准焊盘窄，使得能够为迹线的布置提供更大的间隙。长方形焊盘使得焊盘图案阵列中的其它焊盘能够布线连接至顶部布线层焊盘阵列的外部，从而降低电路板的制作和组装成本。

Description

一种印刷电路板及其制作方法和球栅阵列焊盘图案
技术领域
本发明涉及印刷电路板(PCB)，更具体地说，涉及PCB上的焊盘图案和相关的布线。
背景技术
由半导体晶元制成的集成电路(IC)芯片通常使用封装与其它电路相连，该封装能够贴焊(attached)到印刷电路板(PCB)上。这类IC芯片封装中有一种是球栅阵列(BGA)封装。相比许多其它类型的封装解决方案，BGA封装具有更小的管脚(footprint)。BGA封装在其封装基底底部的外表面设置有焊球垫阵列。焊球贴焊在焊球垫上。焊球回流以将封装贴焊到PCB上。BGA封装可分为多种类型，包括例如塑胶BGA(PBGA)封装、柔性(flex)BGA封装、细节距BGA(FPBGA或FBGA)封装和晶元级BGA(WLBGA)封装。
通常是通过将封装贴焊到PCB板顶部布线层(routing layer)上形成的焊盘图案(land pattern)上来实现BGA封装到PCB的安装。焊盘图案包括排列成行和列的多个导电体焊盘(land pad)。当BGA封装被安装到PCB板上时，BGA封装底部的每一个焊球贴焊在焊盘图案中对应的焊盘上。PCB通常包括多个导电布线层，其上具有用于将信号从焊盘传导到PCB其它部位的迹线(trace)。例如，迹线通常在PCB顶部布线层形成，用以引出阵列最外排连线。从阵列外边缘的焊盘引出的迹线不需要在其它焊盘之间穿过。从阵列内部(例如不在外边的焊盘)引出的迹线通常要在位于阵列外边缘的焊盘之间经过。
随着电子设备尺寸越来越小，需要更小的BGA封装尺寸。因而，要求BGA封装焊盘图案尺寸也随之减小，这就使得PCB布线(需要与焊盘图案相匹配)的制作难度增加。例如，在某些情况下，焊盘之间的距离必须很小，使得迹线不可能在焊盘之间布置。在这样的焊盘图案中，只有焊盘图案外边缘上的焊盘才能向外布线连接至PCB顶层阵列。相应地，必须在PCB上增加额外的布线层，以便连接整个焊盘图案。而增加额外的布线层将使PCB的成本和复杂度增大。
因此需要对电路板和布线技术进行改进，使其适应更小的BGA封装尺寸。
发明内容
本文描述的是关于球栅阵列封装的电路板和焊盘图案的方法、系统和装置。在球栅阵列封装的焊盘图案中设置长方形(oblong)焊盘，以使焊盘图案中其它的焊盘能够布线连接至焊盘图案的外部。
在一个实施例中，在电路板顶部布线层上的球栅阵列焊盘图案包括多个焊盘。这些焊盘排列成由行和列组成的阵列。阵列的外边缘包括一对相邻的长方形焊盘。在这对相邻的长方形焊盘之间布置有从位于阵列内部的焊盘引向阵列外部位置的导电迹线。长方形焊盘的宽度比标准焊盘窄，使得能够为迹线的布置提供更大的间隙。长方形焊盘使得焊盘图案阵列中的其它焊盘能够布线连接至顶部布线层焊盘阵列的外部，从而降低电路板的制作和组装成本。
这对相邻的长方形焊盘包括第一长方形焊盘和第二长方形焊盘。第一长方形焊盘和第二长方形焊盘中的每一个都具有长度和宽度，该长度沿与外边缘相垂直的第一轴方向，该宽度沿与第一轴相垂直的第二轴方向。长方形焊盘的长度大于其宽度。
在进一步的实施例中，长方形焊盘的宽度W配置如下：
W＜PP-(TW+2×TS)
其中：
PP＝焊盘图案阵列中焊盘与焊盘之间的间距；
TW＝导电迹线的宽度；
TS＝迹线与其它导电体之间间隔的制作公差。
相比之下，焊盘图案中传统圆形焊盘的直径DRP＞PP-(TW+2×TS)。
根据本发明的一方面，提供一种用于安装球栅阵列封装的印刷电路板(PCB)，该PCB包括：
绝缘层；及
设置在所述绝缘层上的导电层；
其中，所述导电层包括排列成行、列阵列的多个焊盘，所述阵列的外边缘包括一对相邻的长方形焊盘；及
所述导电层进一步包括布置在所述一对相邻的长方形焊盘之间、从位于阵列内部的焊盘引向阵列外部位置的导电迹线。
作为优选，所述一对相邻的长方形焊盘包括第一长方形焊盘和第二长方形焊盘，其中第一长方形焊盘具有长度和宽度，该长度沿与所述外边缘相垂直的第一轴方向，该宽度沿与所述第一轴相垂直的第二轴方向，且长度大于其宽度。
作为优选，所述第一长方形焊盘具有沿第一轴方向相对设置的第一和第二端部，其中第一和第二端部为圆弧形状。
作为优选，所述第一长方形焊盘为矩形形状。
作为优选，所述阵列的内部包括多个圆形焊盘，
其中，所述阵列内部的一对相邻的圆形焊盘之间的距离D为
D＜TW+2×TS
其中：
TW＝导电迹线的宽度；
TS＝迹线与导电层中其它导电体之间间隔的制作公差。
作为优选，每一个所述圆形焊盘的直径DRP为
DRP＞PP-(TW+2×TS)
其中
PP＝焊盘与焊盘之间的间距。
作为优选，所述第一长方形焊盘的宽度W配置为：
W＜PP-(TW+2×TS)。
作为优选，所述阵列的多个外边缘的每一个都包括多个长方形焊盘。
根据本发明的一方面，提供一种球栅阵列焊盘图案，包括：
排列成行、列阵列的多个焊盘，其中所述阵列的外边缘包括一对相邻的长方形焊盘；及
布置在所述一对相邻的长方形焊盘之间、从位于阵列内部的焊盘引向阵列外部位置的导电迹线。
作为优选，所述一对相邻的长方形焊盘包括第一长方形焊盘和第二长方形焊盘，其中第一长方形焊盘具有长度和宽度，该长度沿与所述外边缘相垂直的第一轴方向，该宽度沿与所述第一轴相垂直的第二轴方向，且长度大于其宽度。
作为优选，所述第一长方形焊盘具有沿第一轴方向相对设置的第一和第二端部，其中第一和第二端部为圆弧形状。
作为优选，所述第一长方形焊盘为矩形形状。
作为优选，所述阵列的内部包括多个圆形焊盘，
其中，所述阵列内部的一对相邻的圆形焊盘之间的距离D为
D＜TW+2×TS
其中：
TW＝导电迹线的宽度；
TS＝迹线与焊盘图案中其它导电体之间间隔的制作公差。
作为优选，每一个所述圆形焊盘的直径DRP为
DRP＞PP-(TW+2×TS)
其中
W＝第一长方形焊盘的宽度；(？)
PP＝焊盘与焊盘之间的间距。
作为优选，所述第一长方形焊盘的宽度W配置为：
W＜PP-(TW+2×TS)。
作为优选，所述阵列的多个外边缘的每一个都包括多个长方形焊盘。
本发明的一方面，提供一种制作电路板的方法，包括：
在绝缘层上设置导电箔；
刻蚀导电箔以形成排列成行、列阵列的多个焊盘和多条导电迹线；
其中，所述刻蚀包括：
形成在所述阵列的外边缘的一对相邻的长方形焊盘，
形成在所述一对相邻的长方形焊盘之间、从位于阵列内部的焊盘引向阵列外部位置的导电迹线。
作为优选，所述一对相邻的长方形焊盘包括第一长方形焊盘和第二长方形焊盘，其中形成在所述阵列的外边缘的一对相邻的长方形焊盘包括：
形成具有长度和宽度的第一长方形焊盘，该长度沿与所述外边缘相垂直的第一轴方向，该宽度沿与所述第一轴相垂直的第二轴方向，且长度大于其宽度。
作为优选，所述第一长方形焊盘具有沿第一轴方向相对设置的第一和第二端部，其中形成在所述阵列的外边缘的一对相邻的长方形焊盘包括：
形成圆弧形状的第一和第二端部。
作为优选，所述形成在所述阵列的外边缘的一对相邻的长方形焊盘包括：形成矩形形状的第一长方形焊盘。
作为优选，所述阵列的内部包括多个圆形焊盘，
其中，所述刻蚀导电箔以形成排列成行、列阵列的多个焊盘和多条导电迹线包括：
形成所述阵列内部的一对相邻的圆形焊盘，其间的距离D配置如下：
D＜TW+2×TS
其中：
TW＝导电迹线的宽度；
TS＝迹线与其它导电体之间间隔的制作公差。
作为优选，所述刻蚀导电箔以形成排列成行、列阵列的多个焊盘和多条导电迹线包括：
形成每一个所述圆形焊盘，使其直径DRP配置如下：
DRP＞PP-(TW+2×TS)
其中
PP＝焊盘与焊盘之间的间距。
作为优选，所述形成在所述阵列的外边缘的一对相邻的长方形焊盘包括：形成所述第一长方形焊盘，使其宽度W＜PP-(TW+2×TS)。
作为优选，所述刻蚀导电箔以形成排列成行、列阵列的多个焊盘和多条导电迹线包括：
在所述阵列的多个外边缘的每一个中都形成多个/长方形焊盘。
在下面将要进行的对本发明的详细描述中，上述和其它部件、优势和特征将变得更加明显。应注意的是，发明内容和摘要部分可能使用一个或多个实施例，但并未列出发明人可能补充的有关本发明的全部示范性实施例。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是示例性BGA封装的截面图；
图2是图1所示BGA封装的底视图；
图3是PCB上示例性焊盘图案的平面图；
图4是图3所示的焊盘图案中的一部分的示意图，其上带有示例性布线；
图5是根据本发明实施例的具有一对长方形焊盘的部分焊盘图案和示例性布线的示意图；
图6是根据本发明实施例的示例性长方形焊盘的示意图；
图7-9是根据本发明实施例的焊球贴焊到长方形焊盘上的示意图；
图10是根据本发明实施例的周边设有长方形焊盘的示例性焊盘图案的示意图；
图11是根据本发明实施例，在图10所示焊盘图案上的示例性布线的示意图；
图12是根据本发明实施例的制作具有长方形焊盘和改进布线的焊盘图案的印刷电路板的工艺步骤流程图。
下面将结合附图及实施例对本发明作进一步说明，附图中相似的标号表示相同或功能相似的部件。此外，图中标号最左边的数字表示该标号第一次出现的附图序号。
具体实施方式
本申请文件公开了结合有本发明特征的一个或多个实施例。所公开的实施例仅仅是对本发明的举例，本发明的范围不局限于所公开的实施例，而由本申请的权利要求来定义。
本申请文件中描述的具体实施例是用于举例说明本发明，而不是对本发明的限制。本文描述的示例可适用于各种类型的集成电路封装。此外，根据本申请文件的教导，本领域技术人员可以显而易见地得出其它结构和操作实施例，包括修改/替换。
说明书中出现的“一个实施例”、“实施例”、“示例”等术语，指的是本申请描述的实施例可包括有特定的特征、结构或特性，但是并非每个实施例都必须包括有这些特定特征、结构或特性。此外，该术语也并非必须指同一个实施例。当结合一个实施例介绍特定特征、结构或特性时，可以认为本领域的技术人员能够将该特征、结构或特性结合到其它实施例中，不管本申请中是否有明确的描述。
此外，需要理解的是，本申请中所使用的与空间方位有关的描述(例如“上面”、“下面”、“左边”、“右边”、“向上”、“向下”、“顶部”、“底部”等)仅仅是出于举例解释的目的，本申请中所介绍的结构的实际实现可以具有各种不同的方位或方式。
根据本发明的实施例，提供一种因使用长方形(oblong)焊盘得以性能改善的布线(与焊盘图案相关)。长方形焊盘比标准圆形焊盘窄，因此可以给迹线的布线提供更多的间隙(clearance)。较之传统技术，长方形焊盘能使焊盘图案阵列中的更多焊盘可向外布线(routed external)到顶部布线层阵列，以此来节省印刷电路板制造和组装的成本。这种改进后的焊盘图案用于安装集成电路封装，例如BGA封装。以下先对本发明实施例所应用的BGA封装示例进行描述。然后再介绍传统PCB焊盘图案和布线技术。本发明克服了传统焊盘图案及其相关布线的缺陷。
球栅阵列封装及其焊盘图案举例
图1所示为示例性BGA封装100的截面图。BGA封装100包括集成电路芯片102、基底104。引线(bone wire，键合引线)106、多个焊球108和密封材料110。基底104具有第一表面(例如顶面)112，其与基底104的第二表面(例如底面)114相对设置。如图1所示，芯片102安装在基底104的第一表面。如本领域技术人员所知悉，芯片102可使用粘结材料(例如芯片附着材料，图1中未示出)安装在基底104上。
如图1所示，在芯片102的终端116和基底104的第一表面112上的导电体(诸如迹线、引脚(bone finger，键合引脚)等(图1中未示出))之间连接有多条主连线106。例如，第一主连线106a连接在终端116a和基底104的第一表面112之间，第二主连线106b连接在终端116b和基底104的第一表面112之间。可以有任意数量的主连线106，其取决于从芯片102(在终端116)向基底104的第一表面112耦合的信号数量。主连线106可以是由各种合适的导电材料制成的连线，包括金属材料诸如金、银、铜、铝、其它金属材料或这些材料的化合物/合金。主连线106可以通过本领域技术人员所知悉的引线键合(wire bonding)技术和机制进行贴焊。
还是如图1所示，密封材料110覆盖住芯片102和基底104的第一表面112上的主连线。密封材料110保护芯片102和连线106不受外界环境的危害。密封材料110可以是任意类型的密封材料，包括环氧、模塑材料等。密封材料110可以采用各种方法加装，包括采用元件切割分离(saw singulation)技术、注入模塑等。
多个焊球108(包括焊球108a和108b)被贴焊到基底104的第二表面114。图2是基底104的第二表面114的底视图(图2中未示出焊球108)。如图2所示，基底104的第二表面114包括焊球垫204的阵列202。在图2所示的实施例中，阵列202包括排列成10×10的100个的焊球垫204。在其它实施例中，阵列202可包括排列成任意行、列的更少或更多数量的焊球垫204。焊球垫204是封装100上的焊球108(如图1所示)的贴焊位置。焊球垫204通过基底104(例如导电路径和或布线)与基底104第一表面112的导电体(例如迹线、键合引脚、接触区等)电连接，使芯片102的信号能够电连接到焊球108。
基底104包括一个或多个导电层(如在第一表面112上)，由一个或多个绝缘层分隔开。例如，BGA基底普遍具有两个导电层或四个导电层。导电层可以由导电材料制成，诸如金属或金属化合物/合金，包括铜、铝、锡、镍、金、银等。在实施例中，基底104可以是刚性的或柔性的(例如“伸缩”基底)。电绝缘层可由陶瓷、塑胶、胶带和或其它合适的材料制成。例如，基底104的电绝缘层可以由诸如有机材料如BT(bismaleimide triazine)薄片/树脂、柔性胶带材料诸如聚酰胺(polymide)、阻燃玻璃纤维(flame retardant fiberglass)合成物基底板材(例如FR-4)等。
BGA封装100的其它配置包含在本发明实施例的范围内。例如，图1中的封装100是芯片向上型BGA封装。作为选择，封装100也可以配置成芯片向下的BGA封装，这种情况下芯片102安装在基底104的第二表面114。此外，封装100可包括散热器和或散热片，用于封装100内部和或外部的散热。例如，在一实施例中，芯片102可以安装在封装100中的散热器/支肋(stiffener)上。
焊球108使得BGA封装100能够安装到其它基体诸如电路板(例如印刷电路板)等。封装100通常安装在电路板表面的焊盘图案上，该焊盘图案与基底104第二表面114上的焊球108的图案相匹配(即互为镜像)。封装100放置在电路板上，焊球108回流使得焊球被贴焊到焊盘图案的接触垫上。
图3是示例性印刷电路板(PCB)300表面304上焊盘图案302的示意图(为易于图示，图3中示出的是PCB 300的一个边角部分)。如图3所示，焊盘图案302包括多个焊盘306，排列成10行、10列的阵列。焊盘图案302适用于安装包括排列成10行、10列的焊球108阵列的封装100。焊盘306基本呈圆形，由导电材料制成。例如，焊盘306可由金属或金属化合物/合金制成，包括铜、铝、锡、镍、金、银等。焊盘306可使用导电材料诸如焊料涂敷/覆盖，使得可以采用回流焊或其它工艺将封装100贴焊到焊盘图案302上。
图3示出了带有焊盘306的焊盘图案302，但是未示出表面304上与焊盘306相关的布线。在图3的示例中，迹线(图3中未示出)可从表面304的边缘焊盘306向焊盘图案302外的表面304位置引出。如图3所示，焊盘图案302包括四个边缘区，标记为边缘308a-308d。边缘308a-308d中的每一个包括沿相对的焊盘图案302外边缘布置的十个焊盘306。迹线可以从边缘308a-308d上的每一个焊盘306向外布线至焊盘图案302外部位置。但是，由于焊盘图案302中的焊盘306之间的距离很近，迹线不能从焊盘图案302内部的焊盘306(由边缘308a-308d所形成的边界包围中的)向外布线到外部位置。焊盘图案302中的相邻焊盘306之间没有足够的空间用于布置迹线。
有关焊盘图案302中的相邻焊盘306之间无法布置迹线的问题将结合图4进行进一步说明。图4是图3所示的焊盘图案302中的一部分400的示意图，其上带有示例性布线。部分焊盘图案400是焊盘图案302的边缘308a的中间部分。部分焊盘图案400包括多个焊盘306，诸如焊盘306a-306i。图4所示的边缘308a这部分包括焊盘306a-306d。对应的迹线402a-402d在表面304上从每一个焊盘306a-306d向外布线至焊盘图案302外的位置(图4中未示出)。
对于BGA封装，如图1所示的BGA封装100，随着封装尺寸减小焊球间距(即相邻焊球中心点之间的距离)也缩短。结果，与BGA封装相对应的PCB上焊盘图案中的焊盘间距(即相邻焊盘中心点之间的距离)也相应缩短。图4示出了焊盘306h和306i之间的焊盘间距404，其代表了焊盘图案302中所有相邻焊盘306之间的间距。在图4所示的示例中，间距404相对较短，使得相邻焊盘306之间无法布置迹线。如图4所示，焊盘306(例如焊盘306e和306f)之间相隔距离408。迹线402(例如迹线402d)的宽度为412。此外，迹线402必须与焊盘图案302中的其它导电体相隔一段制作公差间隔414(以保持电绝缘)。在图4的示例中，距离408、迹线宽度412和公差间隔414之间的关系可由以下公式说明：
D 408＜TW412+2×TS 414      公式1
其中，
D 408＝焊盘间隔距离408；
TW 412＝迹线402的宽度412；
TS 414＝迹线402的制作公差间隔414。
公式1说明相邻焊盘306之间的间隔距离408太小，以至于无法容纳迹线402的宽度412和迹线402两边的制作公差间隔414。
如图4所示，焊盘306(例如焊盘306g)，基本为圆形，其直径为406。参见图4中的焊盘306h和306i，焊盘间距404、焊盘间隔距离408和焊盘直径406之间的关系如下所示：
PP 404＝D 408+1/2DRP 406+1/2DRP 406
PP 404＝D 408+DRP 406
D 408＝PP 404-DRP 406             公式2
其中
D 408＝焊盘间隔距离408；
DRP 406＝(圆形)焊盘306的直径406；
PP 404＝焊盘间距404。
公式2代入公式1，得出
PP 404-DRP 406＜TW412+2×TS 414
DRP 406＞PP 404-(TW412+2×TS 414) 公式3
公式3说明了如果焊盘306的直径406大于焊盘间距404减去迹线宽度412与两个迹线公差间隔414之和，迹线就不能在焊盘306之间布线。
例如，在一个示例性实施例中，直径406为0.01英寸、焊盘间距404为0.4mm(0.0157英寸)、迹线宽度412为0.003英寸、迹线公差间隔414为0.003英寸。将这些值(以英寸为单位)代入公式3，如下
DRP 406＞PP 404-(TW412+2×TS 414)
0.01＞0.0157-(0.003+2×(0.003))
0.01＞0.0067
根据这些数值，迹线402不能在焊盘306之间布线。因此，仅有焊盘图案302外边缘的焊盘可以向表面304上的焊盘图案302外部布线。在图3中，只有边缘308a-308d上的焊盘306可以在表面304上布线。边缘308a-308d包围的内部焊盘306必须在PCB 300的其它布线层上布线。由于焊盘图案302是10×10的焊盘306阵列，PCB 300至少需要5个布线层才能将焊盘图案302上的所有焊盘306布线(连接)至焊盘图案302外部，假设焊盘图案302的布线层用于布线焊盘图案302外边缘的焊盘，则随后的每一个布线层用于布线焊盘图案302下一个最外圈上的焊盘306。
示例性实施例
在本发明的实施例中，在焊盘图案中设置长方形焊盘，使得能够使用更少的布线层将焊盘图案内部的焊盘布线连接到焊盘图案外部。长方形焊盘的宽度较窄，这样就为迹线和与迹线相关的间隙需求提供了额外的电路板空间。当BGA封装安装到焊盘图案上时，长方形焊盘能够使BGA封装的标准焊球贴焊在其上。每一个长方形焊盘为来自BGA封装的信号提供到电路板的电连接。通过使BGA封装的焊球能够贴焊，长方形焊盘为BGA封装在电路板上的贴焊提供了机械支撑。
图5是根据本发明一实施例的部分焊盘图案500的示意图。部分焊盘图案500包括4×4的焊盘图案阵列。部分焊盘图案500位于电路板诸如印刷电路板的表面504上。部分焊盘图案500包括多个基本呈圆形的焊盘306，诸如焊盘306a、306b和306e-306i。部分焊盘图案500还包括一对相邻的长方形焊盘——第一长方形焊盘502a和第二长方形焊盘502b。部分焊盘图案500的边缘508a包括焊盘306a和306b和该对相邻的长方形焊盘502a和502b。图5中所示的没在边缘508a上的焊盘包括基本呈圆形的焊盘306e-306i，其位于焊盘图案的内部区域510中。
在表面504上从边缘508a的每一个焊盘(包括基本呈圆形的焊盘306a和306b和长方形焊盘502a和502b)向焊盘图案外部位置布置有对应的导电迹线402a-402d。由于上述理由，图5中，迹线不能布置在相邻的圆形焊盘306之间(例如焊盘306a和306b之间)。但是，相邻的长方形焊盘502a和502b之间布置有导电迹线506。迹线506从位于阵列内部的焊盘306e向外布设到阵列外部位置(图5中未示出)。这样，由于设置了条形焊盘502，使得能够对焊盘图案内部区域510中的一个或多个焊盘进行布线。
图6是根据本发明实施例的示例性长方形焊盘502的示意图。参见图5和图6，长方形焊盘502具有长度602，其沿着与包括焊盘502的焊盘图案的外边缘(例如边缘508a)相垂直的第一轴方向(如图6中所示的Y轴)；长方形焊盘502具有宽度604，其沿着与第一轴相垂直的第二轴方向(如图6中所示的X轴)。长度602大于宽度604。在实施例中，长度602可以选择与部分焊盘图案500的圆形焊盘306的直径406相同，或大于或小于圆形焊盘306直径406。长方形焊盘502的宽度的选择要符合以下条件：
W 604＜PP 404-(TW 412+2×TS 414)        公式4
其中，
W 604＝长方形焊盘502的宽度W。
公式4说明如果长方形焊盘502的宽度604小于焊盘间距404减去迹线宽度412与两个迹线公差间隔414之和，迹线506就可以在一对长方形焊盘502之间布置。
例如，在一个示例性实施例中，宽度604可以选择为0.006英寸、长度可以选择为0.01英寸。将这一宽度值与前一例子中的示例尺寸(焊盘间距404为0.0157英寸、迹线宽度412为0.003英寸、迹线公差间隔414为0.003英寸)代入公式4：
W 604＜PP 404-(TW 412+2×TS 414)
0.006＜0.0157-(0.003+2×(0.003))
0.006＜0.0067
因而，使用0.006英寸的长方形焊盘宽度604配合其它示例尺寸，在长方形焊盘502之间能够布置迹线506。例如，如图5所示，在部分焊盘图案500的外边第二排中的焊盘306e，其上的迹线506可以通过长方形焊盘502a和502b之间引向部分焊盘图案500外部。通过使用长方形焊盘502来替代外边缘508a上的其它圆形焊盘306，可以将部分焊盘图案500外边第二排中的其它焊盘306的迹线引到部分焊盘图案500的外部。在图3所示的焊盘图案302(为10×10的焊盘阵列)的示例中，通过将外边缘308a-308d上的焊盘全部改为长方形焊盘502，用于将焊盘图案302上所有焊盘306布线至焊盘图案302外部所必需的布线层数量可以从五层减少到四层。
如图6所示，长方形焊盘502具有相对设置的第一和第二端部606和608。在图6所示的示例中，第一和第二端部606和608为圆弧形。例如第一和第二端部606和608可以是半球形、曲线形或任意其它曲率半径的圆弧形。在另一实施例中，第一和第二端部606和608可以是方形，这种情况下长方形焊盘502即为矩形。在进一步的实施例中，长方形焊盘502可以是其它形状，诸如鸡蛋形、椭圆形、拉长的六边形、拉长的八边形或其它拉长的多边形。长方形焊盘502由导电材料形成。例如，长方形焊盘502可由金属或金属化合物/合金形成，诸如铜、铝、锡、镍、金、银等。此外，长方形焊盘502可使用导电材料诸如焊料涂敷/覆盖，使得可以采用回流焊或其它工艺对封装100进行贴焊。
图7-9是根据本发明实施例的BGA封装100安装到具有长方形焊盘502的PCB 702上的截面图。为易于图示说明，图7-9中只示出封装100和PCB 702的一部分。如图7所示，PCB 702包括一个导电层704，其中包括有长方形焊盘502和绝缘层706。在实施例中，PCB 702还可能包括其它层，但为易于图示说明，图7-9中未示出PCB 702的其它层。
具体来说，图7-9示出了封装100的焊球108正被贴焊在PCB 702的长方形焊盘502上。在图7中，封装100被放置在邻近PCB 702的位置处。图7示出了长方形焊盘502的长度602。焊盘502的长度602和宽度604可以是任意合适的数值，取决于特定的应用，且长度602大于宽度604。例如，长方形焊盘502的长度602可以是0.01英寸、宽度604是0.006英寸，焊球108的直径可以是0.01英寸。
在图8中，封装100的焊球108与长方形焊盘502连到一起。由于封装100经历了安装(例如回流焊)过程，焊球108至少有部分熔化。由于焊球108的熔化，焊球108浸润/扩散到回流区802，越过焊盘502的长度602，使得长方形焊盘502的长度602被焊球108的焊料所覆盖。这种用回流区802中的焊料覆盖长方形焊盘502的方式增强了焊球108到长方形焊盘502的机械连接和电连接性能。
图9示出了在图8所示的焊球108与长方形焊盘502连到一起的状态下焊盘502的宽度604方向的示意图。在图9中，焊球108部分熔化，贴焊在长方形焊盘502上。然而，由于长方形焊盘502的宽度604比焊球108的直径窄，因此在图9中看不到回流区802，或者相对于图8来说在图9中只能看到较少的回流区802。因为传统的焊盘(例如焊盘306)为圆形以便于容纳圆形的焊球，而长方形焊盘502不是圆形的，长方形焊盘502的长方形状与传统BGA封装安装技术是对立的。当长方形焊盘502的面积小于圆形焊盘306的面积时，在封装100与PCB 702之间所提供的机械连接性能方面，长方形焊盘502比圆形焊盘306差。但是，因为长方形焊盘502的数量占焊盘图案的全部焊盘数量的比例较少，因此由长方形所造成的封装与PCB之间的机械附着强度的损失不是很严重。另外，长方形焊盘502的设置使得PCB板中的布线层数量减少，从而绝缘层数量也随之减少，这样可以大幅度降低PCB部件成本并降低PCB组装的复杂度。
在实施例中，在任意尺寸的焊盘图案的边缘508中可以设置任意数量的长方形焊盘502。例如，图10所示为根据本发明的另一实施例，在PCB 1000的表面1004上形成的焊盘图案1002(布线在图10中未示出)。如图10所示，焊盘图案1002包括13×13的圆形焊盘306和长方形焊盘502的阵列(在图10的例子中一些阵列位置是空的，即图10的阵列不是完全填满的阵列)。在图10的例子中，焊盘图案1002的四个边缘508a-508d中的每一个都包括多个长方形焊盘502，且焊盘图案1002的每一个边角都设有一个圆形焊盘。在其它实施例中，边缘508a-508d中不位于边角上的一些焊盘也可以是圆形焊盘。图中所示的焊盘图案1002阵列中的内部焊盘510为圆形焊盘306，但是内部区域510中的圆形焊盘也可由其它形状的焊盘所替代。
如果焊盘图案1002中未包括长方形焊盘502，为了将所有的焊盘都布线连接至焊盘图案1002的外部，PCB 1000将需要7个布线层。而如图10所示设置了长方形焊盘502后，可以用6个布线层将焊盘图案1002完全布线连接，因为外边的两圈焊盘全部都可以在包含焊盘图案1002的顶部布线层上布线。
图11是根据本发明实施例，在图10所示焊盘图案1002上带有示例性布线的示意图。如图11所示，每一对相邻的长方形焊盘502能够使相应的一条迹线经过它们之间布线连接至焊盘图案1002的外部。例如，相邻的长方形焊盘502a和502b之间有迹线506a从焊盘图案1002内部的焊盘306a布线连接至焊盘图案1002的外部位置(图11中未示出)。在图11中，内部区域510中与边缘508a-508d相邻的所有焊盘306都连接有对应的迹线506，其将焊盘的信号传送至焊盘图案1002的外部。此外，在焊盘图案1002更里边的一些焊盘306可以通过长方形焊盘502布线连接至焊盘图案1002的外部。例如，相邻长方形焊盘502c和502d之间有迹线506b从焊盘图案1002第三排深的圆形焊盘306b布线连接至焊盘图案1002的外部位置。迹线506b的布线从焊盘图案1002第三排的焊盘306b开始、经过焊盘图案1002第二排的空档(此处无焊盘存在)、并穿过长方形焊盘502c和502d之间。
图12是根据本发明实施例的制作具有长方形焊盘和改进布线的焊盘图案的印刷电路板的工艺步骤流程1200的示意图。流程1200中的步骤不需要依照图中所示的顺序执行。基于对流程1200的讨论，本领域技术人员可以显而易见地得到其它结构和操作实施例。以下对流程1200进行描述。
流程1200开始于步骤1202。在步骤1202，将第一导电层附着在第一绝缘层上。例如，如图8所示，导电层704被附着在绝缘层706上。导电层704可由任何适用于PCB的合适的材料层制成，诸如金属或金属化合物/合金。例如，导电层704(在形成焊盘/布线等之前)可以是铜箔或其它类型的金属箔。绝缘层706可由任何适用于PCB的绝缘材料制成，诸如玻璃纤维材料、塑胶、环氧材料等。导电层704可以各种方式附着在绝缘层706上，包括在粘结层(bond layer)使用加热和环氧材料的碾压工艺(laminating process)、使用粘结材料和或其它的附着机制/工艺。
在步骤1204，对第一导电层进行刻蚀，形成排列成行和列阵列的多个焊盘和多条导电迹线。在实施例中，步骤1204可以在步骤1202之前或之后发生。可以使用各种方式在导电层中形成导电焊盘阵列和相关的布线(如图11所示的焊盘图案1002)，包括使用传统技术和其它方式。例如，可以使用传统的光成像(photoimaging)/刻蚀工艺或使用其它合适的工艺。
在一个实施例中，步骤1204a和1204b可以在步骤1204中执行。在步骤1204a，在焊盘阵列的外边缘中形成一对相邻的长方形焊盘。例如，如图11所示，在形成焊盘图案1002时，可以在导电层中形成第一和第二长方形焊盘502a和502b。如图11所示，第一和第二长方形焊盘502a和502b位于焊盘图案1002的外边缘508a上。
在步骤1204b，形成导电迹线，其从位于阵列内部的焊盘开始经过该对相邻长方形焊盘之间布线连接至阵列外部。例如，如图11所示，在形成焊盘图案1002时，第一迹线506a在导电层中形成。如图11所示，第一迹线506a从位于焊盘图案1002的内部区域510中的焊盘306a开始经过第一和第二长方形焊盘502a和502b之间布线。
在步骤1206中，根据印刷电路板的制作所需，其它导电层和绝缘层被附着，与第一导电层和第一绝缘层堆叠在一起。如上所述，在堆叠中可以附着任意数量的导电层和绝缘层以形成PCB，如图10所示的PCB 1000。与传统的工艺相比，本发明的实施例通过使用长方形焊盘502来改进焊盘图案的布线性能，从而可以减少步骤1206中附着在一起的布线层和绝缘层的数量。
结论
尽管以上介绍了本发明的各种实施例，但是可以理解的是，以上仅仅是示例，并非对本发明的限制。本领域的技术人员显然知道，可以对本发明进行各种形式和细节上的改变而不脱离本发明的精神实质和范围。因此，本发明的保护范围不限于任何上述的实施例，而是由权利要求及其等效替代来定义。

Claims (10)

1.一种用于安装球栅阵列封装的印刷电路板，其特征在于，该印刷电路板包括：
绝缘层；及
设置在所述绝缘层上的导电层；
其中，所述导电层包括排列成行、列阵列的多个焊盘，所述阵列的外边缘包括一对相邻的焊盘，所述相邻焊盘的形状为鸡蛋形、椭圆形、拉长的六边形或拉长的八边形，所述阵列的内部包括多个圆形焊盘；及
所述导电层进一步包括布置在所述一对相邻的焊盘之间、从位于阵列内部的焊盘引向阵列外部位置的导电迹线；
其中，所述相邻焊盘的宽度小于焊盘间距减去导电迹线的宽度与两个导电迹线公差间隔之和；
每一个所述圆形焊盘的直径DRP满足：
DRP＞PP-(TW+2×TS)
其中，PP为相邻焊盘之间的间距，TW为导电迹线的宽度；TS为迹线与导电层中其它导电体之间间隔的制作公差；
在所述封装的焊球与所述相邻焊盘中的一个连接时，焊球扩散到回流区，越过所述焊盘的长度，使得所述焊盘的长度被焊料所覆盖。
2.根据权利要求1所述的印刷电路板，其特征在于，所述一对相邻的焊盘包括第一焊盘和第二焊盘，其中第一焊盘具有长度和宽度，该长度沿与所述外边缘相垂直的第一轴方向，该宽度沿与所述第一轴相垂直的第二轴方向，且长度大于其宽度。
3.根据权利要求2所述的印刷电路板，其特征在于，所述第一焊盘具有沿第一轴方向相对设置的第一和第二端部，其中第一和第二端部为圆弧形状。
4.根据权利要求2所述的印刷电路板，其特征在于，所述第一焊盘为矩形形状。
5.根据权利要求2所述的印刷电路板，其特征在于，所述阵列的内部包括多个圆形焊盘，
其中，所述阵列内部的一对相邻的圆形焊盘之间的距离D为
D＜TW+2×TS
其中：
TW＝导电迹线的宽度；
TS＝迹线与导电层中其它导电体之间间隔的制作公差。
6.一种球栅阵列焊盘图案，其特征在于，包括：
排列成行、列阵列的多个焊盘，其中所述阵列的外边缘包括一对相邻的焊盘，所述相邻焊盘的形状为鸡蛋形、椭圆形、拉长的六边形或拉长的八边形，所述阵列的内部包括多个圆形焊盘；及
布置在所述一对相邻的焊盘之间、从位于阵列内部的焊盘引向阵列外部位置的导电迹线；
其中，所述相邻焊盘的宽度小于焊盘间距减去导电迹线的宽度与两个导电迹线公差间隔之和；
每一个所述圆形焊盘的直径DRP满足：
DRP＞PP-(TW+2×TS)
其中，PP为相邻焊盘之间的间距，TW为导电迹线的宽度；TS为迹线与导电层中其它导电体之间间隔的制作公差；
在所述封装的焊球与所述相邻焊盘中的一个连接时，焊球扩散到回流区，越过所述焊盘的长度，使得所述焊盘的长度被焊料所覆盖。
7.根据权利要求6所述的焊盘图案，其特征在于，所述一对相邻的焊盘包括第一焊盘和第二焊盘，其中第一焊盘具有长度和宽度，该长度沿与所述外边缘相垂直的第一轴方向，该宽度沿与所述第一轴相垂直的第二轴方向，且长度大于其宽度。
8.根据权利要求7所述的焊盘图案，其特征在于，所述第一焊盘具有沿第一轴方向相对设置的第一和第二端部，其中第一和第二端部为圆弧形状。
9.一种电路板的制作方法，其特征在于，包括
在绝缘层上设置导电箔；
刻蚀导电箔以形成排列成行、列阵列的多个焊盘和多条导电迹线；
其中，所述刻蚀包括：
形成在所述阵列的外边缘的一对相邻的焊盘，所述相邻焊盘的形状为鸡蛋形、椭圆形、拉长的六边形或拉长的八边形，所述阵列的内部包括多个圆形焊盘；
形成在所述一对相邻的焊盘之间、从位于阵列内部的焊盘引向阵列外部位置的导电迹线；
其中，所述相邻焊盘的宽度小于焊盘间距减去导电迹线的宽度与两个导电迹线公差间隔之和；
每一个所述圆形焊盘的直径DRP满足：
DRP＞PP-(TW+2×TS)
其中，PP为相邻焊盘之间的间距，TW为导电迹线的宽度；TS为迹线与导电层中其它导电体之间间隔的制作公差；
在所述封装的焊球与所述相邻焊盘中的一个连接时，焊球扩散到回流区，越过所述焊盘的长度，使得所述焊盘的长度被焊料所覆盖。
10.根据权利要求9所述的方法，其特征在于，所述一对相邻的焊盘包括第一焊盘和第二焊盘，其中形成在所述阵列的外边缘的一对相邻的焊盘包括：
形成具有长度和宽度的第一焊盘，该长度沿与所述外边缘相垂直的第一轴方向，该宽度沿与所述第一轴相垂直的第二轴方向，且长度大于其宽度。
CN2008101310457A 2007-08-13 2008-08-13 一种印刷电路板及其制作方法和球栅阵列焊盘图案 Expired - Fee Related CN101370352B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/837,835 US7906835B2 (en) 2007-08-13 2007-08-13 Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
US11/837,835 2007-08-13

Publications (2)

Publication Number Publication Date
CN101370352A CN101370352A (zh) 2009-02-18
CN101370352B true CN101370352B (zh) 2012-02-08

Family

ID=40070838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101310457A Expired - Fee Related CN101370352B (zh) 2007-08-13 2008-08-13 一种印刷电路板及其制作方法和球栅阵列焊盘图案

Country Status (6)

Country Link
US (1) US7906835B2 (zh)
EP (1) EP2026641A3 (zh)
KR (1) KR20090017447A (zh)
CN (1) CN101370352B (zh)
HK (1) HK1129524A1 (zh)
TW (1) TWI399146B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101846601B (zh) * 2010-03-31 2011-08-31 伟创力电子科技（上海）有限公司 球栅阵列封装切片试块的制作方法
JP5710152B2 (ja) * 2010-04-15 2015-04-30 日本メクトロン株式会社 多層フレキシブルプリント配線板の製造方法
CN201789682U (zh) * 2010-07-23 2011-04-06 中兴通讯股份有限公司 四层通孔印刷电路板及应用该印刷电路板的移动终端
US20120267779A1 (en) 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
US8664541B2 (en) 2011-07-25 2014-03-04 International Business Machines Corporation Modified 0402 footprint for a printed circuit board (‘PCB’)
CN102928279B (zh) * 2012-11-13 2015-07-08 无锡江南计算技术研究所 金相灌样二次填胶方法
US9560771B2 (en) * 2012-11-27 2017-01-31 Omnivision Technologies, Inc. Ball grid array and land grid array having modified footprint
KR102079795B1 (ko) 2013-07-19 2020-02-21 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 화상형성장치 및 칩
US9633965B2 (en) * 2014-08-08 2017-04-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
US10043774B2 (en) * 2015-02-13 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit packaging substrate, semiconductor package, and manufacturing method
US20170012081A1 (en) * 2015-07-06 2017-01-12 Xintec Inc. Chip package and manufacturing method thereof
JP6750872B2 (ja) 2016-09-01 2020-09-02 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
CN106658940A (zh) * 2016-10-31 2017-05-10 努比亚技术有限公司 一种球栅阵列印制电路板
JP7078821B2 (ja) * 2017-04-28 2022-06-01 東北マイクロテック株式会社 固体撮像装置
US10818624B2 (en) * 2017-10-24 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
CN108990265A (zh) * 2018-08-28 2018-12-11 竞华电子(深圳)有限公司 一种可焊性pcb板及其制作工艺
CN212064501U (zh) * 2020-03-13 2020-12-01 华为技术有限公司 电路板结构和电子设备
KR20230111542A (ko) * 2022-01-18 2023-07-25 엘지이노텍 주식회사 반도체 패키지

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
JPH1126919A (ja) * 1997-06-30 1999-01-29 Fuji Photo Film Co Ltd プリント配線板
US6268568B1 (en) * 1999-05-04 2001-07-31 Anam Semiconductor, Inc. Printed circuit board with oval solder ball lands for BGA semiconductor packages
US7433201B2 (en) * 2000-09-08 2008-10-07 Gabe Cherian Oriented connections for leadless and leaded packages
US6664615B1 (en) * 2001-11-20 2003-12-16 National Semiconductor Corporation Method and apparatus for lead-frame based grid array IC packaging
JP2005101031A (ja) * 2003-09-22 2005-04-14 Rohm Co Ltd 半導体集積回路装置、及び電子機器
US7259460B1 (en) * 2004-06-18 2007-08-21 National Semiconductor Corporation Wire bonding on thinned portions of a lead-frame configured for use in a micro-array integrated circuit package

Also Published As

Publication number Publication date
CN101370352A (zh) 2009-02-18
US7906835B2 (en) 2011-03-15
US20090045508A1 (en) 2009-02-19
HK1129524A1 (en) 2009-11-27
TWI399146B (zh) 2013-06-11
EP2026641A3 (en) 2010-04-21
KR20090017447A (ko) 2009-02-18
EP2026641A2 (en) 2009-02-18
TW200938034A (en) 2009-09-01

Similar Documents

Publication Publication Date Title
CN101370352B (zh) 一种印刷电路板及其制作方法和球栅阵列焊盘图案
US6013946A (en) Wire bond packages for semiconductor chips and related methods and assemblies
US7573722B2 (en) Electronic carrier board applicable to surface mounted technology (SMT)
KR100572946B1 (ko) 반도체장치및그제조방법
US6468834B1 (en) Method of fabricating a BGA package using PCB and tape in a die-up configuration
US8497159B2 (en) Method of manufacturing leadless integrated circuit packages having electrically routed contacts
US6828665B2 (en) Module device of stacked semiconductor packages and method for fabricating the same
JP7250517B2 (ja) バルクｍｌｃｃコンデンサモジュール
KR20070078711A (ko) 배선 기판 및 반도체 장치
US20140080264A1 (en) Method for fabricating leadframe-based semiconductor package
US7372130B2 (en) Semiconductor device including a semiconductor chip formed on an insulating element such as a tape, and including an improved insulating arrangement
CN110875291A (zh) 基板组件、半导体封装件和制造该半导体封装件的方法
US6403895B1 (en) Wiring substance and semiconductor
US20140008798A1 (en) Semiconductor device
US20100327452A1 (en) Mounting structure and method of manufacturing the same
US6573595B1 (en) Ball grid array semiconductor package with resin coated metal core
CN101005063A (zh) 附着电子器件的半导体芯片封装及具有其的集成电路模块
US5849609A (en) Semiconductor package and a method of manufacturing thereof
US20070138632A1 (en) Electronic carrier board and package structure thereof
JPH07336030A (ja) プリント配線基板の半田ランドの構造
JPH09331146A (ja) 汎用表面実装部品ランド
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR100625186B1 (ko) 스택 패키지 및 그 제조방법
KR100206977B1 (ko) 직립형 볼 그리드 어레이 패키지
KR100623015B1 (ko) 스택 패키지 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1129524

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1129524

Country of ref document: HK

TR01 Transfer of patent right

Effective date of registration: 20180507

Address after: Singapore Singapore

Patentee after: Avago Technologies Fiber IP Singapore Pte. Ltd.

Address before: Park Road, Irvine, California, USA, 16215, 92618-7013

Patentee before: Zyray Wireless Inc.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120208

Termination date: 20180813

CF01 Termination of patent right due to non-payment of annual fee