JPH1126919A - プリント配線板 - Google Patents

プリント配線板

Info

Publication number
JPH1126919A
JPH1126919A JP9173489A JP17348997A JPH1126919A JP H1126919 A JPH1126919 A JP H1126919A JP 9173489 A JP9173489 A JP 9173489A JP 17348997 A JP17348997 A JP 17348997A JP H1126919 A JPH1126919 A JP H1126919A
Authority
JP
Japan
Prior art keywords
land
lands
wiring board
printed wiring
dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9173489A
Other languages
English (en)
Inventor
Kotaro Takigami
耕太郎 滝上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP9173489A priority Critical patent/JPH1126919A/ja
Priority to CNB981027350A priority patent/CN1193651C/zh
Priority to US09/107,478 priority patent/US6218630B1/en
Publication of JPH1126919A publication Critical patent/JPH1126919A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0939—Curved pads, e.g. semi-circular or elliptical pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】 【課題】 端子ピッチが０．５ｍｍのＣＳＰ等、ボール
状端子を複数列有し且つ端子ピッチが狭い部品の搭載に
適したプリント配線板を提供する。 【解決手段】 外側ランド３の列方向寸法Ｄ２を０．１
５ｍｍ以下等、内側ランド１の列方向寸法Ｄ１より小さ
くし、内側ランドから引き出すパターン４を外側ランド
間に通し易くする。また、外側ランド３を列方向に直角
な方向の寸法Ｄ３がＤ２より大きな小判形のランドに
し、温度サイクル等による半田付け部分の信頼性を向上
させる。内外各ランド１、３とパターン４、６との接続
部分５、７をティアドロップ形に形成し、熱衝撃や温度
サイクルによる細いパターンの切断を防ぐ。レジスト材
８を各ランド１、３の全周に渡り内側まで塗布して、テ
ィアドロップ形接続部分５、７を補強し、また、内側ラ
ンドの露出部分１Ａ間及び外側ランドの露出部分３Ａ間
の各クリアランスを拡げ半田ブリッジを防ぐ。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はボール状端子を狭い
ピッチで複数列有する部品の搭載に適したプリント配線
板に関する。
【０００２】
【従来の技術】ＩＣ（集積回路部品）の端子形状とし
て、ピン状（リード線状とも呼ばれる）と、ボール状
（バンプ状とも呼ばれる）が知られている。ピン状端子
の列を有するＩＣはＰＧＡ（Pin Grid Array）と称され
ている。また、ボール状端子の列を有するＩＣはＢＧＡ
（Ball Grid Array ）と称されている。
【０００３】ＢＧＡはＰＧＡに比べると、下記理由によ
り、高密度実装に適している。 端子ピッチを狭くでき、端子数が多くてもＩＣの小型
化が可能である。 端子を通すための孔をランドに明ける必要がないの
で、ランド自体の小型化及びランドピッチを狭くするこ
とができる。
【０００４】図８に、ＢＧＡをプリント配線板に搭載し
た様子を示す。ＢＧＡ６０にはボール状端子６１の列が
あるので、プリント配線板７０にはボール状端子列に対
応してランド７１の列が形成され、各ボール状端子６１
がランド７１に半田８０により接続されている。
【０００５】端子ピッチが０．８ｍｍ以下のＢＧＡはＣ
ＳＰと称される。ＣＳＰとはチップ・サイズ・パッケー
ジ（Chip Size Package ）の略語であり、端子ピッチが
０．８ｍｍ以下のＢＧＡではパッケージ寸法が内部のチ
ップの寸法に近づくことに由来する。
【０００６】しかし、端子ピッチが０．５ｍｍ程度で且
つ端子列を内外２列有するＣＳＰになると、下記理由に
より、プリント配線板への実装が技術的に困難である。 （１）図９に示すように、プリント配線板７０に０．５
ｍｍのランドピッチで円形の内側ランド７２の列と円形
の外側ランド７３の列を形成し、内側ランド７２から外
側ランド７３の間を通してパターン７４を引き出す場合
を考えてみる。 （２）従来は、内側ランド７２と外側ランド７３の直径
は同じであり、０．４ｍｍとする。 （３）パターン７４の幅を一般に使用されている１５０
μｍとすると、外側ランド７３間の隙間が０．５−０．
４＝０．１ｍｍ（１００μｍ）であることから、パター
ン７４を外側ランド７３間に通すことは不可能である。 （４）パターン７４の幅を実用上最小といわれている５
０μｍにしても、パターン７４と隣接する外側ランド７
３との隙間が標準値で２５（＝（１００−５０）／２）
μｍしかないため、外側ランド７３間にパターン７４を
通すことは無理である。
【０００７】一方、パターン７４を外側ランド７３間に
通さず、内側ランド７２で囲まれたエリア７５にスルー
ホールを形成して引き出すことが考えられる。しかし、
ＣＳＰの場合は、エリア７５が極めて狭く、パターン７
４の本数が多いため、極めて小さいスルーホールを必要
とすることから、通常に多層基板の技術では対処でき
ず、プリント配線板が極めて高価になり、実用的とはい
えない。
【０００８】
【発明が解決しようとする課題】本発明の課題は、上記
従来技術に鑑み、端子ピッチが０．５ｍｍ程度のＣＳＰ
等、ボール状端子を複数列有し且つ端子ピッチが狭い部
品の搭載に適したプリント配線板を提供することであ
る。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、請求項１に係る発明のプリント配線板は、ボール状
端子を内外複数列有する部品を搭載するために前記ボー
ル状端子に対応してランドを内外複数列有し、内側ラン
ドから引き出されたパターンが外側ランドの間に通され
ているプリント配線板において、外側ランドの列方向の
寸法が内側ランドの列方向の寸法よりも小さいことを特
徴とする。
【００１０】また、請求項２に係る発明のプリント配線
板は、外側ランドの列方向に対して直角な方向の寸法が
外側ランドの列方向の寸法よりも大きいことを特徴と
し、請求項３に係る発明のプリント配線板は、外側ラン
ドの列方向の寸法が０．１５ｍｍ以下であり、内側ラン
ド及び外側ランドのランドピッチが０．５ｍｍ以下であ
ることを特徴とし、請求項４に係る発明のプリント配線
板は、外側ランドと同外側ランドから引き出されるパタ
ーンとの接続部分、及び、内側ランドと同内側ランドか
ら引き出されるパターンとの接続部分において、パター
ンが幅を徐々に拡げてランドに接続されていることを特
徴とし、請求項５に係る発明のプリント配線板は、レジ
スト材が外側ランドの全周に渡って、外側ランドの外部
から同外側ランド上の内側まで塗布され、且つ、内側ラ
ンドの全周に渡って、内側ランドの外部から同内側ラン
ド上の内側まで塗布されていることを特徴とする。
【００１１】
【発明の実施の形態】以下、図１〜図７に基づいて、本
発明の実施の形態に係るプリント配線板を説明する。
【００１２】図１に、プリント配線板の基本的な構成例
を示す。図１に示したプリント配線板１０は、ボール状
端子を端子ピッチ０．５ｍｍで内外２列有するＣＳＰを
搭載するものである。このプリント配線板１０には、内
側ランド１の列と外側ランド２の列をランドピッチＰ＝
０．５ｍｍで形成してある。また、内側ランド１からパ
ターン４を引き出して外側ランド２の間に通すように形
成してある。更に、外側ランド２の列方向の寸法Ｄ２を
内側ランド１の列方向の寸法Ｄ１よりも小さくしてあ
る。これにより、外側ランド２間のクリアランスＬ２１
が内側ランド１間のクリアランスＬ１１より大きくな
り、パターン４を外側ランド１に対して十分なクリアラ
ンスで通すことができる。
【００１３】従って、ランドピッチＰが０．５ｍｍ以下
のプリント配線板において、内側ランド１からパターン
４を引き出して外側ランド２の間に通すことができ、Ｃ
ＳＰ等、ボール状端子を複数列有し且つ端子ピッチが
０．５ｍｍ程度以下と極めて狭い部品の搭載に適したプ
リント配線板が得られる。
【００１４】寸法及び形状の具体例を挙げると、図１に
示したプリント配線板１０では、内側ランド１を直径
０．４ｍｍの円形ランド、外側ランド２を直径０．１５
ｍｍの円形ランド、パターン４の幅Ｗを０．１５ｍｍと
している。この場合、外側ランド２の列方向の寸法Ｄ２
は０．１５ｍｍ、内側ランド１の列方向の寸法Ｄ１は
０．４ｍｍである。パターン４と外側ランド２とのクリ
アランスは０．１ｍｍになる。
【００１５】図２に、プリント配線板の他の構成例を示
す。図２に示したプリント配線板２０は、図１に示した
プリント配線板１０に対して、外側ランド２の形状を変
えた以外、他は同じである。即ち、図２に示したプリン
ト配線板２０では、外側ランド３が小判形であり、列方
向に対して直角な方向の寸法Ｄ３を、列方向の寸法Ｄ２
よりも大きくしてある。これにより、外側ランド３の列
方向の寸法Ｄ２が小さくても、外側ランド３とＣＳＰの
ボール状端子とを接続する半田付け部分の信頼性を十分
確保することができる。
【００１６】即ち、円形の外側ランド２の場合、その直
径が０．１５ｍｍ以下になると半田量が少なくなるた
め、温度サイクル等を受けるとプリント配線板とＩＣの
膨張率の差から半田付け部分の破損などが起き易くな
る。そこで、外側ランドの列方向に対して直角な方向に
は寸法制限が殆ど無いことに着目し、外側ランド３の同
方向の寸法Ｄ３を大きすると、半田量を増すことがで
き、それだけ半田付け部分の信頼性が向上する。
【００１７】従って、０．５ｍｍ以下のランドピッチで
も、極めて高い信頼性を確保しながら外側ランドの列方
向の寸法Ｄ２を０．１５ｍｍ以下にすることができるの
で、ＣＳＰ等、ボール状端子を複数列有し且つ端子ピッ
チが０．５ｍｍ程度以下と極めて狭い部品の搭載に好適
なプリント配線板が得られる。
【００１８】寸法及び形状の具体例を挙げると、図２に
示したプリント配線板２０では、ランドピッチＰを０．
５ｍｍ、内側ランド１を直径０．４ｍｍの円形ランド、
外側ランド３を幅０．１５ｍｍで長さ０．４〜１．０ｍ
ｍの小判形ランド、パターン４の幅Ｗを０．１５ｍｍと
している。この場合、外側ランド３の列方向の寸法Ｄ２
は０．１５ｍｍ、列方向に対して直角な方向の寸法Ｄ３
は０．４〜１．０ｍｍ、内側ランド１の列方向の寸法Ｄ
１は０．４ｍｍである。パターン４と外側ランド３との
クリアランスは０．１ｍｍになる。
【００１９】図３に、プリント配線板の更に他の構成例
を示す。図３に示したプリント配線板３０は、図２に示
したプリント配線板２０に対して、内側ランド１とパタ
ーン４との接続部分５でパターン４の幅を徐々に拡げて
内側ランド１に接続し、また、外側ランド３と同外側ラ
ンド３から引き出したパターン６との接続部分７でもパ
ターン６の幅を徐々に拡げて外側ランド３に接続し、更
に、各パターン４、６を細くしたこと以外、他は同じで
ある。これにより、各接続部分５、７がいわゆるティア
ドロップ形（涙滴形）になるため、各パターン４、６が
細くても切断され難い。
【００２０】即ち、パターン４、６が内外各ランド１、
３からＣＳＰのランドに至る場合は、パターン幅が極め
て細くなるため、半田付け時の熱衝撃や、その他の温度
サイクル等により、各パターン４、６がランド１、３と
の接続部分で切断される恐れがある。しかし、接続部分
５、７をティアドロップ形に形成すると、各パターン
４、６が徐々に幅が拡がって滑らかにランド１、３に繋
がるので、切断され難くなる。
【００２１】寸法及び形状の具体例を挙げると、図３に
示したプリント配線板３０では、ランドピッチＰを０．
５ｍｍ、内側ランド１を直径０．４ｍｍの円形ランド、
外側ランド３を幅０．１５ｍｍで長さ０．４〜１．０ｍ
ｍの小判形ランド、パターン４、６の幅Ｗを５０μｍと
している。この場合、外側ランド３の列方向の寸法Ｄ２
は０．１５ｍｍ、列方向に対して直角な方向の寸法Ｄ３
は０．４〜１．０ｍｍ、内側ランド１の列方向の寸法Ｄ
１は０．４ｍｍになる。パターン４と外側ランド３との
クリアランスは０．１５ｍｍになる。
【００２２】図４及び図５に、プリント配線板の更に他
の構成例を示す。図４及び図５に示したプリント配線板
４０は、図３に示したプリント配線板３０に対して、レ
ジスト材８を塗布した以外、他は同じである。但し、こ
のプリント配線板４０では、通常のレジスト材塗布手法
と同じく、各ランド１、３を避けて、パターン４、６を
含むプリント配線板上に塗布してある。
【００２３】図６及び図７に、プリント配線板の更に他
の構成例を示す。図６及び図７に示したプリント配線板
５０は、図４及び図５に示したプリント配線板４０対し
て、レジスト材８を外側ランド３の全周に渡って、外側
ランド３の外部から同外側ランド３上の内側まで塗布
し、また、レジスト材８を内側ランド１の全周に渡っ
て、内側ランド１の外部から同内側ランド１上の内側ま
で塗布したこと以外、他は同じである。これにより、各
ランド１、３のパターン４、６との接続部分５、７が完
全にレジスト材８で覆われ、パターン４、６が一層切断
され難くなる。また、各ランド１、３が中央部分を除い
て全周レジスト材８で覆われるから、内側ランド１の露
出部分１Ａ間のクリアランスＬ１２が内側ランド１間の
クリアランスＬ１１よりも拡がり、また、外側ランド３
の露出部分３Ａ間のクリアランスＬ２２も外側ランド３
間のクリアランスＬ２１よりも拡がり、半田ブリッジが
生じ難くなる。
【００２４】
【発明の効果】請求項１に係る発明のプリント配線板に
よれば、外側ランドの列方向の寸法が内側ランドの列方
向の寸法よりも小さいので、内側ランドから引き出した
パターンを外側ランドの間に無理なく通すことができ
る。従って、端子ピッチが０．５ｍｍのＣＳＰ等、ボー
ル状端子を複数列有し且つ端子ピッチが狭い部品の搭載
に適したプリント配線板が得られる。
【００２５】請求項２に係る発明のプリント配線板によ
れば、外側ランドの列方向に対して直角な方向の寸法が
外側ランドの列方向の寸法よりも大きいので、それだけ
半田量を多できる。従って、温度サイクル等による半田
付け部分の破損を防止でき、信頼性を確保できる。
【００２６】請求項３に係る発明のプリント配線板によ
れば、外側ランドの列方向の寸法が０．１５ｍｍ以下で
あり、内側ランド及び外側ランドのランドピッチが０．
５ｍｍ以下であるので、ボール状端子を複数列有し且つ
端子ピッチが０．５ｍｍ以下というＣＳＰ等の部品を搭
載することができる。
【００２７】請求項４に係る発明のプリント配線板によ
れば、外側ランドと同外側ランドから引き出されるパタ
ーンとの接続部分、及び、内側ランドと同内側ランドか
ら引き出されるパターンとの接続部分において、パター
ンを幅を徐々に拡げてランドに接続しているので、これ
らの接続部分がいわゆるティアドロップ形（涙滴形）に
なり、半田付け時の熱衝撃、温度サイクル等を受けても
接続部分でパターンが切断され難くなる。従って、パタ
ーンを細くできる。
【００２８】請求項５に係る発明のプリント配線板によ
れば、レジスト材が外側ランドの全周に渡って、外側ラ
ンドの外部から同外側ランド上の内側まで覆い、且つ、
内側ランドの全周に渡って、内側ランドの外部から同内
側ランド上の内側まで覆って各内外各ランドとパターン
との接続部分を補強するので、パターンを細くしても切
断され難い。また、各ランドの露出部分間のクリアラン
スが拡がり、半田ブリッジが生じ難い。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るプリント配線板の基
本的な構成例を示す平面図。
【図２】本発明の実施の形態に係るプリント配線板の他
の構成例を示す平面図。
【図３】本発明の実施の形態に係るプリント配線板の更
に他の構成例を示す平面図。
【図４】本発明の実施の形態に係るプリント配線板の更
に他の構成例を示す平面図。
【図５】図４中のＶ−Ｖ矢視断面図。
【図６】本発明の実施の形態に係るプリント配線板の更
に他の構成例を示す平面図。
【図７】図６中のVII-XII 矢視断面図。
【図８】ＢＧＡをプリント配線板に搭載した様子を示す
側面図。
【図９】従来技術に係るプリント配線板の平面図。
【符号の説明】
Ｄ１ 内側ランドの列方向の寸法 Ｄ２ 外側ランドの列方向の寸法 Ｄ３ 外側ランドの列方向の直角な方向の寸法 Ｌ１１ 内側ランド間のクリアランス Ｌ１２ 内側ランドの露出部分間のクリアランス Ｌ２１ 外側ランド間のクリアランス Ｌ２２ 外側ランドの露出部分間のクリアランス Ｐ ランドピッチ Ｗ パターン幅 １ 内側ランド １Ａ 内側ランドの露出部分 ２ 円形の外側ランド ３ 小判形の外側ランド（Ｄ２＜３） ３Ａ 外側ランドの露出部分 ４ 内側ランドから引き出されたパターン ５ 内側ランドとパターンとのティアドロップ形の接続
部分 ６ 外側ランドから引き出されたパターン ７ 外側ランドとパターンとのティアドロップ形の接続
部分 ８ レジスト材 １０、２０、３０、４０、５０ プリント配線板

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 ボール状端子を内外複数列有する部品を
    搭載するために前記ボール状端子に対応してランドを内
    外複数列有し、内側ランドから引き出されたパターンが
    外側ランドの間に通されているプリント配線板におい
    て、外側ランドの列方向の寸法が内側ランドの列方向の
    寸法よりも小さいことを特徴とするプリント配線板。
  2. 【請求項２】 外側ランドの列方向に対して直角な方向
    の寸法が前記外側ランドの列方向の寸法よりも大きいこ
    とを特徴とする請求項１に記載のプリント配線板。
  3. 【請求項３】 外側ランドの列方向の寸法が０．１５ｍ
    ｍ以下であり、内側ランド及び外側ランドのランドピッ
    チが０．５ｍｍ以下であることを特徴とする請求項２に
    記載のプリント配線板。
  4. 【請求項４】 外側ランドと同外側ランドから引き出さ
    れるパターンとの接続部分、及び、内側ランドと同内側
    ランドから引き出されるパターンとの接続部分におい
    て、パターンが幅を徐々に拡げてランドに接続されてい
    ることを特徴とする請求項１又は２又は３に記載のプリ
    ント配線板。
  5. 【請求項５】 レジスト材が外側ランドの全周に渡っ
    て、外側ランドの外部から同外側ランド上の内側まで塗
    布され、且つ、内側ランドの全周に渡って、内側ランド
    の外部から同内側ランド上の内側まで塗布されているこ
    とを特徴とする請求項４に記載のプリント配線板。
JP9173489A 1997-06-30 1997-06-30 プリント配線板 Withdrawn JPH1126919A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9173489A JPH1126919A (ja) 1997-06-30 1997-06-30 プリント配線板
CNB981027350A CN1193651C (zh) 1997-06-30 1998-06-25 印刷线路板
US09/107,478 US6218630B1 (en) 1997-06-30 1998-06-30 Printed circuit board having arrays of lands arranged inside and outside of each other having a reduced terminal-pitch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9173489A JPH1126919A (ja) 1997-06-30 1997-06-30 プリント配線板

Publications (1)

Publication Number Publication Date
JPH1126919A true JPH1126919A (ja) 1999-01-29

Family

ID=15961463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9173489A Withdrawn JPH1126919A (ja) 1997-06-30 1997-06-30 プリント配線板

Country Status (3)

Country Link
US (1) US6218630B1 (ja)
JP (1) JPH1126919A (ja)
CN (1) CN1193651C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1049363A2 (en) * 1999-04-30 2000-11-02 Fujitsu Limited Printed circuit board
JP2010010375A (ja) * 2008-06-26 2010-01-14 Sumitomo Metal Mining Co Ltd Ｃｏｆ基板
DE10136524B4 (de) * 2000-08-04 2011-05-19 Denso Corporation, Kariya-City Verbindungsverfahren und Verbindungsstruktur von gedruckten Leiterplatten
JP2020043366A (ja) * 2017-04-21 2020-03-19 日亜化学工業株式会社 光源装置

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
JP3570679B2 (ja) * 1999-09-22 2004-09-29 鈴鹿富士ゼロックス株式会社 グリッドアレイ電子部品およびその配線強化方法ならびにその製造方法
US6489574B1 (en) * 1999-11-02 2002-12-03 Canon Kabushiki Kaisha Printed-wiring board
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
JP4903966B2 (ja) 2000-03-10 2012-03-28 スタッツ・チップパック・インコーポレイテッド フリップチップ接合構造及びフリップチップ接合構造を形成する方法
US6815621B2 (en) 2000-10-02 2004-11-09 Samsung Electronics Co., Ltd. Chip scale package, printed circuit board, and method of designing a printed circuit board
EP1385443A4 (en) * 2001-03-26 2005-04-27 James R Glidewell RETROACTIVE MOLDING OF PREFABRICATED INCISIVE FACETS
JP4790157B2 (ja) * 2001-06-07 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
KR100416000B1 (ko) * 2001-07-11 2004-01-24 삼성전자주식회사 다수의 핀을 갖는 부품이 실장되는 인쇄회로기판
TW533555B (en) * 2001-11-21 2003-05-21 Siliconware Precision Industries Co Ltd Substrate for passive device
GB2384119B (en) * 2002-01-10 2006-03-01 Nec Technologies A printed circuit board
JP2004040056A (ja) * 2002-07-08 2004-02-05 Shinko Electric Ind Co Ltd 配線パターンの構造及びバンプの形成方法
US7098408B1 (en) * 2003-10-14 2006-08-29 Cisco Technology, Inc. Techniques for mounting an area array package to a circuit board using an improved pad layout
US7023075B2 (en) * 2003-11-06 2006-04-04 Crydom Technologies Teardrop shaped lead frames
US8853001B2 (en) 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
WO2005048307A2 (en) * 2003-11-08 2005-05-26 Chippac, Inc. Flip chip interconnection pad layout
TWI534915B (zh) 2003-11-10 2016-05-21 恰巴克有限公司 引線上凸塊之倒裝晶片互連
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US8076232B2 (en) * 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
JP2008535225A (ja) * 2005-03-25 2008-08-28 スタッツ チップパック リミテッド 基板上に狭い配線部分を有するフリップチップ配線
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
JP2007067019A (ja) * 2005-08-29 2007-03-15 Kyocera Corp 回路基板、電子機器、及び回路基板の製造方法
JP4211828B2 (ja) * 2006-09-12 2009-01-21 株式会社日立製作所 実装構造体
US7713782B2 (en) * 2006-09-22 2010-05-11 Stats Chippac, Inc. Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps
US9847309B2 (en) 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
US20080182398A1 (en) * 2007-01-30 2008-07-31 Carpenter Burton J Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
JP2008187074A (ja) * 2007-01-31 2008-08-14 Nitto Denko Corp 配線回路基板およびその製造方法
US7906835B2 (en) * 2007-08-13 2011-03-15 Broadcom Corporation Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
US8349721B2 (en) * 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US20090250814A1 (en) * 2008-04-03 2009-10-08 Stats Chippac, Ltd. Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof
US7897502B2 (en) * 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
US8198186B2 (en) 2008-12-31 2012-06-12 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US8659172B2 (en) 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
US8039384B2 (en) 2010-03-09 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
US8409978B2 (en) 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
JP2015056228A (ja) * 2013-09-10 2015-03-23 株式会社小糸製作所 プリント基板および車両用灯具
JP2020061406A (ja) * 2018-10-05 2020-04-16 株式会社村田製作所 半導体装置
CN111885815A (zh) * 2020-08-20 2020-11-03 苏州浪潮智能科技有限公司 一种pcb板及其适用于窄中心距bga芯片的焊盘结构
CN112752398A (zh) * 2020-11-24 2021-05-04 广州朗国电子科技有限公司 一种pcb板的芯片焊盘结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4600970A (en) * 1984-05-29 1986-07-15 Rca Corporation Leadless chip carriers having self-aligning mounting pads
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
DE69523010T2 (de) * 1994-10-04 2002-07-04 Nec Corp Mittels automatischer Bandmontage hergestelltes Halbleitergehäuse
US5547740A (en) * 1995-03-23 1996-08-20 Delco Electronics Corporation Solderable contacts for flip chip integrated circuit devices
US5585162A (en) * 1995-06-16 1996-12-17 Minnesota Mining And Manufacturing Company Ground plane routing
KR100192766B1 (ko) * 1995-07-05 1999-06-15 황인길 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
US5982186A (en) * 1995-09-28 1999-11-09 Texas Instruments Incorporated Contactor for test applications including membrane carrier having contacts for an integrated circuit and pins connecting contacts to test board
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
JP3458036B2 (ja) * 1996-03-05 2003-10-20 メック株式会社 銅および銅合金のマイクロエッチング剤
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1049363A2 (en) * 1999-04-30 2000-11-02 Fujitsu Limited Printed circuit board
EP1049363A3 (en) * 1999-04-30 2002-05-02 Fujitsu Limited Printed circuit board
DE10136524B4 (de) * 2000-08-04 2011-05-19 Denso Corporation, Kariya-City Verbindungsverfahren und Verbindungsstruktur von gedruckten Leiterplatten
JP2010010375A (ja) * 2008-06-26 2010-01-14 Sumitomo Metal Mining Co Ltd Ｃｏｆ基板
JP2020043366A (ja) * 2017-04-21 2020-03-19 日亜化学工業株式会社 光源装置

Also Published As

Publication number Publication date
US6218630B1 (en) 2001-04-17
CN1193651C (zh) 2005-03-16
CN1206325A (zh) 1999-01-27

Similar Documents

Publication Publication Date Title
JPH1126919A (ja) プリント配線板
US5706178A (en) Ball grid array integrated circuit package that has vias located within the solder pads of a package
US5844782A (en) Printed wiring board and electronic device using same
US5875102A (en) Eclipse via in pad structure
US6700204B2 (en) Substrate for accommodating passive component
US5973931A (en) Printed wiring board and electronic device using same
KR20040083192A (ko) 솔더 볼 패키지
JP3166490B2 (ja) Ｂｇａ型半導体装置
JPH07336030A (ja) プリント配線基板の半田ランドの構造
JPH0936275A (ja) 表面実装型半導体装置の製造方法
JP2933729B2 (ja) プリント配線基板装置
JPH03132092A (ja) 印刷配線基板
JPH0750476A (ja) 多層印刷配線板
JPH11102990A (ja) 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板
JP2001094000A (ja) 半導体装置
JPH10150065A (ja) チップサイズパッケージ
JP2000031631A (ja) プリント配線板
JP2006100710A (ja) 電子部品の実装構造及び、該実装構造を備えた記録装置
JP2003078240A (ja) プリント配線基板
JP2021174975A (ja) プリント基板及びプリント基板の製造方法
JP3978906B2 (ja) Ｉｃパッケージ
KR20060077478A (ko) 솔더 볼 패키지
JPH05129767A (ja) プリント配線基板
JPH03125468A (ja) 半導体集積回路装置の実装方法およびそれに用いる半導体集積回路装置
JP2777664B2 (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040907