JP3570679B2 - グリッドアレイ電子部品およびその配線強化方法ならびにその製造方法 - Google Patents
グリッドアレイ電子部品およびその配線強化方法ならびにその製造方法 Download PDFInfo
- Publication number
- JP3570679B2 JP3570679B2 JP2001525762A JP2001525762A JP3570679B2 JP 3570679 B2 JP3570679 B2 JP 3570679B2 JP 2001525762 A JP2001525762 A JP 2001525762A JP 2001525762 A JP2001525762 A JP 2001525762A JP 3570679 B2 JP3570679 B2 JP 3570679B2
- Authority
- JP
- Japan
- Prior art keywords
- grid array
- land
- wiring board
- printed wiring
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
技術分野
本発明は、プリント配線基板の配線に接続された多数のランドに接続手段を介して接続される多数のランドを備えたグリッドアレイＬＳＩチップが配設されるグリッドアレイ電子部品において、前記グリッドアレイＬＳＩチップのコーナー部の前記ランドに対応する前記プリント配線基板のランドの前記配線との接続部に補助ランドが形成されているグリッドアレイ電子部品およびその配線強化方法に関する。
背景技術
従来のグリッドアレイ電子部品は、図１８（Ａ）に示されるようにプリント配線基板ＫのバイヤホールＢと該プリント配線基板Ｋに実装されるグリッドアレイＬＳＩチップＰの多数のランドに対応するプリント配線基板ＫのランドＬとが配線パターンＨを介して直接接続されるものであった。
また従来のランドを有する配線基板（特開平８−２１３７３０（熱膨脹差に基づく割れによる断線の改良）、実開昭６１−２０１３７４、実開昭６２−１８４７８３（配線の高密度化に対応したランド形状の改良）、特公昭５６−２２１５１等）は、図１９に示されるようにスルーホールＴＨの回りの一部または全部に補助ランドＡＬを形成して、スルーホールＴＨがずれて形成されても接続性を確保するものであった。
さらに従来のプリント配線基板（特開平１−１１５１９５、特許２５１９０６８、特開平１１−５４８５９、特開昭６４−８４８７５）においては、ガラスエポキシその他のプリント基板におけるランドの電気的導通性の確保および断線の危険性を回避するためティアドロップが付加されると、ランドの全体面積が大きくなるので、ティアドロップを付加しない場合と比較して高密度化が図れないとともに、ティアドロップが他の導体回路と所定の絶縁間隔が取れないという問題があるために、図２０に示されるようにランドＬ１に対して偏心させて、ラインの片側、あるいは左右非対称にティアドロップＴＤを形成するものであった。
また従来のボールグリッドアレイパッケージの実装構造（特開平１０−３３５５１６）は、図２１に示されるように四角形状のボールグリッドアレイパッケージの設置領域の四隅のビアホールＢＨ内に閉じ込められた空気によるボイドに基づく半田接合力の低下による半田付け熱疲労寿命の低下を回避するために、ビアホール用パッドＢＨに代えて平面パッドＰＰを設置するものであった。
上記従来のグリッドアレイ電子部品は、前記プリント配線基板ＫのバイヤホールＢと該プリント配線基板Ｋに実装されるグリッドアレイＬＳＩチップＰの多数のランドに対応するプリント配線基板ＫのランドＬとが配線パターンＨを介して直接接続されるものであるので、プリント配線基板Ｋに荷重が作用すると、前記配線パターンＨの断線が生ずる。
すなわち前記プリント配線基板Ｋに反りおよび歪みが発生すると、前記配線パターンＨと前記プリント配線基板ＫのバイヤホールＢと前記グリッドアレイＬＳＩチップのランドに対応するプリント配線基板ＫのランドＬとの接続部に大きな応力が作用するため、前記配線パターンＨの前記接続部において断線が生じていた。
また従来のランドを有する配線基板は、図１９に示されるようにスルーホールＴＨの回りの一部または全部に補助ランドＡＬを形成して、スルーホールＴＨがずれて形成されても接続性を確保するものであるので、ピン間２．５４ｍｍピングリッドアレイ（ＰＧＡ）に関する技術であり、１．２７ｍｍピッチの半田ボールがＬＳＩ素子の下面に多数配設されるボールグリッドアレイＬＳＩチップのＢＧＡに関する技術ではないのである。
さらに上記従来のプリント配線基板においては、厚さ１ｍｍのガラスエポキシその他のプリント基板におけるランドの応力集中を緩和するためティアドロップが付加されると、ランドの全体面積が大きくなるので、ティアドロップを付加しない場合と比較して高密度化が図れないとともに、ティアドロップが他の導体回路と所定の絶縁間隔が取れないという問題があるために、ランドＬ１に対して偏心させて、ラインの片側、あるいは左右非対称にティアドロップＴＤを形成するものであるが、隣り合うランドＬ１、Ｌ２の間に２本のリードＤ１、Ｄ２が介在形成されているものであって、表面実装型の１．２７ｍｍピッチの半田ボールがＬＳＩ素子の下面に多数配設されるボールグリッドアレイ（ＢＧＡ）の一世代前の技術と判断される。
しかも上記従来のプリント配線基板においては、ボールグリッドアレイタイプのＬＳＩチップが実装されるプリント配線基板に荷重が作用した時における配線パターンの断線を防止するものではないので、プリント基板に半田付けされるＬＳＩ素子、プリント基板のランドのピッチ、リード等の配線パターン等において異なるものである。
また上記従来のボールグリッドアレイパッケージの実装構造は、四角形状のボールグリットアレイパッケージの設置領域の四隅のビアホールＢＨ内に閉じ込められた空気によるボイドに基づく半田接合力の低下による半田付け熱疲労寿命の低下を回避するために、ビアホール用パッドＢＨに代えて平面パッドＰＰを設置するものであって、ボールグリッドアレイタイプのＬＳＩチップが実装されるプリント配線基板に荷重が作用した時における配線パターンの断線を防止するものではないので、当然のことながら配線パターンが断線するランドに補助ランドを設けるものではないのである。
発明の開示
そこで本発明者は、図１８（Ａ）に示されるボールグリッドアレイタイプのＬＳＩチップを実装するプリント配線基板の配線パターンの断線による配線不良を分析したところ、リフロー半田付け工程において発生したプリント配線基板の反りおよび歪みを矯正する矯正工程またはプリント配線基板の組み付け工程において断線が生ずることを見出した。
しかも本発明者は、断線が生ずる部位としては、図１８（Ｂ）に示されるようにランドＬと配線パターンＰとの接続部Ｃの約１ｍｍ前後の範囲の間であり、またボールグリッドアレイタイプのＬＳＩチップ断線が生ずる領域としては、ボールグリッドアレイタイプのＬＳＩチップのコーナー部や、ＩＣチップの端部のようなプリント配線基板におけるランドと前記接続手段としての配線パターンとの間に過大な引張応力が作用する領域（部位）であることを発見した。
上記配線不良とは、推測するにボールグリッドアレイタイプのＬＳＩチップのプリント配線基板への半田付け接合時に加熱および自重によってプリント配線基板に反りおよび歪みが発生し、かかるプリント配線基板の反りおよび歪みが矯正される際にボールグリッドアレイタイプのＬＳＩチップのコーナー部や、ＩＣチップの端部付近において矯正量または作用する応力が最大となり、このためランドと配線パターンとの間の接続部に過大な応力が作用し、破断に至るものと推測される。プリント配線基板の組み付け工程その他のプリント配線基板に過大な荷重が作用した際における断線も同様と推測される。
そこで本発明者は、プリント配線基板に荷重が作用した時にプリント配線基板におけるランドと前記接続手段としての配線パターンとの間に過大な引張応力が作用する領域（部位）のランドの前記配線パターンとの接続部に補助ランドを形成する本発明に至ったのである。
また本発明者は、プリント配線基板の配線に接続された多数のランドに接続手段を介して接続される多数のランドを備えたグリッドアレイＬＳＩチップが配設されるグリッドアレイ電子部品において、前記プリント配線基板に荷重が作用した時前記グリッドアレイＬＳＩチップに対応するプリント配線基板におけるランドと前記接続手段としての配線パターンとの間に過大な応力が作用する部位のランドの前記配線パターンとの接続部に補助ランドを形成して、前記接続部の応力集中を緩和するという本発明の技術的思想に着眼し、更に研究開発を重ねた結果、前記プリント配線基板に荷重が作用した時の前記接続部における前記配線パターンの断線を防止するという目的を達成する本発明に到達した。
本発明（請求項１に記載の第１発明）のグリッドアレイ電子部品は、
プリント配線基板の配線に接続された多数のランドに接続手段を介して接続される多数のランドを備えたグリッドアレイＬＳＩチップが配設されるグリッドアレイ電子部品において、
前記グリッドアレイＬＳＩチップに対応するプリント配線基板におけるランドと前記配線としての配線パターンとの間に過大な引張応力が作用する部位のランドの前記配線パターンとの接続部に補助ランドが形成されている
ものである。
本発明（請求項２に記載の第２発明）のグリッドアレイ電子部品は、
前記第１発明において、
前記補助ランドが、前記プリント配線基板に荷重が作用した時に該プリント配線基板の他に比べて過大な引張応力が作用する少なくとも一部に位置するランドに形成されている
ものである。
本発明（請求項３に記載の第３発明）のグリッドアレイ電子部品は、
前記第２発明において、
前記補助ランドが、前記プリント配線基板における前記グリッドアレイＬＳＩチップのコーナー部に対応する部位に位置するランドに形成されている
ものである。
本発明（請求項４に記載の第４発明）のグリッドアレイ電子部品は、
前記第２発明において、
前記補助ランドが、前記プリント配線基板における前記グリッドアレイＬＳＩチップに配設されたＩＣチップの端部に対応する部位に位置するランドに形成されている
ものである。
本発明（請求項５に記載の第５発明）のグリッドアレイ電子部品は、
前記第２発明において、
前記補助ランドが、前記グリッドアレイ電子部品のリフロー半田工程において発生した前記プリント配線基板の反りが生じている方向およびそれに近い方向に形成されている配線パターンに接続されるランドに形成されている
ものである。
本発明（請求項６に記載の第６発明）のグリッドアレイ電子部品は、
前記第２発明において、
前記補助ランドが、発生した前記プリント配線基板の反りおよび歪みを矯正する矯正工程またはアッセンブリ工程において前記配線パターンに過大な引張応力が作用するランドに形成されている
ものである。
本発明（請求項７に記載の第７発明）のグリッドアレイ電子部品は、
前記第２発明において、
前記補助ランドが、前記グリッドアレイＬＳＩチップの前記一部の前記ランドに対応する前記プリント配線基板のランドから前記配線パターンに至るまでの接続用断面積が徐々に変化するように構成されている
ものである。
本発明（請求項８に記載の第８発明）のグリッドアレイ電子部品は、
前記第３発明において、
前記補助ランドが、前記グリッドアレイＬＳＩチップの前記コーナー部の前記ランドに対応する前記プリント配線基板のランドの位置に応じて異なった形状の補助ランドによって構成されている
ものである。
本発明（請求項９に記載の第９発明）のグリッドアレイ電子部品は、
前記第３発明において、
前記補助ランドが、前記グリッドアレイＬＳＩチップのコーナー部の端部に近いランドに対応する前記プリント配線基板のランドほどその接続用断面積の平均値が大きくなるように構成されている
ものである。
本発明（請求項１０に記載の第１０発明）のグリッドアレイ電子部品は、
前記第２発明において、
前記補助ランドが、前記プリント配線基板を構成する多層プリント配線基板の内層のプリント配線基板上の配線パターンに接続されるスルーホールの回りの接続部に形成されている
ものである。
本発明（請求項１１に記載の第１１発明）のグリッドアレイ電子部品は、
前記第３発明において、
前記グリッドアレイＬＳＩチップのコーナー部に対応する前記プリント配線基板の前記補助ランドが形成された前記ランドに接続された前記配線パターンが、プリント配線基板のバイヤホールの補助ランドが形成された接続部に接続されている
ものである。
本発明（請求項１２に記載の第１２発明）の配線強化方法は、
グリッドアレイ電子部品を構成するプリント配線基板と該プリント配線基板に実装されるグリッドアレイＬＳＩチップとを接続する配線において、
前記グリッドアレイＬＳＩチップのコーナー部のランドに対応する前記プリント配線基板のランドの前記配線との接続部に補助ランドを形成することにより、前記配線の接続部を強化した
ものである。
本発明（請求項１３に記載の第１３発明）の配線強化方法は、
前記第１２発明において、
前記プリント配線基板のバイヤホールの前記配線との接続部に補助ランドを形成することにより、前記配線の接続部を強化した
ものである。
本発明（請求項１４に記載の第１４発明）のグリッドアレイ電子部品の製造方法は、
グリッドアレイ電子部品を構成するプリント配線基板と該プリント配線基板に実装されるグリッドアレイＬＳＩチップとを配線パターンによって接続するグリッドアレイ電子部品の製造方法において、
前記グリッドアレイＬＳＩチップのコーナー部のランドに対応する前記プリント配線基板のランドの前記配線との接続部に補助ランドを形成することにより、前記配線パターンの接続部を強化したグリッドアレイ電子部品を製造する
ものである。
本発明（請求項１５に記載の第１５発明）のグリッドアレイ電子部品の製造方法は、
前記第１４発明において、
前記プリント配線基板のバイヤホールの前記配線との接続部に補助ランドを形成することにより、前記配線の接続部を強化したグリッドアレイ電子部品を製造する
ものである。
本発明（請求項１６に記載の第１６発明）のグリッドアレイ電子部品は、
プリント配線基板の配線に接続された多数のランドに接続手段を介して接続される多数のランドを備えたグリッドアレイＬＳＩチップが配設されるグリッドアレイ電子部品において、
前記グリッドアレイＬＳＩチップに対応するプリント配線基板におけるランドと前記配線としてのバイヤホールに接続するため外方へ取り出された配線パターンとの間に製造工程において過大な引張応力が作用する部位のランドの前記配線パターンとの接続部に接続用断面積を大きくする補助ランドが形成されている
ものである。
上記構成より成る第１発明のグリッドアレイ電子部品は、プリント配線基板の配線に接続された多数のランドに接続手段を介して接続される多数のランドを備えたグリッドアレイＬＳＩチップが配設されるグリッドアレイ電子部品において、前記グリッドアレイＬＳＩチップに対応するプリント配線基板におけるランドと前記配線としての配線パターンとの間に過大な引張応力が作用する部位のランドの前記配線パターンとの接続部に補助ランドを形成して、前記接続部の応力集中を緩和することにより前記接続部における前記配線パターンの断線を防止するという効果を奏する。
上記構成より成る第２発明のグリッドアレイ電子部品は、前記第１発明において、前記補助ランドが、前記プリント配線基板に荷重が作用した時に該プリント配線基板の他に比べて過大な引張応力が作用する少なくとも一部に位置するランドに形成されているので、過大な引張応力が作用する少なくとも前記一部に位置する前記ランドと前記配線パターンとの前記接続部の応力集中を緩和することにより、前記接続部における前記配線パターンの断線を防止するという効果を奏する。
上記構成より成る第３発明のグリッドアレイ電子部品は、前記第２発明において、前記補助ランドが、前記プリント配線基板に荷重が作用した時に該プリント配線基板の他に比べて過大な引張応力が作用する前記プリント配線基板における前記グリッドアレイＬＳＩチップのコーナー部に対応する部位に位置するランドに形成されているので、前記グリッドアレイＬＳＩチップのコーナー部に対応する部位に位置する前記ランドと前記配線パターンとの前記接続部の応力集中を緩和することにより、前記接続部における前記配線パターンの断線を防止するという効果を奏する。
上記構成より成る第４発明のグリッドアレイ電子部品は、前記第２発明において、前記補助ランドが、前記プリント配線基板における前記グリッドアレイＬＳＩチップに配設されたＩＣチップの端部に対応する部位に位置するランドに形成されているので、前記ＩＣチップの端部に対応する前記部位に位置する前記ランドと前記配線パターンとの前記接続部の応力集中を緩和することにより、前記接続部における前記配線パターンの断線を防止するという効果を奏する。
上記構成より成る第５発明のグリッドアレイ電子部品は、前記第２発明において、前記補助ランドが、前記グリッドアレイ電子部品のリフロー半田工程において発生した前記プリント配線基板の反りが生じている方向およびそれに近い方向に形成されている配線パターンに接続されるランドに形成されているので、前記プリント配線基板の反りに伴う過大な引張応力が作用する前記ランドと前記配線パターンとの前記接続部の応力集中を緩和することにより、前記接続部における前記配線パターンの断線を防止するという効果を奏する。
上記構成より成る第６発明のグリッドアレイ電子部品は、前記第２発明において、前記補助ランドが、発生した前記プリント配線基板の反りおよび歪みを矯正する矯正工程またはアッセンブリ工程において前記配線パターンに過大な引張応力が作用するランドに形成されているので、前記矯正工程またはアッセンブリ工程において前記配線パターンに過大な引張応力が作用する前記ランドと前記配線パターンとの前記接続部の応力集中を緩和することにより、前記接続部における前記配線パターンの断線を防止するという効果を奏する。
上記構成より成る第７発明のグリッドアレイ電子部品は、前記第２発明において、前記補助ランドが、前記グリッドアレイＬＳＩチップのコーナー部の前記ランドに対応する前記プリント配線基板のランドから前記配線パターンに至るまでの接続用断面積が徐々に変化するので、前記プリント配線基板に反りおよび歪みが発生した時における前記接続部の応力集中を有効に緩和することにより、前記接続部における前記配線パターンの断線を確実に防止するという効果を奏する。
上記構成より成る第８発明のグリッドアレイ電子部品は、前記第３発明において、前記補助ランドが、前記グリッドアレイＬＳＩチップのコーナー部の前記ランドに対応する前記プリント配線基板のランドの位置に応じて異なった形状の補助ランドによって構成されているので、前記グリッドアレイ電子部品のコーナー部における前記ランドと前記配線パターンとの前記接続部に作用する引張応力および前記プリント配線基板のパターンの形状を考慮した形状とすることにより、前記接続部の応力集中を緩和することにより、前記接続部における前記配線の断線を防止するという効果を奏する。
上記構成より成る第９発明のグリッドアレイ電子部品は、前記第３発明において、前記補助ランドが、前記グリッドアレイＬＳＩチップのコーナー部の端部に近いランドに対応する前記プリント配線基板のランドほどその接続用断面積の平均値が大きくなるように構成されているので、前記補助ランドが前記プリント配線基板に荷重が作用した時における前記接続部に作用する応力に応じた平均値の接続用断面積を備えているため、前記コーナー部の前記ランドの強度を一様にするとともに、信頼性を高めるという効果を奏する。
上記構成より成る第１０発明のグリッドアレイ電子部品は、前記第２発明において、前記補助ランドが、前記プリント配線基板を構成する多層プリント配線基板の内層のプリント配線基板上の配線パターンに接続されるスルーホールの回りの接続部に形成されているので、前記多層プリント配線基板の前記内層のプリント配線基板上の前記スルーホールと前記配線パターンとの前記接続部の応力集中を緩和することにより、前記接続部における前記配線の断線を防止するという効果を奏する。
上記構成より成る第１１発明のグリッドアレイ電子部品は、前記第３発明において、前記グリッドアレイＬＳＩチップのコーナー部に対応する前記プリント配線基板の前記補助ランドが形成された前記ランドに接続された前記配線パターンが、プリント配線基板のバイヤホールの補助ランドが形成された接続部に接続されているので、前記プリント配線基板に荷重が作用した時における前記プリント配線基板のバイヤホールの前記接続部の応力集中を緩和することにより、前記プリント配線基板のバイヤホールの前記接続部における前記配線の断線を防止するという効果を奏する。
上記構成より成る第１２発明の配線強化方法は、グリッドアレイ電子部品を構成するプリント配線基板と該プリント配線基板に実装されるグリッドアレイＬＳＩチップとを接続する配線において、前記グリッドアレイＬＳＩチップのコーナー部のランドに対応する前記プリント配線基板のランドの前記配線との接続部に補助ランドを形成することにより、前記配線の接続部を強化したので、前記配線の前記プリント配線基板のランド側の一端の断線を防止するという効果を奏する。
上記構成より成る第１３発明の配線強化方法は、前記第１２発明において、前記プリント配線基板のバイヤホールの前記配線との接続部に補助ランドを形成することにより、前記配線の前記プリント配線基板のバイヤホール側の前記接続部も強化したので、前記配線の前記両端の断線を防止するという効果を奏する。
上記構成より成る第１４発明のグリッドアレイ電子部品の製造方法は、グリッドアレイ電子部品を構成するプリント配線基板と該プリント配線基板に実装されるグリッドアレイＬＳＩチップとを配線パターンによって接続するグリッドアレイ電子部品の製造方法において、前記グリッドアレイＬＳＩチップのコーナー部のランドに対応する前記プリント配線基板のランドの前記配線との接続部に補助ランドを形成することにより、前記配線パターンの前記プリント配線基板のランド側の前記接続部を強化したグリッドアレイ電子部品の製造を可能にするという効果を奏する。
上記構成より成る第１５発明のグリッドアレイ電子部品の製造方法は、前記第１４発明において、前記プリント配線基板のバイヤホールの前記配線との接続部に補助ランドを形成することにより、前記配線の前記プリント配線基板のバイヤホール側の前記接続部も強化したグリッドアレイ電子部品の製造を可能にするという効果を奏する。
上記構成より成る第１６発明のグリッドアレイ電子部品は、プリント配線基板の配線に接続された多数のランドに接続手段を介して接続される多数のランドを備えたグリッドアレイＬＳＩチップが配設されるグリッドアレイ電子部品において、前記グリッドアレイＬＳＩチップに対応するプリント配線基板におけるランドと前記配線としてのバイヤホールに接続するため外方へ取り出された配線パターンとの間に製造工程において過大な引張応力が作用する部位のランドの前記配線パターンとの接続部に接続用断面積を大きくする補助ランドを形成して、前記接続部の応力集中を緩和することにより前記接続部における前記配線パターンの断線を防止するという効果を奏する。
【図面の簡単な説明】
図１は、本発明の第１実施形態のグリッドアレイＬＳＩチップが実装されたプリント配線基板の一部を示す平面図である。
図２は、本第１実施形態のグリッドアレイＬＳＩチップがプリント配線基板に載置された状態を示す断面図である。
図３は本第１実施形態のグリッドアレイＬＳＩチップがプリント配線基板にアッセンブリされた状態を示す図１中Ａ−Ａ線に沿う断面図である。
図４は、本発明の第２実施形態のグリッドアレイＬＳＩチップが実装されたプリント配線基板の一部および配線強化方法を示す平面図である。
図５は、本第２実施形態のグリッドアレイＬＳＩチップがプリント配線基板にアッセンブリされた状態を示す図４中Ｂ−Ｂ線に沿う断面図である。
図６は、本発明の第３実施形態のグリッドアレイＬＳＩチップが実装されたプリント配線基板の一部を示す部分拡大平面図である。
図７は、本発明の第４実施形態のグリッドアレイＬＳＩチップが実装されたプリント配線基板の一部を示す部分拡大平面図である。
図８は、本発明の第５実施形態のグリッドアレイＬＳＩチップが実装されたプリント配線基板の一部を示す平面図である。
図９は、本第５実施形態におけるグリッドアレイＬＳＩチップをプリント配線基板に実装し、組み付けるまでの各工程を説明するための説明図である。
図１０は、本発明の第６実施形態のグリッドアレイＬＳＩチップが実装されたプリント配線基板を示す平面図である。
図１１は、本発明の第７実施形態のグリッドアレイＬＳＩチップが実装されたプリント配線基板が反った状態を示すインサーキットテスターの正面から見た正面図である。
図１２は、本第７実施形態におけるのグリッドアレイＬＳＩチップが実装されたプリント配線基板のインサーキットテスター内における状態を示すインサーキットテスターの正面から見た正面図である。
図１３は、本発明の第８実施形態のグリッドアレイＬＳＩチップが実装される多層プリント配線基板の内部構造を示す断面図である。
図１４は、本第８実施形態の第１層のプリント配線基板上におけるランド、配線パターンおよびバイアホールを示す部分平面図である。
図１５は、本第８実施形態の第２層のプリント配線基板上におけ配線パターンおよびバイアホールを示す部分平面図である。
図１６は、本発明におけるその他の補助ランドの形状を示す部分拡大図である。
図１７は、本発明の第８実施形態の変形例におけるグリッドアレイＬＳＩチップが実装される多層プリント配線基板の内部構造を示す断面図である。
図１８は、従来のグリッドアレイＬＳＩチップが実装されたプリント配線基板を示す平面図である。
図１９は、従来のランドを有する配線基板を示す部分平面図である。
図２０は、従来のプリント配線基板を示す部分平面図である。
図２１は、従来のボールグリッドアレイパッケージの実装構造を示す部分断面図である。
発明を実施するための最良の形態
以下本発明の実施の形態につき、図面を用いて説明する。
（第１実施形態）
本第１実施形態のグリッドアレイ電子部品は、図１ないし図３に示されるようにプリント配線基板１の配線４に接続された多数のランド１３に接続手段３０を介して接続される多数のランド３を備えたグリッドアレイＬＳＩチップ２が配設されるグリッドアレイ電子部品において、前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１の前記ランド１３の前記配線４との接続部３１に補助ランド５が形成されているものである。
前記グリッドアレイＬＳＩチップ２は、本第１実施形態においては、図２に示されるように一例として碁盤目状に配設したランド３に前記接続手段３０としての半田ボール３０が配設されたボールグリッドアレイＬＳＩチップを用いる。前記グリッドアレイＬＳＩチップ２は、ボールグリッドアレイＬＳＩチップ以外に、シリコンウエハに直接半田ボールを配設するリアルチップサイズを実現した表面実装可能なＫＧＤパッケージのＳｕｐｅｒＣＳＰその他を含むチップサイズパッケージを採用することが出来る。
前記グリッドアレイＬＳＩチップ２を構成する前記ボールグリッドアレイＬＳＩチップにおける碁盤目状に配設されたランド３に配設されている前記接続手段３０としての球状形状の半田ボール３０が、アッセンブリ工程において、図３に示されるように球状形状の半田ボール３０が鼓状形状に変形するとともに前記ボールグリッドアレイＬＳＩチップの前記ランド３と対応するプリント配線基板１のランド１３とが溶着して電気的に接続される。
前記補助ランド５を構成するティアドロップが、図１に示されるように前記グリッドアレイＬＳＩチップ２の代表的に詳細に示した右上のコーナー部の前記ランド３から前記配線４を構成する配線パターンに至るまでの接続用断面積が直線状に徐々に減少するすなわち扇形状に構成されているものである。
前記配線４を構成する配線パターンは、図３に示されるように前記プリント配線基板１に形成されたバイヤホール１４に接続され、その上部にレジスト１５が塗布されている。
前記補助ランド５を構成する補強用の前記ティアドロップが、図１に示されるように前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１の前記ランド１３の位置に応じて異なった形状およびサイズの補助ランドによって構成されているものである。
すなわち前記補助ランド５を構成する前記ティアドロップが、前記グリッドアレイＬＳＩチップ２のコーナー部の端部に近い前記ランド３に対応する前記プリント配線基板１の前記ランド１３ほどその接続用断面積の平均値が大きくなるように構成されているものであり、コーナー部の端部に近い位置に対応する前記ランド１３に形成される前記ティアドロップほど、その幅および長手方向の長さが長く形成されている。
上記構成より成る本第１実施形態のグリッドアレイ電子部品は、プリント配線基板１に多数のランド１３および配線を介して接続されるグリッドアレイＬＳＩチップ２が配設されるグリッドアレイ電子部品において、該グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１のランド１３の前記配線４を構成する配線パターンとの前記接続部３１に補助ランド５を構成する前記ティアドロップが形成されているので、リフロー半田付け工程において前記プリント配線基板１に反りおよび歪みが発生した時における前記プリント配線基板１の反りを矯正する矯正工程およびアッセンブリ工程において前記プリント配線基板１に荷重が作用して、前記ランド３と前記配線パターン４との前記接続部３１に引張応力が作用した時の前記接続部３１の応力集中を緩和するものである。
すなわち引張応力が作用した時の前記接続部３１の応力集中を緩和するとは、前記ランド３と前記配線パターン４との前記接続部３１に幅が長手方向において徐々に減少する前記補助ランド５を形成したことにより前記接続部３１の引張応力が作用する面積（断面積）を拡大して、単位面積当たりに作用する引張応力を低減し、局所的に大きな引張応力が作用することを防止するとともに、前記接続部３１における面積（断面積）の急激な変化を無くして引張応力の急激な変化を無くしたことにより、前記接続部３１が強化され、応力が作用しても容易に断線することがないようにすることである。
上記作用を奏する本第１実施形態のグリッドアレイ電子部品は、前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１のランド１３の前記配線４を構成する配線パターンとの前記接続部３１に補助ランド５を構成する前記ティアドロップが形成されているので、矯正工程およびアッセンブリ工程において前記プリント配線基板１に荷重が作用して、前記ランド３と前記配線パターン４との前記接続部３１に引張応力が作用した時の前記接続部３１の応力集中を緩和することにより、前記接続部における前記配線の断線を防止するという効果を奏する。
また本第１実施形態のグリッドアレイ電子部品は、前記補助ランド５が、前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１のランド１３から前記配線４に至るまでの接続用断面積が徐々に変化するので、前記プリント配線基板１に反りおよび歪みが発生した時の矯正工程およびアッセンブリ工程において前記プリント配線基板１に荷重が作用して、前記ランド３と前記配線パターン４との前記接続部３１に引張応力が作用した時の前記接続部３１の応力集中を有効に緩和することにより、前記接続部における前記配線の断線を確実に防止するという効果を奏する。
さらに第１実施形態のグリッドアレイ電子部品は、前記補助ランド５が、前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１の前記ランド１３の位置に応じて異なった形状の前記ティアドロップによって構成されているので、前記グリッドアレイ電子部品のコーナー部における前記ランドと前記配線パターンとの前記接続部に作用する引張応力および前記グリッドアレイ電子部品のコーナー部に対応する前記プリント配線基板のパターンの形状を考慮した形状とすることにより、前記接続部３１の応力集中を緩和することにより、前記接続部３１における前記配線の断線を防止するという効果を奏する。
また第１実施形態のグリッドアレイ電子部品は、前記補助ランド５を構成する前記ティアドロップが、前記グリッドアレイＬＳＩチップ２のコーナー部の端部に近い前記ランドに対応する前記プリント配線基板１の前記ランド１３ほどその接続用断面積の平均値が大きくなるように構成されているので、前記補助ランド５を構成する前記ティアドロップが前記プリント配線基板１に荷重が作用した時における前記接続部３１に作用する応力に応じた平均値の接続用断面積を備えているため、前記コーナー部に対応する前記プリント配線基板１の前記ランド１３の強度を一様にするとともに、信頼性を高めるという効果を奏する。
（第２実施形態）
本第２実施形態のグリッドアレイ電子部品およびその製造方法ならびに配線強化方法は、図４および図５に示されるようにプリント配線基板１のバイヤホール１４にも補助ランド５１が形成される点が前記第１実施形態との相違点であり、以下相違点を中心に説明する。
本第２実施形態のグリッドアレイ電子部品は、図４および図５に示されるように前記グリッドアレイＬＳＩチップ２のコーナー部に対応する前記プリント配線基板１の半円形の前記補助ランド５が形成された前記ランド１３に接続された前記配線４（パターン）が、前記プリント配線基板１のバイヤホール１４に半円形の補助ランド５１が形成された接続部３２に接続されている。
本第２実施形態の配線強化方法およびグリッドアレイ電子部品の製造方法は、プリント配線基板１と該プリント配線基板１に実装されるグリッドアレイＬＳＩチップ２とを接続する配線４において、前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１の前記ランド１３と前記配線４との接続部３１に補助ランド５を形成するとともに、前記プリント配線基板１のバイヤホール１４と前記配線４との接続部３２に補助ランド５１を形成することにより、前記配線パターン４の接続部３２を強化するとともに、前記配線パターン４の接続部３２を強化したグリッドアレイ電子部品の製造するものである。
上記構成より成る本第２実施形態のグリッドアレイ電子部品は、前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１のランド１３に形成された前記補助ランド３に接続された前記配線４が、前記プリント配線基板１の前記バイヤホール１４の前記補助ランド５１が形成された前記接続部３２に接続されているので、前記プリント配線基板１に荷重が作用した時における前記プリント配線基板１のバイヤホール１４の前記接続部３２の応力集中を緩和するものである。
上記作用を奏する本第２実施形態のグリッドアレイ電子部品は、前記プリント配線基板１のランド１３に形成された前記補助ランド３に接続された前記配線４が、前記プリント配線基板１の前記バイヤホール１４の前記補助ランド５１が形成された前記接続部３２に接続されているので、前記プリント配線基板１に荷重が作用して反りおよび歪みが発生した時における前記プリント配線基板１のバイヤホール１４の前記接続部３２の応力集中を緩和することにより、前記プリント配線基板１の前記バイヤホール１４の前記接続部３２における前記配線４の断線を防止するという効果を奏する。
本第２実施形態のグリッドアレイ電子部品は、前記プリント配線基板１の前記ランド１３と前記バイヤホール１４との距離が短いすなわち前記配線４が短い場合には、前記バイヤホール１４と前記配線４との接続部に大きな応力が作用する可能性があるため、前記補助ランド５１が有効である。
本第２実施形態の配線強化方法およびグリッドアレイ電子部品の製造方法は、前記プリント配線基板１と該プリント配線基板１に実装されるグリッドアレイＬＳＩチップ２とを接続する配線４において、前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１の前記ランド１３の前記配線４との前記接続部３１に前記補助ランド５を形成するとともに、前記プリント配線基板１の前記バイヤホール１４の前記配線４との前記接続部３２に前記補助ランド５１を形成することにより、前記配線４の両端の前記接続部３１、３２を強化して、前記配線４の前記両端の断線を防止するという効果を奏するとともに、前記配線４の前記両端の断線を防止したグリッドアレイ電子部品の製造を可能にするという効果を奏する。
（第３実施形態）
本第３実施形態のグリッドアレイ電子部品は、図６に示されるように中央の矩形領域はボールグリッドが配設されていない額縁状のグリッドアレイＬＳＩチップ２に本発明を適用した点が前記第１実施形態との相違点であり、以下相違点を中心に説明する。
前記額縁状のグリッドアレイＬＳＩチップ２の四隅のコーナー部の前記ランド３に対応する前記プリント配線基板１の前記ランド１３の放射状に外方へ取り出された前記配線パターン４との接続部３１に補助ランド５が形成されているものである。
また本第３実施形態においては、図６に示されるように前記額縁状のグリッドアレイＬＳＩチップ２の内側のランド１３からは、前記配線パターン４が内方へ取り出されている。
上記構成より成る本第３実施形態のグリッドアレイ電子部品は、前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１のランド１３の前記配線４を構成する外方に取り出された配線パターンとの前記接続部３１に補助ランド５を構成する前記ティアドロップが形成されているので、前記プリント配線基板１に荷重が作用して、前記ランド３と前記配線パターン４との前記接続部３１に引張応力が作用した時の前記接続部３１の応力集中を緩和することにより、前記接続部３１における前記配線パターン４の断線を防止するという効果を奏する。
（第４実施形態）
本第４実施形態のグリッドアレイ電子部品は、図７に示されるように前記額縁状のグリッドアレイＬＳＩチップ２の四隅のコーナー部の前記ランド３に対応する前記プリント配線基板１において前記配線パターン４が前記ランド１３から放射状に内方へ取り出される点が前記第３実施形態との相違点であり、以下相違点を中心に説明する。
すなわち前記額縁状のグリッドアレイＬＳＩチップ２のコーナー部の前記ランド１３から放射状内方へ取り出され中央部のスルーホール（図示せず）に接続される前記配線パターン４と前記ランド１３との接続部３１に補助ランド５が形成されているのである。
上記構成より成る本第４実施形態のグリッドアレイ電子部品は、前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド１３に対応する前記プリント配線基板１のランド１３の前記配線４を構成する内方に取り出された配線パターンとの前記接続部３１に補助ランド５を構成する前記ティアドロップが形成されているので、前記プリント配線基板１に荷重が作用して、前記ランド１３と前記配線パターン４との前記接続部３１に引張応力が作用した時の前記接続部３１の応力集中を緩和することにより、前記接続部３１における前記配線パターン４の断線を防止するという効果を奏する。
（第５実施形態）
本第５実施形態のグリッドアレイ電子部品は、図８に示されるように前記補助ランド５が、前記グリッドアレイ電子部品のリフロー半田付け工程において発生した前記プリント配線基板１の反りが生じている方向（図８において一点鎖線で示される）およびそれに近い方向に形成されている配線パターン４に接続されるランド３に形成されている点が上述した実施形態との相違点であり、以下相違点を中心に説明する。
本第５実施形態においては、図９（Ａ）に示されるように平行に配設されたコンベアフレームに幅方向の両端を係止してプリント配線基板１を載置して、スクリーン印刷板を載せ、クリーム半田を印刷塗布する。
次に図９（Ｂ）に示されるようにクリーム半田が印刷塗布されたプリント配線基板１の上面およびまたは下面にグリッドアレイ電子部品２がマウンターによって実装される。
次に図９（Ｃ）に示されるようにグリッドアレイ電子部品２が実装されたプリント配線基板１がリフロー炉内に入れられ、半田付けが行われる。このときリフロー炉内においてプリント配線基板１の下面に比べて上面の方が温度が高いとともに、自重によって下方に円弧状（Ｕ字状）に反りが発生する。
次に図９（Ｄ）に示されるように下方に円弧状（Ｕ字状）に反りが発生したプリント配線基板１を矯正するためにプリント配線基板１の中央を下方から上方に押圧するとともに、プリント配線基板１の両側を複数点において上方から下方に押圧して、一定時間保持して、水平に矯正される。
水平に矯正されたプリント配線基板１の電子部品のリードにピンを当てて個々の動作がチェックされた後、筐体内に組み付けられ、ネジ止めされる。
本第５実施形態においては、上述したようにリフロー半田付け工程において下方に円弧状（Ｕ字状）に反りが発生したプリント配線基板１を矯正するためにプリント配線基板１の中央を下方から上方に押圧するとともに、プリント配線基板１の両側を複数点において上方から下方に押圧して、一定時間保持して、水平に矯正される矯正工程において、下凸に反っているプリント配線基板１の両側が下方に曲げられるため、ランド１３と配線パターン４との接続部３１に大きな引張応力が作用するが、前記プリント配線基板１の反りが生じている方向およびそれに近い方向に形成されている配線パターン４と前記ランド３との接続部３１には幅が徐々に減少する補助ランド５が形成されているので、前記ランド３と前記配線パターン４との前記接続部３１の応力集中が緩和される。
上記構成より成る本第５実施形態のグリッドアレイ電子部品は、前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１のランド１３の前記配線４を構成する前記プリント配線基板１の反りの方向（図８において一点鎖線で示される）に延在形成すなわち反りの方向に延びて形成された配線パターン４との前記接続部３１（図８中横方向両端の全てのランド３の）に前記補助ランド５を構成する前記ティアドロップが形成されているので、上述した矯正工程または組み付け工程において前記プリント配線基板１に荷重が作用して、前記ランド３と前記配線パターン４との前記接続部３１に引張応力が作用した時の前記接続部３１の応力集中を緩和することにより、前記接続部３１における前記配線パターン４の断線を防止するという効果を奏する。
（第６実施形態）
本第６実施形態のグリッドアレイ電子部品は、図１０に示されるように額縁状のグリッドアレイＬＳＩチップ２に本発明を適用した点が、前記第５実施形態との相違点である。
本第６実施形態において、補助ランド５が、前記グリッドアレイ電子部品のリフロー半田付け工程において発生した前記プリント配線基板１の反りが生じている方向（図１０において一点鎖線で示される）およびそれに近い方向に形成されている配線パターン４に接続されるランド３に形成されている点は、上述した第５実施形態と同様であり、同様の作用効果を奏するので、説明を省略する。
（第７実施形態）
本第７実施形態のグリッドアレイ電子部品は、図１１に示されるように第５実施形態（図８図示）と同様に半田ボールグリッドが碁盤目状に全面に配設されたプラスチックパッケージの中央部に比較的小さなＩＣチップ２１が配設され、プラスチックパッケージ２０の上面全体が樹脂によって封止されているグリッドアレイＬＳＩチップ２が前記プリント配線基板１上に実装される点が、上述した実施形態との相違点である。
本第７実施形態においては、グリッドアレイＬＳＩチップ２の全体を支持するプラスチックパッケージ２０の剛性が低いため、リフロー半田付け工程において前記プリント配線基板１が下方に円弧状（Ｕ字状）に反った時に、前記グリッドアレイＬＳＩチップ２のプラスチックパッケージ２０の部分も反ることが予想される。
したがって反りが発生したプリント配線基板１を矯正する（すなわちインサーキットテスターに装着したときに歪みが矯正されこのとき発生する応力がランドの配線パターンの接続部にも生じて断線に至ると推測される）ために、図１２に示されるようにインサーキットテスター本体内において複数の樹脂製のピンおよびバネによって水平に矯正される場合、プラスチックパッケージ２０のコーナー部からＩＣチップ２１の端部に大きな応力が作用することが予想されるため、本第７実施形態においては、かかる範囲のランド３と配線パターン４との接続部に補助ランドを設けるものである。なお上記矯正は、上述した全ての第１実施形態に適用することが出来るものである。
上記構成より成る第７実施形態のグリッドアレイ電子部品は、前記補助ランド５が、前記プリント配線基板１における前記グリッドアレイＬＳＩチップ２に配設された前記ＩＣチップ２１の端部に対応する部位に位置するランド３に形成されているので、前記ＩＣチップ２１の端部に対応する前記部位に位置する前記ランド３と前記配線パターン４との前記接続部３１の応力集中を緩和することにより、前記接続部３１における前記配線パターン４の断線を防止するという効果を奏する。
（第８実施形態）
本第８実施形態のグリッドアレイ電子部品は、図１３ないし図１５に示されるように補助ランド５が、プリント配線基板１を構成する多層プリント配線基板１の内層のプリント配線基板上の配線パターン４に接続されるスルーホールとしてのバイアホール１４の回りの接続部５１に形成されている点が、上述した実施形態との相違点であり、以下相違点を中心に説明する。
前記多層プリント配線基板１の第１層１０１の上面には、図１４に示されるようにランド１３とバイアホール１４との間を接続する配線パターン４との接続部３１、５１にはそれぞれ幅が徐々に減少する補助ランド５が形成されている。
多層プリント配線基板１の第２層１０２の上面には、図１５に示されるようにバイアホール１４と配線パターン４との間を接続する接続部５１には幅が徐々に減少する補助ランド５が形成されている。
前記バイアホール１４は、図１３に示されるように多層プリント配線基板１を貫通して配設されている。
上記構成より成る本第８実施形態のグリッドアレイ電子部品は、前記補助ランド５が、前記プリント配線基板１を構成する多層プリント配線基板の内層のプリント配線基板上の配線パターン４に接続されるスルーホールとしてのバイアホール１４の回りの接続部５１に形成されているので、前記多層プリント配線基板１に荷重が作用した時の前記多層プリント配線基板の前記内層のプリント配線基板上の前記スルーホール１４と前記配線パターン４との前記接続部５１の応力集中を緩和することにより、前記接続部５１における前記配線パターン４の断線を防止するという効果を奏する。
また本第８実施形態のグリッドアレイ電子部品は、前記多層プリント配線基板１の第１層１０１の上面には、図１４に示されるようにランド１３とバイアホール１４との間を接続する配線パターン４との接続部３１、５１にはそれぞれ幅が徐々に減少する補助ランド５が形成されているので、前記多層プリント配線基板１に荷重が作用した時の前記ランド１３とバイアホール１４との間を接続する前記配線パターン４との前記接続部３１、５１の応力集中を緩和することにより、前記接続部５１における前記配線パターン４の断線を防止するという効果を奏する。
上述の実施形態は、説明のために例示したもので、本発明としてはそれらに限定されるものでは無く、特許請求の範囲、発明の詳細な説明および図面の記載から当業者が認識することができる本発明の技術的思想に反しない限り、変更および付加が可能である。
上述の実施形態においては、説明のために一例とし扇形状および半円形状の補助ランドについて例示したが、本発明としてはそれらに限定されるものでは無く、図１６に示されるように平行線とテーパ部とからなる補助ランド（図１６（Ａ））、凸円弧からなる補助ランド（図１６（Ｂ））、凹円弧からなる補助ランド（図１６（Ｃ））その他の形態を採用することが出来る。
上述の第８実施形態においては、一例として前記バイアホール１４が、多層プリント配線基板１を貫通して配設される例について説明したが、本発明としてはそれらに限定されるものでは無く、図１７に示されるようにバイアホール１４が多層プリント配線基板１の第１層のみをまたは任意の層を貫通するように形成することが出来るものである。
上述の実施形態においては、プリント配線基板に荷重が作用した時におけるグリッドアレイＬＳＩチップの過大な引張応力が作用する部位に対応する部位のプリント配線基板のランドに補助ランドを設ける例について例示したが、本発明としてはそれらに限定されるものでは無く、グリッドアレイＬＳＩチップの過大な引張応力が作用する部位が複数である場合や、部位が変化する場合や、広い範囲にわたる場合等はグリッドアレイＬＳＩチップの縁部全体または内部も含めて全体にわたるランドに補助ランドを形成する態様を採りうるものである。
また上述の第５実施形態においては、一例としてリフロー半田付け工程においてプリント配線基板の幅方向の両端をコンベアフレームによって支持する例について説明したが、本発明としてはそれらに限定されるものでは無く、熱および気流の循環および通過自在の網状の支持体または多数の支持ピンを植設された支持体によって支持して、プリント配線基板の反りおよび歪みの発生を抑制する実施形態を採用することが出来るものである。
本発明は、プリント配線基板の配線に接続された多数のランドに接続手段を介して接続される多数のランドを備えたグリッドアレイＬＳＩチップが配設されるグリッドアレイ電子部品において、前記グリッドアレイＬＳＩチップのコーナー部の前記ランドに対応する前記プリント配線基板のランドの前記配線との接続部に補助ランドが形成されているグリッドアレイ電子部品およびその配線強化方法に関する。
背景技術
従来のグリッドアレイ電子部品は、図１８（Ａ）に示されるようにプリント配線基板ＫのバイヤホールＢと該プリント配線基板Ｋに実装されるグリッドアレイＬＳＩチップＰの多数のランドに対応するプリント配線基板ＫのランドＬとが配線パターンＨを介して直接接続されるものであった。
また従来のランドを有する配線基板（特開平８−２１３７３０（熱膨脹差に基づく割れによる断線の改良）、実開昭６１−２０１３７４、実開昭６２−１８４７８３（配線の高密度化に対応したランド形状の改良）、特公昭５６−２２１５１等）は、図１９に示されるようにスルーホールＴＨの回りの一部または全部に補助ランドＡＬを形成して、スルーホールＴＨがずれて形成されても接続性を確保するものであった。
さらに従来のプリント配線基板（特開平１−１１５１９５、特許２５１９０６８、特開平１１−５４８５９、特開昭６４−８４８７５）においては、ガラスエポキシその他のプリント基板におけるランドの電気的導通性の確保および断線の危険性を回避するためティアドロップが付加されると、ランドの全体面積が大きくなるので、ティアドロップを付加しない場合と比較して高密度化が図れないとともに、ティアドロップが他の導体回路と所定の絶縁間隔が取れないという問題があるために、図２０に示されるようにランドＬ１に対して偏心させて、ラインの片側、あるいは左右非対称にティアドロップＴＤを形成するものであった。
また従来のボールグリッドアレイパッケージの実装構造（特開平１０−３３５５１６）は、図２１に示されるように四角形状のボールグリッドアレイパッケージの設置領域の四隅のビアホールＢＨ内に閉じ込められた空気によるボイドに基づく半田接合力の低下による半田付け熱疲労寿命の低下を回避するために、ビアホール用パッドＢＨに代えて平面パッドＰＰを設置するものであった。
上記従来のグリッドアレイ電子部品は、前記プリント配線基板ＫのバイヤホールＢと該プリント配線基板Ｋに実装されるグリッドアレイＬＳＩチップＰの多数のランドに対応するプリント配線基板ＫのランドＬとが配線パターンＨを介して直接接続されるものであるので、プリント配線基板Ｋに荷重が作用すると、前記配線パターンＨの断線が生ずる。
すなわち前記プリント配線基板Ｋに反りおよび歪みが発生すると、前記配線パターンＨと前記プリント配線基板ＫのバイヤホールＢと前記グリッドアレイＬＳＩチップのランドに対応するプリント配線基板ＫのランドＬとの接続部に大きな応力が作用するため、前記配線パターンＨの前記接続部において断線が生じていた。
また従来のランドを有する配線基板は、図１９に示されるようにスルーホールＴＨの回りの一部または全部に補助ランドＡＬを形成して、スルーホールＴＨがずれて形成されても接続性を確保するものであるので、ピン間２．５４ｍｍピングリッドアレイ（ＰＧＡ）に関する技術であり、１．２７ｍｍピッチの半田ボールがＬＳＩ素子の下面に多数配設されるボールグリッドアレイＬＳＩチップのＢＧＡに関する技術ではないのである。
さらに上記従来のプリント配線基板においては、厚さ１ｍｍのガラスエポキシその他のプリント基板におけるランドの応力集中を緩和するためティアドロップが付加されると、ランドの全体面積が大きくなるので、ティアドロップを付加しない場合と比較して高密度化が図れないとともに、ティアドロップが他の導体回路と所定の絶縁間隔が取れないという問題があるために、ランドＬ１に対して偏心させて、ラインの片側、あるいは左右非対称にティアドロップＴＤを形成するものであるが、隣り合うランドＬ１、Ｌ２の間に２本のリードＤ１、Ｄ２が介在形成されているものであって、表面実装型の１．２７ｍｍピッチの半田ボールがＬＳＩ素子の下面に多数配設されるボールグリッドアレイ（ＢＧＡ）の一世代前の技術と判断される。
しかも上記従来のプリント配線基板においては、ボールグリッドアレイタイプのＬＳＩチップが実装されるプリント配線基板に荷重が作用した時における配線パターンの断線を防止するものではないので、プリント基板に半田付けされるＬＳＩ素子、プリント基板のランドのピッチ、リード等の配線パターン等において異なるものである。
また上記従来のボールグリッドアレイパッケージの実装構造は、四角形状のボールグリットアレイパッケージの設置領域の四隅のビアホールＢＨ内に閉じ込められた空気によるボイドに基づく半田接合力の低下による半田付け熱疲労寿命の低下を回避するために、ビアホール用パッドＢＨに代えて平面パッドＰＰを設置するものであって、ボールグリッドアレイタイプのＬＳＩチップが実装されるプリント配線基板に荷重が作用した時における配線パターンの断線を防止するものではないので、当然のことながら配線パターンが断線するランドに補助ランドを設けるものではないのである。
発明の開示
そこで本発明者は、図１８（Ａ）に示されるボールグリッドアレイタイプのＬＳＩチップを実装するプリント配線基板の配線パターンの断線による配線不良を分析したところ、リフロー半田付け工程において発生したプリント配線基板の反りおよび歪みを矯正する矯正工程またはプリント配線基板の組み付け工程において断線が生ずることを見出した。
しかも本発明者は、断線が生ずる部位としては、図１８（Ｂ）に示されるようにランドＬと配線パターンＰとの接続部Ｃの約１ｍｍ前後の範囲の間であり、またボールグリッドアレイタイプのＬＳＩチップ断線が生ずる領域としては、ボールグリッドアレイタイプのＬＳＩチップのコーナー部や、ＩＣチップの端部のようなプリント配線基板におけるランドと前記接続手段としての配線パターンとの間に過大な引張応力が作用する領域（部位）であることを発見した。
上記配線不良とは、推測するにボールグリッドアレイタイプのＬＳＩチップのプリント配線基板への半田付け接合時に加熱および自重によってプリント配線基板に反りおよび歪みが発生し、かかるプリント配線基板の反りおよび歪みが矯正される際にボールグリッドアレイタイプのＬＳＩチップのコーナー部や、ＩＣチップの端部付近において矯正量または作用する応力が最大となり、このためランドと配線パターンとの間の接続部に過大な応力が作用し、破断に至るものと推測される。プリント配線基板の組み付け工程その他のプリント配線基板に過大な荷重が作用した際における断線も同様と推測される。
そこで本発明者は、プリント配線基板に荷重が作用した時にプリント配線基板におけるランドと前記接続手段としての配線パターンとの間に過大な引張応力が作用する領域（部位）のランドの前記配線パターンとの接続部に補助ランドを形成する本発明に至ったのである。
また本発明者は、プリント配線基板の配線に接続された多数のランドに接続手段を介して接続される多数のランドを備えたグリッドアレイＬＳＩチップが配設されるグリッドアレイ電子部品において、前記プリント配線基板に荷重が作用した時前記グリッドアレイＬＳＩチップに対応するプリント配線基板におけるランドと前記接続手段としての配線パターンとの間に過大な応力が作用する部位のランドの前記配線パターンとの接続部に補助ランドを形成して、前記接続部の応力集中を緩和するという本発明の技術的思想に着眼し、更に研究開発を重ねた結果、前記プリント配線基板に荷重が作用した時の前記接続部における前記配線パターンの断線を防止するという目的を達成する本発明に到達した。
本発明（請求項１に記載の第１発明）のグリッドアレイ電子部品は、
プリント配線基板の配線に接続された多数のランドに接続手段を介して接続される多数のランドを備えたグリッドアレイＬＳＩチップが配設されるグリッドアレイ電子部品において、
前記グリッドアレイＬＳＩチップに対応するプリント配線基板におけるランドと前記配線としての配線パターンとの間に過大な引張応力が作用する部位のランドの前記配線パターンとの接続部に補助ランドが形成されている
ものである。
本発明（請求項２に記載の第２発明）のグリッドアレイ電子部品は、
前記第１発明において、
前記補助ランドが、前記プリント配線基板に荷重が作用した時に該プリント配線基板の他に比べて過大な引張応力が作用する少なくとも一部に位置するランドに形成されている
ものである。
本発明（請求項３に記載の第３発明）のグリッドアレイ電子部品は、
前記第２発明において、
前記補助ランドが、前記プリント配線基板における前記グリッドアレイＬＳＩチップのコーナー部に対応する部位に位置するランドに形成されている
ものである。
本発明（請求項４に記載の第４発明）のグリッドアレイ電子部品は、
前記第２発明において、
前記補助ランドが、前記プリント配線基板における前記グリッドアレイＬＳＩチップに配設されたＩＣチップの端部に対応する部位に位置するランドに形成されている
ものである。
本発明（請求項５に記載の第５発明）のグリッドアレイ電子部品は、
前記第２発明において、
前記補助ランドが、前記グリッドアレイ電子部品のリフロー半田工程において発生した前記プリント配線基板の反りが生じている方向およびそれに近い方向に形成されている配線パターンに接続されるランドに形成されている
ものである。
本発明（請求項６に記載の第６発明）のグリッドアレイ電子部品は、
前記第２発明において、
前記補助ランドが、発生した前記プリント配線基板の反りおよび歪みを矯正する矯正工程またはアッセンブリ工程において前記配線パターンに過大な引張応力が作用するランドに形成されている
ものである。
本発明（請求項７に記載の第７発明）のグリッドアレイ電子部品は、
前記第２発明において、
前記補助ランドが、前記グリッドアレイＬＳＩチップの前記一部の前記ランドに対応する前記プリント配線基板のランドから前記配線パターンに至るまでの接続用断面積が徐々に変化するように構成されている
ものである。
本発明（請求項８に記載の第８発明）のグリッドアレイ電子部品は、
前記第３発明において、
前記補助ランドが、前記グリッドアレイＬＳＩチップの前記コーナー部の前記ランドに対応する前記プリント配線基板のランドの位置に応じて異なった形状の補助ランドによって構成されている
ものである。
本発明（請求項９に記載の第９発明）のグリッドアレイ電子部品は、
前記第３発明において、
前記補助ランドが、前記グリッドアレイＬＳＩチップのコーナー部の端部に近いランドに対応する前記プリント配線基板のランドほどその接続用断面積の平均値が大きくなるように構成されている
ものである。
本発明（請求項１０に記載の第１０発明）のグリッドアレイ電子部品は、
前記第２発明において、
前記補助ランドが、前記プリント配線基板を構成する多層プリント配線基板の内層のプリント配線基板上の配線パターンに接続されるスルーホールの回りの接続部に形成されている
ものである。
本発明（請求項１１に記載の第１１発明）のグリッドアレイ電子部品は、
前記第３発明において、
前記グリッドアレイＬＳＩチップのコーナー部に対応する前記プリント配線基板の前記補助ランドが形成された前記ランドに接続された前記配線パターンが、プリント配線基板のバイヤホールの補助ランドが形成された接続部に接続されている
ものである。
本発明（請求項１２に記載の第１２発明）の配線強化方法は、
グリッドアレイ電子部品を構成するプリント配線基板と該プリント配線基板に実装されるグリッドアレイＬＳＩチップとを接続する配線において、
前記グリッドアレイＬＳＩチップのコーナー部のランドに対応する前記プリント配線基板のランドの前記配線との接続部に補助ランドを形成することにより、前記配線の接続部を強化した
ものである。
本発明（請求項１３に記載の第１３発明）の配線強化方法は、
前記第１２発明において、
前記プリント配線基板のバイヤホールの前記配線との接続部に補助ランドを形成することにより、前記配線の接続部を強化した
ものである。
本発明（請求項１４に記載の第１４発明）のグリッドアレイ電子部品の製造方法は、
グリッドアレイ電子部品を構成するプリント配線基板と該プリント配線基板に実装されるグリッドアレイＬＳＩチップとを配線パターンによって接続するグリッドアレイ電子部品の製造方法において、
前記グリッドアレイＬＳＩチップのコーナー部のランドに対応する前記プリント配線基板のランドの前記配線との接続部に補助ランドを形成することにより、前記配線パターンの接続部を強化したグリッドアレイ電子部品を製造する
ものである。
本発明（請求項１５に記載の第１５発明）のグリッドアレイ電子部品の製造方法は、
前記第１４発明において、
前記プリント配線基板のバイヤホールの前記配線との接続部に補助ランドを形成することにより、前記配線の接続部を強化したグリッドアレイ電子部品を製造する
ものである。
本発明（請求項１６に記載の第１６発明）のグリッドアレイ電子部品は、
プリント配線基板の配線に接続された多数のランドに接続手段を介して接続される多数のランドを備えたグリッドアレイＬＳＩチップが配設されるグリッドアレイ電子部品において、
前記グリッドアレイＬＳＩチップに対応するプリント配線基板におけるランドと前記配線としてのバイヤホールに接続するため外方へ取り出された配線パターンとの間に製造工程において過大な引張応力が作用する部位のランドの前記配線パターンとの接続部に接続用断面積を大きくする補助ランドが形成されている
ものである。
上記構成より成る第１発明のグリッドアレイ電子部品は、プリント配線基板の配線に接続された多数のランドに接続手段を介して接続される多数のランドを備えたグリッドアレイＬＳＩチップが配設されるグリッドアレイ電子部品において、前記グリッドアレイＬＳＩチップに対応するプリント配線基板におけるランドと前記配線としての配線パターンとの間に過大な引張応力が作用する部位のランドの前記配線パターンとの接続部に補助ランドを形成して、前記接続部の応力集中を緩和することにより前記接続部における前記配線パターンの断線を防止するという効果を奏する。
上記構成より成る第２発明のグリッドアレイ電子部品は、前記第１発明において、前記補助ランドが、前記プリント配線基板に荷重が作用した時に該プリント配線基板の他に比べて過大な引張応力が作用する少なくとも一部に位置するランドに形成されているので、過大な引張応力が作用する少なくとも前記一部に位置する前記ランドと前記配線パターンとの前記接続部の応力集中を緩和することにより、前記接続部における前記配線パターンの断線を防止するという効果を奏する。
上記構成より成る第３発明のグリッドアレイ電子部品は、前記第２発明において、前記補助ランドが、前記プリント配線基板に荷重が作用した時に該プリント配線基板の他に比べて過大な引張応力が作用する前記プリント配線基板における前記グリッドアレイＬＳＩチップのコーナー部に対応する部位に位置するランドに形成されているので、前記グリッドアレイＬＳＩチップのコーナー部に対応する部位に位置する前記ランドと前記配線パターンとの前記接続部の応力集中を緩和することにより、前記接続部における前記配線パターンの断線を防止するという効果を奏する。
上記構成より成る第４発明のグリッドアレイ電子部品は、前記第２発明において、前記補助ランドが、前記プリント配線基板における前記グリッドアレイＬＳＩチップに配設されたＩＣチップの端部に対応する部位に位置するランドに形成されているので、前記ＩＣチップの端部に対応する前記部位に位置する前記ランドと前記配線パターンとの前記接続部の応力集中を緩和することにより、前記接続部における前記配線パターンの断線を防止するという効果を奏する。
上記構成より成る第５発明のグリッドアレイ電子部品は、前記第２発明において、前記補助ランドが、前記グリッドアレイ電子部品のリフロー半田工程において発生した前記プリント配線基板の反りが生じている方向およびそれに近い方向に形成されている配線パターンに接続されるランドに形成されているので、前記プリント配線基板の反りに伴う過大な引張応力が作用する前記ランドと前記配線パターンとの前記接続部の応力集中を緩和することにより、前記接続部における前記配線パターンの断線を防止するという効果を奏する。
上記構成より成る第６発明のグリッドアレイ電子部品は、前記第２発明において、前記補助ランドが、発生した前記プリント配線基板の反りおよび歪みを矯正する矯正工程またはアッセンブリ工程において前記配線パターンに過大な引張応力が作用するランドに形成されているので、前記矯正工程またはアッセンブリ工程において前記配線パターンに過大な引張応力が作用する前記ランドと前記配線パターンとの前記接続部の応力集中を緩和することにより、前記接続部における前記配線パターンの断線を防止するという効果を奏する。
上記構成より成る第７発明のグリッドアレイ電子部品は、前記第２発明において、前記補助ランドが、前記グリッドアレイＬＳＩチップのコーナー部の前記ランドに対応する前記プリント配線基板のランドから前記配線パターンに至るまでの接続用断面積が徐々に変化するので、前記プリント配線基板に反りおよび歪みが発生した時における前記接続部の応力集中を有効に緩和することにより、前記接続部における前記配線パターンの断線を確実に防止するという効果を奏する。
上記構成より成る第８発明のグリッドアレイ電子部品は、前記第３発明において、前記補助ランドが、前記グリッドアレイＬＳＩチップのコーナー部の前記ランドに対応する前記プリント配線基板のランドの位置に応じて異なった形状の補助ランドによって構成されているので、前記グリッドアレイ電子部品のコーナー部における前記ランドと前記配線パターンとの前記接続部に作用する引張応力および前記プリント配線基板のパターンの形状を考慮した形状とすることにより、前記接続部の応力集中を緩和することにより、前記接続部における前記配線の断線を防止するという効果を奏する。
上記構成より成る第９発明のグリッドアレイ電子部品は、前記第３発明において、前記補助ランドが、前記グリッドアレイＬＳＩチップのコーナー部の端部に近いランドに対応する前記プリント配線基板のランドほどその接続用断面積の平均値が大きくなるように構成されているので、前記補助ランドが前記プリント配線基板に荷重が作用した時における前記接続部に作用する応力に応じた平均値の接続用断面積を備えているため、前記コーナー部の前記ランドの強度を一様にするとともに、信頼性を高めるという効果を奏する。
上記構成より成る第１０発明のグリッドアレイ電子部品は、前記第２発明において、前記補助ランドが、前記プリント配線基板を構成する多層プリント配線基板の内層のプリント配線基板上の配線パターンに接続されるスルーホールの回りの接続部に形成されているので、前記多層プリント配線基板の前記内層のプリント配線基板上の前記スルーホールと前記配線パターンとの前記接続部の応力集中を緩和することにより、前記接続部における前記配線の断線を防止するという効果を奏する。
上記構成より成る第１１発明のグリッドアレイ電子部品は、前記第３発明において、前記グリッドアレイＬＳＩチップのコーナー部に対応する前記プリント配線基板の前記補助ランドが形成された前記ランドに接続された前記配線パターンが、プリント配線基板のバイヤホールの補助ランドが形成された接続部に接続されているので、前記プリント配線基板に荷重が作用した時における前記プリント配線基板のバイヤホールの前記接続部の応力集中を緩和することにより、前記プリント配線基板のバイヤホールの前記接続部における前記配線の断線を防止するという効果を奏する。
上記構成より成る第１２発明の配線強化方法は、グリッドアレイ電子部品を構成するプリント配線基板と該プリント配線基板に実装されるグリッドアレイＬＳＩチップとを接続する配線において、前記グリッドアレイＬＳＩチップのコーナー部のランドに対応する前記プリント配線基板のランドの前記配線との接続部に補助ランドを形成することにより、前記配線の接続部を強化したので、前記配線の前記プリント配線基板のランド側の一端の断線を防止するという効果を奏する。
上記構成より成る第１３発明の配線強化方法は、前記第１２発明において、前記プリント配線基板のバイヤホールの前記配線との接続部に補助ランドを形成することにより、前記配線の前記プリント配線基板のバイヤホール側の前記接続部も強化したので、前記配線の前記両端の断線を防止するという効果を奏する。
上記構成より成る第１４発明のグリッドアレイ電子部品の製造方法は、グリッドアレイ電子部品を構成するプリント配線基板と該プリント配線基板に実装されるグリッドアレイＬＳＩチップとを配線パターンによって接続するグリッドアレイ電子部品の製造方法において、前記グリッドアレイＬＳＩチップのコーナー部のランドに対応する前記プリント配線基板のランドの前記配線との接続部に補助ランドを形成することにより、前記配線パターンの前記プリント配線基板のランド側の前記接続部を強化したグリッドアレイ電子部品の製造を可能にするという効果を奏する。
上記構成より成る第１５発明のグリッドアレイ電子部品の製造方法は、前記第１４発明において、前記プリント配線基板のバイヤホールの前記配線との接続部に補助ランドを形成することにより、前記配線の前記プリント配線基板のバイヤホール側の前記接続部も強化したグリッドアレイ電子部品の製造を可能にするという効果を奏する。
上記構成より成る第１６発明のグリッドアレイ電子部品は、プリント配線基板の配線に接続された多数のランドに接続手段を介して接続される多数のランドを備えたグリッドアレイＬＳＩチップが配設されるグリッドアレイ電子部品において、前記グリッドアレイＬＳＩチップに対応するプリント配線基板におけるランドと前記配線としてのバイヤホールに接続するため外方へ取り出された配線パターンとの間に製造工程において過大な引張応力が作用する部位のランドの前記配線パターンとの接続部に接続用断面積を大きくする補助ランドを形成して、前記接続部の応力集中を緩和することにより前記接続部における前記配線パターンの断線を防止するという効果を奏する。
【図面の簡単な説明】
図１は、本発明の第１実施形態のグリッドアレイＬＳＩチップが実装されたプリント配線基板の一部を示す平面図である。
図２は、本第１実施形態のグリッドアレイＬＳＩチップがプリント配線基板に載置された状態を示す断面図である。
図３は本第１実施形態のグリッドアレイＬＳＩチップがプリント配線基板にアッセンブリされた状態を示す図１中Ａ−Ａ線に沿う断面図である。
図４は、本発明の第２実施形態のグリッドアレイＬＳＩチップが実装されたプリント配線基板の一部および配線強化方法を示す平面図である。
図５は、本第２実施形態のグリッドアレイＬＳＩチップがプリント配線基板にアッセンブリされた状態を示す図４中Ｂ−Ｂ線に沿う断面図である。
図６は、本発明の第３実施形態のグリッドアレイＬＳＩチップが実装されたプリント配線基板の一部を示す部分拡大平面図である。
図７は、本発明の第４実施形態のグリッドアレイＬＳＩチップが実装されたプリント配線基板の一部を示す部分拡大平面図である。
図８は、本発明の第５実施形態のグリッドアレイＬＳＩチップが実装されたプリント配線基板の一部を示す平面図である。
図９は、本第５実施形態におけるグリッドアレイＬＳＩチップをプリント配線基板に実装し、組み付けるまでの各工程を説明するための説明図である。
図１０は、本発明の第６実施形態のグリッドアレイＬＳＩチップが実装されたプリント配線基板を示す平面図である。
図１１は、本発明の第７実施形態のグリッドアレイＬＳＩチップが実装されたプリント配線基板が反った状態を示すインサーキットテスターの正面から見た正面図である。
図１２は、本第７実施形態におけるのグリッドアレイＬＳＩチップが実装されたプリント配線基板のインサーキットテスター内における状態を示すインサーキットテスターの正面から見た正面図である。
図１３は、本発明の第８実施形態のグリッドアレイＬＳＩチップが実装される多層プリント配線基板の内部構造を示す断面図である。
図１４は、本第８実施形態の第１層のプリント配線基板上におけるランド、配線パターンおよびバイアホールを示す部分平面図である。
図１５は、本第８実施形態の第２層のプリント配線基板上におけ配線パターンおよびバイアホールを示す部分平面図である。
図１６は、本発明におけるその他の補助ランドの形状を示す部分拡大図である。
図１７は、本発明の第８実施形態の変形例におけるグリッドアレイＬＳＩチップが実装される多層プリント配線基板の内部構造を示す断面図である。
図１８は、従来のグリッドアレイＬＳＩチップが実装されたプリント配線基板を示す平面図である。
図１９は、従来のランドを有する配線基板を示す部分平面図である。
図２０は、従来のプリント配線基板を示す部分平面図である。
図２１は、従来のボールグリッドアレイパッケージの実装構造を示す部分断面図である。
発明を実施するための最良の形態
以下本発明の実施の形態につき、図面を用いて説明する。
（第１実施形態）
本第１実施形態のグリッドアレイ電子部品は、図１ないし図３に示されるようにプリント配線基板１の配線４に接続された多数のランド１３に接続手段３０を介して接続される多数のランド３を備えたグリッドアレイＬＳＩチップ２が配設されるグリッドアレイ電子部品において、前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１の前記ランド１３の前記配線４との接続部３１に補助ランド５が形成されているものである。
前記グリッドアレイＬＳＩチップ２は、本第１実施形態においては、図２に示されるように一例として碁盤目状に配設したランド３に前記接続手段３０としての半田ボール３０が配設されたボールグリッドアレイＬＳＩチップを用いる。前記グリッドアレイＬＳＩチップ２は、ボールグリッドアレイＬＳＩチップ以外に、シリコンウエハに直接半田ボールを配設するリアルチップサイズを実現した表面実装可能なＫＧＤパッケージのＳｕｐｅｒＣＳＰその他を含むチップサイズパッケージを採用することが出来る。
前記グリッドアレイＬＳＩチップ２を構成する前記ボールグリッドアレイＬＳＩチップにおける碁盤目状に配設されたランド３に配設されている前記接続手段３０としての球状形状の半田ボール３０が、アッセンブリ工程において、図３に示されるように球状形状の半田ボール３０が鼓状形状に変形するとともに前記ボールグリッドアレイＬＳＩチップの前記ランド３と対応するプリント配線基板１のランド１３とが溶着して電気的に接続される。
前記補助ランド５を構成するティアドロップが、図１に示されるように前記グリッドアレイＬＳＩチップ２の代表的に詳細に示した右上のコーナー部の前記ランド３から前記配線４を構成する配線パターンに至るまでの接続用断面積が直線状に徐々に減少するすなわち扇形状に構成されているものである。
前記配線４を構成する配線パターンは、図３に示されるように前記プリント配線基板１に形成されたバイヤホール１４に接続され、その上部にレジスト１５が塗布されている。
前記補助ランド５を構成する補強用の前記ティアドロップが、図１に示されるように前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１の前記ランド１３の位置に応じて異なった形状およびサイズの補助ランドによって構成されているものである。
すなわち前記補助ランド５を構成する前記ティアドロップが、前記グリッドアレイＬＳＩチップ２のコーナー部の端部に近い前記ランド３に対応する前記プリント配線基板１の前記ランド１３ほどその接続用断面積の平均値が大きくなるように構成されているものであり、コーナー部の端部に近い位置に対応する前記ランド１３に形成される前記ティアドロップほど、その幅および長手方向の長さが長く形成されている。
上記構成より成る本第１実施形態のグリッドアレイ電子部品は、プリント配線基板１に多数のランド１３および配線を介して接続されるグリッドアレイＬＳＩチップ２が配設されるグリッドアレイ電子部品において、該グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１のランド１３の前記配線４を構成する配線パターンとの前記接続部３１に補助ランド５を構成する前記ティアドロップが形成されているので、リフロー半田付け工程において前記プリント配線基板１に反りおよび歪みが発生した時における前記プリント配線基板１の反りを矯正する矯正工程およびアッセンブリ工程において前記プリント配線基板１に荷重が作用して、前記ランド３と前記配線パターン４との前記接続部３１に引張応力が作用した時の前記接続部３１の応力集中を緩和するものである。
すなわち引張応力が作用した時の前記接続部３１の応力集中を緩和するとは、前記ランド３と前記配線パターン４との前記接続部３１に幅が長手方向において徐々に減少する前記補助ランド５を形成したことにより前記接続部３１の引張応力が作用する面積（断面積）を拡大して、単位面積当たりに作用する引張応力を低減し、局所的に大きな引張応力が作用することを防止するとともに、前記接続部３１における面積（断面積）の急激な変化を無くして引張応力の急激な変化を無くしたことにより、前記接続部３１が強化され、応力が作用しても容易に断線することがないようにすることである。
上記作用を奏する本第１実施形態のグリッドアレイ電子部品は、前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１のランド１３の前記配線４を構成する配線パターンとの前記接続部３１に補助ランド５を構成する前記ティアドロップが形成されているので、矯正工程およびアッセンブリ工程において前記プリント配線基板１に荷重が作用して、前記ランド３と前記配線パターン４との前記接続部３１に引張応力が作用した時の前記接続部３１の応力集中を緩和することにより、前記接続部における前記配線の断線を防止するという効果を奏する。
また本第１実施形態のグリッドアレイ電子部品は、前記補助ランド５が、前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１のランド１３から前記配線４に至るまでの接続用断面積が徐々に変化するので、前記プリント配線基板１に反りおよび歪みが発生した時の矯正工程およびアッセンブリ工程において前記プリント配線基板１に荷重が作用して、前記ランド３と前記配線パターン４との前記接続部３１に引張応力が作用した時の前記接続部３１の応力集中を有効に緩和することにより、前記接続部における前記配線の断線を確実に防止するという効果を奏する。
さらに第１実施形態のグリッドアレイ電子部品は、前記補助ランド５が、前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１の前記ランド１３の位置に応じて異なった形状の前記ティアドロップによって構成されているので、前記グリッドアレイ電子部品のコーナー部における前記ランドと前記配線パターンとの前記接続部に作用する引張応力および前記グリッドアレイ電子部品のコーナー部に対応する前記プリント配線基板のパターンの形状を考慮した形状とすることにより、前記接続部３１の応力集中を緩和することにより、前記接続部３１における前記配線の断線を防止するという効果を奏する。
また第１実施形態のグリッドアレイ電子部品は、前記補助ランド５を構成する前記ティアドロップが、前記グリッドアレイＬＳＩチップ２のコーナー部の端部に近い前記ランドに対応する前記プリント配線基板１の前記ランド１３ほどその接続用断面積の平均値が大きくなるように構成されているので、前記補助ランド５を構成する前記ティアドロップが前記プリント配線基板１に荷重が作用した時における前記接続部３１に作用する応力に応じた平均値の接続用断面積を備えているため、前記コーナー部に対応する前記プリント配線基板１の前記ランド１３の強度を一様にするとともに、信頼性を高めるという効果を奏する。
（第２実施形態）
本第２実施形態のグリッドアレイ電子部品およびその製造方法ならびに配線強化方法は、図４および図５に示されるようにプリント配線基板１のバイヤホール１４にも補助ランド５１が形成される点が前記第１実施形態との相違点であり、以下相違点を中心に説明する。
本第２実施形態のグリッドアレイ電子部品は、図４および図５に示されるように前記グリッドアレイＬＳＩチップ２のコーナー部に対応する前記プリント配線基板１の半円形の前記補助ランド５が形成された前記ランド１３に接続された前記配線４（パターン）が、前記プリント配線基板１のバイヤホール１４に半円形の補助ランド５１が形成された接続部３２に接続されている。
本第２実施形態の配線強化方法およびグリッドアレイ電子部品の製造方法は、プリント配線基板１と該プリント配線基板１に実装されるグリッドアレイＬＳＩチップ２とを接続する配線４において、前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１の前記ランド１３と前記配線４との接続部３１に補助ランド５を形成するとともに、前記プリント配線基板１のバイヤホール１４と前記配線４との接続部３２に補助ランド５１を形成することにより、前記配線パターン４の接続部３２を強化するとともに、前記配線パターン４の接続部３２を強化したグリッドアレイ電子部品の製造するものである。
上記構成より成る本第２実施形態のグリッドアレイ電子部品は、前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１のランド１３に形成された前記補助ランド３に接続された前記配線４が、前記プリント配線基板１の前記バイヤホール１４の前記補助ランド５１が形成された前記接続部３２に接続されているので、前記プリント配線基板１に荷重が作用した時における前記プリント配線基板１のバイヤホール１４の前記接続部３２の応力集中を緩和するものである。
上記作用を奏する本第２実施形態のグリッドアレイ電子部品は、前記プリント配線基板１のランド１３に形成された前記補助ランド３に接続された前記配線４が、前記プリント配線基板１の前記バイヤホール１４の前記補助ランド５１が形成された前記接続部３２に接続されているので、前記プリント配線基板１に荷重が作用して反りおよび歪みが発生した時における前記プリント配線基板１のバイヤホール１４の前記接続部３２の応力集中を緩和することにより、前記プリント配線基板１の前記バイヤホール１４の前記接続部３２における前記配線４の断線を防止するという効果を奏する。
本第２実施形態のグリッドアレイ電子部品は、前記プリント配線基板１の前記ランド１３と前記バイヤホール１４との距離が短いすなわち前記配線４が短い場合には、前記バイヤホール１４と前記配線４との接続部に大きな応力が作用する可能性があるため、前記補助ランド５１が有効である。
本第２実施形態の配線強化方法およびグリッドアレイ電子部品の製造方法は、前記プリント配線基板１と該プリント配線基板１に実装されるグリッドアレイＬＳＩチップ２とを接続する配線４において、前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１の前記ランド１３の前記配線４との前記接続部３１に前記補助ランド５を形成するとともに、前記プリント配線基板１の前記バイヤホール１４の前記配線４との前記接続部３２に前記補助ランド５１を形成することにより、前記配線４の両端の前記接続部３１、３２を強化して、前記配線４の前記両端の断線を防止するという効果を奏するとともに、前記配線４の前記両端の断線を防止したグリッドアレイ電子部品の製造を可能にするという効果を奏する。
（第３実施形態）
本第３実施形態のグリッドアレイ電子部品は、図６に示されるように中央の矩形領域はボールグリッドが配設されていない額縁状のグリッドアレイＬＳＩチップ２に本発明を適用した点が前記第１実施形態との相違点であり、以下相違点を中心に説明する。
前記額縁状のグリッドアレイＬＳＩチップ２の四隅のコーナー部の前記ランド３に対応する前記プリント配線基板１の前記ランド１３の放射状に外方へ取り出された前記配線パターン４との接続部３１に補助ランド５が形成されているものである。
また本第３実施形態においては、図６に示されるように前記額縁状のグリッドアレイＬＳＩチップ２の内側のランド１３からは、前記配線パターン４が内方へ取り出されている。
上記構成より成る本第３実施形態のグリッドアレイ電子部品は、前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１のランド１３の前記配線４を構成する外方に取り出された配線パターンとの前記接続部３１に補助ランド５を構成する前記ティアドロップが形成されているので、前記プリント配線基板１に荷重が作用して、前記ランド３と前記配線パターン４との前記接続部３１に引張応力が作用した時の前記接続部３１の応力集中を緩和することにより、前記接続部３１における前記配線パターン４の断線を防止するという効果を奏する。
（第４実施形態）
本第４実施形態のグリッドアレイ電子部品は、図７に示されるように前記額縁状のグリッドアレイＬＳＩチップ２の四隅のコーナー部の前記ランド３に対応する前記プリント配線基板１において前記配線パターン４が前記ランド１３から放射状に内方へ取り出される点が前記第３実施形態との相違点であり、以下相違点を中心に説明する。
すなわち前記額縁状のグリッドアレイＬＳＩチップ２のコーナー部の前記ランド１３から放射状内方へ取り出され中央部のスルーホール（図示せず）に接続される前記配線パターン４と前記ランド１３との接続部３１に補助ランド５が形成されているのである。
上記構成より成る本第４実施形態のグリッドアレイ電子部品は、前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド１３に対応する前記プリント配線基板１のランド１３の前記配線４を構成する内方に取り出された配線パターンとの前記接続部３１に補助ランド５を構成する前記ティアドロップが形成されているので、前記プリント配線基板１に荷重が作用して、前記ランド１３と前記配線パターン４との前記接続部３１に引張応力が作用した時の前記接続部３１の応力集中を緩和することにより、前記接続部３１における前記配線パターン４の断線を防止するという効果を奏する。
（第５実施形態）
本第５実施形態のグリッドアレイ電子部品は、図８に示されるように前記補助ランド５が、前記グリッドアレイ電子部品のリフロー半田付け工程において発生した前記プリント配線基板１の反りが生じている方向（図８において一点鎖線で示される）およびそれに近い方向に形成されている配線パターン４に接続されるランド３に形成されている点が上述した実施形態との相違点であり、以下相違点を中心に説明する。
本第５実施形態においては、図９（Ａ）に示されるように平行に配設されたコンベアフレームに幅方向の両端を係止してプリント配線基板１を載置して、スクリーン印刷板を載せ、クリーム半田を印刷塗布する。
次に図９（Ｂ）に示されるようにクリーム半田が印刷塗布されたプリント配線基板１の上面およびまたは下面にグリッドアレイ電子部品２がマウンターによって実装される。
次に図９（Ｃ）に示されるようにグリッドアレイ電子部品２が実装されたプリント配線基板１がリフロー炉内に入れられ、半田付けが行われる。このときリフロー炉内においてプリント配線基板１の下面に比べて上面の方が温度が高いとともに、自重によって下方に円弧状（Ｕ字状）に反りが発生する。
次に図９（Ｄ）に示されるように下方に円弧状（Ｕ字状）に反りが発生したプリント配線基板１を矯正するためにプリント配線基板１の中央を下方から上方に押圧するとともに、プリント配線基板１の両側を複数点において上方から下方に押圧して、一定時間保持して、水平に矯正される。
水平に矯正されたプリント配線基板１の電子部品のリードにピンを当てて個々の動作がチェックされた後、筐体内に組み付けられ、ネジ止めされる。
本第５実施形態においては、上述したようにリフロー半田付け工程において下方に円弧状（Ｕ字状）に反りが発生したプリント配線基板１を矯正するためにプリント配線基板１の中央を下方から上方に押圧するとともに、プリント配線基板１の両側を複数点において上方から下方に押圧して、一定時間保持して、水平に矯正される矯正工程において、下凸に反っているプリント配線基板１の両側が下方に曲げられるため、ランド１３と配線パターン４との接続部３１に大きな引張応力が作用するが、前記プリント配線基板１の反りが生じている方向およびそれに近い方向に形成されている配線パターン４と前記ランド３との接続部３１には幅が徐々に減少する補助ランド５が形成されているので、前記ランド３と前記配線パターン４との前記接続部３１の応力集中が緩和される。
上記構成より成る本第５実施形態のグリッドアレイ電子部品は、前記グリッドアレイＬＳＩチップ２のコーナー部の前記ランド３に対応する前記プリント配線基板１のランド１３の前記配線４を構成する前記プリント配線基板１の反りの方向（図８において一点鎖線で示される）に延在形成すなわち反りの方向に延びて形成された配線パターン４との前記接続部３１（図８中横方向両端の全てのランド３の）に前記補助ランド５を構成する前記ティアドロップが形成されているので、上述した矯正工程または組み付け工程において前記プリント配線基板１に荷重が作用して、前記ランド３と前記配線パターン４との前記接続部３１に引張応力が作用した時の前記接続部３１の応力集中を緩和することにより、前記接続部３１における前記配線パターン４の断線を防止するという効果を奏する。
（第６実施形態）
本第６実施形態のグリッドアレイ電子部品は、図１０に示されるように額縁状のグリッドアレイＬＳＩチップ２に本発明を適用した点が、前記第５実施形態との相違点である。
本第６実施形態において、補助ランド５が、前記グリッドアレイ電子部品のリフロー半田付け工程において発生した前記プリント配線基板１の反りが生じている方向（図１０において一点鎖線で示される）およびそれに近い方向に形成されている配線パターン４に接続されるランド３に形成されている点は、上述した第５実施形態と同様であり、同様の作用効果を奏するので、説明を省略する。
（第７実施形態）
本第７実施形態のグリッドアレイ電子部品は、図１１に示されるように第５実施形態（図８図示）と同様に半田ボールグリッドが碁盤目状に全面に配設されたプラスチックパッケージの中央部に比較的小さなＩＣチップ２１が配設され、プラスチックパッケージ２０の上面全体が樹脂によって封止されているグリッドアレイＬＳＩチップ２が前記プリント配線基板１上に実装される点が、上述した実施形態との相違点である。
本第７実施形態においては、グリッドアレイＬＳＩチップ２の全体を支持するプラスチックパッケージ２０の剛性が低いため、リフロー半田付け工程において前記プリント配線基板１が下方に円弧状（Ｕ字状）に反った時に、前記グリッドアレイＬＳＩチップ２のプラスチックパッケージ２０の部分も反ることが予想される。
したがって反りが発生したプリント配線基板１を矯正する（すなわちインサーキットテスターに装着したときに歪みが矯正されこのとき発生する応力がランドの配線パターンの接続部にも生じて断線に至ると推測される）ために、図１２に示されるようにインサーキットテスター本体内において複数の樹脂製のピンおよびバネによって水平に矯正される場合、プラスチックパッケージ２０のコーナー部からＩＣチップ２１の端部に大きな応力が作用することが予想されるため、本第７実施形態においては、かかる範囲のランド３と配線パターン４との接続部に補助ランドを設けるものである。なお上記矯正は、上述した全ての第１実施形態に適用することが出来るものである。
上記構成より成る第７実施形態のグリッドアレイ電子部品は、前記補助ランド５が、前記プリント配線基板１における前記グリッドアレイＬＳＩチップ２に配設された前記ＩＣチップ２１の端部に対応する部位に位置するランド３に形成されているので、前記ＩＣチップ２１の端部に対応する前記部位に位置する前記ランド３と前記配線パターン４との前記接続部３１の応力集中を緩和することにより、前記接続部３１における前記配線パターン４の断線を防止するという効果を奏する。
（第８実施形態）
本第８実施形態のグリッドアレイ電子部品は、図１３ないし図１５に示されるように補助ランド５が、プリント配線基板１を構成する多層プリント配線基板１の内層のプリント配線基板上の配線パターン４に接続されるスルーホールとしてのバイアホール１４の回りの接続部５１に形成されている点が、上述した実施形態との相違点であり、以下相違点を中心に説明する。
前記多層プリント配線基板１の第１層１０１の上面には、図１４に示されるようにランド１３とバイアホール１４との間を接続する配線パターン４との接続部３１、５１にはそれぞれ幅が徐々に減少する補助ランド５が形成されている。
多層プリント配線基板１の第２層１０２の上面には、図１５に示されるようにバイアホール１４と配線パターン４との間を接続する接続部５１には幅が徐々に減少する補助ランド５が形成されている。
前記バイアホール１４は、図１３に示されるように多層プリント配線基板１を貫通して配設されている。
上記構成より成る本第８実施形態のグリッドアレイ電子部品は、前記補助ランド５が、前記プリント配線基板１を構成する多層プリント配線基板の内層のプリント配線基板上の配線パターン４に接続されるスルーホールとしてのバイアホール１４の回りの接続部５１に形成されているので、前記多層プリント配線基板１に荷重が作用した時の前記多層プリント配線基板の前記内層のプリント配線基板上の前記スルーホール１４と前記配線パターン４との前記接続部５１の応力集中を緩和することにより、前記接続部５１における前記配線パターン４の断線を防止するという効果を奏する。
また本第８実施形態のグリッドアレイ電子部品は、前記多層プリント配線基板１の第１層１０１の上面には、図１４に示されるようにランド１３とバイアホール１４との間を接続する配線パターン４との接続部３１、５１にはそれぞれ幅が徐々に減少する補助ランド５が形成されているので、前記多層プリント配線基板１に荷重が作用した時の前記ランド１３とバイアホール１４との間を接続する前記配線パターン４との前記接続部３１、５１の応力集中を緩和することにより、前記接続部５１における前記配線パターン４の断線を防止するという効果を奏する。
上述の実施形態は、説明のために例示したもので、本発明としてはそれらに限定されるものでは無く、特許請求の範囲、発明の詳細な説明および図面の記載から当業者が認識することができる本発明の技術的思想に反しない限り、変更および付加が可能である。
上述の実施形態においては、説明のために一例とし扇形状および半円形状の補助ランドについて例示したが、本発明としてはそれらに限定されるものでは無く、図１６に示されるように平行線とテーパ部とからなる補助ランド（図１６（Ａ））、凸円弧からなる補助ランド（図１６（Ｂ））、凹円弧からなる補助ランド（図１６（Ｃ））その他の形態を採用することが出来る。
上述の第８実施形態においては、一例として前記バイアホール１４が、多層プリント配線基板１を貫通して配設される例について説明したが、本発明としてはそれらに限定されるものでは無く、図１７に示されるようにバイアホール１４が多層プリント配線基板１の第１層のみをまたは任意の層を貫通するように形成することが出来るものである。
上述の実施形態においては、プリント配線基板に荷重が作用した時におけるグリッドアレイＬＳＩチップの過大な引張応力が作用する部位に対応する部位のプリント配線基板のランドに補助ランドを設ける例について例示したが、本発明としてはそれらに限定されるものでは無く、グリッドアレイＬＳＩチップの過大な引張応力が作用する部位が複数である場合や、部位が変化する場合や、広い範囲にわたる場合等はグリッドアレイＬＳＩチップの縁部全体または内部も含めて全体にわたるランドに補助ランドを形成する態様を採りうるものである。
また上述の第５実施形態においては、一例としてリフロー半田付け工程においてプリント配線基板の幅方向の両端をコンベアフレームによって支持する例について説明したが、本発明としてはそれらに限定されるものでは無く、熱および気流の循環および通過自在の網状の支持体または多数の支持ピンを植設された支持体によって支持して、プリント配線基板の反りおよび歪みの発生を抑制する実施形態を採用することが出来るものである。
Claims (16)
- （補正後） プリント配線基板の配線に接続された多数のランドに接続手段を介して接続される多数のランドを備えたグリッドアレイＬＳＩチップが配設されるグリッドアレイ電子部品において、
前記グリッドアレイＬＳＩチップに対応するプリント配線基板におけるランドと前記配線としての配線パターンとの間に過大な引張応力が作用する部位のランドの前記配線パターンとの接続部に補助ランドが形成されている
ことを特徴とするグリッドアレイ電子部品。 - 前記補助ランドが、前記プリント配線基板に荷重が作用した時に該プリント配線基板の他に比べて過大な引張応力が作用する少なくとも一部に位置するランドに形成されている
ことを特徴とする請求項１記載のグリッドアレイ電子部品。 - 前記補助ランドが、前記プリント配線基板における前記グリッドアレイＬＳＩチップのコーナー部に対応する部位に位置するランドに形成されている
ことを特徴とする請求項２記載のグリッドアレイ電子部品。 - 前記補助ランドが、前記プリント配線基板における前記グリッドアレイＬＳＩチップに配設されたＩＣチップの端部に対応する部位に位置するランドに形成されている
ことを特徴とする請求項２記載のグリッドアレイ電子部品。 - 前記補助ランドが、前記グリッドアレイ電子部品のリフロー半田工程において発生した前記プリント配線基板の反りが生じている方向およびそれに近い方向に形成されている配線パターンに接続されるランドに形成されている
ことを特徴とする請求項２記載のグリッドアレイ電子部品。 - 前記補助ランドが、発生した前記プリント配線基板の反りおよび歪みを矯正する矯正工程またはアッセンブリ工程において前記配線パターンに過大な引張応力が作用するランドに形成されている
ことを特徴とする請求項２記載のグリッドアレイ電子部品。 - 前記補助ランドが、前記グリッドアレイＬＳＩチップの前記一部の前記ランドに対応する前記プリント配線基板のランドから前記配線パターンに至るまでの接続用断面積が徐々に変化するように構成されている
ことを特徴とする請求項２記載のグリッドアレイ電子部品。 - 前記補助ランドが、前記グリッドアレイＬＳＩチップの前記コーナー部の前記ランドに対応する前記プリント配線基板のランドの位置に応じて異なった形状の補助ランドによって構成されている
ことを特徴とする請求項３記載のグリッドアレイ電子部品。 - 前記補助ランドが、前記グリッドアレイＬＳＩチップのコーナー部の端部に近いランドに対応する前記プリント配線基板のランドほどその接続用断面積の平均値が大きくなるように構成されている
ことを特徴とする請求項３記載のグリッドアレイ電子部品。 - 前記補助ランドが、前記プリント配線基板を構成する多層プリント配線基板の内層のプリント配線基板上の配線パターンに接続されるスルーホールの回りの接続部に形成されている
ことを特徴とする請求項２記載のグリッドアレイ電子部品。 - 前記グリッドアレイＬＳＩチップのコーナー部に対応する前記プリント配線基板の前記補助ランドが形成された前記ランドに接続された前記配線パターンが、プリント配線基板のバイヤホールの補助ランドが形成された接続部に接続されている
ことを特徴とする請求項３記載のグリッドアレイ電子部品。 - グリッドアレイ電子部品を構成するプリント配線基板と該プリント配線基板に実装されるグリッドアレイＬＳＩチップとを接続する配線において、
前記グリッドアレイＬＳＩチップのコーナー部のランドに対応する前記プリント配線基板のランドの前記配線との接続部に補助ランドを形成することにより、前記配線の接続部を強化した
ことを特徴とする配線強化方法。 - 前記プリント配線基板のバイヤホールの前記配線との接続部に補助ランドを形成することにより、前記配線の接続部を強化した
ことを特徴とする請求項１２記載の配線強化方法。 - グリッドアレイ電子部品を構成するプリント配線基板と該プリント配線基板に実装されるグリッドアレイＬＳＩチップとを配線パターンによって接続するグリッドアレイ電子部品の製造方法において、
前記グリッドアレイＬＳＩチップのコーナー部のランドに対応する前記プリント配線基板のランドの前記配線との接続部に補助ランドを形成することにより、前記配線パターンの接続部を強化したグリッドアレイ電子部品を製造する
ことを特徴とするグリッドアレイ電子部品の製造方法。 - 前記プリント配線基板のバイヤホールの前記配線との接続部に補助ランドを形成することにより、前記配線の接続部を強化したグリッドアレイ電子部品を製造する
ことを特徴とする請求項１４記載のグリッドアレイ電子部品の製造方法。 - （追加） プリント配線基板の配線に接続された多数のランドに接続手段を介して接続される多数のランドを備えたグリッドアレイＬＳＩチップが配設されるグリッドアレイ電子部品において、
前記グリッドアレイＬＳＩチップに対応するプリント配線基板におけるランドと前記配線としてのバイヤホールに接続するため外方へ取り出された配線パターンとの間に製造工程において過大な引張応力が作用する部位のランドの前記配線パターンとの接続部に接続用断面積を大きくする補助ランドが形成されている
ことを特徴とするグリッドアレイ電子部品。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26806399 | 1999-09-22 | ||
| PCT/JP2000/006462 WO2001022488A1 (fr) | 1999-09-22 | 2000-09-21 | Composant electronique a reseau en grille, procede de renfort de ses conducteurs et son procede de fabrication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3570679B2 true JP3570679B2 (ja) | 2004-09-29 |
Family
ID=17453383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001525762A Expired - Lifetime JP3570679B2 (ja) | 1999-09-22 | 2000-09-21 | グリッドアレイ電子部品およびその配線強化方法ならびにその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6998715B1 (ja) |
| JP (1) | JP3570679B2 (ja) |
| WO (1) | WO2001022488A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1971897B (zh) * | 2005-11-24 | 2010-05-26 | 鸿富锦精密工业（深圳）有限公司 | 球格阵列布线架构 |
| JP4816634B2 (ja) * | 2007-12-28 | 2011-11-16 | ウシオ電機株式会社 | 基板加熱装置及び基板加熱方法 |
| JP5168156B2 (ja) * | 2009-01-08 | 2013-03-21 | 株式会社デンソーウェーブ | Ｂｇａ搭載用基板 |
| US8587901B1 (en) | 2009-12-30 | 2013-11-19 | Western Digital (Fremont), Llc | Magnetic recording head slider comprising bond pad having a probe contact area and a solder contact area |
| JP6750872B2 (ja) | 2016-09-01 | 2020-09-02 | キヤノン株式会社 | プリント配線板、プリント回路板及び電子機器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878825A (ja) | 1994-08-31 | 1996-03-22 | Matsushita Electric Works Ltd | ボールグリッドアレイ用回路板 |
| US5784262A (en) * | 1995-11-06 | 1998-07-21 | Symbios, Inc. | Arrangement of pads and through-holes for semiconductor packages |
| US6091155A (en) * | 1996-02-23 | 2000-07-18 | Silicon Graphics, Inc. | BGA land pattern |
| US5815374A (en) * | 1996-09-30 | 1998-09-29 | International Business Machines Corporation | Method and apparatus for redirecting certain input/output connections of integrated circuit chip configurations |
| JPH1126919A (ja) * | 1997-06-30 | 1999-01-29 | Fuji Photo Film Co Ltd | プリント配線板 |
| JP3211746B2 (ja) | 1997-09-19 | 2001-09-25 | 株式会社デンソー | 電子部品の実装構造 |
-
2000
- 2000-09-21 WO PCT/JP2000/006462 patent/WO2001022488A1/ja active Application Filing
- 2000-09-21 JP JP2001525762A patent/JP3570679B2/ja not_active Expired - Lifetime
- 2000-09-21 US US10/088,086 patent/US6998715B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001022488A1 (fr) | 2001-03-29 |
| US6998715B1 (en) | 2006-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7696617B2 (en) | Package for semiconductor devices | |
| KR100360146B1 (ko) | 반도체장치 | |
| US6525414B2 (en) | Semiconductor device including a wiring board and semiconductor elements mounted thereon | |
| TWI445106B (zh) | 用以減低焊料疲勞之動態焊墊尺寸 | |
| US7642660B2 (en) | Method and apparatus for reducing electrical interconnection fatigue | |
| JP5107959B2 (ja) | 基板 | |
| US10897820B2 (en) | Printed wiring board, printed circuit board, and electronic device | |
| US6994586B2 (en) | Printed circuit board supporting structure | |
| JP5649788B2 (ja) | プリント板、プリント板実装構造、およびプリント板実装方法 | |
| JP4110189B2 (ja) | 半導体パッケージ | |
| JPH0553066B2 (ja) | ||
| US20050062151A1 (en) | Semiconductor integrated circuit and electronic apparatus having the same | |
| JP3570679B2 (ja) | グリッドアレイ電子部品およびその配線強化方法ならびにその製造方法 | |
| JP2003008186A (ja) | 半導体装置 | |
| JPH1174637A (ja) | 電子回路基板 | |
| JP2000315843A (ja) | プリント基板及び半導体装置 | |
| JP3085265B2 (ja) | ボールグリッドアレイ実装構造 | |
| JP3729487B2 (ja) | Ｂｇａパッケージ実装基板 | |
| JP2001326429A (ja) | プリント配線基板 | |
| JP3986608B2 (ja) | ボールグリッドアレイパッケージ形半導体部品の実装構造 | |
| JPH09331146A (ja) | 汎用表面実装部品ランド | |
| JP2001257289A (ja) | 半導体パッケージ、半導体装置並びに半導体装置の製造方法 | |
| JP2001127202A (ja) | Ｂｇａ型半導体装置 | |
| JP2503873B2 (ja) | 集積回路パッケ―ジの構造 | |
| JP4178542B2 (ja) | 裏面電極型半導体パッケージの実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040618 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3570679 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |
|
| S802 | Written request for registration of partial abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311802 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |