JP2001257289A - 半導体パッケージ、半導体装置並びに半導体装置の製造方法 - Google Patents
半導体パッケージ、半導体装置並びに半導体装置の製造方法Info
- Publication number
- JP2001257289A JP2001257289A JP2000066026A JP2000066026A JP2001257289A JP 2001257289 A JP2001257289 A JP 2001257289A JP 2000066026 A JP2000066026 A JP 2000066026A JP 2000066026 A JP2000066026 A JP 2000066026A JP 2001257289 A JP2001257289 A JP 2001257289A
- Authority
- JP
- Japan
- Prior art keywords
- land
- solder
- small
- lands
- opposing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
(57)【要約】
【課題】 ＢＧＡ半導体パッケージを実装基板に実装す
る際、電気的接合に必要となるランドサイズを確保した
上で、はんだ量を多くすることなくはんだバンプの高さ
をより高くできる半導体装置を得る。 【解決手段】 半導体パッケージ４ａを構成する配線基
板１のコーナー部裏面側に、バンプ接続用ランド２ａよ
りも小さな面積のダミーとなる小ランド２ｂを設け、複
数個設けられる小ランド２ｂの面積は均一とする。バン
プ接続用ランド２ａ、小ランド２ｂ上に配置するはんだ
バンプ３ａ、３ｂのはんだ量を同量としてもダミーとな
る小ランド２ｄ側にはより大きく高いはんだバンプ３ｂ
を形成できる。
る際、電気的接合に必要となるランドサイズを確保した
上で、はんだ量を多くすることなくはんだバンプの高さ
をより高くできる半導体装置を得る。 【解決手段】 半導体パッケージ４ａを構成する配線基
板１のコーナー部裏面側に、バンプ接続用ランド２ａよ
りも小さな面積のダミーとなる小ランド２ｂを設け、複
数個設けられる小ランド２ｂの面積は均一とする。バン
プ接続用ランド２ａ、小ランド２ｂ上に配置するはんだ
バンプ３ａ、３ｂのはんだ量を同量としてもダミーとな
る小ランド２ｄ側にはより大きく高いはんだバンプ３ｂ
を形成できる。
Description
【０００１】
【発明の属する技術分野】この発明は、ボールグリッド
アレイ（以下、端にＢＧＡとする。）構造の半導体パッ
ケージ、半導体装置並びにその製造方法に関するもので
ある。
アレイ（以下、端にＢＧＡとする。）構造の半導体パッ
ケージ、半導体装置並びにその製造方法に関するもので
ある。
【０００２】
【従来の技術】図１１（ａ）は従来の電子部品の裏面に
所定の配列を成す複数のはんだバンプを有するＢＧＡ構
造の半導体パッケージの配線基板の裏面を示す平面図で
あり、図１１（ｂ）は図１１（ａ）の半導体パッケージ
の側面図を示すものである。この図１１に示すように、
半導体パッケージ１０４ａは配線基板１０１の表面側に
半導体チップ１０５が搭載されワイヤ１０６により配線
基板１０１と電気的に接続される。また、配線基板１０
１裏面側には、同一サイズのバンプ接続用ランド１０２
ａが形成されており、バンプ接続用ランド１０２ａ上に
は同形状のはんだバンプ１０３ａが形成されている。
所定の配列を成す複数のはんだバンプを有するＢＧＡ構
造の半導体パッケージの配線基板の裏面を示す平面図で
あり、図１１（ｂ）は図１１（ａ）の半導体パッケージ
の側面図を示すものである。この図１１に示すように、
半導体パッケージ１０４ａは配線基板１０１の表面側に
半導体チップ１０５が搭載されワイヤ１０６により配線
基板１０１と電気的に接続される。また、配線基板１０
１裏面側には、同一サイズのバンプ接続用ランド１０２
ａが形成されており、バンプ接続用ランド１０２ａ上に
は同形状のはんだバンプ１０３ａが形成されている。
【０００３】また、図１２（ａ）に、上記の半導体パッ
ケージ１０４ａの実装に用いる従来の実装基板の表面を
示す平面図を、図１２（ｂ）にその実装製品の側面図を
示す。この図１２に示すように、実装基板１０７ａの平
面には、同一サイズの半導体パッケージ接続用ランド１
０８ａが設けられており、はんだバンプ１０３ａを介し
て半導体パッケージ１０４ａと実装基板１０７ａとの接
続が図られている。
ケージ１０４ａの実装に用いる従来の実装基板の表面を
示す平面図を、図１２（ｂ）にその実装製品の側面図を
示す。この図１２に示すように、実装基板１０７ａの平
面には、同一サイズの半導体パッケージ接続用ランド１
０８ａが設けられており、はんだバンプ１０３ａを介し
て半導体パッケージ１０４ａと実装基板１０７ａとの接
続が図られている。
【０００４】ＢＧＡ構造の半導体パッケージ１０４ａを
実装後、温度変化によって半導体パッケージ１０４ａと
実装基板１０７ａの熱膨張差によるパッケージ外周また
は搭載された半導体チップエッジ下面部に大きな歪みが
生じ、破断が起こるという問題がある。この問題に対
し、実装後のはんだバンプ１０９ａの高さを高くするこ
とにより効果があるが、従来の構造の場合、配線基板１
０１および実装基板１０７ａのランドサイズおよびはん
だバンプ体積が同じとなるため、実装後のはんだバンプ
１０９ａの形状が同じとなり、実装後のパッケージ高さ
を高くするには、はんだの量を多くするか、または配線
基板１０１および実装基板１０７ａのランドサイズを小
さくすることが必要となる。
実装後、温度変化によって半導体パッケージ１０４ａと
実装基板１０７ａの熱膨張差によるパッケージ外周また
は搭載された半導体チップエッジ下面部に大きな歪みが
生じ、破断が起こるという問題がある。この問題に対
し、実装後のはんだバンプ１０９ａの高さを高くするこ
とにより効果があるが、従来の構造の場合、配線基板１
０１および実装基板１０７ａのランドサイズおよびはん
だバンプ体積が同じとなるため、実装後のはんだバンプ
１０９ａの形状が同じとなり、実装後のパッケージ高さ
を高くするには、はんだの量を多くするか、または配線
基板１０１および実装基板１０７ａのランドサイズを小
さくすることが必要となる。
【０００５】しかし、はんだ体積を多くした場合、実装
時のはんだショートの問題があり、また、配線基板１０
１および実装基板１０７ａのランドサイズを小さくした
場合、接合面積が小さくなることにより接合強度の低下
および実装後の温度変化に対し半導体パッケージ１０４
ａと実装基板１０７ａの熱膨張差により生じるはんだ接
合部の歪みに対する耐性低下の問題が発生する。
時のはんだショートの問題があり、また、配線基板１０
１および実装基板１０７ａのランドサイズを小さくした
場合、接合面積が小さくなることにより接合強度の低下
および実装後の温度変化に対し半導体パッケージ１０４
ａと実装基板１０７ａの熱膨張差により生じるはんだ接
合部の歪みに対する耐性低下の問題が発生する。
【０００６】また、特開平１０−１２５８４７号公報に
おいて、実装時のＢＧＡ半導体パッケージの反り吸収を
目的としてＢＧＡ半導体パッケージのマトリクス状に配
置されたボールランドおよび実装基板のランド径を外周
部より中央部ほど小さく形成する例が開示されており、
その他、ＢＧＡ半導体パッケージにおいてマトリックス
状に配置するボール径を外周部より中央部ほど大きく形
成する構造が報告されている。
おいて、実装時のＢＧＡ半導体パッケージの反り吸収を
目的としてＢＧＡ半導体パッケージのマトリクス状に配
置されたボールランドおよび実装基板のランド径を外周
部より中央部ほど小さく形成する例が開示されており、
その他、ＢＧＡ半導体パッケージにおいてマトリックス
状に配置するボール径を外周部より中央部ほど大きく形
成する構造が報告されている。
【０００７】しかし、この構造の場合、半導体パッケー
ジに形成されたはんだバンプ高さが、中央部より徐々に
低くなるため、実装基板への搭載時（リフロー前）、中
央部分の小さなエリアが、実装基板に当たる支点となり
周囲がシーソー構造となることでパッケージ固定安定性
に乏しくパッケージの傾きが発生し、未接触となってし
まうという問題があった。
ジに形成されたはんだバンプ高さが、中央部より徐々に
低くなるため、実装基板への搭載時（リフロー前）、中
央部分の小さなエリアが、実装基板に当たる支点となり
周囲がシーソー構造となることでパッケージ固定安定性
に乏しくパッケージの傾きが発生し、未接触となってし
まうという問題があった。
【０００８】また、特開平９−８０８１号公報におい
て、実装時のＢＧＡ半導体パッケージの反り吸収を目的
としてＢＧＡ半導体パッケージの反りに合わせＢＧＡ半
導体パッケージの反りの量の１/ ２の位置を基準に、上
記ＢＧＡ半導体パッケージ実装基板のボールランドサイ
ズを下反り方向に広く上反り方向に狭くする構造が報告
されている。しかし、この構造の場合、パッケージの反
りに合わせランドサイズを変更するため半導体パッケー
ジの辺方向においてもランドサイズが異なる状態とな
り、実装後の温度変化による半導体パッケージと実装基
板との熱膨張差により大きな歪みの発生するパッケージ
外周または搭載されたチップエッジ下面部にバンプサイ
ズの小さい部分ができ、実装後の温度変化の歪みに対す
る耐性低下の問題が発生していた。
て、実装時のＢＧＡ半導体パッケージの反り吸収を目的
としてＢＧＡ半導体パッケージの反りに合わせＢＧＡ半
導体パッケージの反りの量の１/ ２の位置を基準に、上
記ＢＧＡ半導体パッケージ実装基板のボールランドサイ
ズを下反り方向に広く上反り方向に狭くする構造が報告
されている。しかし、この構造の場合、パッケージの反
りに合わせランドサイズを変更するため半導体パッケー
ジの辺方向においてもランドサイズが異なる状態とな
り、実装後の温度変化による半導体パッケージと実装基
板との熱膨張差により大きな歪みの発生するパッケージ
外周または搭載されたチップエッジ下面部にバンプサイ
ズの小さい部分ができ、実装後の温度変化の歪みに対す
る耐性低下の問題が発生していた。
【０００９】
【発明が解決しようとする課題】この発明は、上記のよ
うな問題を解決するためになされたものであり、実装後
のＢＧＡ半導体パッケージと実装基板との熱膨張差に起
因する歪みの影響を緩和し、はんだバンプ間のショート
を抑制し、ＢＧＡ半導体パッケージと実装基板との電気
的接続に用いる実装後のはんだバンプの高さを高くする
ことが可能な半導体装置およびその製造方法を得ること
を目的とする。
うな問題を解決するためになされたものであり、実装後
のＢＧＡ半導体パッケージと実装基板との熱膨張差に起
因する歪みの影響を緩和し、はんだバンプ間のショート
を抑制し、ＢＧＡ半導体パッケージと実装基板との電気
的接続に用いる実装後のはんだバンプの高さを高くする
ことが可能な半導体装置およびその製造方法を得ること
を目的とする。
【００１０】
【課題を解決するための手段】この発明による半導体パ
ッケージは、半導体チップと、上記半導体チップが上面
に搭載され、平面形状が方形である配線基板と、上記配
線基板の裏面側に配置されたバンプ接続用ランドと、上
記配線基板の四隅のうちの少なくとも３箇所のコーナー
部の裏面側に配置された上記バンプ接続用ランドよりも
小さな面積の小ランドと、上記バンプ接続用ランド上お
よび上記小ランド上に同量のはんだで形成されたはんだ
バンプを備えたものである。
ッケージは、半導体チップと、上記半導体チップが上面
に搭載され、平面形状が方形である配線基板と、上記配
線基板の裏面側に配置されたバンプ接続用ランドと、上
記配線基板の四隅のうちの少なくとも３箇所のコーナー
部の裏面側に配置された上記バンプ接続用ランドよりも
小さな面積の小ランドと、上記バンプ接続用ランド上お
よび上記小ランド上に同量のはんだで形成されたはんだ
バンプを備えたものである。
【００１１】また、この発明による半導体パッケージ
は、半導体チップと、上記半導体チップが上面に搭載さ
れ、平面形状が方形である配線基板と、上記配線基板の
裏面側に配置されたバンプ接続用ランドと、上記配線基
板の外周四辺のうちの少なくとも２辺に沿う領域の裏面
側に複数個並べて配置された上記バンプ接続用ランドよ
りも小さな面積の小ランドと、上記バンプ接続用ランド
上および上記小ランド上に同量のはんだで形成されたは
んだバンプを備えたものである。
は、半導体チップと、上記半導体チップが上面に搭載さ
れ、平面形状が方形である配線基板と、上記配線基板の
裏面側に配置されたバンプ接続用ランドと、上記配線基
板の外周四辺のうちの少なくとも２辺に沿う領域の裏面
側に複数個並べて配置された上記バンプ接続用ランドよ
りも小さな面積の小ランドと、上記バンプ接続用ランド
上および上記小ランド上に同量のはんだで形成されたは
んだバンプを備えたものである。
【００１２】さらに、この発明による半導体パッケージ
は、半導体チップと、上記半導体チップが上面に搭載さ
れた配線基板と、上記配線基板の裏面側に配置されたバ
ンプ接続用ランドと、上記配線基板の中央部裏面側に複
数行、複数列に並べて配置された上記バンプ接続用ラン
ドよりも小さな面積の小ランドと、上記バンプ接続用ラ
ンド上および上記小ランド上に同量のはんだで形成され
たはんだバンプを備えたものである。
は、半導体チップと、上記半導体チップが上面に搭載さ
れた配線基板と、上記配線基板の裏面側に配置されたバ
ンプ接続用ランドと、上記配線基板の中央部裏面側に複
数行、複数列に並べて配置された上記バンプ接続用ラン
ドよりも小さな面積の小ランドと、上記バンプ接続用ラ
ンド上および上記小ランド上に同量のはんだで形成され
たはんだバンプを備えたものである。
【００１３】また、この発明による半導体装置は、上記
のような構成の半導体パッケージを実装する実装基板を
有し、上記実装基板の実装面側には、上記半導体パッケ
ージに配置されたバンプ接続用ランドおよび小ランドに
対向する位置に、対向ランドおよび対向小ランドが配置
され、上記半導体パッケージのはんだバンプと上記対向
ランドおよび上記対向小ランドが電気的に接続されるた
ものである。
のような構成の半導体パッケージを実装する実装基板を
有し、上記実装基板の実装面側には、上記半導体パッケ
ージに配置されたバンプ接続用ランドおよび小ランドに
対向する位置に、対向ランドおよび対向小ランドが配置
され、上記半導体パッケージのはんだバンプと上記対向
ランドおよび上記対向小ランドが電気的に接続されるた
ものである。
【００１４】さらに、この発明による半導体装置は、上
記のような構成において、対向小ランドは、対向ランド
よりも小さな面積となるように形成されたものである。
記のような構成において、対向小ランドは、対向ランド
よりも小さな面積となるように形成されたものである。
【００１５】また、この発明による半導体装置は、上記
のような構成において、小ランドと対向小ランド間に配
置されるはんだバンプよりも、バンプ接続用ランドと対
向ランド間に配置されるはんだバンプの方が、相対向す
るランド間の中心部におけるはんだバンプ径が小さく形
成されたものである。
のような構成において、小ランドと対向小ランド間に配
置されるはんだバンプよりも、バンプ接続用ランドと対
向ランド間に配置されるはんだバンプの方が、相対向す
るランド間の中心部におけるはんだバンプ径が小さく形
成されたものである。
【００１６】さらに、この発明による半導体装置は、上
記のような構成において、実装基板の実装面側の対向ラ
ンド上には、所定量のはんだが配置され、対向小ランド
上には所定量より多くのはんだが配置されてなるもので
ある。
記のような構成において、実装基板の実装面側の対向ラ
ンド上には、所定量のはんだが配置され、対向小ランド
上には所定量より多くのはんだが配置されてなるもので
ある。
【００１７】また、この発明による半導体パッケージ
は、半導体チップと、上記半導体チップが上面に搭載さ
れ、平面形状が方形である配線基板と、上記配線基板の
裏面側に配置されたバンプ接続用ランドと、上記配線基
板の四隅のうち少なくとも３箇所のコーナ部の裏面側に
配置された上記バンプ接続用ランドよりも小さい面積の
小ランドを備えたものである。
は、半導体チップと、上記半導体チップが上面に搭載さ
れ、平面形状が方形である配線基板と、上記配線基板の
裏面側に配置されたバンプ接続用ランドと、上記配線基
板の四隅のうち少なくとも３箇所のコーナ部の裏面側に
配置された上記バンプ接続用ランドよりも小さい面積の
小ランドを備えたものである。
【００１８】また、この発明による半導体パッケージ
は、半導体チップと、上記半導体チップが上面に搭載さ
れ、平面形状が方形である配線基板と、上記配線基板の
裏面側に配置されたバンプ接続用ランドと、上記配線基
板の外周四辺のうち少なくとも２辺に沿う領域の裏面側
に複数個並べて配置された上記バンプ接続用ランドより
も小さい面積の小ランドを備えたものである。
は、半導体チップと、上記半導体チップが上面に搭載さ
れ、平面形状が方形である配線基板と、上記配線基板の
裏面側に配置されたバンプ接続用ランドと、上記配線基
板の外周四辺のうち少なくとも２辺に沿う領域の裏面側
に複数個並べて配置された上記バンプ接続用ランドより
も小さい面積の小ランドを備えたものである。
【００１９】また、この発明による半導体パッケージ
は、半導体チップと、上記半導体チップが上面に搭載さ
れた配線基板と、上記配線基板の裏面側に配置されたバ
ンプ接続用ランドと、上記配線基板の中央部裏面側に複
数行、複数列に並べて配置された上記バンプ接続用ラン
ドよりも小さい面積の小ランドを備えたものである。
は、半導体チップと、上記半導体チップが上面に搭載さ
れた配線基板と、上記配線基板の裏面側に配置されたバ
ンプ接続用ランドと、上記配線基板の中央部裏面側に複
数行、複数列に並べて配置された上記バンプ接続用ラン
ドよりも小さい面積の小ランドを備えたものである。
【００２０】また、この発明による半導体装置の製造方
法は、上面に半導体チップを搭載する配線基板の裏面側
にバンプ接続用ランドを形成するとともに、平面形状が
方形である上記配線基板の四隅のうちの少なくとも３箇
所のコーナー部裏面側に、上記バンプ接続用ランドより
も小さな面積の小ランドを形成する工程、上記バンプ接
続用ランドおよび上記小ランド上に同量のはんだよりな
るはんだバンプを形成し、半導体パッケージを得る工
程、上記半導体パッケージを実装する実装基板の実装面
上の、上記バンプ接続用ランドに対向する位置に対向ラ
ンドを形成するとともに、上記小ランドに対向する位置
に対向小ランドを形成する工程、上記対向ランド上に所
定量のはんだを配置するとともに、上記対向小ランド上
に上記所定量より多くの量のはんだを配置する工程、上
記はんだバンプおよび上記はんだを介して、上記バンプ
接続用ランドと上記対向ランド、上記小ランドと上記対
向小ランドが電気的に接するように、上記実装基板の実
装面上に上記半導体パッケージを実装する工程を含むも
のである。
法は、上面に半導体チップを搭載する配線基板の裏面側
にバンプ接続用ランドを形成するとともに、平面形状が
方形である上記配線基板の四隅のうちの少なくとも３箇
所のコーナー部裏面側に、上記バンプ接続用ランドより
も小さな面積の小ランドを形成する工程、上記バンプ接
続用ランドおよび上記小ランド上に同量のはんだよりな
るはんだバンプを形成し、半導体パッケージを得る工
程、上記半導体パッケージを実装する実装基板の実装面
上の、上記バンプ接続用ランドに対向する位置に対向ラ
ンドを形成するとともに、上記小ランドに対向する位置
に対向小ランドを形成する工程、上記対向ランド上に所
定量のはんだを配置するとともに、上記対向小ランド上
に上記所定量より多くの量のはんだを配置する工程、上
記はんだバンプおよび上記はんだを介して、上記バンプ
接続用ランドと上記対向ランド、上記小ランドと上記対
向小ランドが電気的に接するように、上記実装基板の実
装面上に上記半導体パッケージを実装する工程を含むも
のである。
【００２１】さらに、この発明による半導体装置の製造
方法は、上面に半導体チップを搭載する配線基板の裏面
側にバンプ接続用ランドを形成するとともに、平面形状
が方形である上記配線基板の外周四辺のうちの少なくと
も２辺に沿う領域の裏面側に、上記バンプ接続用ランド
よりも小さな面積の小ランドを複数個並べて形成する工
程、上記バンプ接続用ランドおよび上記小ランド上に同
量のはんだよりなるはんだバンプを形成し、半導体パッ
ケージを得る工程、上記半導体パッケージを実装する実
装基板の実装面上の、上記バンプ接続用ランドに対向す
る位置に対向ランドを形成するとともに、上記小ランド
に対向する位置に対向小ランドを形成する工程、上記対
向ランド上に所定量のはんだを配置するとともに、上記
対向小ランド上に上記所定量より多くの量のはんだを配
置する工程、上記はんだバンプおよび上記はんだを介し
て、上記バンプ接続用ランドと上記対向ランド、上記小
ランドと上記対向小ランドが電気的に接するように、上
記実装基板の実装面上に上記半導体パッケージを実装す
る工程を含むものである。
方法は、上面に半導体チップを搭載する配線基板の裏面
側にバンプ接続用ランドを形成するとともに、平面形状
が方形である上記配線基板の外周四辺のうちの少なくと
も２辺に沿う領域の裏面側に、上記バンプ接続用ランド
よりも小さな面積の小ランドを複数個並べて形成する工
程、上記バンプ接続用ランドおよび上記小ランド上に同
量のはんだよりなるはんだバンプを形成し、半導体パッ
ケージを得る工程、上記半導体パッケージを実装する実
装基板の実装面上の、上記バンプ接続用ランドに対向す
る位置に対向ランドを形成するとともに、上記小ランド
に対向する位置に対向小ランドを形成する工程、上記対
向ランド上に所定量のはんだを配置するとともに、上記
対向小ランド上に上記所定量より多くの量のはんだを配
置する工程、上記はんだバンプおよび上記はんだを介し
て、上記バンプ接続用ランドと上記対向ランド、上記小
ランドと上記対向小ランドが電気的に接するように、上
記実装基板の実装面上に上記半導体パッケージを実装す
る工程を含むものである。
【００２２】また、この発明による半導体装置の製造方
法は、上面に半導体チップを搭載する配線基板の裏面側
にバンプ接続用ランドを形成するとともに、上記配線基
板の裏面側に、上記バンプ接続用ランドよりも小さな面
積の小ランドを複数行、複数列に並べて配置形成する工
程、上記バンプ接続用ランドおよび上記小ランド上に同
量のはんだよりなるはんだバンプを形成し、半導体パッ
ケージを得る工程、上記半導体パッケージを実装する実
装基板の実装面上の、上記バンプ接続用ランドに対向す
る位置に対向ランドを形成するとともに、上記小ランド
に対向する位置に対向小ランドを形成する工程、上記対
向ランド上に所定量のはんだを配置するとともに、上記
対向小ランド上に上記所定量より多くの量のはんだを配
置する工程、上記はんだバンプおよび上記はんだを介し
て、上記バンプ接続用ランドと上記対向ランド、上記小
ランドと上記対向小ランドが電気的に接するように、上
記実装基板の実装面上に上記半導体パッケージを実装す
る工程を含むものである。
法は、上面に半導体チップを搭載する配線基板の裏面側
にバンプ接続用ランドを形成するとともに、上記配線基
板の裏面側に、上記バンプ接続用ランドよりも小さな面
積の小ランドを複数行、複数列に並べて配置形成する工
程、上記バンプ接続用ランドおよび上記小ランド上に同
量のはんだよりなるはんだバンプを形成し、半導体パッ
ケージを得る工程、上記半導体パッケージを実装する実
装基板の実装面上の、上記バンプ接続用ランドに対向す
る位置に対向ランドを形成するとともに、上記小ランド
に対向する位置に対向小ランドを形成する工程、上記対
向ランド上に所定量のはんだを配置するとともに、上記
対向小ランド上に上記所定量より多くの量のはんだを配
置する工程、上記はんだバンプおよび上記はんだを介し
て、上記バンプ接続用ランドと上記対向ランド、上記小
ランドと上記対向小ランドが電気的に接するように、上
記実装基板の実装面上に上記半導体パッケージを実装す
る工程を含むものである。
【００２３】
【発明の実施の形態】実施の形態１.次に、この発明の
実施の形態１について図１を用いて説明する。図１
（ａ）は、半導体チップを搭載する配線基板の裏面側を
示す平面図であり、図１（ｂ）は主に半導体チップを搭
載する配線基板によって構成され、裏面に実装基板との
電気的接続を図るためのはんだバンプが形成されるＢＧ
Ａ半導体パッケージ（以下、単に半導体パッケージとす
る。）を側面から観察した側面図を示している。
実施の形態１について図１を用いて説明する。図１
（ａ）は、半導体チップを搭載する配線基板の裏面側を
示す平面図であり、図１（ｂ）は主に半導体チップを搭
載する配線基板によって構成され、裏面に実装基板との
電気的接続を図るためのはんだバンプが形成されるＢＧ
Ａ半導体パッケージ（以下、単に半導体パッケージとす
る。）を側面から観察した側面図を示している。
【００２４】この図１において符号１は上面に半導体チ
ップ５を搭載する配線基板であり、６は半導体チップ５
と配線基板１内の配線とを電気的に接続するためのワイ
ヤ、２ａは配線基板１の裏面に形成されたバンプ接続用
ランドであり、２ｂは平面形状が方形である配線基板１
の四隅に設けられたダミーとなる小ランドであり、この
小ランド２ｂはバンプ接続用ランド２ａよりも小さな面
積となるように形成されている。なお、複数個設けられ
る小ランド２ｂの面積は同じとなるように揃える。ま
た、符号３ａはバンプ接続用ランド２ａ上に配置された
はんだバンプ、３ｂは小ランド２ｂ上に配置されたはん
だバンプであり、はんだバンプ３ａ、３ｂはそれぞれ同
量のはんだより構成されている。なお、上記の構成要素
によって半導体パッケージ４ａが構成されるものとす
る。
ップ５を搭載する配線基板であり、６は半導体チップ５
と配線基板１内の配線とを電気的に接続するためのワイ
ヤ、２ａは配線基板１の裏面に形成されたバンプ接続用
ランドであり、２ｂは平面形状が方形である配線基板１
の四隅に設けられたダミーとなる小ランドであり、この
小ランド２ｂはバンプ接続用ランド２ａよりも小さな面
積となるように形成されている。なお、複数個設けられ
る小ランド２ｂの面積は同じとなるように揃える。ま
た、符号３ａはバンプ接続用ランド２ａ上に配置された
はんだバンプ、３ｂは小ランド２ｂ上に配置されたはん
だバンプであり、はんだバンプ３ａ、３ｂはそれぞれ同
量のはんだより構成されている。なお、上記の構成要素
によって半導体パッケージ４ａが構成されるものとす
る。
【００２５】バンプ接続用ランド２ａよりも小さな面積
の小ランド２ｂを設けることによって、図１（ｂ）に示
すように、同量のはんだ量でも、小ランド２ｂ上に配置
されたはんだバンプ３ｂを、バンプ接続用ランド２ａ上
のはんだバンプ３ａよりも高く形成することが可能とな
る。また、複数個の小ランド２ｂの面積が同じとなるよ
うに揃えられているために、はんだバンプ３ｂの高さは
同一となる。
の小ランド２ｂを設けることによって、図１（ｂ）に示
すように、同量のはんだ量でも、小ランド２ｂ上に配置
されたはんだバンプ３ｂを、バンプ接続用ランド２ａ上
のはんだバンプ３ａよりも高く形成することが可能とな
る。また、複数個の小ランド２ｂの面積が同じとなるよ
うに揃えられているために、はんだバンプ３ｂの高さは
同一となる。
【００２６】また、配線基板１の裏面側コーナー部の四
隅に、ぞれぞれ同じ高さのはんだバンプ３ｂを形成した
ことにより、実装後の半導体装置全体としてのバランス
を良くすることができ、半導体パッケージ４ａを実装基
板に実装する際の固定安定性が向上する。なお、図１
（ａ）では、小ランド２ｂは配線基板１の四隅に配置さ
れる例を示したが、四隅のうちの３つのコーナー部に小
ランド２ｂを配置することでも同様に、実装時の固定安
定性を得ることが可能である。
隅に、ぞれぞれ同じ高さのはんだバンプ３ｂを形成した
ことにより、実装後の半導体装置全体としてのバランス
を良くすることができ、半導体パッケージ４ａを実装基
板に実装する際の固定安定性が向上する。なお、図１
（ａ）では、小ランド２ｂは配線基板１の四隅に配置さ
れる例を示したが、四隅のうちの３つのコーナー部に小
ランド２ｂを配置することでも同様に、実装時の固定安
定性を得ることが可能である。
【００２７】実施の形態２.次に、この発明の実施の形
態２について説明する。この実施の形態２では、実施の
形態１において示した小ランド２ｂおよびはんだバンプ
３ｂを有する半導体パッケージ４ａを実装基板に実装し
た例を示す。図２は、実装基板に半導体パッケージ４ａ
を実装した半導体装置の側面図であり、図２において、
符号３ａａ、３ｂｂは、はんだバンプ３ａ、３ｂが実装
された後の実装後はんだバンプ、７は実装基板、８ａは
バンプ接続用ランド２ａに対向するように実装基板７の
実装面側に配置される対向ランド、８ｂは小ランド２ｂ
に対向するように実装基板７の実装面側に配置されるダ
ミーとなる対向小ランドをそれぞれ示している。
態２について説明する。この実施の形態２では、実施の
形態１において示した小ランド２ｂおよびはんだバンプ
３ｂを有する半導体パッケージ４ａを実装基板に実装し
た例を示す。図２は、実装基板に半導体パッケージ４ａ
を実装した半導体装置の側面図であり、図２において、
符号３ａａ、３ｂｂは、はんだバンプ３ａ、３ｂが実装
された後の実装後はんだバンプ、７は実装基板、８ａは
バンプ接続用ランド２ａに対向するように実装基板７の
実装面側に配置される対向ランド、８ｂは小ランド２ｂ
に対向するように実装基板７の実装面側に配置されるダ
ミーとなる対向小ランドをそれぞれ示している。
【００２８】また、対向ランド８ａと対向小ランド８ｂ
は、同じ面積となるように形成されている。なお、上記
の構成要素によって半導体装置４ａａが構成されるもの
とする（実装基板７に半導体パッケージ４ａが実装され
た状態のものを半導体装置４ａａとする。）。その他、
既に説明のために用いた符号は同一、若しくは相当部分
を示すものである。
は、同じ面積となるように形成されている。なお、上記
の構成要素によって半導体装置４ａａが構成されるもの
とする（実装基板７に半導体パッケージ４ａが実装され
た状態のものを半導体装置４ａａとする。）。その他、
既に説明のために用いた符号は同一、若しくは相当部分
を示すものである。
【００２９】配線基板１のコーナー部裏面側に配置され
るはんだバンプ３ｂが、他のはんだバンプ３ａよりも高
く形成されているために、実装基板７への実装後も、は
んだバンプ３ｂが設けられない場合よりもバンプ高さを
高くすることが可能である。コーナー部に配置された実
装後はんだバンプ３ｂｂによってバンプ高さが決まるた
めに、他のバンプ接続用ランド２ａと対向ランド８ａに
挟まれた実装後はんだバンプ３ａａは縦長楕円の一部の
形状となる。つまり小ランド２ｂと対向小ランド８ｂ間
に配置される実装後はんだバンプ３ｂｂよりも、バンプ
接続用ランド２ａと対向ランド８ａ間に配置された実装
後はんだバンプ３ａａの方が、相対向するランド間の中
心部におけるバンプ径が小さく形成される。
るはんだバンプ３ｂが、他のはんだバンプ３ａよりも高
く形成されているために、実装基板７への実装後も、は
んだバンプ３ｂが設けられない場合よりもバンプ高さを
高くすることが可能である。コーナー部に配置された実
装後はんだバンプ３ｂｂによってバンプ高さが決まるた
めに、他のバンプ接続用ランド２ａと対向ランド８ａに
挟まれた実装後はんだバンプ３ａａは縦長楕円の一部の
形状となる。つまり小ランド２ｂと対向小ランド８ｂ間
に配置される実装後はんだバンプ３ｂｂよりも、バンプ
接続用ランド２ａと対向ランド８ａ間に配置された実装
後はんだバンプ３ａａの方が、相対向するランド間の中
心部におけるバンプ径が小さく形成される。
【００３０】従って、実装後の温度変化に起因して生じ
る半導体パッケージ４ａと実装基板７の熱膨張差のため
にはんだ接合部に発生する歪みに対し、実装後のはんだ
バンプ高さを高くし、かつ電気的接続のために必要とな
る実装後はんだバンプ３ａａの形状を縦長楕円の一部の
形状とすることでこの悪影響が低減されることが知られ
ていることから、本構造とすることで接合寿命を向上さ
せることが可能となる。
る半導体パッケージ４ａと実装基板７の熱膨張差のため
にはんだ接合部に発生する歪みに対し、実装後のはんだ
バンプ高さを高くし、かつ電気的接続のために必要とな
る実装後はんだバンプ３ａａの形状を縦長楕円の一部の
形状とすることでこの悪影響が低減されることが知られ
ていることから、本構造とすることで接合寿命を向上さ
せることが可能となる。
【００３１】実施の形態３.次に、この発明の実施の形
態３について図３を用いて説明する。図３（ａ）は、実
施の形態１において示した半導体パッケージ４ａを実装
基板７に実装した状態の側面図であり、図３（ｂ）はこ
の発明の実施の形態３の特徴である実装基板７の実装面
側を示す平面図であり、この図３において符号８ｂｂは
実装基板７の実装面側の、小ランド２ｂに対向する位置
に配置形成された対向小ランドを示すものである。先述
の実施の形態２においては、対向小ランド８ｂは、他の
対向ランド８ａと同じ面積となるように形成されていた
が、この実施の形態３では、対向小ランド８ｂｂは、他
の対向ランド８ａよりも小さな面積となるように形成さ
れている。
態３について図３を用いて説明する。図３（ａ）は、実
施の形態１において示した半導体パッケージ４ａを実装
基板７に実装した状態の側面図であり、図３（ｂ）はこ
の発明の実施の形態３の特徴である実装基板７の実装面
側を示す平面図であり、この図３において符号８ｂｂは
実装基板７の実装面側の、小ランド２ｂに対向する位置
に配置形成された対向小ランドを示すものである。先述
の実施の形態２においては、対向小ランド８ｂは、他の
対向ランド８ａと同じ面積となるように形成されていた
が、この実施の形態３では、対向小ランド８ｂｂは、他
の対向ランド８ａよりも小さな面積となるように形成さ
れている。
【００３２】対向小ランド８ｂｂを、対向ランド８ａよ
りも小さな面積に形成しているため、実施の形態２で示
した実装後はんだバンプ３ｂｂと比較して、より一層バ
ンプ高さを高くすることが可能であり、はんだバンプの
接合寿命を向上させることが可能となる。
りも小さな面積に形成しているため、実施の形態２で示
した実装後はんだバンプ３ｂｂと比較して、より一層バ
ンプ高さを高くすることが可能であり、はんだバンプの
接合寿命を向上させることが可能となる。
【００３３】実施の形態４.次に、この発明の実施の形
態４について図４を用いて説明する。図４（ａ）は、配
線基板１の裏面側を示す平面図であり、図４（ｂ）は半
導体チップ５およびこれを搭載する配線基板１により主
に構成される半導体パッケージ４ａの側面図を示してい
る。図４において、符号２ｃは平面形状が方形である配
線基板１の外周四辺に沿う領域の裏面側に複数個並べて
配置された小ランドであり、３ｃは小ランド２ｃ上に配
置されたはんだバンプを示している。
態４について図４を用いて説明する。図４（ａ）は、配
線基板１の裏面側を示す平面図であり、図４（ｂ）は半
導体チップ５およびこれを搭載する配線基板１により主
に構成される半導体パッケージ４ａの側面図を示してい
る。図４において、符号２ｃは平面形状が方形である配
線基板１の外周四辺に沿う領域の裏面側に複数個並べて
配置された小ランドであり、３ｃは小ランド２ｃ上に配
置されたはんだバンプを示している。
【００３４】なお、先述の実施の形態１の場合と同様
に、小ランド２ｃは、他のバンプ接続用ランド２ａより
も小さな面積となるように形成されており、複数個設け
られる小ランド２ｃは個々が同じ面積となるように揃え
る。小ランド２ｃ上およびバンプ接続用ランド２ａ上に
は同量のはんだ量からなるはんだバンプ３ｃ、３ａが配
置されている。
に、小ランド２ｃは、他のバンプ接続用ランド２ａより
も小さな面積となるように形成されており、複数個設け
られる小ランド２ｃは個々が同じ面積となるように揃え
る。小ランド２ｃ上およびバンプ接続用ランド２ａ上に
は同量のはんだ量からなるはんだバンプ３ｃ、３ａが配
置されている。
【００３５】実施の形態１において示したように、ラン
ドの面積の相違によって、小ランド２ｃ上のはんだバン
プ３ｃが、他のはんだバンプ３ａよりも高く形成され、
この、より高いはんだバンプ３ｃが、配線基板１のコー
ナー部だけでなく、配線基板１の外周を囲むように連続
的に配置されており、そのはんだバンプ３ｃの高さが均
一であるため、半導体装置のバランスを取ることがで
き、実装基板への実装の際の固定安定性を向上させるこ
とが可能である。
ドの面積の相違によって、小ランド２ｃ上のはんだバン
プ３ｃが、他のはんだバンプ３ａよりも高く形成され、
この、より高いはんだバンプ３ｃが、配線基板１のコー
ナー部だけでなく、配線基板１の外周を囲むように連続
的に配置されており、そのはんだバンプ３ｃの高さが均
一であるため、半導体装置のバランスを取ることがで
き、実装基板への実装の際の固定安定性を向上させるこ
とが可能である。
【００３６】また、図４においては小ランド２ｃが配線
基板１の外周を囲むように、外周四辺に沿って連続的に
配置形成された例を示したが、四辺のうちの少なくとも
２辺に沿う領域に連続的に配置することでも、同様に、
半導体装置のバランスを取ることができ、実装時の固定
安定性を向上させることが可能である。
基板１の外周を囲むように、外周四辺に沿って連続的に
配置形成された例を示したが、四辺のうちの少なくとも
２辺に沿う領域に連続的に配置することでも、同様に、
半導体装置のバランスを取ることができ、実装時の固定
安定性を向上させることが可能である。
【００３７】実施の形態５.次に、この発明の実施の形
態５について図５を用いて説明する。図５は、先述の実
施の形態４において示した半導体パッケージ４ａを、実
装基板７に実装した状態の半導体装置の側面図を示して
おり、図５において符号３ｃｃは小ランド２ｃと対向小
ランド８ｂに実装された実装後はんだバンプを示してお
り、その他、既に説明のために用いた符号と同一符号は
同一、若しくは相当部分を示すものである。
態５について図５を用いて説明する。図５は、先述の実
施の形態４において示した半導体パッケージ４ａを、実
装基板７に実装した状態の半導体装置の側面図を示して
おり、図５において符号３ｃｃは小ランド２ｃと対向小
ランド８ｂに実装された実装後はんだバンプを示してお
り、その他、既に説明のために用いた符号と同一符号は
同一、若しくは相当部分を示すものである。
【００３８】半導体パッケージ４ａを、同一の面積の対
向ランド８ａおよび対向小ランド８ｂが形成された実装
基板７に実装した際、半導体パッケージ４ａ側の小ラン
ド２ｃの面積を他のバンプ接続用ランド２ａより小さな
面積としているために、実装後はんだバンプ３ｃｃの高
さを高くすることが可能であり、かつ、実装後はんだバ
ンプ３ａａが縦長楕円の一部の形状となるように、つま
りダミー側の実装後はんだバンプ３ｃｃよりも実装後は
んだバンプ３ａａのバンプ径を小さくすることが可能と
なる。
向ランド８ａおよび対向小ランド８ｂが形成された実装
基板７に実装した際、半導体パッケージ４ａ側の小ラン
ド２ｃの面積を他のバンプ接続用ランド２ａより小さな
面積としているために、実装後はんだバンプ３ｃｃの高
さを高くすることが可能であり、かつ、実装後はんだバ
ンプ３ａａが縦長楕円の一部の形状となるように、つま
りダミー側の実装後はんだバンプ３ｃｃよりも実装後は
んだバンプ３ａａのバンプ径を小さくすることが可能と
なる。
【００３９】上記のような構造とすることによって、実
装後の温度変化に起因する半導体パッケージ４ａと実装
基板７の熱膨張差によってはんだ接合部に生じる歪みに
よる悪影響を低減することが可能となる。また、より多
数の実装後はんだバンプ３ｃｃによって半導体パッケー
ジ４ａの重量を支える状態となるため、コーナー部のみ
に配置されたはんだバンプによって支えた場合よりも、
実装後はんだバンプ３ｃｃの高さをより高くすることが
可能となり、半導体装置のバランスが取れ、実装時の固
定安定性を向上させることができる。
装後の温度変化に起因する半導体パッケージ４ａと実装
基板７の熱膨張差によってはんだ接合部に生じる歪みに
よる悪影響を低減することが可能となる。また、より多
数の実装後はんだバンプ３ｃｃによって半導体パッケー
ジ４ａの重量を支える状態となるため、コーナー部のみ
に配置されたはんだバンプによって支えた場合よりも、
実装後はんだバンプ３ｃｃの高さをより高くすることが
可能となり、半導体装置のバランスが取れ、実装時の固
定安定性を向上させることができる。
【００４０】実施の形態６.次に、この発明の実施の形
態６について図６を用いて説明する。図６において、符
号８ｃは実装基板７の実装面側の、小ランド２ｃに対向
する位置に配置された対向小ランドであり、この対向小
ランド８ｃは他の対向ランド８ａよりも小さな面積とな
るように形成されている。なお、複数個設けられる対向
小ランド８ｃは同じ面積となるように揃えられている。
態６について図６を用いて説明する。図６において、符
号８ｃは実装基板７の実装面側の、小ランド２ｃに対向
する位置に配置された対向小ランドであり、この対向小
ランド８ｃは他の対向ランド８ａよりも小さな面積とな
るように形成されている。なお、複数個設けられる対向
小ランド８ｃは同じ面積となるように揃えられている。
【００４１】実施の形態５では、対向小ランド８ｂは他
の対向ランド８ａと同じ面積となるように形成された例
を示したが、この実施の形態６に示すように、対向ラン
ド８ａよりも小さな面積の対向小ランド８ｃを形成する
ことによって、実装後はんだバンプ３ｃｃの高さをより
高くすることが可能となり、半導体装置のバランスを取
ることができ、実装時の固定安定性を向上させることが
できる。
の対向ランド８ａと同じ面積となるように形成された例
を示したが、この実施の形態６に示すように、対向ラン
ド８ａよりも小さな面積の対向小ランド８ｃを形成する
ことによって、実装後はんだバンプ３ｃｃの高さをより
高くすることが可能となり、半導体装置のバランスを取
ることができ、実装時の固定安定性を向上させることが
できる。
【００４２】実施の形態７.次に、この発明の実施の形
態７について図７を用いて説明する。図７（ａ）は、配
線基板１の裏面側のバンプ接続用ランドの配置を示す平
面図であり、図７（ｂ）は、主に半導体チップ５を搭載
する配線基板１によって構成される半導体パッケージ４
ａの側面図を示している。図７において、符号２ｄは配
線基板１の半導体チップ５の真裏である配線基板１の中
央部裏面側に複数行、複数列に並べて配置された小ラン
ド、３ｄは小ランド２ｄ上に配置されたはんだバンプを
示すものであり、小ランド２ｄは他のバンプ接続用ラン
ド２ａよりも小さな面積となるように形成されており、
複数個形成される小ランド２ｄは均一の面積となるよう
に揃えられている。また、はんだバンプ３ｄのはんだ量
は他のはんだバンプ３ａのはんだ量と同量であり、小ラ
ンド２ｄはダミーとして用いるのではなく電気的接続に
用いるものである。
態７について図７を用いて説明する。図７（ａ）は、配
線基板１の裏面側のバンプ接続用ランドの配置を示す平
面図であり、図７（ｂ）は、主に半導体チップ５を搭載
する配線基板１によって構成される半導体パッケージ４
ａの側面図を示している。図７において、符号２ｄは配
線基板１の半導体チップ５の真裏である配線基板１の中
央部裏面側に複数行、複数列に並べて配置された小ラン
ド、３ｄは小ランド２ｄ上に配置されたはんだバンプを
示すものであり、小ランド２ｄは他のバンプ接続用ラン
ド２ａよりも小さな面積となるように形成されており、
複数個形成される小ランド２ｄは均一の面積となるよう
に揃えられている。また、はんだバンプ３ｄのはんだ量
は他のはんだバンプ３ａのはんだ量と同量であり、小ラ
ンド２ｄはダミーとして用いるのではなく電気的接続に
用いるものである。
【００４３】上記のように構成された半導体パッケージ
４ａは、配線基板１の中央部に、他よりも高いはんだバ
ンプ３ｄを形成することが可能であり、また、そのはん
だバンプ３ｄの高さを均一に揃えることが可能であるた
め、半導体装置のバランスを取ることができ、実装時の
固定安定性を向上させることが可能である。また、配線
基板１の中央部に集中して径の大きなはんだバンプ３ｄ
を配置する構造であるため、配線基板１の最外周に沿っ
てダミーとなる径の大きなはんだバンプを配置する場合
よりも、半導体パッケージ４ａのパッケージサイズを小
さくすることも可能となる。
４ａは、配線基板１の中央部に、他よりも高いはんだバ
ンプ３ｄを形成することが可能であり、また、そのはん
だバンプ３ｄの高さを均一に揃えることが可能であるた
め、半導体装置のバランスを取ることができ、実装時の
固定安定性を向上させることが可能である。また、配線
基板１の中央部に集中して径の大きなはんだバンプ３ｄ
を配置する構造であるため、配線基板１の最外周に沿っ
てダミーとなる径の大きなはんだバンプを配置する場合
よりも、半導体パッケージ４ａのパッケージサイズを小
さくすることも可能となる。
【００４４】実施の形態８.次に、この発明の実施の形
態８について図８を用いて説明する。図８は、上述の実
施の形態７において示した半導体パッケージ４ａを実装
基板７に実装した場合の側面図を示しており、図８にお
いて符号３ｄｄは、小ランド２ｄとその対向小ランド８
ｄとに挟まれる実装後はんだバンプである。実装基板７
側に配置される対向ランド８ａと対向小ランド８ｄは同
じ面積に形成されている。
態８について図８を用いて説明する。図８は、上述の実
施の形態７において示した半導体パッケージ４ａを実装
基板７に実装した場合の側面図を示しており、図８にお
いて符号３ｄｄは、小ランド２ｄとその対向小ランド８
ｄとに挟まれる実装後はんだバンプである。実装基板７
側に配置される対向ランド８ａと対向小ランド８ｄは同
じ面積に形成されている。
【００４５】対向ランド８ａと対向小ランド８ｄの面積
が同じであっても、実施の形態２、実施の形態５と同様
に、半導体パッケージ４ａ側に設けられた小ランド２ｄ
がバンプ接続用ランド２ａよりも小さな面積に形成され
ているため、従来の構造の半導体装置よりも実装後はん
だバンプの高さを高くすることが可能となる。また、バ
ンプ接続用ランド２ａと対向ランド８ａに挟まれる実装
後はんだバンプ３ａａのバンプ径は、実装後はんだバン
プ３ｄｄのバンプ径よりも小さくなり、縦長楕円の一部
の形状となる。
が同じであっても、実施の形態２、実施の形態５と同様
に、半導体パッケージ４ａ側に設けられた小ランド２ｄ
がバンプ接続用ランド２ａよりも小さな面積に形成され
ているため、従来の構造の半導体装置よりも実装後はん
だバンプの高さを高くすることが可能となる。また、バ
ンプ接続用ランド２ａと対向ランド８ａに挟まれる実装
後はんだバンプ３ａａのバンプ径は、実装後はんだバン
プ３ｄｄのバンプ径よりも小さくなり、縦長楕円の一部
の形状となる。
【００４６】上記のような構成とすることによっても、
半導体装置のバランスを取ることができ、実装時の固定
安定性を向上させることが可能であり、また、実施の形
態７において示したように、半導体パッケージ４ａのサ
イズを小さくできるため半導体パッケージ４ａの外周に
生じる歪みの耐性を向上させることができる。さらに、
搭載された半導体チップ５のエッジ下面の歪みの悪影響
も低減することが可能となる。
半導体装置のバランスを取ることができ、実装時の固定
安定性を向上させることが可能であり、また、実施の形
態７において示したように、半導体パッケージ４ａのサ
イズを小さくできるため半導体パッケージ４ａの外周に
生じる歪みの耐性を向上させることができる。さらに、
搭載された半導体チップ５のエッジ下面の歪みの悪影響
も低減することが可能となる。
【００４７】実施の形態９.次に、この発明の実施の形
態９について図９を用いて説明する。図９（ａ）は、上
述の実施の形態７において示した、配線基板１の中央部
の半導体チップ５の裏側に小ランド２ｄを形成した半導
体パッケージ４ａを、実装基板７に実装した場合の側面
図を示しており、図９（ｂ）は、実装基板７の実装面側
の平面図を示している。この図９において、符号８ｄｄ
は実装基板７の小ランド２ｄに対向する位置に配置され
た対向小ランドを示しており、対向小ランド８ｄｄは、
他の対向ランド８ａよりも小さな面積となるように形成
され、また複数個設けられる対向小ランド８ｄｄは均一
の面積に揃えられている。
態９について図９を用いて説明する。図９（ａ）は、上
述の実施の形態７において示した、配線基板１の中央部
の半導体チップ５の裏側に小ランド２ｄを形成した半導
体パッケージ４ａを、実装基板７に実装した場合の側面
図を示しており、図９（ｂ）は、実装基板７の実装面側
の平面図を示している。この図９において、符号８ｄｄ
は実装基板７の小ランド２ｄに対向する位置に配置され
た対向小ランドを示しており、対向小ランド８ｄｄは、
他の対向ランド８ａよりも小さな面積となるように形成
され、また複数個設けられる対向小ランド８ｄｄは均一
の面積に揃えられている。
【００４８】このように、対向小ランド８ｄｄを、他の
対向ランド８ａよりも小さな面積となるようにしたこと
で、実施の形態８に示した場合よりも、実装後はんだバ
ンプ８ｄｄをより高く形成することが可能となり、半導
体装置のバランスを取ることができ、実装時の固定安定
性を向上させることが可能となり、バンプ接合寿命を向
上させることができる。
対向ランド８ａよりも小さな面積となるようにしたこと
で、実施の形態８に示した場合よりも、実装後はんだバ
ンプ８ｄｄをより高く形成することが可能となり、半導
体装置のバランスを取ることができ、実装時の固定安定
性を向上させることが可能となり、バンプ接合寿命を向
上させることができる。
【００４９】実施の形態１０.次に、この発明の実施の
形態１０について図１０を用いて説明する。先述の実施
の形態２、３、５、６、８、９では、実装基板７側に形
成された対向ランド上および対向小ランド上にはんだペ
ーストを配置しない状態で半導体パッケージ４ａを実装
した例を示した。つまり、上述の例は、ダミーとして形
成されたランド間と、電気的接続のために必要となるラ
ンド間に配置されたはんだバンプがいずれも同量のはん
だよりなっていた。この実施の形態１０では、実装基板
７側のランド上に、別途はんだペーストをスクリーン印
刷などの方法で配置し、対向小ランド８ｂ上に対向ラン
ド８ａ上に配置する量よりも、より多くのはんだペース
トを配置することで、実装後はんだバンプの高さをより
高くする技術について示す。
形態１０について図１０を用いて説明する。先述の実施
の形態２、３、５、６、８、９では、実装基板７側に形
成された対向ランド上および対向小ランド上にはんだペ
ーストを配置しない状態で半導体パッケージ４ａを実装
した例を示した。つまり、上述の例は、ダミーとして形
成されたランド間と、電気的接続のために必要となるラ
ンド間に配置されたはんだバンプがいずれも同量のはん
だよりなっていた。この実施の形態１０では、実装基板
７側のランド上に、別途はんだペーストをスクリーン印
刷などの方法で配置し、対向小ランド８ｂ上に対向ラン
ド８ａ上に配置する量よりも、より多くのはんだペース
トを配置することで、実装後はんだバンプの高さをより
高くする技術について示す。
【００５０】先述の実施の形態１において示した半導体
パッケージ４ａを実装する実装基板７の実装面側にはん
だペーストを配置する場合、図１０（ａ）に示すよう
に、実装基板７の対向ランド８ａおよび対向小ランド８
ｂを形成した実装面上に、メタルマスク１０を位置合わ
せして重ね合わせる。このメタルマスク１０には、対向
ランド８ａ上に位置するように開口部１１が設けられ、
対向小ランド８ｂ上に位置するように開口部１１よりも
大きな開口部１２が設けられている。
パッケージ４ａを実装する実装基板７の実装面側にはん
だペーストを配置する場合、図１０（ａ）に示すよう
に、実装基板７の対向ランド８ａおよび対向小ランド８
ｂを形成した実装面上に、メタルマスク１０を位置合わ
せして重ね合わせる。このメタルマスク１０には、対向
ランド８ａ上に位置するように開口部１１が設けられ、
対向小ランド８ｂ上に位置するように開口部１１よりも
大きな開口部１２が設けられている。
【００５１】その後、メタルマスク１０上にはんだペー
スト１３を供給し、スキージ１４によって均すことでは
んだペースト１３を開口部１１、１２に充填する。開口
部の大きさに応じて、より大きく形成された開口部１２
には、開口部１１よりも多くの量のはんだペーストが配
置される。
スト１３を供給し、スキージ１４によって均すことでは
んだペースト１３を開口部１１、１２に充填する。開口
部の大きさに応じて、より大きく形成された開口部１２
には、開口部１１よりも多くの量のはんだペーストが配
置される。
【００５２】図１０（ｂ）に示すように、半導体パッケ
ージ４ａを実装する場合、バンプ接続用ランド２ａと対
向ランド８ａ間には、はんだバンプ２ａと対向ランド８
ａ上に配置されたはんだペースト１３ａが挟まれた状態
となり、同様に、小ランド２ｂと対向小ランド８ｂ間に
は、はんだバンプ２ｂ（２ａと同じはんだ量）と対向小
ランド８ｂ上に配置されたはんだペースト１３ｂが挟ま
れた状態となる。従って、図１０（ｃ）に示すように、
実装処理のための熱処理後は、小ランド２ｂと対向小ラ
ンド８ｂに挟まれた実装後はんだバンプ１３ｂｂは、バ
ンプ接続用ランド２ａと対向ランド８ａに挟まれた実装
後はんだバンプ１３ａａよりも多くのはんだ量より構成
されることになり、よりはんだバンプ１３ｂｂの高さを
高くすることが可能となり、実装後の温度変化に対する
接合寿命を向上させることができる。
ージ４ａを実装する場合、バンプ接続用ランド２ａと対
向ランド８ａ間には、はんだバンプ２ａと対向ランド８
ａ上に配置されたはんだペースト１３ａが挟まれた状態
となり、同様に、小ランド２ｂと対向小ランド８ｂ間に
は、はんだバンプ２ｂ（２ａと同じはんだ量）と対向小
ランド８ｂ上に配置されたはんだペースト１３ｂが挟ま
れた状態となる。従って、図１０（ｃ）に示すように、
実装処理のための熱処理後は、小ランド２ｂと対向小ラ
ンド８ｂに挟まれた実装後はんだバンプ１３ｂｂは、バ
ンプ接続用ランド２ａと対向ランド８ａに挟まれた実装
後はんだバンプ１３ａａよりも多くのはんだ量より構成
されることになり、よりはんだバンプ１３ｂｂの高さを
高くすることが可能となり、実装後の温度変化に対する
接合寿命を向上させることができる。
【００５３】
【発明の効果】この発明による半導体パッケージは、小
ランドが配線基板のコーナー部の３箇所以上に配置さ
れ、小ランドとバンプ接続用ランドに同量のはんだから
なるはんだバンプを配置した構造であるため、小ランド
上に形成されるはんだバンプを他よりも高く大きく形成
することが可能であり、実装時の半導体パッケージと実
装基板とのバランスが取れ、固定安定性を向上させるこ
とが可能である。
ランドが配線基板のコーナー部の３箇所以上に配置さ
れ、小ランドとバンプ接続用ランドに同量のはんだから
なるはんだバンプを配置した構造であるため、小ランド
上に形成されるはんだバンプを他よりも高く大きく形成
することが可能であり、実装時の半導体パッケージと実
装基板とのバランスが取れ、固定安定性を向上させるこ
とが可能である。
【００５４】また、この発明による半導体パッケージ
は、小ランドを配線基板の外周四辺のうちの２辺以上に
複数個並べて配置した構造であるため、コーナー部のみ
に小ランドを設けた場合と比較してもさらに、実装時の
半導体パッケージ実装基板とのバランスが取れ、固定安
定性を向上させることが可能である。
は、小ランドを配線基板の外周四辺のうちの２辺以上に
複数個並べて配置した構造であるため、コーナー部のみ
に小ランドを設けた場合と比較してもさらに、実装時の
半導体パッケージ実装基板とのバランスが取れ、固定安
定性を向上させることが可能である。
【００５５】さらに、この発明による半導体パッケージ
は、小ランドを配線基板の中央部裏面側に複数行、複数
列に並べて配置した構造であるため、小ランド上に配置
される他よりも高く大きく形成されるはんだバンプを半
導体パッケージの中央部に集中させて配置でき、小ラン
ドを配線基板のコーナー部若しくは外周に沿って配置し
た場合よりも、全てのはんだバンプが占める面積を小さ
くでき、半導体パッケージの平面形状の小型化が可能と
なり、また実装時に配線基板中央部である半導体チップ
下面のチップエッジ近傍に生じる歪みに対する耐性も向
上させることができる。
は、小ランドを配線基板の中央部裏面側に複数行、複数
列に並べて配置した構造であるため、小ランド上に配置
される他よりも高く大きく形成されるはんだバンプを半
導体パッケージの中央部に集中させて配置でき、小ラン
ドを配線基板のコーナー部若しくは外周に沿って配置し
た場合よりも、全てのはんだバンプが占める面積を小さ
くでき、半導体パッケージの平面形状の小型化が可能と
なり、また実装時に配線基板中央部である半導体チップ
下面のチップエッジ近傍に生じる歪みに対する耐性も向
上させることができる。
【００５６】また、この発明による半導体装置は、上記
のような半導体パッケージを、対向小ランドを有する実
装基板に実装してなり、小ランドおよび対向小ランド間
によりバンプ径の大きなはんだバンプを挟み、他のはん
だバンプのバンプ径がより小さくなるような形状を実現
でき、全体的にはんだバンプ高さを高くすることが可能
であり、半導体装置のバランス向上、実装時の固定安定
性の向上という効果に加え、半導体パッケージと実装基
板の熱膨張差に起因する歪みに対しての耐性が強化さ
れ、はんだバンプの接合寿命も向上させることが可能で
ある。
のような半導体パッケージを、対向小ランドを有する実
装基板に実装してなり、小ランドおよび対向小ランド間
によりバンプ径の大きなはんだバンプを挟み、他のはん
だバンプのバンプ径がより小さくなるような形状を実現
でき、全体的にはんだバンプ高さを高くすることが可能
であり、半導体装置のバランス向上、実装時の固定安定
性の向上という効果に加え、半導体パッケージと実装基
板の熱膨張差に起因する歪みに対しての耐性が強化さ
れ、はんだバンプの接合寿命も向上させることが可能で
ある。
【００５７】さらに、この発明による半導体装置は、対
向小ランドの面積を他の対向ランドの面積よりも小さく
形成することによって、小ランドと対向小ランド間に配
置されるはんだバンプをより高く大きく形成できるた
め、全体的にはんだバンプの高さを一層高くすることが
可能である。
向小ランドの面積を他の対向ランドの面積よりも小さく
形成することによって、小ランドと対向小ランド間に配
置されるはんだバンプをより高く大きく形成できるた
め、全体的にはんだバンプの高さを一層高くすることが
可能である。
【００５８】また、この発明による半導体装置は、実装
後の小ランドと対向小ランド間に配置されたはんだバン
プのバンプ径よりも、バンプ接続用ランドと対向ランド
間に配置されたはんだバンプのバンプ径の方が小さくな
る構造とすることによって、電気的接続のために必要と
なる十分な面積のバンプ接続用ランドを形成しても、小
ランド等が設けられない場合よりも、より高いはんだバ
ンプ高さを得ることが可能である。
後の小ランドと対向小ランド間に配置されたはんだバン
プのバンプ径よりも、バンプ接続用ランドと対向ランド
間に配置されたはんだバンプのバンプ径の方が小さくな
る構造とすることによって、電気的接続のために必要と
なる十分な面積のバンプ接続用ランドを形成しても、小
ランド等が設けられない場合よりも、より高いはんだバ
ンプ高さを得ることが可能である。
【００５９】さらに、この発明による半導体装置は、実
装基板側の対向ランド上に所定量のはんだを配置し、対
向小ランド上に所定量より多くの量のはんだを配置した
構造の実装基板に、半導体パッケージを実装した構造で
あるため、ダミー側のはんだ量が他よりも多くなり、よ
り一層はんだバンプの高さを高くすることが可能とな
る。
装基板側の対向ランド上に所定量のはんだを配置し、対
向小ランド上に所定量より多くの量のはんだを配置した
構造の実装基板に、半導体パッケージを実装した構造で
あるため、ダミー側のはんだ量が他よりも多くなり、よ
り一層はんだバンプの高さを高くすることが可能とな
る。
【００６０】また、この発明による半導体装置の製造方
法は、実装基板側の対向ランド上に所定量のはんだを配
置し、対向小ランド上に所定量より多くの量のはんだを
配置する工程を含んでいるため、実装後の小ランドと対
向小ランド間に配置されるはんだバンプのバンプ量を他
よりも多くでき、小ランドの面積を他よりも小さく形成
する効果に加え、より一層はんだバンプの高さを高くす
ることが可能となり、半導体装置のバランス向上、実装
時の固定安定性を向上に加え、熱膨張差に起因する歪み
に対する耐性も向上、バンプ接合寿命向上という効果を
奏する半導体装置を得ることができる。
法は、実装基板側の対向ランド上に所定量のはんだを配
置し、対向小ランド上に所定量より多くの量のはんだを
配置する工程を含んでいるため、実装後の小ランドと対
向小ランド間に配置されるはんだバンプのバンプ量を他
よりも多くでき、小ランドの面積を他よりも小さく形成
する効果に加え、より一層はんだバンプの高さを高くす
ることが可能となり、半導体装置のバランス向上、実装
時の固定安定性を向上に加え、熱膨張差に起因する歪み
に対する耐性も向上、バンプ接合寿命向上という効果を
奏する半導体装置を得ることができる。
【図１】 この発明の実施の形態１による半導体パッケ
ージを示す図である。
ージを示す図である。
【図２】 この発明の実施の形態２による半導体装置を
示す図である。
示す図である。
【図３】 この発明の実施の形態３による半導体装置を
示す図である。
示す図である。
【図４】 この発明の実施の形態４による半導体パッケ
ージを示す図である。
ージを示す図である。
【図５】 この発明の実施の形態５による半導体装置を
示す図である。
示す図である。
【図６】 この発明の実施の形態６による半導体装置を
示す図である。
示す図である。
【図７】 この発明の実施の形態７による半導体パッケ
ージを示す図である。
ージを示す図である。
【図８】 この発明の実施の形態８による半導体装置を
示す図である。
示す図である。
【図９】 この発明の実施の形態９による半導体装置を
示す図である。
示す図である。
【図１０】 この発明の実施の形態１０による半導体装
置の製造方法を示す図である。
置の製造方法を示す図である。
【図１１】 従来の技術を示す図である。
【図１２】 従来の技術を示す図である。
【符号の説明】 １. 配線基板 ２ａ. バンプ接続用ランド ２ｂ、２ｃ、２ｄ. 小ランド ３ａ、３ｂ、３ｃ、３ｄ. はんだバンプ ３ａａ、３ｂｂ、３ｃｃ、３ｄｄ、１３ａａ、１３ｂ
ｂ. 実装後はんだバンプ ４ａ. 半導体パッケージ ４ａａ. 半導体装置 ５. 半
導体チップ ６. ワイヤ ７. 実装基板 ８ａ. 対向ランド ８ｂ、８ｂｂ、８ｃ、８ｄ、８ｄｄ. 対向小ランド １０. メタルマスク １１、１２. 開口部 １３. はん
だペースト １３ａ、１３ｂ. はんだペースト １４. スキージ。
ｂ. 実装後はんだバンプ ４ａ. 半導体パッケージ ４ａａ. 半導体装置 ５. 半
導体チップ ６. ワイヤ ７. 実装基板 ８ａ. 対向ランド ８ｂ、８ｂｂ、８ｃ、８ｄ、８ｄｄ. 対向小ランド １０. メタルマスク １１、１２. 開口部 １３. はん
だペースト １３ａ、１３ｂ. はんだペースト １４. スキージ。
Claims (13)
- 【請求項１】 半導体チップと、上記半導体チップが上
面に搭載され、平面形状が方形である配線基板と、上記
配線基板の裏面側に配置されたバンプ接続用ランドと、
上記配線基板の四隅のうちの少なくとも３箇所のコーナ
ー部の裏面側に配置された上記バンプ接続用ランドより
も小さな面積の小ランドと、上記バンプ接続用ランド上
および上記小ランド上に同量のはんだで形成されたはん
だバンプを備えたことを特徴とする半導体パッケージ。 - 【請求項２】 半導体チップと、上記半導体チップが上
面に搭載され、平面形状が方形である配線基板と、上記
配線基板の裏面側に配置されたバンプ接続用ランドと、
上記配線基板の外周四辺のうちの少なくとも２辺に沿う
領域の裏面側に複数個並べて配置された上記バンプ接続
用ランドよりも小さな面積の小ランドと、上記バンプ接
続用ランド上および上記小ランド上に同量のはんだで形
成されたはんだバンプを備えたことを特徴とする半導体
パッケージ。 - 【請求項３】 半導体チップと、上記半導体チップが上
面に搭載された配線基板と、上記配線基板の裏面側に配
置されたバンプ接続用ランドと、上記配線基板の中央部
裏面側に複数行、複数列に並べて配置された上記バンプ
接続用ランドよりも小さな面積の小ランドと、上記バン
プ接続用ランド上および上記小ランド上に同量のはんだ
で形成されたはんだバンプを備えたことを特徴とする半
導体パッケージ。 - 【請求項４】 請求項１〜３のいずれか一項に記載の半
導体パッケージを実装する実装基板を有し、上記実装基
板の実装面側には、上記半導体パッケージに配置された
バンプ接続用ランドおよび小ランドに対向する位置に、
対向ランドおよび対向小ランドが配置され、上記半導体
パッケージのはんだバンプと上記対向ランドおよび上記
対向小ランドが電気的に接続されたことを特徴とする半
導体装置。 - 【請求項５】 対向小ランドは、対向ランドよりも小さ
な面積となるように形成されることを特徴とする請求項
４記載の半導体装置。 - 【請求項６】 小ランドと対向小ランド間に配置される
はんだバンプよりも、バンプ接続用ランドと対向ランド
間に配置されるはんだバンプの方が、相対向するランド
間の中心部におけるはんだバンプ径が小さく形成される
ことを特徴とする請求項４または請求項５に記載の半導
体装置。 - 【請求項７】 実装基板の実装面側の対向ランド上に
は、所定量のはんだが配置され、対向小ランド上には所
定量より多くのはんだが配置されてなることを特徴とす
る請求項４記載の半導体装置。 - 【請求項８】 半導体チップと、上記半導体チップが上
面に搭載され、平面形状が方形である配線基板と、上記
配線基板の裏面側に配置されたバンプ接続用ランドと、
上記配線基板の四隅のうち少なくとも３箇所のコーナ部
の裏面側に配置された上記バンプ接続用ランドよりも小
さい面積の小ランドを備えたことを特徴とする半導体パ
ッケージ。 - 【請求項９】 半導体チップと、上記半導体チップが上
面に搭載され、平面形状が方形である配線基板と、上記
配線基板の裏面側に配置されたバンプ接続用ランドと、
上記配線基板の外周四辺のうち少なくとも２辺に沿う領
域の裏面側に複数個並べて配置された上記バンプ接続用
ランドよりも小さい面積の小ランドを備えたことを特徴
とする半導体パッケージ。 - 【請求項１０】 半導体チップと、上記半導体チップが
上面に搭載された配線基板と、上記配線基板の裏面側に
配置されたバンプ接続用ランドと、上記配線基板の中央
部裏面側に複数行、複数列に並べて配置された上記バン
プ接続用ランドよりも小さい面積の小ランドを備えたこ
とを特徴とする半導体パッケージ。 - 【請求項１１】 上面に半導体チップを搭載する配線基
板の裏面側にバンプ接続用ランドを形成するとともに、
平面形状が方形である上記配線基板の四隅のうちの少な
くとも３箇所のコーナー部裏面側に、上記バンプ接続用
ランドよりも小さな面積の小ランドを形成する工程、上
記バンプ接続用ランドおよび上記小ランド上に同量のは
んだよりなるはんだバンプを形成し、半導体パッケージ
を得る工程、上記半導体パッケージを実装する実装基板
の実装面上の、上記バンプ接続用ランドに対向する位置
に対向ランドを形成するとともに、上記小ランドに対向
する位置に対向小ランドを形成する工程、上記対向ラン
ド上に所定量のはんだを配置するとともに、上記対向小
ランド上に上記所定量より多くの量のはんだを配置する
工程、上記はんだバンプおよび上記はんだを介して、上
記バンプ接続用ランドと上記対向ランド、上記小ランド
と上記対向小ランドが電気的に接するように、上記実装
基板の実装面上に上記半導体パッケージを実装する工程
を含むことを特徴とする半導体装置の製造方法。 - 【請求項１２】 上面に半導体チップを搭載する配線基
板の裏面側にバンプ接続用ランドを形成するとともに、
平面形状が方形である上記配線基板の外周四辺のうちの
少なくとも２辺に沿う領域の裏面側に、上記バンプ接続
用ランドよりも小さな面積の小ランドを複数個並べて形
成する工程、上記バンプ接続用ランドおよび上記小ラン
ド上に同量のはんだよりなるはんだバンプを形成し、半
導体パッケージを得る工程、上記半導体パッケージを実
装する実装基板の実装面上の、上記バンプ接続用ランド
に対向する位置に対向ランドを形成するとともに、上記
小ランドに対向する位置に対向小ランドを形成する工
程、上記対向ランド上に所定量のはんだを配置するとと
もに、上記対向小ランド上に上記所定量より多くの量の
はんだを配置する工程、上記はんだバンプおよび上記は
んだを介して、上記バンプ接続用ランドと上記対向ラン
ド、上記小ランドと上記対向小ランドが電気的に接する
ように、上記実装基板の実装面上に上記半導体パッケー
ジを実装する工程を含むことを特徴とする半導体装置の
製造方法。 - 【請求項１３】 上面に半導体チップを搭載する配線基
板の裏面側にバンプ接続用ランドを形成するとともに、
上記配線基板の裏面側に、上記バンプ接続用ランドより
も小さな面積の小ランドを複数行、複数列に並べて配置
形成する工程、上記バンプ接続用ランドおよび上記小ラ
ンド上に同量のはんだよりなるはんだバンプを形成し、
半導体パッケージを得る工程、上記半導体パッケージを
実装する実装基板の実装面上の、上記バンプ接続用ラン
ドに対向する位置に対向ランドを形成するとともに、上
記小ランドに対向する位置に対向小ランドを形成する工
程、上記対向ランド上に所定量のはんだを配置するとと
もに、上記対向小ランド上に上記所定量より多くの量の
はんだを配置する工程、上記はんだバンプおよび上記は
んだを介して、上記バンプ接続用ランドと上記対向ラン
ド、上記小ランドと上記対向小ランドが電気的に接する
ように、上記実装基板の実装面上に上記半導体パッケー
ジを実装する工程を含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000066026A JP2001257289A (ja) | 2000-03-10 | 2000-03-10 | 半導体パッケージ、半導体装置並びに半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000066026A JP2001257289A (ja) | 2000-03-10 | 2000-03-10 | 半導体パッケージ、半導体装置並びに半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001257289A true JP2001257289A (ja) | 2001-09-21 |
Family
ID=18585460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000066026A Pending JP2001257289A (ja) | 2000-03-10 | 2000-03-10 | 半導体パッケージ、半導体装置並びに半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001257289A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004104102A (ja) * | 2002-08-21 | 2004-04-02 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| US6940176B2 (en) * | 2002-05-21 | 2005-09-06 | United Microelectronics Corp. | Solder pads for improving reliability of a package |
| JP2008078238A (ja) * | 2006-09-19 | 2008-04-03 | Nec Corp | 電子部品の実装構造及び電子部品の実装方法 |
| JP2008227271A (ja) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | 電子装置および電子部品実装方法 |
| CN100456464C (zh) * | 2005-06-09 | 2009-01-28 | 恩益禧电子股份有限公司 | 半导体装置以及用于制造该半导体装置的方法 |
| US7938311B2 (en) * | 2005-08-30 | 2011-05-10 | Commissariat A L'energie Atomique | Method for hybridization of two components by using different sized solder protrusions and a device that uses two components hybridized according to this method |
-
2000
- 2000-03-10 JP JP2000066026A patent/JP2001257289A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940176B2 (en) * | 2002-05-21 | 2005-09-06 | United Microelectronics Corp. | Solder pads for improving reliability of a package |
| JP2004104102A (ja) * | 2002-08-21 | 2004-04-02 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| US7560810B2 (en) | 2002-08-21 | 2009-07-14 | Seiko Epson Corporation | Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument |
| CN100456464C (zh) * | 2005-06-09 | 2009-01-28 | 恩益禧电子股份有限公司 | 半导体装置以及用于制造该半导体装置的方法 |
| US7687803B2 (en) | 2005-06-09 | 2010-03-30 | Nec Electronics Corporation | Semiconductor device and method for manufacturing semiconductor device |
| US7938311B2 (en) * | 2005-08-30 | 2011-05-10 | Commissariat A L'energie Atomique | Method for hybridization of two components by using different sized solder protrusions and a device that uses two components hybridized according to this method |
| JP2008078238A (ja) * | 2006-09-19 | 2008-04-03 | Nec Corp | 電子部品の実装構造及び電子部品の実装方法 |
| JP2008227271A (ja) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | 電子装置および電子部品実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100386995B1 (ko) | 반도체 장치 및 그 배선 방법 | |
| KR20000058116A (ko) | 반도체 디바이스에서 솔더 접합들의 피로 수명을 연장하는방법 및 장치 | |
| US7019221B1 (en) | Printed wiring board | |
| GB2344463A (en) | Mounting a ball grid array device on a printed circuit board | |
| JP2001168125A (ja) | 半導体装置 | |
| US6410861B1 (en) | Low profile interconnect structure | |
| JPH09260436A (ja) | 半導体装置 | |
| US20050062151A1 (en) | Semiconductor integrated circuit and electronic apparatus having the same | |
| US5909055A (en) | Chip package device mountable on a mother board in whichever of facedown and wire bonding manners | |
| US6323438B1 (en) | Printed circuit board and semiconductor device using the same | |
| JP2001257289A (ja) | 半導体パッケージ、半導体装置並びに半導体装置の製造方法 | |
| JPH11354675A (ja) | 半導体装置 | |
| JPH06232203A (ja) | Ｌｓｉの実装構造 | |
| JP2001203298A (ja) | 半導体装置およびその製造方法 | |
| JP3334798B2 (ja) | Ｂｇａ型半導体装置 | |
| JP2004172260A (ja) | 配線基板 | |
| JP2002270760A (ja) | 電子部品、そのアセンブリ及びその製造方法 | |
| JPH08111470A (ja) | Ｂｇａパッケ−ジ及び実装基板、並びにこれらから構成される半導体装置 | |
| JP2003133355A (ja) | 半導体装置 | |
| JPH0992684A (ja) | 半導体装置 | |
| JP2005268299A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH1197571A (ja) | 変換基板及び半導体装置 | |
| JPH10209207A (ja) | チップの実装方法 | |
| JP3134863B2 (ja) | スタックモジュール接続装置 | |
| JPH11233682A (ja) | 半導体装置の外部接続端子 |