JPH06232203A - Ｌｓｉの実装構造 - Google Patents
Ｌｓｉの実装構造Info
- Publication number
- JPH06232203A JPH06232203A JP50A JP1604193A JPH06232203A JP H06232203 A JPH06232203 A JP H06232203A JP 50 A JP50 A JP 50A JP 1604193 A JP1604193 A JP 1604193A JP H06232203 A JPH06232203 A JP H06232203A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- electronic circuit
- circuit board
- mounting
- mesh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】半田バンプのショート、変形を防止し、また、
ＬＳＩの傾き、高さの不揃いをなくすことで信頼性の高
いフリップチップＬＳＩの実装構造を実現する。 【構成】フリップチップ実装構造で、ＬＳＩと電子回路
基板との間に半田バンプをひとつずつ区切ることができ
る網状スペーサを設ける。 【効果】（１）隣合う半田バンプどうしが接触すること
がなくなるためショートを防止する。（２）ＬＳＩの傾
き、ＬＳＩ毎の高さの不揃いがなくなる。また、マウン
ト時のＬＳＩの高さのコントロールが容易にできる。
（３）冷却モジュール等によるＬＳＩ荷重時は、力が分
散されるため半田バンプの変形を防止する。
ＬＳＩの傾き、高さの不揃いをなくすことで信頼性の高
いフリップチップＬＳＩの実装構造を実現する。 【構成】フリップチップ実装構造で、ＬＳＩと電子回路
基板との間に半田バンプをひとつずつ区切ることができ
る網状スペーサを設ける。 【効果】（１）隣合う半田バンプどうしが接触すること
がなくなるためショートを防止する。（２）ＬＳＩの傾
き、ＬＳＩ毎の高さの不揃いがなくなる。また、マウン
ト時のＬＳＩの高さのコントロールが容易にできる。
（３）冷却モジュール等によるＬＳＩ荷重時は、力が分
散されるため半田バンプの変形を防止する。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩの実装構造に関
し、特にフリップチップＬＳＩの実装構造に関する。
し、特にフリップチップＬＳＩの実装構造に関する。
【０００２】
【従来の技術】従来、ＬＳＩの実装構造のひとつとし
て、フリップチップ実装構造がある。
て、フリップチップ実装構造がある。
【０００３】図５は、従来のフリップチップ実装構造の
断面図である。ＬＳＩ１に設けられた電極３と対応する
電子回路基板２に設けられた電極４が半田バンプ５によ
って電気的接続がされている。また、同時にＬＳＩ１
は、半田バンプ５によって電子回路基板２に固定されて
いる。近年、ＬＳＩは高密度集積化してきている。これ
に伴い、入出力の為の電極３の数が増加し、電極３のピ
ッチは微細化しているのに対し、フリップチップＬＳＩ
は回路面全体に電極３を設けることで多端子化には有利
な実装構造である。
断面図である。ＬＳＩ１に設けられた電極３と対応する
電子回路基板２に設けられた電極４が半田バンプ５によ
って電気的接続がされている。また、同時にＬＳＩ１
は、半田バンプ５によって電子回路基板２に固定されて
いる。近年、ＬＳＩは高密度集積化してきている。これ
に伴い、入出力の為の電極３の数が増加し、電極３のピ
ッチは微細化しているのに対し、フリップチップＬＳＩ
は回路面全体に電極３を設けることで多端子化には有利
な実装構造である。
【０００４】フリップチップ実装構造の製造方法として
は、ＬＳＩ１に設けられた電極３に予め半田バンプを形
成しておくか、或いは電子回路基板２に設けられた電極
４に予め半田バンプを形成しておく。そして、ＬＳＩ１
をフェイスダウンにより電子回路基板２上にのせた後に
ホットプレート或いはベルト炉等によりリフローして電
気的に接続を行ない、固定する。
は、ＬＳＩ１に設けられた電極３に予め半田バンプを形
成しておくか、或いは電子回路基板２に設けられた電極
４に予め半田バンプを形成しておく。そして、ＬＳＩ１
をフェイスダウンにより電子回路基板２上にのせた後に
ホットプレート或いはベルト炉等によりリフローして電
気的に接続を行ない、固定する。
【０００５】図６は、冷却モジュール７を有するＬＳＩ
の実装構造の断面図である。ＬＳＩ１の高密度集積化に
より発熱量が大きくなってきている。そのため冷却の必
要があり、特に発熱量の大きなＬＳＩの場合は冷却モジ
ュールを設けることで有効な冷却が可能となる。この場
合、ＬＳＩ１と冷却モジュール７間の熱抵抗を小さくす
るために、冷却モジュール７はＬＳＩ１を強い力で押し
つけることが必要になる。
の実装構造の断面図である。ＬＳＩ１の高密度集積化に
より発熱量が大きくなってきている。そのため冷却の必
要があり、特に発熱量の大きなＬＳＩの場合は冷却モジ
ュールを設けることで有効な冷却が可能となる。この場
合、ＬＳＩ１と冷却モジュール７間の熱抵抗を小さくす
るために、冷却モジュール７はＬＳＩ１を強い力で押し
つけることが必要になる。
【０００６】図７は、チップキャリア基板８を有するフ
リップチップＬＳＩの実装構造の断面図である。大型の
ＬＳＩの場合、ＬＳＩ１の熱膨張率と電子回路基板２の
熱膨張率のちがいにより接続信頼性が低下するのを防止
するためにチップキャリア基板８をもちいることがあ
る。
リップチップＬＳＩの実装構造の断面図である。大型の
ＬＳＩの場合、ＬＳＩ１の熱膨張率と電子回路基板２の
熱膨張率のちがいにより接続信頼性が低下するのを防止
するためにチップキャリア基板８をもちいることがあ
る。
【０００７】図７においてＬＳＩ１とチップキャリア基
板８はチップキャリア基板８に設けられた電極９及び半
田バンプ５，電極３により電気的に接続され、チップキ
ャリア基板８と電子回路基板２は、電極４，９及び半田
バンプ５により電気的に接続されている。
板８はチップキャリア基板８に設けられた電極９及び半
田バンプ５，電極３により電気的に接続され、チップキ
ャリア基板８と電子回路基板２は、電極４，９及び半田
バンプ５により電気的に接続されている。
【０００８】
【発明が解決しようとする課題】従来のフリップチップ
ＬＳＩの実装構造では、電極のピッチが微細化するにつ
れ、リフロー時において、隣合う半田バンプどうしが接
触し、ショートする事がある。
ＬＳＩの実装構造では、電極のピッチが微細化するにつ
れ、リフロー時において、隣合う半田バンプどうしが接
触し、ショートする事がある。
【０００９】冷却モジュールを有するＬＳＩの実装構造
ではＬＳＩが強い力で押さえつけられているため、半田
バンプが変形する。この変形のためにも隣合う半田バン
プどうしが接触し、ショートする事がある。
ではＬＳＩが強い力で押さえつけられているため、半田
バンプが変形する。この変形のためにも隣合う半田バン
プどうしが接触し、ショートする事がある。
【００１０】また、ＬＳＩは、半田バンプのみで支えら
れているため、リフロー時にＬＳＩが傾いたり、複数の
ＬＳＩを実装したときにＬＳＩそれぞれの高さが不揃い
になることがあり、これをなくすためには、ＬＳＩの傾
き、高さを正確に制御して、マウント、リフローする必
要がある。
れているため、リフロー時にＬＳＩが傾いたり、複数の
ＬＳＩを実装したときにＬＳＩそれぞれの高さが不揃い
になることがあり、これをなくすためには、ＬＳＩの傾
き、高さを正確に制御して、マウント、リフローする必
要がある。
【００１１】また、チップキャリア基板を有するフリッ
プチップ実装構造の場合でも、ＬＳＩとチップキャリア
基板の間の接続、及び、チップキャリア基板と電子回路
基板の間の接続に半田バンプ接続を用いた場合は、やは
り上記と同様の問題が発生する。
プチップ実装構造の場合でも、ＬＳＩとチップキャリア
基板の間の接続、及び、チップキャリア基板と電子回路
基板の間の接続に半田バンプ接続を用いた場合は、やは
り上記と同様の問題が発生する。
【００１２】本発明は、上記課題を解決することでＬＳ
Ｉの高密度集積化に伴う信頼性の低下を防止することを
目的とする。
Ｉの高密度集積化に伴う信頼性の低下を防止することを
目的とする。
【００１３】
【課題を解決するための手段】本発明は、ＬＳＩをフェ
イスダウンで電子回路基板に実装するフリップチップＬ
ＳＩの実装構造において、前記ＬＳＩと前記電子回路基
板の間に、隣合う半田バンプを区切る絶縁性の材料でで
きた網状スペーサを設けることを特徴とする。
イスダウンで電子回路基板に実装するフリップチップＬ
ＳＩの実装構造において、前記ＬＳＩと前記電子回路基
板の間に、隣合う半田バンプを区切る絶縁性の材料でで
きた網状スペーサを設けることを特徴とする。
【００１４】また、本発明は、ＬＳＩをフェイスダウン
電子回路基板に実装するフリップチップＬＳＩの実装構
造で前記ＬＳＩと前記電子回路基板の間にチップキャリ
ア基板を有する実装構造において、前記ＬＳＩと前記チ
ッキャリア基板の間及び前記チップキャリア基板と前記
電子回路基板の間の、どちらか一方または両方に、隣合
う半田バンプを区切る絶縁性の材料でできた網状スペー
サを設けることを特徴とする。
電子回路基板に実装するフリップチップＬＳＩの実装構
造で前記ＬＳＩと前記電子回路基板の間にチップキャリ
ア基板を有する実装構造において、前記ＬＳＩと前記チ
ッキャリア基板の間及び前記チップキャリア基板と前記
電子回路基板の間の、どちらか一方または両方に、隣合
う半田バンプを区切る絶縁性の材料でできた網状スペー
サを設けることを特徴とする。
【００１５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１６】図１は（Ａ）及び（Ｂ）はそれぞれ本発明
の一実施例の分解斜視図及びａ−ａ断面図である。図１
において、ＬＳＩ１と電子回路基板２の間には、本発明
の特徴である、網状スペーサ６が設けられている。ま
た、ＬＳＩ１と電子回路基板２の電気的接続は、ＬＳＩ
１に設けられている電極３と電子回路基板２に設けられ
ている電極４を半田バンプ５を介することで行なわれて
いる。この半田バンプ５はそれぞれひとつずつが、網状
スペーサ６により区切られる形になり、隣合う半田バン
プ５どうしが接触する危険がなくなりショートが防止さ
れる。網状スペーサ６の材料としては、絶縁材（例え
ば、アルミナ，チッ化アルミ，ムライト，ガラスセラミ
ック等のセラミック材料）を用いる。
の一実施例の分解斜視図及びａ−ａ断面図である。図１
において、ＬＳＩ１と電子回路基板２の間には、本発明
の特徴である、網状スペーサ６が設けられている。ま
た、ＬＳＩ１と電子回路基板２の電気的接続は、ＬＳＩ
１に設けられている電極３と電子回路基板２に設けられ
ている電極４を半田バンプ５を介することで行なわれて
いる。この半田バンプ５はそれぞれひとつずつが、網状
スペーサ６により区切られる形になり、隣合う半田バン
プ５どうしが接触する危険がなくなりショートが防止さ
れる。網状スペーサ６の材料としては、絶縁材（例え
ば、アルミナ，チッ化アルミ，ムライト，ガラスセラミ
ック等のセラミック材料）を用いる。
【００１７】次に、本発明のフリップチップ実装構造の
製造方法を説明する。従来のフリップチップ実装構造の
製造方法と同様に、ＬＳＩ１の電極３に予め半田バンプ
を形成しておくか、或いは電子回路基板２に設けられた
電極４に予め半田バンプを形成しておく。この場合の半
田バンプの高さは網状スペーサ６の高さより高くする必
要がある。そして、電子回路基板２の上に網状スペーサ
６を、電子回路基板２の電極４と網の目を位置合わせし
て載せる。その上にＬＳＩ１を同様に位置合わせしてフ
ェイスダウンにより載せた後にホットプレート或いは、
ベルト炉等によりリフローして電気的接続を行なう。こ
のリフロー時には、ＬＳＩ１に対して上から力をかける
ことで電子回路基板２と網状スペーサ６、ＬＳＩ１間の
隙間が無くなり、網状スペーサ６の介在により、電子回
路基板２からＬＳＩ１までの高さが揃うことになり、ま
た、ＬＳＩ１は傾きなく水平に固定されることになる。
製造方法を説明する。従来のフリップチップ実装構造の
製造方法と同様に、ＬＳＩ１の電極３に予め半田バンプ
を形成しておくか、或いは電子回路基板２に設けられた
電極４に予め半田バンプを形成しておく。この場合の半
田バンプの高さは網状スペーサ６の高さより高くする必
要がある。そして、電子回路基板２の上に網状スペーサ
６を、電子回路基板２の電極４と網の目を位置合わせし
て載せる。その上にＬＳＩ１を同様に位置合わせしてフ
ェイスダウンにより載せた後にホットプレート或いは、
ベルト炉等によりリフローして電気的接続を行なう。こ
のリフロー時には、ＬＳＩ１に対して上から力をかける
ことで電子回路基板２と網状スペーサ６、ＬＳＩ１間の
隙間が無くなり、網状スペーサ６の介在により、電子回
路基板２からＬＳＩ１までの高さが揃うことになり、ま
た、ＬＳＩ１は傾きなく水平に固定されることになる。
【００１８】また、網状スペーサ６を用いることでフリ
ップチップ実装構造の電極に半田バンプを形成する工程
がない製造方法も可能になる。まず、電子回路基板２の
上に網状スペーサ６を、電子回路基板２の電極４と網の
目を位置合わせして載せる。網状スペーサ６の網の目を
利用して各電極４の上に半田ボールを並べる。この上
に、ＬＳＩ１を位置合わせしてフェイスダウンによりの
せてからリフローする。この製造方法では、電極２また
は電極４に予め半田バンプを形成しておく工程が省略で
きる。
ップチップ実装構造の電極に半田バンプを形成する工程
がない製造方法も可能になる。まず、電子回路基板２の
上に網状スペーサ６を、電子回路基板２の電極４と網の
目を位置合わせして載せる。網状スペーサ６の網の目を
利用して各電極４の上に半田ボールを並べる。この上
に、ＬＳＩ１を位置合わせしてフェイスダウンによりの
せてからリフローする。この製造方法では、電極２また
は電極４に予め半田バンプを形成しておく工程が省略で
きる。
【００１９】図２は、図１の実施例に冷却モジュール７
を加えたものの断面図である。「従来の技術」のところ
で既に説明したように、冷却モジュール７は熱抵抗を小
さくするためにＬＳＩ１を強い力で押さえつけている
が、従来、半田バンプ５だけにかかっていた力が網状ス
ペーサ６により、この力は分散されることになる。さら
に、網状スペーサ６に半田よりも硬い材料（例えば、前
記アルミナ等）を用いることで半田バンプ５のつぶれが
防止できる。また、たとえ半田バンプ５がつぶれて変形
した場合でも、半田バンプ５はそれぞれひとつずつが、
網状スペーサ６により区切られているために、隣合う半
田バンプ５どうしが接触してショートすることがなくな
る。
を加えたものの断面図である。「従来の技術」のところ
で既に説明したように、冷却モジュール７は熱抵抗を小
さくするためにＬＳＩ１を強い力で押さえつけている
が、従来、半田バンプ５だけにかかっていた力が網状ス
ペーサ６により、この力は分散されることになる。さら
に、網状スペーサ６に半田よりも硬い材料（例えば、前
記アルミナ等）を用いることで半田バンプ５のつぶれが
防止できる。また、たとえ半田バンプ５がつぶれて変形
した場合でも、半田バンプ５はそれぞれひとつずつが、
網状スペーサ６により区切られているために、隣合う半
田バンプ５どうしが接触してショートすることがなくな
る。
【００２０】図３（Ａ）および（Ｂ）はそれぞれ本発明
の他の実施例分解斜視図およびｂ−ｂ断面図である。
の他の実施例分解斜視図およびｂ−ｂ断面図である。
【００２１】本実施例でも図１に示した実施例と同様に
ＬＳＩ１と電子回路基板２との間に網状スペーサ１０を
介在させる。ただし、本実施例の網状スペーサ１０は、
図１に示される網状スペーサ６と異り、各部分の断面が
円形（網状スペーサ６では矩形）で、材料として耐熱性
でかつ弾力性をもった材料（例えばシリコンゴム）を用
いている。本実施例では、以下に延べる製造方法により
半田バンプ５を鼓形状にすることが可能となる。リフロ
ーまでの工程は図１に示す実施例と同じ製造方法で行う
が、本実施例の場合は、リフローして半田が完全に溶融
した状態でＬＳＩ１に対して上からかけている力をゆる
めてから、半田を凝固させる。網状スペーサ１０の弾力
性によりＬＳＩ１は、持ち上げられるため、完全に溶融
された半田は引きのばされることになり、半田バンプ５
は鼓形状に形成される。このため半田バンプ５にかかる
応力が緩和され、半田接続部の寿命が長くなる。
ＬＳＩ１と電子回路基板２との間に網状スペーサ１０を
介在させる。ただし、本実施例の網状スペーサ１０は、
図１に示される網状スペーサ６と異り、各部分の断面が
円形（網状スペーサ６では矩形）で、材料として耐熱性
でかつ弾力性をもった材料（例えばシリコンゴム）を用
いている。本実施例では、以下に延べる製造方法により
半田バンプ５を鼓形状にすることが可能となる。リフロ
ーまでの工程は図１に示す実施例と同じ製造方法で行う
が、本実施例の場合は、リフローして半田が完全に溶融
した状態でＬＳＩ１に対して上からかけている力をゆる
めてから、半田を凝固させる。網状スペーサ１０の弾力
性によりＬＳＩ１は、持ち上げられるため、完全に溶融
された半田は引きのばされることになり、半田バンプ５
は鼓形状に形成される。このため半田バンプ５にかかる
応力が緩和され、半田接続部の寿命が長くなる。
【００２２】図４は、チップキャリア基板を有するＬＳ
Ｉの実装構造に本発明の特徴である網状スペーサ６を設
けた場合の実施例の説明図で、図４（Ａ）は冷却モジュ
ールがない場合の断面図、図４（Ｂ）は冷却モジュール
７を有する場合の断面図である。ＬＳＩ１と電子回路基
板２の間にチープキャリア基板８を有していて、このチ
ップキャリア基板８とＬＳＩ１の間、チップキャリア基
板８と電子回路基板２の間に、それぞれ網状スペーサ６
が設けてある。このＬＳＩの実装構造の場合でも、ＬＳ
Ｉ１とチップキャリア基板８の間の電気的接続及び、チ
ップキャリア基板８と電子回路基板２の間の電気的接続
には、やはり半田バンプ５による接続が用いられてい
る。この半田バンプ５はそれぞれひとつずつが、網状ス
ペーサ６により区切られる形になっている。
Ｉの実装構造に本発明の特徴である網状スペーサ６を設
けた場合の実施例の説明図で、図４（Ａ）は冷却モジュ
ールがない場合の断面図、図４（Ｂ）は冷却モジュール
７を有する場合の断面図である。ＬＳＩ１と電子回路基
板２の間にチープキャリア基板８を有していて、このチ
ップキャリア基板８とＬＳＩ１の間、チップキャリア基
板８と電子回路基板２の間に、それぞれ網状スペーサ６
が設けてある。このＬＳＩの実装構造の場合でも、ＬＳ
Ｉ１とチップキャリア基板８の間の電気的接続及び、チ
ップキャリア基板８と電子回路基板２の間の電気的接続
には、やはり半田バンプ５による接続が用いられてい
る。この半田バンプ５はそれぞれひとつずつが、網状ス
ペーサ６により区切られる形になっている。
【００２３】
【発明の効果】以上、説明したように、本発明によるＬ
ＳＩの実装構造は、隣合う半田バンプを区切る絶縁性の
材料でできた網状スペーサを有していることで、半田バ
ンプはそれぞれひとつずつ区切られるため、隣合う半田
バンプどうしが接触することによりおきるショートを防
止できる。
ＳＩの実装構造は、隣合う半田バンプを区切る絶縁性の
材料でできた網状スペーサを有していることで、半田バ
ンプはそれぞれひとつずつ区切られるため、隣合う半田
バンプどうしが接触することによりおきるショートを防
止できる。
【００２４】また、ＬＳＩは、網状スペーサで支えられ
るため、ＬＳＩの傾きがなくなり、また複数のＬＳＩが
一定の高さに揃うことになる。
るため、ＬＳＩの傾きがなくなり、また複数のＬＳＩが
一定の高さに揃うことになる。
【００２５】冷却モジュールを有する実装構造において
は、半田バンプにかかる力を分散し、半田バンプがつぶ
れて変形することを防止する。また、たとえ変形した場
合でも、半田バンプはひとつずつ区切られているために
隣合う半田バンプどうしが接触してショートすることが
なくなる。このため、冷却モジュールをより強い力でＬ
ＳＩに押しつけることも可能となり、熱抵抗が小さくな
ることから冷却効率をあげられる。
は、半田バンプにかかる力を分散し、半田バンプがつぶ
れて変形することを防止する。また、たとえ変形した場
合でも、半田バンプはひとつずつ区切られているために
隣合う半田バンプどうしが接触してショートすることが
なくなる。このため、冷却モジュールをより強い力でＬ
ＳＩに押しつけることも可能となり、熱抵抗が小さくな
ることから冷却効率をあげられる。
【００２６】弾力性を有する網状スペーサを用いて、Ｌ
ＳＩの電極と電子回路基板間の半田を鼓形状にすれば、
ＬＳＩと電子回路基板の熱膨張差により半田バンプにか
かる応力を緩和する作用があるため半田バンプ接続部の
寿命が長くなる。
ＳＩの電極と電子回路基板間の半田を鼓形状にすれば、
ＬＳＩと電子回路基板の熱膨張差により半田バンプにか
かる応力を緩和する作用があるため半田バンプ接続部の
寿命が長くなる。
【００２７】チップキャリア基板を有する実装構造にお
いても、従来のチップキャリア基板による効果を犠牲に
することなく、上記と同様の効果が得られる。
いても、従来のチップキャリア基板による効果を犠牲に
することなく、上記と同様の効果が得られる。
【００２８】以上のように、本発明は網状スペーサを用
いることで、信頼性の高いフリップチップＬＳＩの実装
構造を実現できる。特に高密度集積化されたＬＳＩに対
して効果が大きい。
いることで、信頼性の高いフリップチップＬＳＩの実装
構造を実現できる。特に高密度集積化されたＬＳＩに対
して効果が大きい。
【図１】（Ａ）および（Ｂ）はそれぞれ本発明の第一実
施例の分解斜視図およびａ−ａ断面図である。
施例の分解斜視図およびａ−ａ断面図である。
【図２】図１の実施例に冷却モジュールを加えた実装構
造の断面図である。
造の断面図である。
【図３】（Ａ）および（Ｂ）はそれぞれ本発明の他の実
施例の分解斜視図およびｂ−ｂ断面図である。
施例の分解斜視図およびｂ−ｂ断面図である。
【図４】本発明のさらに他の実施例でチップキャリア基
板を有する実装構造の断面図であり、（Ａ）および
（Ｂ）はそれぞれ冷却モジュールがない実装構造および
冷却モジュールを有する実装構造の図である。
板を有する実装構造の断面図であり、（Ａ）および
（Ｂ）はそれぞれ冷却モジュールがない実装構造および
冷却モジュールを有する実装構造の図である。
【図５】従来のＬＳＩの実装構造の断面図である。
【図６】図５の実装構造に冷却モジュールを加えたもの
の断面図である。
の断面図である。
【図７】チップキャリア基板を有する従来のＬＳＩの実
装構造の断面図である。
装構造の断面図である。
１ ＬＳＩ ２ 電子回路基板 ３ 電極 ４ 電極 ５ 半田バンプ ６ 網状スペーサ ７ 冷却モジュール ８ チップキャリア基板 ９ 電極 １０ 網状スペーサ
Claims (5)
- 【請求項１】 ＬＳＩをフェイスダウンで電子回路基板
に実装するフリップチップＬＳＩの実装構造において、 前記ＬＳＩと前記電子回路基板の間に、隣合う半田バン
プを区切る絶縁性の材料でできた網状スペーサを設ける
ことを特徴とするＬＳＩの実装構造。 - 【請求項２】 ＬＳＩをフェイスダウン電子回路基板に
実装するフリップチップＬＳＩの実装構造で前記ＬＳＩ
と前記電子回路基板の間にチップキャリア基板を有する
実装構造において、 前記ＬＳＩと前記チッキャリア基板の間及び前記チップ
キャリア基板と前記電子回路基板の間の、どちらか一方
または両方に、隣合う半田バンプを区切る絶縁性の材料
でできた網状スペーサを設けることを特徴とするＬＳＩ
の実装構造。 - 【請求項３】 ＬＳＩに接する冷却モジュールを有する
請求項１または２記載のＬＳＩの実装構造。 - 【請求項４】 ＬＳＩをフェイスダウンで電子回路基板
に実装するフリップチップＬＳＩの実装方法において、 電子回路基板上に絶縁性の材料からなる網状スペーサを
網の目それぞれの位置が電子回路基板に設けられた電極
の位置に合うように載せ、半田ボールを１つずつ前記網
状スペーサの各網の目内に入れて、前記電子回路基板上
の各電極の上に載せてから前記ＬＳＩを前記網状スペー
サ上にフェイスダウンにより載せ、前記半田ボールを加
熱溶融して前記ＬＳＩの電極と前記電子回路基板の電極
を接続することを特徴とするＬＳＩの実装方法。 - 【請求項５】 ＬＳＩをフェイスダウンで電子回路基板
に実装するフリップチップＬＳＩの実装方法において、 電子回路基板上に弾力性および絶縁性を有する材料から
なる網上スペーサを網の目それぞれの位置が電子回路基
板に設けられた電極の位置に合うように載せ、さらに前
記ＬＳＩを前記網状スペーサにフェイスダウンにより載
せてから前記ＬＳＩの電極と前記電子回路基板の電極と
の間に予め設けられた半田を加熱溶融した状態で前記Ｌ
ＳＩを前記電子回路基板に向けて押し付ける力を加えた
後にこの力をめるめてから前記半田を冷却凝固させるこ
とを特徴とするＬＳＩの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5016041A JP2513112B2 (ja) | 1993-02-03 | 1993-02-03 | Ｌｓｉの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5016041A JP2513112B2 (ja) | 1993-02-03 | 1993-02-03 | Ｌｓｉの実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232203A true JPH06232203A (ja) | 1994-08-19 |
| JP2513112B2 JP2513112B2 (ja) | 1996-07-03 |
Family
ID=11905496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5016041A Expired - Lifetime JP2513112B2 (ja) | 1993-02-03 | 1993-02-03 | Ｌｓｉの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2513112B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4841789A (en) * | 1987-07-31 | 1989-06-27 | Fuji Jikogyo Kabushiki Kaisha | Drive system for driving valves and an auxiliary machine of an automotive engine |
| KR100379562B1 (ko) * | 2001-02-15 | 2003-04-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지의 플립칩 본딩방법 |
| JP2007311678A (ja) * | 2006-05-22 | 2007-11-29 | Denso Corp | 電子部品の実装方法および電子部品の実装構造 |
| JP2009130362A (ja) * | 2007-11-20 | 2009-06-11 | Fujitsu Ltd | 薄型半導体装置 |
| JP2011119580A (ja) * | 2009-12-07 | 2011-06-16 | Fujitsu Ltd | 電子装置及びその製造方法 |
| WO2013084529A1 (ja) | 2011-12-09 | 2013-06-13 | 住友電気工業株式会社 | 撮像装置およびその製造方法 |
| JP2019067975A (ja) * | 2017-10-03 | 2019-04-25 | 富士通株式会社 | 電子装置、及び電子装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57153495A (en) * | 1981-03-18 | 1982-09-22 | Sharp Kk | Method of producing printed circuit board |
| JPH01196843A (ja) * | 1988-02-02 | 1989-08-08 | Seiko Epson Corp | 集積回路装置の組立法 |
| JPH0410635A (ja) * | 1990-04-27 | 1992-01-14 | Shimadzu Corp | フリップチップ実装方法 |
-
1993
- 1993-02-03 JP JP5016041A patent/JP2513112B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57153495A (en) * | 1981-03-18 | 1982-09-22 | Sharp Kk | Method of producing printed circuit board |
| JPH01196843A (ja) * | 1988-02-02 | 1989-08-08 | Seiko Epson Corp | 集積回路装置の組立法 |
| JPH0410635A (ja) * | 1990-04-27 | 1992-01-14 | Shimadzu Corp | フリップチップ実装方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4841789A (en) * | 1987-07-31 | 1989-06-27 | Fuji Jikogyo Kabushiki Kaisha | Drive system for driving valves and an auxiliary machine of an automotive engine |
| KR100379562B1 (ko) * | 2001-02-15 | 2003-04-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지의 플립칩 본딩방법 |
| JP2007311678A (ja) * | 2006-05-22 | 2007-11-29 | Denso Corp | 電子部品の実装方法および電子部品の実装構造 |
| JP4736948B2 (ja) * | 2006-05-22 | 2011-07-27 | 株式会社デンソー | 電子部品の実装方法 |
| JP2009130362A (ja) * | 2007-11-20 | 2009-06-11 | Fujitsu Ltd | 薄型半導体装置 |
| US8236606B2 (en) | 2007-11-20 | 2012-08-07 | Fujitsu Limited | Method and system for providing a low-profile semiconductor assembly |
| JP2011119580A (ja) * | 2009-12-07 | 2011-06-16 | Fujitsu Ltd | 電子装置及びその製造方法 |
| WO2013084529A1 (ja) | 2011-12-09 | 2013-06-13 | 住友電気工業株式会社 | 撮像装置およびその製造方法 |
| US9240429B2 (en) | 2011-12-09 | 2016-01-19 | Sumitomo Electric Industries, Ltd. | Image pickup device and method for producing the same |
| JP2019067975A (ja) * | 2017-10-03 | 2019-04-25 | 富士通株式会社 | 電子装置、及び電子装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2513112B2 (ja) | 1996-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834848A (en) | Electronic device and semiconductor package | |
| JP3084230B2 (ja) | ボール・グリッド・アレイ・パッケージ | |
| US6376907B1 (en) | Ball grid array type package for semiconductor device | |
| US6787395B2 (en) | Method of manufacturing a multi-chip module | |
| US20010000925A1 (en) | Method of forming BGA interconnections having mixed solder profiles | |
| US9185805B2 (en) | Method of manufacturing a circuit substrate | |
| US5844319A (en) | Microelectronic assembly with collar surrounding integrated circuit component on a substrate | |
| JP3552422B2 (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
| JP2513112B2 (ja) | Ｌｓｉの実装構造 | |
| US5909055A (en) | Chip package device mountable on a mother board in whichever of facedown and wire bonding manners | |
| JPH10112515A (ja) | ボールグリッドアレイ半導体装置及びその製造方法 | |
| JP3519924B2 (ja) | 半導体装置の構造及びその製造方法 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JPH10107176A (ja) | 電子部品と基板との接続構造及びその接続方法、並びにその接続構造及び接続方法におけるはんだバンプ形成法 | |
| JP2001257289A (ja) | 半導体パッケージ、半導体装置並びに半導体装置の製造方法 | |
| JP2001094227A (ja) | 半導体チップ実装用の配線基板と該基板を用いた半導体チップの実装方法 | |
| JPS60100443A (ja) | 半導体装置の実装構造 | |
| JPH06244244A (ja) | 半導体装置実装用基板 | |
| JPH11186454A (ja) | Ｂｇａ型集積回路部品、その製造方法およびその実装方法 | |
| JPH09246273A (ja) | バンプ構造 | |
| JP2004193147A (ja) | 半導体チップ、その実装部材への実装方法および半導体装置 | |
| JPH11233682A (ja) | 半導体装置の外部接続端子 | |
| JP2007005559A (ja) | 電子回路モジュール | |
| JP2002184811A (ja) | 電子回路装置およびその製造方法 | |
| JPH10256306A (ja) | 回路板の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960305 |