JP4736948B2 - 電子部品の実装方法 - Google Patents

電子部品の実装方法 Download PDF

Info

Publication number
JP4736948B2
JP4736948B2 JP2006141160A JP2006141160A JP4736948B2 JP 4736948 B2 JP4736948 B2 JP 4736948B2 JP 2006141160 A JP2006141160 A JP 2006141160A JP 2006141160 A JP2006141160 A JP 2006141160A JP 4736948 B2 JP4736948 B2 JP 4736948B2
Authority
JP
Japan
Prior art keywords
electronic component
substrate
solder
component
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006141160A
Other languages
English (en)
Other versions
JP2007311678A (ja
Inventor
健史 渡辺
祐司 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006141160A priority Critical patent/JP4736948B2/ja
Publication of JP2007311678A publication Critical patent/JP2007311678A/ja
Application granted granted Critical
Publication of JP4736948B2 publication Critical patent/JP4736948B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135Alignment aids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165Alignment aids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139Guiding structures on the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114Guiding structures outside the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/38Effects and problems related to the device integration
    • H01L2924/384Bump effects
    • H01L2924/3841Solder bridging

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、複数個の部品電極を有する電子部品を基板上に搭載し、電子部品におけるそれぞれの電極を基板の基板電極にはんだ付けしてなる電子部品の実装方法関し、特に、フラックスを使用しないはんだダイボンダ技術に関する。
この種の電子部品の実装構造は、一面側に複数個の部品電極が配置されているシリコン素子などの電子部品と、一面側に電子部品の部品電極に対応して複数個の基板電極が配置されているセラミック基板などの基板とを用意し、電子部品の一面と基板の一面とを対向させ、それぞれの部品電極と基板電極との間に、はんだを介在させ、両電極間をはんだによって接続してなる。
ここで、一般には、はんだとしてはフラックスを使用したものを用い、窒素などの雰囲気において、はんだをリフローさせることにより、はんだ付けを行う(たとえば、特許文献1〜3参照)。しかし、この場合、はんだ接合後にフラックスを除去するための洗浄が必要である。
近年の高密度化への要求のため、はんだの配置密度が増す傾向にあるが、このような場合、はんだ付け後のはんだ間の隙間が狭くなり、洗浄液がはんだの間に入りにくくなるため、電子部品と基板との間に付着したフラックスを除去することが難しくなる。また、フラックスを使用することで、はんだ飛散や、はんだ中のボイドの発生等の不具合も発生しやすくなる。
フラックスを使用しない技術として、はんだダイボンダがある。このはんだダイボンダでは、還元雰囲気にて、電子部品の一面と基板の一面とを対向させるとともに、それぞれの部品電極と基板電極との間に、はんだを介在させた状態で、スクラブを行う。
具体的に、はんだダイボンダでは、雰囲気に水素などを含んでいるため、還元作用が働き、接合材の表面酸化物を除去することができ、フラックスが不要である。そして、基板下からの加熱と電子部品を保持するコレットによるスクラブにより、部品電極と基板電極とをはんだ付けする。
このように、はんだダイボンダ技術によれば、フラックスを使用していないため、上記したフラックス除去のための洗浄の必要はなく、また、はんだ飛散はなくなり、はんだ内のボイド率は減少する。
特開平2−246236号公報 特開平8−181142号公報 特開平10−209623号公報
しかしながら、このはんだダイボンダの場合、スクラブにより、はんだブリッジが発生しやすくなる。具体的には、ダイボンド中、加熱によりはんだが溶融するが、スクラブにより、この溶融したはんだが動くため、隣り合うはんだ同士において、はんだブリッジが発生しやすくなる。
そのため、従来のはんだダイボンダは、CSPやフリップチップのはんだ付けには使用されず、使用可能な範囲としては、はんだブリッジが発生しないシリコン素子の裏面電極の基板電極上へのはんだ付けに限られていた。
本発明は、上記問題に鑑みてなされたものであり、複数個の電極を有する電子部品を基板上に搭載し、フラックスを使用しないはんだダイボンダ技術を用いて、電子部品におけるそれぞれの電極を基板の電極にはんだ付けしてなる実装方法において、スクラブによるはんだブリッジの発生を抑制することを目的とする。
上記目的を達成するため、本発明は、それぞれの部品電極(12)と基板電極(21)との間にはんだ(30)を介在させた状態では、基板(20)の一面(20a)のうち隣り合うはんだ(30)同士の間に位置する部位に、当該基板(20)の一面(20a)から突出し当該両はんだ(30)同士を遮断する壁(22)が設けられた状態とし、この状態でスクラブを行うことを徴とする。
それによれば、スクラブ時には、隣り合うはんだ(30)同士の間が基板(20)の一面(20a)から突出する壁(22)によって遮断された状態となることから、スクラブによって溶融した両はんだ(30)同士が接触することが極力防止されるため、スクラブによるはんだブリッジの発生を抑制することができる。
この場合、それぞれの部品電極(12)と基板電極(21)との間にはんだ(30)を介在させた状態では、基板(20)の一面(20a)から突出する壁(22)の先端部が電子部品(10)の一面(10a)に接触した状態となることから、この壁(22)が、両部材(10、20)を支持する形となり、はんだ(30)の高さを確保するためのスペーサとして機能する。
さらに、壁(22)の先端部と電子部品(10)の一面(10a)との間に、これら両者の接触による電子部品(10)のダメージを軽減する緩衝部材(23)を介在させることから、壁(22)の先端部と電子部品(10)の一面(10a)との接触時およびスクラブ時におけるダメージ軽減ができる。
また、本発明においては、基板(20)の一面(10a)側のうち電子部品(10)と重なり合う部位に、電子部品(10)の一面(10a)側が挿入可能な開口部(25)を形成した後、電子部品(10)の一面(10a)と基板(20)の一面(20a)とを対向させるにあたって、電子部品(10)の一面(10a)側を、開口部(25)に挿入して電子部品(10)の位置決めを行うようにすることが好ましい。
それによれば、電子部品(10)の外周端面とこの開口部(25)とのかみ合いにより、電子部品(10)の位置決めが容易となる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る電子部品10の基板20への実装構造の概略断面構成を示す図であり、図2は、この電子部品10の一面10a側の部分的な平面構成を、当該一面10a上にはんだ30が設けられた状態にて示す図である。なお、図1は、図2において、はんだ30および壁13を通る線にて切断した断面を示している。
電子部品10は、その一面10a側(図1中の下面側)に、複数個の部品電極12が配置されているものである。このような構成を持つものであれば、特に限定するものではないが、本例では、電子部品10は、シリコン基板11よりなるCSP(チップサイズパッケージ)である。
このシリコン基板11には、半導体プロセスなどにより製造された図示しないトランジスタ素子などが形成され、これら素子により図示しないIC回路が構成されている。そして、電子部品10の各部品電極12は、例えば、シリコン基板11に対して不純物拡散を行ったり、または、銅やアルミニウム、金などのスパッタや蒸着を行ったりすることで形成されたものである。
本実装構造において、それぞれの部品電極12には、はんだ30が接続されており、その平面パターンは図2に示される。なお、図2では、部品電極12は、その上に位置するはんだ30によって隠れているが、当該部品電極12の位置は、このはんだ30の位置と実質的に同じである。つまり、電子部品10の一面10aにおいて、各部品電極12は、格子状に配列された形となっている。
また、基板20は、板状のものであり、例えばセラミック基板、プリント基板、金属基板など各種の配線基板を採用することができる。本例では、基板20は、アルミナなどのグリーンシートよりなるセラミック層を複数枚積層し焼成してなるセラミック積層基板として構成されている。
この基板20において、電子部品10の一面10aと対向する一面20aには、複数個の基板電極21が設けられている。
各基板電極21は、電子部品10のそれぞれの部品電極12に対応して配置されており、具体的には、各部品電極12と対向する位置に配置されている。このような基板電極21は、通常の配線基板上の電極と同様の構成とすることができるが、例えば銅の上に金メッキを施してなるものにできる。
そして、これら電子部品10および基板電極20は、電子部品10の一面12と基板20の一面21とを対向させた状態で配置されており、図1に示されるように、それぞれの部品電極12と基板電極21との間が、はんだ30を介して接続されている。このようなはんだ30としては、たとえば、一般的な共晶はんだや鉛フリーはんだなどを採用することができる。
ここにおいて、本実施形態では、図1、図2に示されるように、隣り合うはんだ30同士の間に位置する部位には、電子部品10の一面10aから突出する壁13が設けられている。そして、この壁13により、当該隣り合う両はんだ30同士が実質的に遮断された状態となっている。
以下、この壁13を電子部品側の壁13と言うことにするが、本例では、図2に示されるように、この電子部品側の壁13は、個々のはんだ30を取り囲むように格子状の平面パターンをなしている。
この電子部品側の壁13は、はんだ30とは接合しない樹脂やセラミックなどの材料よりなるものである。そして、このような電子部品側の壁13は、電子部品10の一面10aに対して、マスクを用いた成膜法やホトリソグラフ法を用いた成膜法によるパターニング、さらには接着などによる貼り付けなどによって形成できる。
本例では、電子部品側の壁13はポリイミドである。ポリイミドは、CSPの表面の保護膜として用いられているものであり、CSPよりなる本例の電子部品10では、その一面10aに元々、一般的に形成されるものである。つまり、本例では、電子部品10の保護膜の形成工程を利用して電子部品側の壁13を形成することができる。
次に、本実施形態の電子部品の実装構造を形成するための実装方法について、上記例に基づいて述べる。図3は、本実装方法を示す工程図であり、各部を断面的に示すものである。
まず、一面10a側に複数個の部品電極12が配置されている電子部品10と、一面20a側に電子部品10の部品電極12に対応して複数個の基板電極21が配置されている基板20と、を用意する。
本例では、電子部品10としては、その一面10aに上記したポリイミドよりなる電子部品側の壁13が形成されるとともに、各部品電極12にはんだ30を接続したCSPを用意する。
本例におけるポリイミドよりなる電子部品側の壁13の形成方法としては、図示しないマスクを用いて、電子部品10の一面10aのうち部品電極12およびその周辺を被覆し、当該マスクで被覆されている以外の部位にて、印刷法などによりポリイミドを成長させる。ここで、マスキングする部位は、例えば1辺が部品電極12の直径+100μmの正方形とする。
そして、上記マスクを除去した後、はんだ30をそれぞれの部品電極12に接続する。このはんだ30の接続は、フラックスを含まないはんだ材料を用い、例えばはんだボール法、はんだメッキなどの一般的な方法により行うことができる。
なお、電子部品側の壁13の形成方法としては、電子部品10の一面10aの全面をポリイミド膜で覆い、このポリイミド膜のうち部品電極12とその周辺を覆う部位を、フォトリソグラフ法などによるエッチング等にて完全に除去することによっても行える。この場合も、その後は上記同様に、はんだ30を形成する。
次に、はんだダイボンダ技術により、電子部品10と基板20とをはんだ付けする。まず、還元雰囲気にて、電子部品10の一面10aと基板20の一面20aとを対向させるとともに、それぞれの部品電極12と基板電極21との間に、はんだ30を介在させた状態とする。
ここで、還元雰囲気としては、フラックスを含まないはんだ30の酸化を防止する雰囲気であればよく、具体的には、例えば、水素が数%〜数十%で残部は窒素であるようなガス雰囲気とする。
この還元雰囲気にて、図3(a)に示されるように、コレット200を用い、このコレット200に電子部品10の上端部を吸着した状態で、電子部品10を基板20上に位置させ、電子部品10の一面10aと基板20の一面20aとを対向させる。
ここで、コレット200は、はんだダイボンダに用いられる一般的なものを採用できる。具体的には、コレット200は、ダイボンダにおける上下動作、水平動作や旋回動作が可能なピックアンドプレースユニットの先端に配置され、電子部品10を吸着し且つ昇降機能およびスクラブ機能を持つ。
ここでは、コレット200は、図3に示されるように、底部側の端部が開口した開口部210となっている中空角錐形状をなす。そして、図示しない頭部側から図示しない真空ポンプなどにより吸引したときに開口部210に発生する吸引力によって、電子部品10を拾い上げて保持するようになっている。
そして、図3(a)に示される状態から電子部品10を下降させ、図3(b)に示されるように、それぞれの部品電極12と基板電極21との間に、はんだ30を介在させた状態とする。そして、この状態にて、コレット200によってスクラブを行う。
このスクラブの方向、すなわちはんだ30と基板電極21との擦り合わせの方向は、特に限定するものではないが、一例としては、図3(b)および上記図2に示されるように、基板20の一面20aに沿った平面にて四角形を描くような方向とすることができる。そして、そのスクラブにおけるコレット200の動く領域は、例えば□100±50μm程度のものである。
また、このスクラブの際には、基板20は、たとえばその下方から図示しないヒータなどにより加熱されており、この熱によりはんだ30が溶融する。そして、スクラブの終了後、はんだ30が固化することにより、それぞれの部品電極12と基板電極21とがはんだ30にて接続される。こうして、電子部品10の基板20へのはんだ接合が完了し、上記図1に示される実装構造ができあがる。
ここで、上記実装方法においては、電子部品10の一面10aに予め上記電子部品側の壁13を設けることにより、それぞれの部品電極12と基板電極21との間にはんだ30を介在させた状態においては、電子部品10の一面10aのうち隣り合うはんだ30同士の間に位置する部位に、当該一面10aから突出し当該両はんだ30同士を遮断する壁13が設けられた状態となる。
そして、この状態でスクラブを行うが、スクラブ時には、隣り合うはんだ30同士の間が電子部品側の壁13によって遮断された状態が確保されている。
このことから、隣り合うはんだ30同士が、スクラブによって溶融し動いたとしても、電子部品側の壁13以外には接触しないため、これら両はんだ30同士の接触が極力防止される。そのため、本実装方法によれば、スクラブによるはんだブリッジの発生を抑制することができる。
また、本実施形態では、スクラブ時に溶融したはんだ30が横に広がるのを抑制するために、ある程度、基板20の一面20aから突出する基板電極21の高さを高くし、基板電極21からはみだすはんだ30を基板電極21の側面にも付着させることが望ましい。例えば、このような効果を得るための基板電極21の高さは、従来の一般的な基板電極の高さの5倍以上(例えば50μm)とする。
また、本実施形態によれば、一面10a側に複数個の部品電極12が配置されている電子部品10と、一面20a側に複数個の基板電極21が配置されている基板20とを備え、これら両者10、20の一面10a、20aを対向して配置し、それぞれの部品電極12と基板電極21との間が、はんだ30を介して接続されている電子部品の実装構造において、隣り合うはんだ30同士の間に位置する部位に、電子部品10の一面10aから突出し当該両はんだ30同士を遮断する壁13を設けてなる電子部品の実装構造を提供することができる。
(第2実施形態)
図4は、本発明の第2実施形態に係る電子部品10の基板20への実装構造の概略断面構成を示す図である。上記第1実施形態では、隣り合うはんだ30同士の間を遮断する壁を電子部品10の一面10a側に設けたが、本実施形態は、これとは反対に、当該壁22を基板20の一面20a側に設けたものである。
本実施形態の実装構造も、図4に示されるように、一面10a側に複数個の部品電極12が配置されている電子部品10と、一面20a側に部品電極12に対応して複数個の基板電極21が配置されている基板20とを備え、電子部品10の一面10aと基板20の一面20aとが対向して配置され、それぞれの部品電極12と基板電極21との間が、はんだ30を介して接続されている。
ここにおいて、本実施形態では、図4に示されるように、隣り合うはんだ30同士の間に位置する部位には、基板20の一面20aから突出する壁22が設けられており、この壁22により当該隣り合う両はんだ30同士が遮断されている。一方、電子部品10の一面10aには、上記実施形態に示した壁は存在しない。
以下、この壁22を基板側の壁22と言うことにする。本例では、図は省略するが、この基板側の壁22は、上記図2に示される電子部品側の壁13のパターンと同様に、個々のはんだ30を取り囲むように格子状の平面パターンをなしている。
この基板側の壁22は、はんだ30とは接合しない樹脂やセラミックなどの材料よりなるものであり、基板20の一面20aに対して、上記電子部品側の壁13と同じく、マスクを用いた成膜法やホトリソグラフ法を用いた成膜法、さらには接着などにより形成することができる。また、基板20の表面を切削などにより凹ませ、この凹みの周囲の部分を基板側の壁22として構成してもよい。
本例では、基板20は、アルミナなどのセラミック層を複数枚積層してなるセラミック積層基板よりなる。そのため、各基板電極21の部分が開口したグリーンシートを、基板20の一面20a上に重ねて焼成することにより、この焼成されたグリーンシートを基板側の壁22として構成している。
次に、本実施形態の電子部品の実装構造を形成するための実装方法について、上記例に基づいて述べる。図5は、本実装方法を示す工程図であり、各部を断面的に示すものである。本実施形態の実装方法も、はんだダイボンダ技術により電子部品10と基板20とをはんだ付けするものである。
まず、一面10a側に複数個の部品電極12が配置されている電子部品10と、一面20a側に電子部品10の部品電極12に対応して複数個の基板電極21が配置されている基板20とを用意する。
本例では、電子部品10としては、その一面10aにおいて各部品電極12にはんだ30を接続したものを用意し、一方、基板20としては、その一面20aに上記したグリーンシートよりなる基板側の壁22が形成されたものを用意する。
次に、図5(a)に示されるように、上記第1実施形態と同様にして、水素などの還元雰囲気にて、コレット200を用い、電子部品10の一面10aと基板20の一面20aとを対向させる。
そして、図5(a)に示される状態から電子部品10を下降させ、図5(b)に示されるように、それぞれの部品電極12と基板電極21との間に、はんだ30を介在させた状態とする。
そして、この状態にて、上記第1実施形態と同様に、基板20を加熱しながら、コレット200によってスクラブを行う。このスクラブの終了に伴い、それぞれの部品電極12と基板電極21とがはんだ30にて接続され、上記図4に示される本実施形態の実装構造ができあがる。
ここで、本実施形態の実装方法においては、基板20の一面20aに予め上記基板側の壁22を設けることにより、それぞれの部品電極12と基板電極21との間にはんだ30を介在させた状態においては、基板20の一面20aのうち隣り合うはんだ30同士の間に位置する部位に、当該一面20aから突出し当該両はんだ30同士を遮断する壁22が設けられた状態となる。
そして、この状態でスクラブを行うが、スクラブ時には、隣り合うはんだ30同士の間が基板側の壁22によって遮断された状態となる。このことから、本実装方法においても、これら両はんだ30同士の接触が極力防止される。そのため、本実装方法によれば、スクラブによるはんだブリッジの発生を抑制することができる。
また、本実施形態においても、スクラブ時に溶融したはんだ30が横に広がるのを抑制するために、上記第1実施形態と同様に、ある程度、基板20の一面20aから突出する基板電極21の高さを高くすることが望ましい。
また、本実施形態によれば、一面10a側に複数個の部品電極12が配置されている電子部品10と、一面20a側に複数個の基板電極21が配置されている基板20とを備え、これら両者10、20の一面10a、20aを対向して配置し、それぞれの部品電極12と基板電極21との間が、はんだ30を介して接続されている電子部品の実装構造において、隣り合うはんだ30同士の間に位置する部位に、基板20の一面20aから突出し当該両はんだ30同士を遮断する壁22を設けてなる電子部品の実装構造を提供することができる。
(第3実施形態)
図6は、本発明の第3実施形態に係る電子部品10の基板20への実装方法を断面的に示す工程図である。図6では、コレット200によってスクラブを行っている状態が示されている。
本実施形態の実装方法は、上記第1実施形態の実装方法(上記図3参照)と同様に、それぞれの部品電極12と基板電極21との間にはんだ30を介在させた状態において、隣り合うはんだ30同士の間に位置する部位に、電子部品10の一面10aから突出し当該両はんだ30同士を遮断する電子部品側の壁13が設けられた状態とし、この状態でスクラブを行うものである。
ここで、上記第1実施形態では、それぞれの部品電極12と基板電極21との間にはんだ30を介在させた状態では、電子部品側の壁13の先端部が基板20の一面20aから離れていたが、本実施形態では、電子部品側の壁13の先端部が基板20の一面20aに接触した形とする。
このように電子部品側の壁13の先端部が基板20の一面20aに接することにより、当該壁13を介して、電子部品10と基板20とが支持された形となる。そのため、この場合の電子部品側の壁13は、各々のはんだ30の高さを確保するためのスペーサとして機能する。
そのため、上記第1実施形態と同様に、スクラブによるはんだブリッジの発生を抑制できるとともに、本実施形態によれば、複数個のはんだ30の高さをほぼ一定に決めることができ、電子部品10と基板20との間の傾きも極力防止できる。
なお、本実施形態では、スクラブの終了に伴い、はんだ接続がなされ、隣り合うはんだ30同士の間に位置する部位に電子部品側の壁13を設けた実装構造ができあがるが、このできあがりの時点では、電子部品側の壁13の先端部と基板20の一面20aとは、接触したままの状態でもよいし、コレット200を離したときの反発力などにより離れた状態であってもよい。
(第4実施形態)
図7は、本発明の第4実施形態に係る電子部品10の基板20への実装方法を断面的に示す工程図である。
本実施形態の実装方法は、上記第2実施形態の実装方法(上記図5参照)と同様に、それぞれの部品電極12と基板電極21との間にはんだ30を介在させた状態において、隣り合うはんだ30同士の間に位置する部位に、基板20の一面20aから突出し当該両はんだ30同士を遮断する基板側の壁22が設けられた状態とし、この状態でスクラブを行うものである。
具体的には、図7(a)に示されるように、コレット200によって電子部品10を基板20上に配置させた状態から、図7(b)に示されるようにコレット200を下降させ、スクラブを行う。
ここで、上記第2実施形態では、それぞれの部品電極12と基板電極21との間にはんだ30を介在させた状態では、基板側の壁22の先端部が電子部品10の一面10aから離れていたが、本実施形態では、基板側の壁22の先端部が電子部品10の一面10aに接触した状態とする。
このように基板側の壁22の先端部が電子部品10の一面10aに接することにより、当該壁22が、両部材10、20を支持する形となり、各はんだ30の高さを確保するためのスペーサとして機能する。
そのため、上記第2実施形態と同様に、スクラブによるはんだブリッジの発生を抑制できるとともに、本実施形態によれば、複数個のはんだ30の高さをほぼ一定に決めることができ、電子部品10と基板20との間の傾きも極力防止できる。
また、本実施形態では、スクラブの終了に伴い、はんだ接続がなされ、隣り合うはんだ30同士の間に位置する部位に基板側の壁22を設けた実装構造ができあがるが、このできあがりの時点では、基板側の壁22の先端部と基板20の一面20aとは、接触したままの状態でもよいし、コレット200を離したときの反発力などにより離れた状態であってもよい。
また、本例の実装方法においては、図7に示されるように、基板側の壁22の先端部と電子部品10の一面10aとの間には、これら両者10a、22の接触による電子部品10のダメージを軽減する緩衝部材23を介在させる。
この緩衝部材23は、基板側の壁22と電子部品10との当たりの衝撃をやわらげる材料であれば、特に限定されないが、たとえば樹脂やゴムなどよりなる。そして、これらの材料に係る一般的な成膜方法や貼り付けなどにより設けられたものとして緩衝部材23は構成される。
本例では、緩衝部材23は、予め基板20において、基板側の壁22の先端部に接着などにより取り付けている。なお、この緩衝部材23は、本例のように、基板20側ではなく、予め電子部品10の一面10aにおける基板側の壁22の先端部が接する部位に、接着などにより取り付けてもよい。
本実施形態においては、このような緩衝部材23は無くてもよい。つまり、基板側の壁22の先端部が直接、電子部品10の一面10aに接触していてもよく、それにより、上記したスペーサの機能が発揮される。
しかしながら、このように緩衝部材23を存在させることにより、この壁22によるスペーサの機能に加えて、基板側の壁22の先端部と電子部品10の一面10aとの接触時およびスクラブ時における電子部品10のダメージを軽減することができる。
また、本実施形態において、基板側の壁22の先端部が電子部品10の一面10aに接触するということは、基板側の壁22が直接的に接触することだけでなく、上記した緩衝部材23のような介在物を介して間接的に接触していることをも含むものである。そして、上述したように、基板側の壁22がスペーサの役目を果たすべく電子部品10と基板20とを支持していればよいものである。
(第5実施形態)
図8は、本発明の第5実施形態に係る電子部品10の基板20への実装方法を断面的に示す工程図である。本実施形態は、上記第4実施形態の実装方法(上記図7参照)において、基板側の壁22の形状を変形したものである。
本実施形態の実装方法も、図8(a)、(b)に示されるように、コレット200によって電子部品10を基板20上に配置させ、コレット200を下降させることにより、それぞれの部品電極12と基板電極21との間にはんだ30を介在させ、基板側の壁22が設けられた状態にてスクラブを行うものである。
ここで、本実施形態では、図8に示されるように、基板側の壁22をピン状のものとする。このような基板側の壁22は、例えば、このピン状の形状を持つようにパターニングされたグリーンシートを基板20の一面20aに重ねて、基板20を作製することにより形成できる。
そして、本実施形態においては、上記した基板側の壁22によるはんだブリッジの発生の抑制、およびスペーサの効果が発揮されるとともに、基板側の壁22をこのようなピン状とすることで、基板側の壁22の先端部が電子部品10の一面10aに接触する面積を小さくでき、電子部品10のダメージのさらなる低減が図れる。
(第6実施形態)
図9は、本発明の第6実施形態に係る電子部品10の基板20への実装方法を断面的に示す工程図である。
本実施形態の実装方法は、上記第1実施形態の実装方法(上記図3参照)と同様に、それぞれの部品電極12と基板電極21との間にはんだ30を介在させた状態では、隣り合うはんだ30同士の間に位置する部位に、電子部品側の壁13が設けられた状態とし、この状態でスクラブを行うものである。
ここで、本実施形態では、図9(a)、(b)に示されるように、電子部品側の壁13は、隣り合うはんだ30同士の間だけでなく、さらに電子部品10の一面10aの端部にも設けられている。
このような電子部品10を用意するとともに、本実施形態では、基板20として、基板20の一面20a側に開口部24を形成したものを用意する。ここでは、開口部24は、電子部品10の一面10aの外形と相似形状であって一回り大きな開口形状を有するものである。
そして、本実施形態の実装方法では、図9(a)、(b)に示されるように、コレット200によって電子部品10を基板20上に配置させ、コレット200を下降させることにより、それぞれの部品電極12と基板電極21との間にはんだ30および電子部品側の壁13を介在させる。
ここで、本実装方法では、電子部品10の一面10aと基板20の一面20aとを対向させるにあたって、電子部品10の一面10aの端部に設けられた壁13を開口部24に挿入して電子部品10の位置決めを行う。
その後、この図9(b)に示される状態でスクラブを行うことで、隣り合うはんだ30同士の間に位置する部位に、電子部品側の壁13を設けてなる電子部品の実装構造ができあがる。
ここで、図9(b)に示される例では、それぞれの部品電極12と基板電極21との間にはんだ30を介在させた状態では、電子部品10の一面10aから突出する電子部品側の壁13の先端部が基板20の一面20aに接触しているが、これらは互いに離れていてもよい。
本実施形態によれば、スクラブによるはんだブリッジの発生を抑制できるとともに、電子部品10の一面10aの端部に設けられた電子部品側の壁13と基板20側の開口部24とのかみ合いにより、電子部品10の位置決めが容易となる。つまり、開口部24に電子部品10の一面10aの端部に設けられた壁13が嵌め込まれることで、電子部品10と基板20との位置ずれが防止される。
なお、開口部24は、電子部品10の一面10aの外形と相似形状であって一回り大きな開口形状を有するものでなくてもよく、電子部品10を基板20に搭載したとき、上記した位置あわせの効果が得られるように、電子部品10の一面10aの端部に設けられている電子部品側の壁13が挿入され、かみ合わされる形状であればよい。
(第7実施形態)
図10は、本発明の第7実施形態に係る電子部品10の基板20への実装方法を断面的に示す工程図である。
本実施形態の実装方法は、上記第2実施形態の実装方法(上記図5参照)と同様に、それぞれの部品電極12と基板電極21との間にはんだ30を介在させた状態では、隣り合うはんだ30同士の間に位置する部位に、基板側の壁22が設けられた状態とし、この状態でスクラブを行うものである。
ここで、本実施形態では、図10に示されるように、基板20として、基板20の一面20a側のうち電子部品10と重なり合う部位に、電子部品10の一面10a側が挿入可能な開口部25を形成したものを用意する。ここでは、開口部25は、電子部品10の一面10aの外形と相似形状であって一回り大きな開口形状を有するものである。
そして、本実施形態の実装方法では、図10(a)、(b)に示されるように、コレット200によって電子部品10を基板20上に配置させ、コレット200を下降させることにより、それぞれの部品電極12と基板電極21との間にはんだ30および基板側の壁22を介在させる。
ここで、本実装方法では、電子部品10の一面10aと基板20の一面20aとを対向させるにあたって、電子部品10の一面10a側を開口部25に挿入して電子部品10の位置決めを行う。
その後、この図10(b)に示される状態でスクラブを行うことで、隣り合うはんだ30同士の間に位置する部位に、基板側の壁22を設けてなる電子部品の実装構造ができあがる。
ここで、図10(b)に示される例では、それぞれの部品電極12と基板電極21との間にはんだ30を介在させた状態では、基板20の一面20aから突出する基板側の壁22の先端部が電子部品10の一面10aに接触しているが、これらは互いに離れていてもよい。
本実施形態によれば、スクラブによるはんだブリッジの発生を抑制できるとともに、電子部品10の外周端面とこの開口部25とのかみ合いにより、電子部品10の位置決めが容易となる。
この開口部25は、電子部品10の一面10a側が挿入されて位置あわせができる形状ならばよく、電子部品10の一面10aと相似形状でなくてもよい。
たとえば、電子部品10の一面10aが矩形ならば、その4辺すべてでなく、そのうちの任意の2辺もしくは3辺が開口部25の側面に当たって位置決めがなされたり、あるいは電子部品10の一面10aの隅部のみが、開口部25の側面に当たって位置決めがなされるような形状であってもよい。
(他の実施形態)
なお、上記各実施形態では、はんだ30の配設は、予め電子部品10側に行っているが、電子部品10側ではなく基板20側であってもよい。この場合においても、はんだ30は、例えば、はんだボール法、メッキ、印刷などの各種の方法により基板20上に設けることができる。
さらには、はんだ30は、予め電子部品10と基板20との両方に配置し、電子部品10の一面10aと基板20の一面20aとを対向させ、対向する両はんだ30の先端部を接触させ、スクラブを行うようにしてもよい。この場合も、上記した壁13、22を設ければ同様の効果が発揮される。
また、上記各実施形態において、はんだ接合を行った後に、電子部品10と基板20との間にアンダーフィルを充填し、電子部品10と基板20との接合強度を補強するようにしてもよい。
また、コレット200としては、はんだダイボンダに用いられるコレットとして、電子部品10の保持、搭載、スクラブなどが可能なものであればよく、上記の各図に示される角錐形状のものに限定するものではない。
たとえば、コレットとしては、電子部品10を吸引する部分の面が平坦面であり、この平坦面にコレットの開口部が開口したものであってもよい。また、スクラブの方向は、上記例に限定されるものではなく、はんだ接続が可能な方向において種々の方向を採ることが可能である。
また、電子部品10としては、一面10a側に複数個の部品電極12が配置されているものであればよく、上記したCSP以外にも、例えばフリップチップやQFN(クワッドフラットノンリード)パッケージなどのモールドパッケージなどであってもよい。また、部品電極12の配列形態は特に限定されるものではない。
また、電子部品側の壁13や基板側の壁22の平面パターンは、上記図2に示されるものに限定されるものではなく、これらの壁13、22は、隣り合うはんだ30同士の間に位置し当該両はんだ30同士を遮断するように配置されていればよい。
このような電子部品側の壁13の平面パターンの一変形例を、図11(a)および(b)に示す。なお、この図11に示される例は、基板側の壁22にも適用可能であることはもちろんである。
本発明の第1実施形態に係る電子部品の実装構造の概略断面図である。 図1中の電子部品の一面側の部分的な平面図である。 第1実施形態の実装方法を示す工程図である。 本発明の第2実施形態に係る電子部品の実装構造の概略断面図である。 第2実施形態の実装方法を示す工程図である。 本発明の第3実施形態の実装方法を示す工程図である。 本発明の第4実施形態の実装方法を示す工程図である。 本発明の第5実施形態の実装方法を示す工程図である。 本発明の第6実施形態の実装方法を示す工程図である。 本発明の第7実施形態の実装方法を示す工程図である。 電子部品側の壁の平面パターンの変形例を示す概略平面図である。
符号の説明
10…電子部品、10a…電子部品の一面、12…部品電極、
13…電子部品側の壁、20…基板、20a…基板の一面、21…基板電極、
22…基板側の壁、23…緩衝部材、24、25…基板の一面側の開口部、
30…はんだ。

Claims (2)

  1. 一面(10a)側に複数個の部品電極(12)が配置されている電子部品(10)と、一面(20a)側に前記電子部品(10)の前記部品電極(12)に対応して複数個の基板電極(21)が配置されている基板(20)とを用意し、
    還元雰囲気にて、前記電子部品(10)の一面(10a)と前記基板(20)の一面(20a)とを対向させるとともに、それぞれの前記部品電極(12)と前記基板電極(21)との間に、はんだ(30)を介在させた状態で、スクラブを行うことにより、前記両電極(12、21)間を前記はんだ(30)によって接続するようにした電子部品の実装方法において、
    前記それぞれの前記部品電極(12)と前記基板電極(21)との間に前記はんだ(30)を介在させた状態では、前記基板(20)の一面(20a)のうち隣り合う前記はんだ(30)同士の間に位置する部位に、前記基板(20)の一面(20a)から突出し当該両はんだ(30)同士を遮断する壁(22)が設けられた状態とし、この状態で前記スクラブを行い、
    さらに、前記それぞれの前記部品電極(12)と前記基板電極(21)との間に前記はんだ(30)を介在させた状態では、前記基板(20)の一面(20a)から突出する前記壁(22)の先端部が前記電子部品(10)の一面(10a)に接触した状態とするとともに、前記壁(22)の先端部と前記電子部品(10)の一面(10a)との間には、これら両者の接触による前記電子部品(10)のダメージを軽減する緩衝部材(23)を介在させることを特徴とする電子部品の実装方法。
  2. 前記基板(20)の一面(10a)側のうち前記電子部品(10)と重なり合う部位に、前記電子部品(10)の一面(10a)側が挿入可能な開口部(25)を形成した後、
    前記電子部品(10)の一面(10a)と前記基板(20)の一面(20a)とを対向させるにあたって、前記電子部品(10)の一面(10a)側を前記開口部(25)に挿入して前記電子部品(10)の位置決めを行うようにしたことを特徴とする請求項に記載の電子部品の実装方法。
JP2006141160A 2006-05-22 2006-05-22 電子部品の実装方法 Expired - Fee Related JP4736948B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006141160A JP4736948B2 (ja) 2006-05-22 2006-05-22 電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006141160A JP4736948B2 (ja) 2006-05-22 2006-05-22 電子部品の実装方法

Publications (2)

Publication Number Publication Date
JP2007311678A JP2007311678A (ja) 2007-11-29
JP4736948B2 true JP4736948B2 (ja) 2011-07-27

Family

ID=38844238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006141160A Expired - Fee Related JP4736948B2 (ja) 2006-05-22 2006-05-22 電子部品の実装方法

Country Status (1)

Country Link
JP (1) JP4736948B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263433A (ja) * 1991-02-19 1992-09-18 Matsushita Electric Ind Co Ltd 電気的接続接点の形成方法および電子部品の実装方法
JPH04273464A (ja) * 1991-02-28 1992-09-29 Furukawa Electric Co Ltd:The 半導体チップのマウント方法
JPH06232203A (ja) * 1993-02-03 1994-08-19 Nec Corp Lsiの実装構造
JPH10154859A (ja) * 1996-11-25 1998-06-09 Nec Corp チップ型デバイスの実装方法及びその実装方法に より製造するデバイス
JPH10209220A (ja) * 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd プリント基板
JPH10335527A (ja) * 1997-05-30 1998-12-18 Nec Corp 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP2000349123A (ja) * 1999-06-01 2000-12-15 Mitsubishi Electric Corp 半導体素子の実装方法
JP2001015641A (ja) * 1999-07-02 2001-01-19 Nec Corp 電子部品の接続構造及び接続方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263433A (ja) * 1991-02-19 1992-09-18 Matsushita Electric Ind Co Ltd 電気的接続接点の形成方法および電子部品の実装方法
JPH04273464A (ja) * 1991-02-28 1992-09-29 Furukawa Electric Co Ltd:The 半導体チップのマウント方法
JPH06232203A (ja) * 1993-02-03 1994-08-19 Nec Corp Lsiの実装構造
JPH10154859A (ja) * 1996-11-25 1998-06-09 Nec Corp チップ型デバイスの実装方法及びその実装方法に より製造するデバイス
JPH10209220A (ja) * 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd プリント基板
JPH10335527A (ja) * 1997-05-30 1998-12-18 Nec Corp 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP2000349123A (ja) * 1999-06-01 2000-12-15 Mitsubishi Electric Corp 半導体素子の実装方法
JP2001015641A (ja) * 1999-07-02 2001-01-19 Nec Corp 電子部品の接続構造及び接続方法

Also Published As

Publication number Publication date
JP2007311678A (ja) 2007-11-29

Similar Documents

Publication Publication Date Title
JP4870584B2 (ja) 半導体装置
JP2009158593A (ja) バンプ構造およびその製造方法
TWI549204B (zh) Manufacturing method of semiconductor device
JP4246134B2 (ja) 半導体素子の実装方法、及び半導体素子実装基板
JP2001338947A (ja) フリップチップ型半導体装置及びその製造方法
JP6064705B2 (ja) 半導体装置の製造方法および半導体実装基板
KR20150030259A (ko) 플립칩 적층을 위한 방법
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
CN101859733B (zh) 半导体封装构造、半导体封装构造用载板及其制造方法
JP5881829B2 (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
JP2007042762A (ja) 半導体装置およびその実装体
JPWO2008029813A1 (ja) 配線基板複合体、半導体装置、及びそれらの製造方法
JP5919641B2 (ja) 半導体装置およびその製造方法並びに電子装置
JP2006303305A (ja) 半導体装置
JP4736948B2 (ja) 電子部品の実装方法
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
JP6899244B2 (ja) 半導体装置
JP2008124363A (ja) 半導体装置
JP4779924B2 (ja) 半導体装置の製造方法
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
JP2008098319A (ja) 半導体装置および半導体装置の製造方法ならびに半導体装置の実装方法
JP2007142124A (ja) 半導体装置およびその製造方法
JP4913650B2 (ja) 配線基板の製造方法
JP2000294586A (ja) 半導体装置及び半導体装置の製造方法
JP2008091650A (ja) フリップチップ実装方法、および半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110418

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees