JPH04273464A - 半導体チップのマウント方法 - Google Patents
半導体チップのマウント方法Info
- Publication number
- JPH04273464A JPH04273464A JP5575991A JP5575991A JPH04273464A JP H04273464 A JPH04273464 A JP H04273464A JP 5575991 A JP5575991 A JP 5575991A JP 5575991 A JP5575991 A JP 5575991A JP H04273464 A JPH04273464 A JP H04273464A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- solder
- wiring board
- wall
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 229910000679 solder Inorganic materials 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract 6
- 230000002265 prevention Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8114—Guiding structures outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、発光ダイオードアレイ
等の半導体チップを配線基板に半田を介してボンディン
グしてマウントする方法の改良に関するものである。
等の半導体チップを配線基板に半田を介してボンディン
グしてマウントする方法の改良に関するものである。
【０００２】
【従来の技術】発光ダイオードアレイ等の高周波半導体
複合素子（半導体チップ）を高速でマウントするために
、この半導体チップを選択的にボンディングする必要が
ある。従来技術では、半導体チップのマウントは、半導
体チップの電極（ボンディングパッド）に相応して配線
基板に半田を載せ、この半田を加熱溶融しながら半導体
チップを配線基板に加圧して半導体チップの電極を配線
基板の相応する電極にボンディングして行なわれている
。この場合、半導体チップを半田でボンディングする際
に、半田が半導体チップの隣のボンディングパッドに接
触してパッド間の電気的短絡を生ずる虞があった。この
ため、従来技術では、半導体チップと配線基板とに隣合
うボンディングパッド間にそれぞれ相応して溶融した半
田が流入する溝を形成して、余分の半田がこの溝に流入
して隣のボンディングパッドに到達しないようにするこ
とが行なわれている。
複合素子（半導体チップ）を高速でマウントするために
、この半導体チップを選択的にボンディングする必要が
ある。従来技術では、半導体チップのマウントは、半導
体チップの電極（ボンディングパッド）に相応して配線
基板に半田を載せ、この半田を加熱溶融しながら半導体
チップを配線基板に加圧して半導体チップの電極を配線
基板の相応する電極にボンディングして行なわれている
。この場合、半導体チップを半田でボンディングする際
に、半田が半導体チップの隣のボンディングパッドに接
触してパッド間の電気的短絡を生ずる虞があった。この
ため、従来技術では、半導体チップと配線基板とに隣合
うボンディングパッド間にそれぞれ相応して溶融した半
田が流入する溝を形成して、余分の半田がこの溝に流入
して隣のボンディングパッドに到達しないようにするこ
とが行なわれている。
【０００３】
【発明が解決しようとする課題】しかし、半導体チップ
と配線基板との間の隙間にある半田は、毛細管現象によ
って移動し易く、従って隣合うボンディングパッド間に
半田流入用の溝を形成しても半田が隣のボンディングパ
ッドに到達しないようにすることが難しかった。また、
配線基板は通常アルミナなどの加工性の低い材料から作
られているため、溝を形成することが困難であって高価
となる欠点があり、更にこれによって高周波用の半導体
チップをその実装上小型化することができなかった。 尚、半導体チップをワイヤによって接続すれば、このよ
うな欠点がなくなるが、高周波特性が重要である装置で
はワイヤ接続によって容量が大きくなるため好ましくな
い。
と配線基板との間の隙間にある半田は、毛細管現象によ
って移動し易く、従って隣合うボンディングパッド間に
半田流入用の溝を形成しても半田が隣のボンディングパ
ッドに到達しないようにすることが難しかった。また、
配線基板は通常アルミナなどの加工性の低い材料から作
られているため、溝を形成することが困難であって高価
となる欠点があり、更にこれによって高周波用の半導体
チップをその実装上小型化することができなかった。 尚、半導体チップをワイヤによって接続すれば、このよ
うな欠点がなくなるが、高周波特性が重要である装置で
はワイヤ接続によって容量が大きくなるため好ましくな
い。
【０００４】本発明の目的は、上記の欠点を回避し、半
田が流出することなく、また容量を大きくすることなく
配線間の微細な間隔を維持しつつ半導体チップを有効に
マウントすることができる方法を提供することにある。
田が流出することなく、また容量を大きくすることなく
配線間の微細な間隔を維持しつつ半導体チップを有効に
マウントすることができる方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、上記の課題を
解決するため、半導体チップを配線基板上に半田を介し
て結合する半導体チップのマウント方法において、配線
基板に半導体チップの電極に対応する半田の流出を防止
する壁を形成し、半導体チップを配線基板の壁に接着し
た後、配線基板の壁で半田の流出を防止した状態で配線
基板及び半導体チップを加熱しつつ半導体チップを配線
基板に加圧して半導体チップの電極を配線基板の相応す
る電極に接続することを特徴とする半導体素子のマウン
ト方法を提供することにある。
解決するため、半導体チップを配線基板上に半田を介し
て結合する半導体チップのマウント方法において、配線
基板に半導体チップの電極に対応する半田の流出を防止
する壁を形成し、半導体チップを配線基板の壁に接着し
た後、配線基板の壁で半田の流出を防止した状態で配線
基板及び半導体チップを加熱しつつ半導体チップを配線
基板に加圧して半導体チップの電極を配線基板の相応す
る電極に接続することを特徴とする半導体素子のマウン
ト方法を提供することにある。
【０００６】
【作用】このように、半田を配線基板に一体に形成され
た壁によって流出するのを防止しつつ半導体チップをマ
ウントすると、隣合う電極の電気的短絡を生ずることが
なく、また配線間の間隔を微細なパターンで作成するこ
とができ、全体的に小型化することができる。
た壁によって流出するのを防止しつつ半導体チップをマ
ウントすると、隣合う電極の電気的短絡を生ずることが
なく、また配線間の間隔を微細なパターンで作成するこ
とができ、全体的に小型化することができる。
【０００７】
【実施例】本発明の実施例を図面を参照して詳細にのべ
ると、図１乃至図３は、本発明に係る半導体チップのマ
ウント方法を工程順に示す。半導体チップ１０は、その
電極に対応してボンディングパッド１２を有し、またア
ルミナ等の絶縁板に所定の配線パターンが施された配線
基板１４上には半導体チップ１０の電極に対応して半田
１６が載せられる。
ると、図１乃至図３は、本発明に係る半導体チップのマ
ウント方法を工程順に示す。半導体チップ１０は、その
電極に対応してボンディングパッド１２を有し、またア
ルミナ等の絶縁板に所定の配線パターンが施された配線
基板１４上には半導体チップ１０の電極に対応して半田
１６が載せられる。
【０００８】本発明の方法では、図１に示すように、配
線基板１４に半田の流出を防止する壁１８をパターン形
成する。この壁１８は、一例として図４乃至図８に示す
フォトリソグラフィー法によって作成することができる
。即ち、アルミナ等の配線基板１４上にＴｉ／Ａｎ及び
ＡｕＳｎを蒸着して電極パッド層２０を形成し（図４参
照）、このパッド層２０は、その上に配線パターンに相
応するレジストパターン２２をフォトリソグラフィーに
よって形成し（図５参照）、その後パッド層２０のレジ
ストパターン２２によって露出された部分が取り除かれ
る（図６参照）。
線基板１４に半田の流出を防止する壁１８をパターン形
成する。この壁１８は、一例として図４乃至図８に示す
フォトリソグラフィー法によって作成することができる
。即ち、アルミナ等の配線基板１４上にＴｉ／Ａｎ及び
ＡｕＳｎを蒸着して電極パッド層２０を形成し（図４参
照）、このパッド層２０は、その上に配線パターンに相
応するレジストパターン２２をフォトリソグラフィーに
よって形成し（図５参照）、その後パッド層２０のレジ
ストパターン２２によって露出された部分が取り除かれ
る（図６参照）。
【０００９】次いで、このパッド層２０の上にポリミド
の壁用材料２４を流し、この壁材料２４の上にシリコン
酸化膜２６を介して壁形成位置に対応してフォトリソグ
ラフィーによってレジストパターン２８を形成する（図
７参照）。最後に、このレジストパターン２８によって
壁材料２４の露出された部分をエッチングしてポリミド
の壁１８を形成する（図８参照）。このようにして、配
線基板１４の配線間隔は、半導体チップのパターンと同
様に小さくすることができる。
の壁用材料２４を流し、この壁材料２４の上にシリコン
酸化膜２６を介して壁形成位置に対応してフォトリソグ
ラフィーによってレジストパターン２８を形成する（図
７参照）。最後に、このレジストパターン２８によって
壁材料２４の露出された部分をエッチングしてポリミド
の壁１８を形成する（図８参照）。このようにして、配
線基板１４の配線間隔は、半導体チップのパターンと同
様に小さくすることができる。
【００１０】再び、本発明のマウント方法に説明が戻る
が、このようにして配線基板１４上に形成されたポリミ
ドの壁１８の間に半田１６を載せた後、図２に示すよう
に、ボンディングパッド１２が半田１６に対応するよう
にして半導体チップ１０を配線基板１４の壁１８に接着
する。この半導体チップ１０と壁１８との接着は、壁１
８を加熱して行なわれる。
が、このようにして配線基板１４上に形成されたポリミ
ドの壁１８の間に半田１６を載せた後、図２に示すよう
に、ボンディングパッド１２が半田１６に対応するよう
にして半導体チップ１０を配線基板１４の壁１８に接着
する。この半導体チップ１０と壁１８との接着は、壁１
８を加熱して行なわれる。
【００１１】このようにして、配線基板１４の壁１８で
半田１６の流出を防止した状態で、配線基板１４及び半
導体チップ１０を炉内で半田１６の溶融温度まで加熱し
つつ、図３に示すように、半導体チップ１０を配線基板
１４に加圧して壁１８を潰しながら、半導体チップ１０
の電極に対応するボンディングパッド１２を半田１６を
介して配線基板１４の相応する電極に接続する。
半田１６の流出を防止した状態で、配線基板１４及び半
導体チップ１０を炉内で半田１６の溶融温度まで加熱し
つつ、図３に示すように、半導体チップ１０を配線基板
１４に加圧して壁１８を潰しながら、半導体チップ１０
の電極に対応するボンディングパッド１２を半田１６を
介して配線基板１４の相応する電極に接続する。
【００１２】ポリミドの壁１８は、半田１６の融点以下
の温度で軟化するので、図３に示すように、半導体チッ
プ１０が加圧されると、壁１８は垂直方向に容易に縮み
、ボンディングパッド１２は容易に半田１６に接触して
接着されることができる。その後、全体的に炉内の温度
を下げて配線基板１４に半導体チップ１０のマウントを
完了する。
の温度で軟化するので、図３に示すように、半導体チッ
プ１０が加圧されると、壁１８は垂直方向に容易に縮み
、ボンディングパッド１２は容易に半田１６に接触して
接着されることができる。その後、全体的に炉内の温度
を下げて配線基板１４に半導体チップ１０のマウントを
完了する。
【００１３】このように、半田１６を配線基板１４に一
体に形成された壁１８によって流出するのを防止しつつ
半導体チップ１０をマウントすると、半田１６が半導体
チップ１０の隣の電極に流れ込むことがなく、従って半
導体チップ１０の隣合う電極の電気的短絡を生ずること
がない。また、この半田流出防止用の壁１８を有するた
め、配線基板１４の配線間の間隔は、一層微細なパター
ンで作成することができ、半導体装置を全体的に小型化
することができる。
体に形成された壁１８によって流出するのを防止しつつ
半導体チップ１０をマウントすると、半田１６が半導体
チップ１０の隣の電極に流れ込むことがなく、従って半
導体チップ１０の隣合う電極の電気的短絡を生ずること
がない。また、この半田流出防止用の壁１８を有するた
め、配線基板１４の配線間の間隔は、一層微細なパター
ンで作成することができ、半導体装置を全体的に小型化
することができる。
【００１４】図９は本発明に用いられる配線基板１４の
他の実施例を示し、この実施例では、壁１８の接着面に
接着剤１９が塗布されていることを除いて図１乃至図３
の実施例と全く同じである。このようにすると、半導体
チップ１０を壁１８に接着する場合に加熱する必要がな
い上にその接着を確実に行なうことができる。
他の実施例を示し、この実施例では、壁１８の接着面に
接着剤１９が塗布されていることを除いて図１乃至図３
の実施例と全く同じである。このようにすると、半導体
チップ１０を壁１８に接着する場合に加熱する必要がな
い上にその接着を確実に行なうことができる。
【００１５】
【発明の効果】本発明によれば、上記のように、半田を
配線基板に一体に形成された壁によって流出するのを防
止しつつ半導体チップをマウントするので、半導体チッ
プの隣合う電極の電気的短絡を生ずることがなく、また
配線間の間隔を微細なパターンで作成することができる
ので、全体的に小型化することができる実益がある。
配線基板に一体に形成された壁によって流出するのを防
止しつつ半導体チップをマウントするので、半導体チッ
プの隣合う電極の電気的短絡を生ずることがなく、また
配線間の間隔を微細なパターンで作成することができる
ので、全体的に小型化することができる実益がある。
【図１】本発明に係る半導体チップのマウント方法の第
１の工程の断面図である。
１の工程の断面図である。
【図２】本発明に係る半導体チップのマウント方法の第
２の工程の断面図である。
２の工程の断面図である。
【図３】本発明に係る半導体チップのマウント方法の第
３の工程の断面図である。
３の工程の断面図である。
【図４】本発明の方法に用いられる半田流出防止用壁を
形成する第１の工程を示す断面図である。
形成する第１の工程を示す断面図である。
【図５】本発明の方法に用いられる半田流出防止用壁を
形成する第２の工程を示す断面図である。
形成する第２の工程を示す断面図である。
【図６】本発明の方法に用いられる半田流出防止用壁を
形成する第３の工程を示す断面図である。
形成する第３の工程を示す断面図である。
【図７】本発明の方法に用いられる半田流出防止用壁を
形成する第４の工程を示す断面図である。
形成する第４の工程を示す断面図である。
【図８】本発明の方法に用いられる半田流出防止用壁を
形成する第５の工程を示す断面図である。
形成する第５の工程を示す断面図である。
【図９】本発明の他の実施例に用いられる半田流出防止
用壁を有する配線基板の断面図である。
用壁を有する配線基板の断面図である。
１０ 半導体チップ
１２ ボンディングパッド
１４ 配線基板
１６ 半田
１８ 壁
Claims (1)
- 【請求項１】 半導体チップを配線基板上に半田を介
して結合する半導体チップのマウント方法において、前
記配線基板に前記半導体チップの電極に対応する半田の
流出を防止する壁を形成し、前記半導体チップを前記配
線基板の壁に接着した後、前記配線基板の壁で前記半田
の流出を防止した状態で前記配線基板及び半導体チップ
を加熱しつつ前記半導体チップを前記配線基板に加圧し
て前記半導体チップの電極を前記配線基板の相応する電
極に接続することを特徴とする半導体素子のマウント方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5575991A JPH04273464A (ja) | 1991-02-28 | 1991-02-28 | 半導体チップのマウント方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5575991A JPH04273464A (ja) | 1991-02-28 | 1991-02-28 | 半導体チップのマウント方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04273464A true JPH04273464A (ja) | 1992-09-29 |
Family
ID=13007775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5575991A Pending JPH04273464A (ja) | 1991-02-28 | 1991-02-28 | 半導体チップのマウント方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04273464A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994024699A1 (en) * | 1993-04-08 | 1994-10-27 | Citizen Watch Co., Ltd. | Semiconductor device |
| US5703406A (en) * | 1995-09-22 | 1997-12-30 | Lg Semicon Co., Ltd. | Interconnection structure for attaching a semiconductor device to a substrate |
| US5801446A (en) * | 1995-03-28 | 1998-09-01 | Tessera, Inc. | Microelectronic connections with solid core joining units |
| JP2005338747A (ja) * | 2004-05-28 | 2005-12-08 | Ind Technol Res Inst | 静電可動マイクロミラーチップ |
| JP2007311678A (ja) * | 2006-05-22 | 2007-11-29 | Denso Corp | 電子部品の実装方法および電子部品の実装構造 |
| JP2009212228A (ja) * | 2008-03-03 | 2009-09-17 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
-
1991
- 1991-02-28 JP JP5575991A patent/JPH04273464A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994024699A1 (en) * | 1993-04-08 | 1994-10-27 | Citizen Watch Co., Ltd. | Semiconductor device |
| US5525838A (en) * | 1993-04-08 | 1996-06-11 | Citizen Watch Co., Ltd. | Semiconductor device with flow preventing member |
| US5801446A (en) * | 1995-03-28 | 1998-09-01 | Tessera, Inc. | Microelectronic connections with solid core joining units |
| US5885849A (en) * | 1995-03-28 | 1999-03-23 | Tessera, Inc. | Methods of making microelectronic assemblies |
| US5703406A (en) * | 1995-09-22 | 1997-12-30 | Lg Semicon Co., Ltd. | Interconnection structure for attaching a semiconductor device to a substrate |
| US5883438A (en) * | 1995-09-22 | 1999-03-16 | Lg Semicon Co., Ltd. | Interconnection structure for attaching a semiconductor to substrate |
| JP2005338747A (ja) * | 2004-05-28 | 2005-12-08 | Ind Technol Res Inst | 静電可動マイクロミラーチップ |
| JP2007311678A (ja) * | 2006-05-22 | 2007-11-29 | Denso Corp | 電子部品の実装方法および電子部品の実装構造 |
| JP4736948B2 (ja) * | 2006-05-22 | 2011-07-27 | 株式会社デンソー | 電子部品の実装方法 |
| JP2009212228A (ja) * | 2008-03-03 | 2009-09-17 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| US7125798B2 (en) | Circuit device and manufacturing method of circuit device | |
| US6528879B2 (en) | Semiconductor device and semiconductor module | |
| JPH11260851A (ja) | 半導体装置及び該半導体装置の製造方法 | |
| JPH02155242A (ja) | 半田を除去するための方法及び装置 | |
| KR920020708A (ko) | 습윤 작용에 기초한 끊어지기 쉬운 링크 | |
| JPH04273464A (ja) | 半導体チップのマウント方法 | |
| KR100764668B1 (ko) | 플립칩 접속용 기판 및 그 제조방법 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP2797598B2 (ja) | 混成集積回路基板 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JP2002324873A (ja) | 半導体装置及びその製造方法 | |
| JPH063821B2 (ja) | 両面保護コート型ｔａｂ用テープキャリア | |
| JPH05243287A (ja) | 混成集積回路装置およびその製造方法 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP3296626B2 (ja) | 混成集積回路装置 | |
| JP3048707B2 (ja) | 混成集積回路 | |
| JPH10321651A (ja) | 半導体装置 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JPH0225251Y2 (ja) | ||
| JPH09326544A (ja) | ベアチップ実装用基板およびその製造方法 | |
| JPH07122589A (ja) | 半導体装置及びその製造方法 | |
| JP2880817B2 (ja) | 半導体集積回路装置 | |
| JP2002198396A (ja) | 半導体装置、半導体装置の製造方法、及び半導体装置用回路基板 | |
| JPH02234449A (ja) | 半導体装置 |