JP2797598B2 - 混成集積回路基板 - Google Patents
混成集積回路基板Info
- Publication number
- JP2797598B2 JP2797598B2 JP2225890A JP2225890A JP2797598B2 JP 2797598 B2 JP2797598 B2 JP 2797598B2 JP 2225890 A JP2225890 A JP 2225890A JP 2225890 A JP2225890 A JP 2225890A JP 2797598 B2 JP2797598 B2 JP 2797598B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- layer
- circuit board
- wires
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体チップを実装した混成集積回路基板に
関する。
関する。
（従来の技術） 近年、回路パターンを有する回路基板本体にICやLSI
などの半導体チップを実装した混成集積回路基板が各種
の分野に多用されている。
などの半導体チップを実装した混成集積回路基板が各種
の分野に多用されている。
従来の混成集積回路基板としては第３図及び第４図に
示す構成のものが知られている。第３図は混成集積回路
基板を示す断面図であり、第４図は第３図の混成集積回
路基板の保護樹脂層を省略した平面図である。回路基板
本体11は、絶縁基材12上に回路パターン13を形成した構
造になっている。半導体チップ15は、前記本体11の所望
の回路パターン（ダイパッド）にダイボンディングされ
ている。ワイヤ16は、前記本体11の回路パターン13と前
記チップ15上面の電極パッドとを結線している。ダム層
18は、前記チップ15及びワイヤ16周辺の前記本体11上に
枠状に形成されている。前記ダム層18は、エポキシ系樹
脂やシリコーン系樹脂などの液状樹脂をディスペンサー
などの装置を用いて描画しながら塗布した後硬化するこ
とにより形成される。保護樹脂層19は、前記ダム層18で
囲まれた前記本体11上に前記チップ15及びワイヤ16を封
止するように設けられている。前記保護樹脂層19は、エ
ポキシ系樹脂などの液状樹脂を前記ダム層18の枠内にコ
ーティングすることにより形成される。
示す構成のものが知られている。第３図は混成集積回路
基板を示す断面図であり、第４図は第３図の混成集積回
路基板の保護樹脂層を省略した平面図である。回路基板
本体11は、絶縁基材12上に回路パターン13を形成した構
造になっている。半導体チップ15は、前記本体11の所望
の回路パターン（ダイパッド）にダイボンディングされ
ている。ワイヤ16は、前記本体11の回路パターン13と前
記チップ15上面の電極パッドとを結線している。ダム層
18は、前記チップ15及びワイヤ16周辺の前記本体11上に
枠状に形成されている。前記ダム層18は、エポキシ系樹
脂やシリコーン系樹脂などの液状樹脂をディスペンサー
などの装置を用いて描画しながら塗布した後硬化するこ
とにより形成される。保護樹脂層19は、前記ダム層18で
囲まれた前記本体11上に前記チップ15及びワイヤ16を封
止するように設けられている。前記保護樹脂層19は、エ
ポキシ系樹脂などの液状樹脂を前記ダム層18の枠内にコ
ーティングすることにより形成される。
ところで、前述した混成集積回路基板では十分な厚さ
の保護樹脂層19を設けて前記半導体チップ15及びワイヤ
16を良好に封止する必要がある。そのために、前記ダム
層18を所定の高さで全体的に一定な高さにして前記保護
樹脂層19を形成する際の液状樹脂の流れを堰き止め、十
分な厚さの保護樹脂層19を設ける必要がある。
の保護樹脂層19を設けて前記半導体チップ15及びワイヤ
16を良好に封止する必要がある。そのために、前記ダム
層18を所定の高さで全体的に一定な高さにして前記保護
樹脂層19を形成する際の液状樹脂の流れを堰き止め、十
分な厚さの保護樹脂層19を設ける必要がある。
しかしながら、従来の混成集積回路基板では、ダム層
18を形成する際に液状樹脂が流動変形して回路基板本体
11上に広がって低くなったり、高さがバラついたりする
ことがある。このため、保護樹脂層19の厚さを十分に厚
くできず、半導体チップ15及びワイヤ16の封止が不完全
になって、信頼性を低下させるという問題があった。な
お、十分かつ一定な高さのダム層を設けるために流動性
の低い液状樹脂を用いることが考えられるが、かかる液
状樹脂を用いるとその低流動性により塗布作業の能率が
著しく低下し、実際に採用するのは困難である。
18を形成する際に液状樹脂が流動変形して回路基板本体
11上に広がって低くなったり、高さがバラついたりする
ことがある。このため、保護樹脂層19の厚さを十分に厚
くできず、半導体チップ15及びワイヤ16の封止が不完全
になって、信頼性を低下させるという問題があった。な
お、十分かつ一定な高さのダム層を設けるために流動性
の低い液状樹脂を用いることが考えられるが、かかる液
状樹脂を用いるとその低流動性により塗布作業の能率が
著しく低下し、実際に採用するのは困難である。
（発明が解決しようとする課題） 本発明は、上記従来の課題を解決するためになされた
もので、十分かつ一定な高さのダム層を有し、半導体チ
ップ及びワイヤを十分な厚さの保護樹脂層で良好に封止
した高信頼性の混成集積回路基板を提供しようとするも
のである。
もので、十分かつ一定な高さのダム層を有し、半導体チ
ップ及びワイヤを十分な厚さの保護樹脂層で良好に封止
した高信頼性の混成集積回路基板を提供しようとするも
のである。
［発明の構成］ （課題を解決するための手段） 本発明は、絶縁基材上に回路パターンを有すると共に
該回路パターンの外部接続領域を除く表面に保護被膜を
有する回路基板本体と、前記本体の所望の回路パターン
にダイボンディングされた半導体チップと、前記本体の
回路パターンと前記チップ上面の電極パッドとを結線す
るワイヤと、前記チップ及びワイヤ周辺の前記保護被膜
に形成された枠状の開口部と、この開口部内に底部が充
填された枠状のダム層と、このダム層で囲まれた前記本
体上に前記チップ及びワイヤを封止するように設けられ
た保護樹脂層とを具備したことを特徴とする混成集積回
路基板である。
該回路パターンの外部接続領域を除く表面に保護被膜を
有する回路基板本体と、前記本体の所望の回路パターン
にダイボンディングされた半導体チップと、前記本体の
回路パターンと前記チップ上面の電極パッドとを結線す
るワイヤと、前記チップ及びワイヤ周辺の前記保護被膜
に形成された枠状の開口部と、この開口部内に底部が充
填された枠状のダム層と、このダム層で囲まれた前記本
体上に前記チップ及びワイヤを封止するように設けられ
た保護樹脂層とを具備したことを特徴とする混成集積回
路基板である。
（作用） 本発明によれば、ワイヤが結線され、ダイボンディン
グされた半導体チップ周囲の回路基板本体上に被覆され
た保護被膜に枠状の開口部を設け、この開口部内に底部
が充填された枠状のダム層を設けることによって、該ダ
ム層を液状樹脂で形成する際にこの液状樹脂が前記開口
部の段差により横方向に広がるのを抑制できる。その結
果、十分かつ一定な高さのダム層を前記開口部の位置に
設けることができるため、該ダム層で囲まれ、前記半導
体チップ及びワイヤが位置する前記本体上に十分な厚さ
の保護樹脂層を設けることができる。従って、前記保護
樹脂層により半導体チップ及びワイヤが良好に封止され
た高信頼性の混成集積回路基板を得ることができる。
グされた半導体チップ周囲の回路基板本体上に被覆され
た保護被膜に枠状の開口部を設け、この開口部内に底部
が充填された枠状のダム層を設けることによって、該ダ
ム層を液状樹脂で形成する際にこの液状樹脂が前記開口
部の段差により横方向に広がるのを抑制できる。その結
果、十分かつ一定な高さのダム層を前記開口部の位置に
設けることができるため、該ダム層で囲まれ、前記半導
体チップ及びワイヤが位置する前記本体上に十分な厚さ
の保護樹脂層を設けることができる。従って、前記保護
樹脂層により半導体チップ及びワイヤが良好に封止され
た高信頼性の混成集積回路基板を得ることができる。
（実施例） 以下、本発明の実施例を図面を参照して詳細に説明す
る。
る。
第１図は本発明の混成集積回路基板を示す断面図であ
り、第２図は第１図の混成集積回路基板の保護樹脂層及
びダム層を省略した平面図である。回路基板本体１は、
絶縁基材２上に回路パターン３が形成されていると共に
該回路パターン３の外部接続領域を除く表面に保護被膜
であるソルダーレジスト層４を形成した構造になってい
る。半導体チップ５は、前記本体１の所望の回路パター
ン（ダイパッド）にダイボンディングされている。ワイ
ヤ６は、前記本体１の回路パターン３と前記チップ５上
面の電極パッドとを結線している。枠状の開口部７は、
前記チップ５及びワイヤ６周辺の前記ソルダーレジスト
層４に形成されている。枠状のダム層８は、前記開口部
７内にその底部が充填されて設けられている。前記ダム
層８は、エポキシ系樹脂やシリコーン系樹脂などの液状
樹脂をディスペンサーなどの装置を用いて前記開口部７
内の本体１上に描画しながら塗布した後硬化することに
より形成される。保護樹脂層９は、前記ダム層７で囲ま
れた前記本体１上に前記チップ５及びワイヤ６を封止す
るように設けらている。前記保護樹脂層９は、エポキシ
系樹脂などの液状樹脂をコーティングすることにより形
成される。
り、第２図は第１図の混成集積回路基板の保護樹脂層及
びダム層を省略した平面図である。回路基板本体１は、
絶縁基材２上に回路パターン３が形成されていると共に
該回路パターン３の外部接続領域を除く表面に保護被膜
であるソルダーレジスト層４を形成した構造になってい
る。半導体チップ５は、前記本体１の所望の回路パター
ン（ダイパッド）にダイボンディングされている。ワイ
ヤ６は、前記本体１の回路パターン３と前記チップ５上
面の電極パッドとを結線している。枠状の開口部７は、
前記チップ５及びワイヤ６周辺の前記ソルダーレジスト
層４に形成されている。枠状のダム層８は、前記開口部
７内にその底部が充填されて設けられている。前記ダム
層８は、エポキシ系樹脂やシリコーン系樹脂などの液状
樹脂をディスペンサーなどの装置を用いて前記開口部７
内の本体１上に描画しながら塗布した後硬化することに
より形成される。保護樹脂層９は、前記ダム層７で囲ま
れた前記本体１上に前記チップ５及びワイヤ６を封止す
るように設けらている。前記保護樹脂層９は、エポキシ
系樹脂などの液状樹脂をコーティングすることにより形
成される。
このような構成によれば、回路基板本体１上のソルダ
ーレジスト層４に枠状の開口部７を設け、この開口部７
内にダム層８をその底部が充填されるように設けること
によって、該ダム層８を液状樹脂により形成する際に横
方向の広がりを前記開口部７の段差で抑制できる。その
結果、十分かつ一定な高さのダム層８を設けることがで
きるため、該ダム層８で囲まれ、前記半導体チップ５及
びワイヤ６が位置する前記本体１上に十分な厚さの保護
樹脂層９を設けることができる。このため、前記保護樹
脂層９により半導体チップ５及びワイヤ６が良好に封止
できる。更に、回路基板本体１の表面から半導体チップ
５までの間にダム層８、ソルダーレジスト層４の一部及
び保護樹脂層９の３層の樹脂をコートした構成であるた
め、回路基板本体１の表面から半導体チップ５への水分
などの浸透を十分に防止することができる。従って、信
頼性の高い混成集積回路基板を得ることができる。
ーレジスト層４に枠状の開口部７を設け、この開口部７
内にダム層８をその底部が充填されるように設けること
によって、該ダム層８を液状樹脂により形成する際に横
方向の広がりを前記開口部７の段差で抑制できる。その
結果、十分かつ一定な高さのダム層８を設けることがで
きるため、該ダム層８で囲まれ、前記半導体チップ５及
びワイヤ６が位置する前記本体１上に十分な厚さの保護
樹脂層９を設けることができる。このため、前記保護樹
脂層９により半導体チップ５及びワイヤ６が良好に封止
できる。更に、回路基板本体１の表面から半導体チップ
５までの間にダム層８、ソルダーレジスト層４の一部及
び保護樹脂層９の３層の樹脂をコートした構成であるた
め、回路基板本体１の表面から半導体チップ５への水分
などの浸透を十分に防止することができる。従って、信
頼性の高い混成集積回路基板を得ることができる。
また、ダム層８を形成するための液状樹脂として比較
的流動性の高いものを用いることもできるため、塗布性
などが阻害されず、ダム層を効率よく形成することが可
能となる。
的流動性の高いものを用いることもできるため、塗布性
などが阻害されず、ダム層を効率よく形成することが可
能となる。
［発明の効果］ 以上詳述した如く、本発明によれば十分かつ一定な高
さのダム層を有し、半導体チップ及びワイヤを十分な厚
さの保護樹脂層で良好に封止した高信頼性の混成集積回
路基板を提供することができる。
さのダム層を有し、半導体チップ及びワイヤを十分な厚
さの保護樹脂層で良好に封止した高信頼性の混成集積回
路基板を提供することができる。
第１図は本発明の混成集積回路基板を示す断面図、第２
図は第１図の混成集積回路基板の一部を省略した平面
図、第３図は従来の混成集積回路基板を示す断面図、第
４図は第３図の混成集積回路基板の一部を省略した平面
図である。 １……回路基板本体、２……絶縁基板、３……回路パタ
ーン、４……ソルダーレジスト層（保護被膜）、５……
半導体チップ、６……ワイヤ、７……開口部、８……ダ
ム層、９……保護樹脂層。
図は第１図の混成集積回路基板の一部を省略した平面
図、第３図は従来の混成集積回路基板を示す断面図、第
４図は第３図の混成集積回路基板の一部を省略した平面
図である。 １……回路基板本体、２……絶縁基板、３……回路パタ
ーン、４……ソルダーレジスト層（保護被膜）、５……
半導体チップ、６……ワイヤ、７……開口部、８……ダ
ム層、９……保護樹脂層。
Claims (1)
- 【請求項１】絶縁基材上に回路パターンを有すると共に
該回路パターンの外部接続領域を除く表面に保護被膜を
有する回路基板本体と、前記本体の所望の回路パターン
にダイボンディングされた半導体チップと、前記本体の
回路パターンと前記チップ上面の電極パッドとを結線す
るワイヤと、前記チップ及びワイヤ周辺の前記保護被膜
に形成された枠状の開口部と、この開口部内に底部が充
填された枠状のダム層と、このダム層で囲まれた前記本
体上に前記チップ及びワイヤを封止するように設けられ
た保護樹脂層とを具備したことを特徴とする混成集積回
路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2225890A JP2797598B2 (ja) | 1990-02-02 | 1990-02-02 | 混成集積回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2225890A JP2797598B2 (ja) | 1990-02-02 | 1990-02-02 | 混成集積回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03228355A JPH03228355A (ja) | 1991-10-09 |
| JP2797598B2 true JP2797598B2 (ja) | 1998-09-17 |
Family
ID=12077749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2225890A Expired - Lifetime JP2797598B2 (ja) | 1990-02-02 | 1990-02-02 | 混成集積回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797598B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0568635U (ja) * | 1992-02-25 | 1993-09-17 | スタンレー電気株式会社 | ハンダペースト印刷用マスク |
| US6365979B1 (en) * | 1998-03-06 | 2002-04-02 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| KR100292033B1 (ko) * | 1998-05-13 | 2001-07-12 | 윤종용 | 반도체칩패키지및그제조방법 |
| US6545869B2 (en) | 2001-01-17 | 2003-04-08 | International Business Machines Corporation | Adjusting fillet geometry to couple a heat spreader to a chip carrier |
| JP2008277248A (ja) * | 2006-11-22 | 2008-11-13 | Alps Electric Co Ltd | 導光部材の製造方法、導光部材及び導光板 |
| JP6592977B2 (ja) * | 2015-06-12 | 2019-10-23 | 凸版印刷株式会社 | 半導体パッケージ基板、半導体パッケージおよびその製造方法 |
-
1990
- 1990-02-02 JP JP2225890A patent/JP2797598B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03228355A (ja) | 1991-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5808873A (en) | Electronic component assembly having an encapsulation material and method of forming the same | |
| US6252298B1 (en) | Semiconductor chip package using flexible circuit board with central opening | |
| KR950012658B1 (ko) | 반도체 칩 실장방법 및 기판 구조체 | |
| US7018871B2 (en) | Solder masks for use on carrier substrates, carrier substrates and semiconductor device assemblies including such solder masks, and methods | |
| TWI272705B (en) | Heat spreader and package structure utilizing the same | |
| KR100926002B1 (ko) | 반도체 패키지 디바이스와 그의 형성 및 테스트 방법 | |
| KR960705357A (ko) | 반도체 장치 | |
| JPH0855938A (ja) | 半導体装置及びその製造方法 | |
| JP2001284523A (ja) | 半導体パッケージ | |
| JP3891678B2 (ja) | 半導体装置 | |
| US6558981B2 (en) | Method for making an encapsulated semiconductor chip module | |
| US20220157683A1 (en) | Integrated circuit package with heat sink and manufacturing method thereof | |
| US20020119595A1 (en) | Semiconductor package using tape circuit board with a groove for preventing encapsulant from overflowing and manufacturing method thereof | |
| JP2797598B2 (ja) | 混成集積回路基板 | |
| US6150730A (en) | Chip-scale semiconductor package | |
| JPH05160296A (ja) | 半導体集積回路ベアチップの樹脂封止方法 | |
| JP2902497B2 (ja) | 混成集積回路基板の製造方法 | |
| JPH03283552A (ja) | 混成集積回路基板 | |
| KR970053660A (ko) | 솔더 레지스트에 개방부가 형성되어 있는 반도체 칩 패키지 | |
| JP2000277564A (ja) | 半導体装置及びその製造方法 | |
| KR100251864B1 (ko) | 반도체패키지용 액상봉지재의 도포 방법 | |
| KR20000015580A (ko) | 반도체 패키지용 써킷테이프 | |
| TWI243463B (en) | Chip on board package and method for manufacturing the same | |
| KR20020053662A (ko) | 반도체 패키지 | |
| JPH0541469A (ja) | 樹脂封止型半導体装置 |