JPH03283552A - 混成集積回路基板 - Google Patents

混成集積回路基板

Info

Publication number
JPH03283552A
JPH03283552A JP2083862A JP8386290A JPH03283552A JP H03283552 A JPH03283552 A JP H03283552A JP 2083862 A JP2083862 A JP 2083862A JP 8386290 A JP8386290 A JP 8386290A JP H03283552 A JPH03283552 A JP H03283552A
Authority
JP
Japan
Prior art keywords
adhesive layer
main body
frame
circuit board
dam frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2083862A
Other languages
English (en)
Inventor
Norio Kasai
笠井　則男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Lighting and Technology Corp
Original Assignee
Toshiba Lighting and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Lighting and Technology Corp filed Critical Toshiba Lighting and Technology Corp
Priority to JP2083862A priority Critical patent/JPH03283552A/ja
Publication of JPH03283552A publication Critical patent/JPH03283552A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体チップを実装した混成集積回路基板に関
する。
（従来の技術） 近年、回路パターンを有する回路基板本体に１ｃ９Ｌｓ
ｌなどの半導体チップを実装した混成集積回路基板が各
種の分野に多用されている。
従来の混成集積回路基板としては第３図及び第４図に示
す構成のものが知られている。第３図は混成集積回路基
板を示す断面図であり、第４図は第３図の混成集積回路
基板の保護樹脂層及びダム用枠を省略した平面図である
。回路基板本体】１は、絶縁基材Ｉ２上に回路パターン
１３を形成した構造になっている。半導体チップ１５は
、前記本体１１の所望の回路パターン（ダイパッド）に
ダイボンディングされている。ワイヤ１６は、前記本体
１１の回路パターン１３と前記チップ１５上面の電極パ
ッドとを結線している。ダム用枠１７は、前記チップ１
５及びワイヤ１６周辺の前記本体ｌｌ上に接着層１８を
介して固定されている。前記ダム用枠１７の固定は、エ
ポキシ系樹脂やシリコーン系樹脂などの液状樹脂を例え
ばデイスペンサーなどの装置を用いて描画しながら塗布
して前記チップ１５及びワイヤ１６周辺の前記本体ｌｌ
上に接着層１８を形成し、この接着層１８上にダム用枠
１７を載置した後、該接着層１８を熱などで硬化して接
芒する方法により行われる。保護樹脂層２０は、前記ダ
ム用枠１７で囲まれた前記本体１１上に前記チップ１５
及びワイヤ１６を封止するように設けられている。前記
保護樹脂層２０は、エポキシ系樹脂などの保護用液状樹
脂を前記ダム周枠１７内にコーティングなどにより充填
した後、該液状樹脂を熱硬化して形成される。
しかしながら、従来の混成集積回路基板では接着層１８
上にダム用枠１７を載置すると、該接着層１Ｂの流動性
により該ダム用枠１７が所定の位置からずれてしまう。
ダム用枠１７は、混成集積回路基板への高密度実装を図
る観点から、寸法の小さいものが用いられており、これ
に伴ってダム用枠１７の内側面とその内側のワイヤ１６
がボンディングされる回路パターン１３部分とが近接さ
れる。かかるダム用枠１７の＝Ｊ法及びその内側部材と
の位置関係から、前述したようにダム用枠１７が所定の
位置からずれると、該ダム用枠１７の内側面が前記回路
パターン１３にボンディングされたワイヤ１６に接触し
て断線に至るという問題を生じる。
なお、前記接る層１８の流動性を抑制するために粘性の
高い液状樹脂を用いて接着層を形成することが考えられ
るが、粘性が高いことによる塗布作業能率の著しい低下
を招き、実際に採用するのが困難である。
（発明が解決しようとする課題） 本発明は、従来の問題点を解決するためになされたもの
で、ダム用枠が精度よく位置決めされ、該ダム用枠の内
側の回路パターンにボンディングされたワイヤの切断等
を防止した高信頼性の混成集積回路基板を提供しようと
するものである。
［発明の構成］ （課題を解決するための手段） 本発明は、絶縁及村上に回路パターンを有すると共に該
回路パターンの外部接続領域を除く表面に保護被膜を有
する回路基板本体と、前記本体の所望の回路パターンに
ダイボンディングされた半導体チップと、前記本体の回
路パターンと前記チップ上面の電極パッドとを結線する
ワイヤと、前記チップ及びワイヤ周辺の前記本体上に形
成された枠状の接着層と、前記本体上に前記接着層を介
して固定されたダム用枠と、前記ダム用枠で囲まれた前
記本体上に前記チップ及びワイヤを封止するように設け
られた保護樹脂層とを具備した混成集積回路基板におい
て、前記接着層が形成されるべき前記保護被膜の枠状領
域における各辺部の一部に開口部を少なくとも形成した
ことを特徴とする混成集積回路基板である。
（作用） 本発明によれば、ワイヤが結線され、ダイボンディング
された半導体チップ周囲の回路基板本体上に被覆された
保護被膜の特定箇所、つまり接着層が形成されるべき前
記保護被膜の枠状領域における各辺部の一部に開口部を
少なくとも形成し、この開口部を含む領域に枠状の接着
層を形成し、史に該接着層を介して前記本体上にダム用
枠を固定することによって、前記開口部に充填された接
着層箇所での横方向への流動性を該開口部の段差部で抑
制でき、ダム用枠の位置ずれを防止できる。
つまり、枠状の接着層における少なくとも４つの辺部の
一部はその流動性が前記開口部により抑制されて初期位
置を維持されているため、前記接着層上にダム用枠を載
置した際、流動性か阻止されて初期位置が維持された接
着層部分によりダム用枠の位置ずれを防止できる。した
がって、従来のようにダム用枠の位置ずれに伴ってダム
用枠の内側面がその内側の回路パターンにボンディング
されたワイヤに接触して断線に至らしめるという問題を
解消でき、該ダム用枠内に保護樹脂層を設けることによ
って半導体チップ及びワイヤが良好に封止された高信頼
性の混成集積回路基板を得ることができる。
（実施例） 以下、本発明の実施例を図面を参照して詳細に説明する
。
第１図は本発明の一実施例を示す混成集積回路基板の断
面図であり、第２図は第１図の混成集積回路基板のダム
用枠及び接着層を省略した平面図である。回路基板本体
ｌは、絶縁基材２上に回路パターン３が形成されている
と共に該回路パターン３の外部接続領域を除く表面に保
護被膜であるソルダーレジスト層４を形成した構造にな
っている。半導体チップ５は、前記本体１の所望の回路
パターン（ダイパッド）にダイボンディングされている
。ワイヤ６は、前記本体ｌの回路パターン３と前記チッ
プ５上面の電極パッドとを結線している。ダム用枠７は
、前記チップ５及びワイヤ６周辺の前記本体ｌ上に接着
層８を介して固定されている。前記ダム用枠７の固定は
、エポキシ系樹脂やシリコーン系樹脂などの液状樹脂を
例えばデイスペンサーなどの装置を用いて描画しながら
塗布して前記チップ５及びワイヤ６周辺の前記本体ｌ上
に接着層８を形成し、この接着層８上にダム用枠７を載
置した後、該接着層８を熱などで硬化して接着する方法
により行われる。枠状の開口部９は、前記ソルダーレジ
スト層４に前記接着層８を全て充填するように形成され
ている。保護樹脂層１０は、前記ダム用枠７で囲まれた
前記本体１上に前記チップ５及びワイヤ６を封止するよ
うに設けられている。前記保護樹脂層ｌＯは、エポキシ
系樹脂などの液状樹脂をコーティングなどにより充填し
た後、該液状樹脂を熱硬化して形成される。
このような構成によれば、回路基板本体１上のソルダー
レジスト層４に枠状の前記開口部９を設け、この開口部
９内に接着層８を形成し、更に該接着層８を介して前記
本体１上にダム用枠７が固定されるように設けることに
よって、前記接着層８の横方向への流動が前記開口部９
の段差部で抑制でき、ダム用枠７の位置ずれを防止でき
る。その結果、ダム用枠の位置ずれによるワイヤ６の切
断等を防止できる。
また、開口部９を枠状にすれば、回路パターン３０段差
によって絶縁基材２とダム用枠７との両部月間に生じる
空隙を前記開口部９全体に充填された接着層８で十分に
埋めることができるため、該部材間からの保護樹脂層ｌ
Ｏを形成する際の液状樹脂の漏れ出しも防止できる。更
に、回路基板本体ｌの表面から半導体チップ５までの間
に接着層８、ソルダーレジスト層４の一部及び保護樹脂
層１０の３層の樹脂をコートした構成であるため、前記
本体１の表面から半導体チップ５への水分などの浸透を
十分に防１１−することができる。
更に、前述した接着層８を形成する際の液状樹脂として
比較的粘性の低いものを用いることもできるため、塗布
性などが阻害されず、接着層８を効率よく形成すること
が可能となる。
なお、前記実施例では開口部を枠状にしたが、これに限
定されない。例えば第５図に示すように接着層が形成さ
れるべきソルダーレジスト層の枠状領域８ａにおける各
辺部の中央部にのみ４つの開口部９を形成した構成、又
は第６図に示すようにソルダーレジスト層の枠状領域８
ａにおける各辺部のコーナ一部にのみ４つの開口部９を
形成した構成にしてもよく、要は前記ソルダーレジスト
層の枠状領域における各辺部の一部に開口部を少なくと
も形成すれば前述した実施例と同様にダム用枠の位置す
れを防止できる。
［発明の効果］ 以上詳述した如く、本発明によればダム用枠か精度よく
位置決めされ、該ダム用枠の内側の回路パターンにボン
ディングされたワイヤの切断等を防止して信頼性か向上
した高密度実装可能な混成集積回路基板を提供すること
ができる。
【図面の簡単な説明】
第１図は本発明の一実施例を示す混成集積回路基板の断
面図、第２図は第１図の混成集積回路基板の一部を省略
した平面図、第３図は従来の混成集積回路基板を示す断
面図、第４図は第３図の混成集積回路基板の一部を省略
した平面図、第５図及び第６図はそれぞれ本発明の他の
実施例の混成集積回路基板における開口部の形態を示す
平面図である。 ｌ・・・回路基板本体、２・・・絶縁基材、３・・・回
路パターン、４・・・ソルダーレジスト層（保護被膜）
、５・・・半導体チップ、 ６・・・ワイヤ、 ７・・・ダム用枠、 ８・・・接着層、 ９・・・開口部、 ｌＯ・・・保護樹脂層。

Claims (1)

    【特許請求の範囲】
  1. 　絶縁基材上に回路パターンを有すると共に該回路パタ
    ーンの外部接続領域を除く表面に保護被膜を有する回路
    基板本体と、前記本体の所望の回路パターンにダイボン
    ディングされた半導体チップと、前記本体の回路パター
    ンと前記チップ上面の電極パッドとを結線するワイヤと
    、前記チップ及びワイヤ周辺の前記本体上に形成された
    枠状の接着層と、前記本体上に前記接着層を介して固定
    されたダム用枠と、前記ダム用枠で囲まれた前記本体上
    に前記チップ及びワイヤを封止するように設けられた保
    護樹脂層とを具備した混成集積回路基板において、前記
    接着層が形成されるべき前記保護被膜の枠状領域におけ
    る各辺部の一部に開口部を少なくとも形成したことを特
    徴とする混成集積回路基板。
JP2083862A 1990-03-30 1990-03-30 混成集積回路基板 Pending JPH03283552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2083862A JPH03283552A (ja) 1990-03-30 1990-03-30 混成集積回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2083862A JPH03283552A (ja) 1990-03-30 1990-03-30 混成集積回路基板

Publications (1)

Publication Number Publication Date
JPH03283552A true JPH03283552A (ja) 1991-12-13

Family

ID=13814490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2083862A Pending JPH03283552A (ja) 1990-03-30 1990-03-30 混成集積回路基板

Country Status (1)

Country Link
JP (1) JPH03283552A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020219A (en) * 1994-06-16 2000-02-01 Lucent Technologies Inc. Method of packaging fragile devices with a gel medium confined by a rim member
KR20000015580A (ko) * 1998-08-31 2000-03-15 김규현 반도체 패키지용 써킷테이프
US6709614B1 (en) * 1998-01-07 2004-03-23 Henniges Elastomer- Und Kunststofftechnik Gmbh & Co. Kg Method for producing a connection between a component and a structural element
KR100505391B1 (ko) * 1997-12-16 2005-11-14 주식회사 하이닉스반도체 반도체패키지및그제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020219A (en) * 1994-06-16 2000-02-01 Lucent Technologies Inc. Method of packaging fragile devices with a gel medium confined by a rim member
KR100505391B1 (ko) * 1997-12-16 2005-11-14 주식회사 하이닉스반도체 반도체패키지및그제조방법
US6709614B1 (en) * 1998-01-07 2004-03-23 Henniges Elastomer- Und Kunststofftechnik Gmbh & Co. Kg Method for producing a connection between a component and a structural element
KR20000015580A (ko) * 1998-08-31 2000-03-15 김규현 반도체 패키지용 써킷테이프

Similar Documents

Publication Publication Date Title
KR100341104B1 (ko) 반도체장치의 어셈블리방법 및 이 방법에 의해 제조된 반도체 장치
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
KR100336329B1 (ko) 반도체장치의제조방법
US20020031867A1 (en) Semiconductor device and process of production of same
JPH1074795A (ja) 半導体装置およびその製造方法
JPH0831988A (ja) テープキャリアパッケージの封止構造
JPH04306865A (ja) 半導体装置及びその製造方法
JPH03283552A (ja) 混成集積回路基板
JP2797598B2 (ja) 混成集積回路基板
JP2902497B2 (ja) 混成集積回路基板の製造方法
KR20010061784A (ko) 칩 스캐일 패키지 및 그의 제조 방법
JPH05235091A (ja) フィルムキャリア半導体装置
JP2522039B2 (ja) フィルムキャリヤ型半導体装置
KR100549299B1 (ko) 반도체패키지 및 그 제조 방법
JPH11145180A (ja) 電子部品およびその製造方法
KR20070007607A (ko) 솔더레지스트 댐을 갖는 수지 몰딩형 ｂｇａ 패키지
JP4286640B2 (ja) 半導体装置およびその製造方法
JPH04179255A (ja) Ｌｃｃ型半導体装置およびその製造方法
KR100196290B1 (ko) 봉지 댐을 갖는 탭(tab) 캐리어 및 그를 이용한 탭 패키지
JP2611672B2 (ja) 混成集積回路装置
JP3711669B2 (ja) 電子部品搭載用基板
JP3344006B2 (ja) チップ付きプリント基板及びその製造方法
JPH08204048A (ja) 半導体チップの封止構造
JPH04122037A (ja) 半導体チップの実装方法
JP2000031200A (ja) 半導体装置及びその製造方法