JP2522039B2 - フィルムキャリヤ型半導体装置 - Google Patents

フィルムキャリヤ型半導体装置

Info

Publication number
JP2522039B2
JP2522039B2 JP1094016A JP9401689A JP2522039B2 JP 2522039 B2 JP2522039 B2 JP 2522039B2 JP 1094016 A JP1094016 A JP 1094016A JP 9401689 A JP9401689 A JP 9401689A JP 2522039 B2 JP2522039 B2 JP 2522039B2
Authority
JP
Japan
Prior art keywords
resin
film carrier
semiconductor chip
semiconductor device
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1094016A
Other languages
English (en)
Other versions
JPH02271547A (ja
Inventor
光一 竹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1094016A priority Critical patent/JP2522039B2/ja
Publication of JPH02271547A publication Critical patent/JPH02271547A/ja
Application granted granted Critical
Publication of JP2522039B2 publication Critical patent/JP2522039B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79Apparatus for Tape Automated Bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフィルムキャリヤ型半導体装置に関する。
〔従来の技術〕
従来のフィルムキャリヤ型半導体装置は、第3図
(a),(b)に示すように、搬送及び位置決め用のス
プロケットホール1と、素子搭載用の開孔部3を有する
ポリイミド等の絶縁フィルム上に銅等の金属箔を接着
し、前記金属箔を選択的にエッチングして開孔部3の内
側に先端を突出して配置したリード4及びリード4に接
続した電気選別のためのパッド5を形成したフィルムキ
ャリヤテープ6と、あらかじめ電極端子上に金属突起物
であるバンプ7を設けた半導体チップ2とを準備し、次
にフィルムキャリヤテープ6のリード4と半導体チップ
2のバンプ7とを熱圧着法または共晶法等によりインナ
ーリードボンディングし、フィルムキャリヤテープ6の
電気選別用パッド5の上に測定用探針を接触させて電気
的選別やバイアス試験を実施する。ここで、リード4の
変形防止用として絶縁フィルムの枠であるサスペンダー
8をあらかじめフィルムキャリヤテープ6に設け、第4
図に示すように、信頼性向上及び機械的保護のため樹脂
膜9をポッティングして樹脂封止を行なう。
上記のようなフィルムキャリヤ型半導体装置をプリン
ト基板上に実装する場合は、第5図に示すように、リー
ド4を所望の長さに切断し、ついでプリント基板11上に
接着剤10を用いて半導体チップ2を固着し、リード4を
プリント基板上のボンディングパッド12にアウターリー
ドボンディングする。
これらのフィルムキャリヤ型半導体装置は、ボンディ
ングがリード数と無関係に一度で可能であるためボンデ
ィングスピードが速いこと、フィルムキャリヤテープを
使用するため作業の自動化が容易である等の利点を有し
ている。
〔発明が解決しようとする課題〕
上述した従来のフィルムキャリヤ型半導体装置は、一
般に液状の樹脂を半導体チップ表面に滴下するポッティ
ング法によって樹脂封止されることが多いため、第4図
に示すように、半導体チップ表面のみを封止するか、ま
たはサスペンダー8を樹脂ダムとして半導体チップ全体
を封止することが一般的である。ここで、特に高密度実
装を要求される場合は、第5図に示すように、半導体チ
ップ周縁近傍でリードを成形してプリント基板に実装す
るため、半導体チップ表面のみを樹脂封止する形態を選
択するが、樹脂ポッティングの際、リード間に毛細管現
象により樹脂が入り込み、実装時のリード成形時にリー
ド間に存在する樹脂膜が影響してリード成形が正確にで
きないという欠点がある。なお、半導体チップ表面を下
にして実装するフェイスダウンボンディングの場合、実
装後の樹脂ポッティングが困難のため、特に問題であ
る。
一般に、半導体チップ表面のみに行う樹脂封止は樹脂
の表面張力を利用して行なうため、半導体チップの周縁
部まで樹脂が到達するので、特に低粘度液状樹脂を使用
する場合は容易にリード間に樹脂が入り込む。例えば、
ポッティング樹脂としては一般的なシリコーン樹脂を用
いると、粘度が約1000cpの場合、ポッティング後数分間
で半導体チップ周縁部にまで広がって目的が達せられる
が、樹脂が半導体チップ周縁部に到達後、リード間に入
り込み、数分間以上にリード間を約200〜500μm程度の
長さに埋めてしまう。さらに、樹脂の硬化は一般に約15
0℃で1時間程度のベークにより行なわれるが、ベーク
中にさらに同程度の長さを埋めてしまう。これに対し、
粘度を約10000cp程度にした場合には、リード間に入り
込むまでの時間は大幅に延長され、ベーク中での広がり
もほとんどみられないが、逆にポッティングした樹脂が
ほとんど広がらず、半導体チップ表面を封止するという
本来の目的が達せられないという欠点がある。一般に樹
脂を広げるために、半導体チップ表面の数ケ所に樹脂を
ポッティングする方法が用いられるが、高粘度樹脂の場
合は少量のポッティングを行なうことが困難であり、こ
の場合においても適当なポッティング条件が求めにくい
という欠点がある。
〔課題を解決するための手段〕
本発明のフィルムキャリヤ型半導体装置は、帯状の絶
縁フィルムの中央部に設けた開孔部の内側に先端部を突
出して配列して設けたリードと、前記絶縁フィルムの両
側端部近傍に設けた搬送及び位置決め用スプロケットホ
ールとを有するフィルムキャリアテープと、前記リード
の先端部に電極を接続して搭載した半導体チップとを有
するフィルムキャリア型半導体装置において、前記電極
上に形成したバンプと同一金属材料で前記半導体チップ
の表面の周縁部に連続的に周回させた周回配線を形成
し、前記周回配線を電源または接地配線および樹脂止め
ダムとして用いることを特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図(a),(b)は本発明の第1の実施例の平面
図及びA−A′線断面図である。帯状の絶縁フィルムの
両側端部近傍に搬送及び位置決め用スプロケットホール
1を設け、絶縁フィルムの中央に設けた開孔部3の内側
に先端部を突出して配列し設けたリード4と、リード4
に接続して設けた電気選択用パッド5を有するフィルム
キャリヤテープ6のリード4と半導体チップ2のバンプ
7がボンディングされており、半導体チップ2の表面に
枠状にメッキ配線13を設けて半導体チップの表面を封止
する樹脂膜9の樹脂ダムとして使用される。
前記フィルムキャリヤ型半導体装置は、以下の様にし
て製造される。フィルムキャリヤテープ6は従来と同様
にスプロケットホール1,リード4,開孔部3を有したもの
を準備し、半導体チップ2は、バンプ7とめっき配線13
を設けたものを準備する。めっき配線13はバンプ7を形
成する時と同時に、同一工程で形成し、バンプ7の内側
に枠状に形成する。めっき配線13はバンプ7と同一工程
で形成されるため一般に20μm程度の高さを有してい
る。また、めっき配線13を樹脂ダムとして使用する以外
に電源や接地配線として使用することも可能である。次
に、フィルムキャリヤテープ6のリード4とバンプ7と
を熱圧着法または共晶法等によりボンディングして半導
体チップ2を搭載し、半導体チップ2の表面に樹脂膜9
を設けて、フィルムキャリヤ型半導体装置を構成する。
ここて、めっき配線13は樹脂ダムとして機能するため、
樹脂膜9は半導体チップ2の周縁に広がること無く、従
って、リード4の間に入り込むことは無い。
上記のような樹脂封止法は、バンプ部分を樹脂封止し
ていないが、半導体チップ2の表面の機械的保護には充
分であり、また、メモリー素子等のようにα線によるソ
フトエラー防止を目的とした場合には、メモリーセル部
を樹脂層9が覆うようにめっき配線13を配置すればその
目的は達せられる。
なお、本実施例では、プリント基板に実装する前にポ
ッティングを実施したが、第5図のようにフェイスアッ
プで実装する場合は、実装後に実施しても良い。但しこ
の場合は既にリード成形が完了しているので、本実施例
は実装後のポッティングが困難な半導体チップ表面を下
にするフェイスダウンでの実装に有効である。
第2図は本発明の第2の実施例の断面図である。
第1の実施例と同様にバンプ7を形成するのと同じ工
程でめっき配線13を形成するが、本実施例の場合はバン
プ7の外側に枠状にめっき配線13を形成している。ま
た、リード間の短絡を防止するため、本実施例の場合は
めっき配線表面を絶縁材からなる樹脂膜16で被覆してお
く必要がある。樹脂膜16としては、めっき配線13,バン
プ7等をめっきで形成後、ポリイミド等の樹脂膜6を半
導体チップ2の表面全面に塗布して、フォトエッチング
法により選択的に樹脂膜6をエッチングする一般的な方
法で実施可能である。
この実施例では、バンプ7の外側に樹脂ダムがあるの
で、半導体チップ2の表面全体を樹脂封止できる他、樹
脂ダムをリード4の半導体チップ2の周縁との短絡を防
止するエッヂタッチ防止の効果もあるという利点を有す
る。
〔発明の効果〕
以上説明したように本発明は、半導体チップの表面に
樹脂ダムを設けることにより、半導体チップの表面を樹
脂で封止する形態のフィルムキャリヤ型半導体装置にお
いて、ポッティングした液状樹脂が半導体チップ周縁部
からさらに広がり、リード間に入り込み、後工程のリー
ド形成時に悪影響を与えるという欠点を防止することが
できる。
【図面の簡単な説明】
第1図(a),(b)は本発明の第1の実施例の平面図
及びA−A′線断面図、第2図は本発明の第2の実施例
の断面図、第3図(a),(b)は従来のフィルムキャ
リア型半導体装置の一例を示す平面図及びB−B′線断
面図、第4図は第3図のフィルムキャリア型半導体装置
の樹脂封止後の断面図、第5図は従来のフィルムキャリ
ヤ型半導体装置の実装状態を示す断面図である。 1……スプロケットホール、2……半導体チップ、3…
…開孔部、4……リード、5……電気的選別用パッド、
6……フィルムキャリヤテープ、7……バンプ、8……
サスペンダー、9……樹脂膜、10……接着剤、11……プ
リント基板、12……ボンディングパッド、13……めっき
配線、16……樹脂膜。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】帯状の絶縁フィルムの中央部に設けた開孔
    部の内側に先端部を突出して配列して設けたリードと、
    前記絶縁フィルムの両側端部近傍に設けた搬送及び位置
    決め用スプロケットホールとを有するフィルムキャリア
    テープと、前記リードの先端部に電極を接続して搭載し
    た半導体チップとを有するフィルムキャリア型半導体装
    置において、前記電極上に形成したバンプと同一金属材
    料で前記半導体チップの表面の周縁部に連続的に周回さ
    せた周回配線を形成し、前記周回配線を電源または接地
    配線および樹脂止めダムとして用いることを特徴とする
    フィルムキャリア型半導体装置。
JP1094016A 1989-04-12 1989-04-12 フィルムキャリヤ型半導体装置 Expired - Lifetime JP2522039B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1094016A JP2522039B2 (ja) 1989-04-12 1989-04-12 フィルムキャリヤ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1094016A JP2522039B2 (ja) 1989-04-12 1989-04-12 フィルムキャリヤ型半導体装置

Publications (2)

Publication Number Publication Date
JPH02271547A JPH02271547A (ja) 1990-11-06
JP2522039B2 true JP2522039B2 (ja) 1996-08-07

Family

ID=14098706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1094016A Expired - Lifetime JP2522039B2 (ja) 1989-04-12 1989-04-12 フィルムキャリヤ型半導体装置

Country Status (1)

Country Link
JP (1) JP2522039B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7125264B2 (en) 2003-05-28 2006-10-24 Advantest Corporation Connector

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PL372800A1 (en) 2003-03-17 2005-08-08 Opt Engineering Company Limited Device for installing rivets and the like joints on rivet holding body
JP2011243612A (ja) * 2010-05-14 2011-12-01 Sony Corp 半導体装置及びその製造方法並びに電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5776868A (en) * 1980-10-30 1982-05-14 Fujitsu Ltd Forming method for resin protected film
JPS5776869A (en) * 1980-10-31 1982-05-14 Fujitsu Ltd Semiconductor device
JPS58111351A (ja) * 1981-12-25 1983-07-02 Hitachi Ltd 放射線遮蔽型半導体装置
JPS6190453A (ja) * 1984-10-09 1986-05-08 Nec Corp フイルムキャリヤーテープ
JPS63310140A (ja) * 1987-06-12 1988-12-19 Canon Inc 電子回路装置とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7125264B2 (en) 2003-05-28 2006-10-24 Advantest Corporation Connector
US7144260B2 (en) 2003-05-28 2006-12-05 Advantest Corporation Connector

Also Published As

Publication number Publication date
JPH02271547A (ja) 1990-11-06

Similar Documents

Publication Publication Date Title
KR100256293B1 (ko) 반도체장치 및 그 제조방법
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
US6781248B2 (en) Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged
US6198165B1 (en) Semiconductor device
TWI272705B (en) Heat spreader and package structure utilizing the same
US6731010B2 (en) Resin sealed stacked semiconductor packages with flat surfaces
CA1266725A (en) Integrated circuit chips mounting and packaging assembly
KR100926002B1 (ko) 반도체 패키지 디바이스와 그의 형성 및 테스트 방법
KR950704838A (ko) 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips)
JPH02292836A (ja) Icチップ実装用フィルムキャリア
JP3427874B2 (ja) 樹脂封止型半導体装置とその製造方法
JP2522039B2 (ja) フィルムキャリヤ型半導体装置
US20040173887A1 (en) Test vehicle ball grid array package
US6221697B1 (en) Chip scale package and manufacturing method thereof
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
JP2949969B2 (ja) フィルムキャリア半導体装置
KR100541397B1 (ko) 절연된 더미 솔더 볼을 갖는 비지에이 패키지
JPH0936167A (ja) 半導体装置
KR100308899B1 (ko) 반도체패키지및그제조방법
JP2944586B2 (ja) Bga型半導体装置及びその製造方法
KR100196290B1 (ko) 봉지 댐을 갖는 탭(tab) 캐리어 및 그를 이용한 탭 패키지
JPH02143436A (ja) フィルムキャリヤ半導体装置の樹脂封止方法
JPH1084055A (ja) 半導体装置及びその製造方法
JPH03283552A (ja) 混成集積回路基板
JPH11297740A (ja) 半導体チップが実装されるキャリアテープ、および半導体装置