JPS63310140A - 電子回路装置とその製造方法 - Google Patents
電子回路装置とその製造方法Info
- Publication number
- JPS63310140A JPS63310140A JP14637587A JP14637587A JPS63310140A JP S63310140 A JPS63310140 A JP S63310140A JP 14637587 A JP14637587 A JP 14637587A JP 14637587 A JP14637587 A JP 14637587A JP S63310140 A JPS63310140 A JP S63310140A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- circuit board
- dams
- conductor pattern
- same material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000011347 resin Substances 0.000 claims abstract description 24
- 229920005989 resin Polymers 0.000 claims abstract description 24
- 239000004020 conductor Substances 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000007789 sealing Methods 0.000 claims description 13
- 230000002265 prevention Effects 0.000 claims 1
- 230000002950 deficient Effects 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 11
- 239000010408 film Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、回路基板上の半導体素子等の電子部品を樹脂
で封止した電子回路装置とその製造方法に関するもので
ある。
で封止した電子回路装置とその製造方法に関するもので
ある。
従来、絶縁基板上に所望の導体を形成し、これに直接半
導体素子を載置し、半導体素子の外部接続用端子電極と
導体とをＡｕやＡｆ等の金属細線で電気的に接続した電
子回路装置においては、一般にポツティングによって半
導体素子およびその近傍の導体配線部を樹脂封止してい
る。
導体素子を載置し、半導体素子の外部接続用端子電極と
導体とをＡｕやＡｆ等の金属細線で電気的に接続した電
子回路装置においては、一般にポツティングによって半
導体素子およびその近傍の導体配線部を樹脂封止してい
る。
すなわち、第１図に示すように、絶縁基板１に載置さ゛
れた半導体素子４やリードワイヤ５などの半導体素子領
域の周囲に、所定形状の枠体７を固着した後、前記枠体
７によって囲まれた中に封止樹脂６を注入するか、ある
いは第２図のように、枠体を形成せずに樹脂６を直接塗
布して封止している。
れた半導体素子４やリードワイヤ５などの半導体素子領
域の周囲に、所定形状の枠体７を固着した後、前記枠体
７によって囲まれた中に封止樹脂６を注入するか、ある
いは第２図のように、枠体を形成せずに樹脂６を直接塗
布して封止している。
〔発明が解決しようとしている問題点〕しかしながら、
これらの封止構造には次のような欠点がある。
これらの封止構造には次のような欠点がある。
第１に枠体を使用する場合には、電子回路装置の小型化
、薄型化がかなり限定され、また枠体を接着するための
作業が面倒で工数を要し、作業の自動化が困難である。
、薄型化がかなり限定され、また枠体を接着するための
作業が面倒で工数を要し、作業の自動化が困難である。
第２に枠体を設けない場合には、樹脂が封止不要の領域
にまで流出し、封止歩留りを低下させる。
にまで流出し、封止歩留りを低下させる。
本発明は、上記従来の問題点のない電子部品の封止構造
を有する電子回路装置とその製造方法を提供しようとす
るものである。
を有する電子回路装置とその製造方法を提供しようとす
るものである。
本発明の電子回路装置は、回路基板上の樹脂封止を必要
とする領域の周辺部に回路基板上の導体パターンと同一
材料のダミーパターンで樹脂対土用ダムを複数配設し、
ダムで囲まれた領域内に、電子部品の封止樹脂層を形成
したものである。
とする領域の周辺部に回路基板上の導体パターンと同一
材料のダミーパターンで樹脂対土用ダムを複数配設し、
ダムで囲まれた領域内に、電子部品の封止樹脂層を形成
したものである。
また、その製造方法は基板上に厚膜あるいは薄膜等を用
いて所定の導体パターンを形成する際、同時に同一材料
で前記ダムを前記導体パターンの周囲に複数形成し、こ
の回路基板上に電子部品を載置し、電子部品と前記導体
パターンとを電気的に接続し、ダム内に樹脂を一注入硬
化させ、電子部品およびその近傍を封止するものである
。
いて所定の導体パターンを形成する際、同時に同一材料
で前記ダムを前記導体パターンの周囲に複数形成し、こ
の回路基板上に電子部品を載置し、電子部品と前記導体
パターンとを電気的に接続し、ダム内に樹脂を一注入硬
化させ、電子部品およびその近傍を封止するものである
。
したがって、封止樹脂は不要の個所に流れ出ることがな
くなり、歩留りが向上し、また枠体を形成するための工
程が必要な（なり、製品の小型化、薄型化とともに、大
幅なコストダウンが可能となる。
くなり、歩留りが向上し、また枠体を形成するための工
程が必要な（なり、製品の小型化、薄型化とともに、大
幅なコストダウンが可能となる。
以下、本発明の実施例を図面に基づいて説明する。
第３図ないし第７図は本発明の一実施例を示す。なお、
第７図は第６図のＢ部拡大図を示す。
第７図は第６図のＢ部拡大図を示す。
第６図において、１は絶縁基板、２は絶縁基板１上の導
体パターンであり、所望のパターンに配設されている。
体パターンであり、所望のパターンに配設されている。
３は絶縁基板１上に、導体パターン２と同一の材料で形
成された複数のダミーパターンである。５は半導体素子
４の端子電極（図示せず）と導体２との電気的に接続（
ワイヤボンディング）する金属細線である。
成された複数のダミーパターンである。５は半導体素子
４の端子電極（図示せず）と導体２との電気的に接続（
ワイヤボンディング）する金属細線である。
６はダミーパターン３によって囲まれた領域に注入され
、半導体素子４等を封止して硬化した樹脂層である。な
お、ダミーパターンの形状。
、半導体素子４等を封止して硬化した樹脂層である。な
お、ダミーパターンの形状。
寸法、数量については、注入する樹脂の流れ出しを防止
するために適した構成をとればよい。
するために適した構成をとればよい。
次に、この電子回路装置の製造方法について説明する。
まず、第３図に示すように絶縁基板１上に厚膜あるいは
薄膜等を用いて所望の導体パターン２を形成する。この
際、同時に同一材料で封止樹脂の流れ止めダム用のダミ
ーパターン３を導体パターン２の周囲に複数形成する。
薄膜等を用いて所望の導体パターン２を形成する。この
際、同時に同一材料で封止樹脂の流れ止めダム用のダミ
ーパターン３を導体パターン２の周囲に複数形成する。
第４図は、第３図のＡ−Ａ’断面図を示す。
第５図のように、ダイボンディング樹脂（図示せず）を
塗布後、半導体素子４を基板に接着、適当な熱処理によ
り固着させ、ワイヤボンディングを用いて半導体素子４
の端子電極（図示せず）と導体２とを電気的に接続する
。この後、第６図に示すように、封止樹脂をポツティン
グする。
塗布後、半導体素子４を基板に接着、適当な熱処理によ
り固着させ、ワイヤボンディングを用いて半導体素子４
の端子電極（図示せず）と導体２とを電気的に接続する
。この後、第６図に示すように、封止樹脂をポツティン
グする。
以上述べたように、回路基板上の樹脂封止を必要とする
領域の周辺部に回路基板上の導体パターンと同一材料の
ダミーパターンで樹脂対土用ダムを複数配設し、そのダ
ム内に樹脂を注入して封止するので、不要の個所に樹脂
が流れ出して不良品を発生するおそれがなくなる。また
、樹脂封止ダムに用いるダミーパターンは、絶縁基板上
に導体パターンを形成する工程で同時に同一材料で形成
されるため、特別に枠体等を取りつけるための部材や工
程を必要とせず、作業が簡単で自動化が極めて容易にな
る。
領域の周辺部に回路基板上の導体パターンと同一材料の
ダミーパターンで樹脂対土用ダムを複数配設し、そのダ
ム内に樹脂を注入して封止するので、不要の個所に樹脂
が流れ出して不良品を発生するおそれがなくなる。また
、樹脂封止ダムに用いるダミーパターンは、絶縁基板上
に導体パターンを形成する工程で同時に同一材料で形成
されるため、特別に枠体等を取りつけるための部材や工
程を必要とせず、作業が簡単で自動化が極めて容易にな
る。
以上説明したように、本発明によれば。封止樹脂が不要
な個所に流れ出ることがなくなり、歩留りが向上し、ま
た枠体を形成するための工程が不要になり、電子回路装
置の小型化、薄型化とともに、大幅な低価格化が実現で
きる。
な個所に流れ出ることがなくなり、歩留りが向上し、ま
た枠体を形成するための工程が不要になり、電子回路装
置の小型化、薄型化とともに、大幅な低価格化が実現で
きる。
第１図、第２図は従来の電子回路基板装置。
第３図〜第５図は、本発明の実施例で製造工程の進行状
態を示す。 第３図は回路基板、第４図は第３図のＡ−Ａ’断面図。 第６図は、本発明の実施例で電子回路装置の。 完成状態を示す。 第７図は第６図のＢ部拡大図。 １は絶縁基板、 ２は導体パターン、 ３は流れ止め用ダミーパターン、 ４は半導体素子、 ５は極細金属ワイヤ、 ６はポツティング樹脂、 ７は枠体、
態を示す。 第３図は回路基板、第４図は第３図のＡ−Ａ’断面図。 第６図は、本発明の実施例で電子回路装置の。 完成状態を示す。 第７図は第６図のＢ部拡大図。 １は絶縁基板、 ２は導体パターン、 ３は流れ止め用ダミーパターン、 ４は半導体素子、 ５は極細金属ワイヤ、 ６はポツティング樹脂、 ７は枠体、
Claims (2)
- （１）回路基板上の電子部品の周囲に、前記回路基板上
の導体パターンと同一材料のダミーパターンで樹脂封止
流れ出し防止用ダムを複数配設し、前記ダム内に前記電
子部品の封止樹脂層を形成したことを特徴とする電子回
路装置。 - （２）絶縁基板上に前記導体パターンを形成する工程で
、同時に同一材料で前記樹脂封止流れ出し防止用ダムを
前記導体パターンの周囲に複数形成し、前記回路基板上
に前記電子部品を載置し、前記電子部品と前記導体パタ
ーンとを電気的に接続し、前記ダム内に樹脂を注入硬化
させ、前記電子部品を封止することを特徴とする電子回
路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14637587A JPS63310140A (ja) | 1987-06-12 | 1987-06-12 | 電子回路装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14637587A JPS63310140A (ja) | 1987-06-12 | 1987-06-12 | 電子回路装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63310140A true JPS63310140A (ja) | 1988-12-19 |
Family
ID=15406293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14637587A Pending JPS63310140A (ja) | 1987-06-12 | 1987-06-12 | 電子回路装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63310140A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02271547A (ja) * | 1989-04-12 | 1990-11-06 | Nec Corp | フィルムキャリヤ型半導体装置 |
| NL1004651C2 (nl) * | 1996-11-29 | 1998-06-03 | Nedcard | Werkwijze voor het inkapselen van een chip op een drager. |
| JP2007103587A (ja) * | 2005-10-03 | 2007-04-19 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
| JP2014220305A (ja) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | 多層基板およびこれを用いた電子装置、電子装置の製造方法 |
| WO2022002669A1 (de) * | 2020-07-02 | 2022-01-06 | Vitesco Technologies Germany Gmbh | Leiterplatte, getriebesteuergerät mit einer leiterplatte und verfahren zur herstellung einer leiterplatte |
-
1987
- 1987-06-12 JP JP14637587A patent/JPS63310140A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02271547A (ja) * | 1989-04-12 | 1990-11-06 | Nec Corp | フィルムキャリヤ型半導体装置 |
| NL1004651C2 (nl) * | 1996-11-29 | 1998-06-03 | Nedcard | Werkwijze voor het inkapselen van een chip op een drager. |
| WO1998023427A1 (en) * | 1996-11-29 | 1998-06-04 | Nedcard | Method for encapsulating a chip on a carrier |
| JP2007103587A (ja) * | 2005-10-03 | 2007-04-19 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
| JP2014220305A (ja) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | 多層基板およびこれを用いた電子装置、電子装置の製造方法 |
| WO2022002669A1 (de) * | 2020-07-02 | 2022-01-06 | Vitesco Technologies Germany Gmbh | Leiterplatte, getriebesteuergerät mit einer leiterplatte und verfahren zur herstellung einer leiterplatte |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6410363B1 (en) | Semiconductor device and method of manufacturing same | |
| JP2552822B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JPH041503B2 (ja) | ||
| JPH10284525A (ja) | 半導体装置の製造方法 | |
| US5923957A (en) | Process for manufacturing a lead-on-chip semiconductor device package having a discontinuous adhesive layer formed from liquid adhesive | |
| JPS63310140A (ja) | 電子回路装置とその製造方法 | |
| US4919857A (en) | Method of molding a pin holder on a lead frame | |
| JPS5848442A (ja) | 電子部品の封止方法 | |
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| JPS6175549A (ja) | 半導体素子を含む電子回路及びその製造方法 | |
| JPS5817646A (ja) | 半導体装置の製造方法 | |
| JP3036339B2 (ja) | 半導体装置 | |
| JP3431993B2 (ja) | Ｉｃパッケージの組立方法 | |
| JPH01216563A (ja) | リードフレームの製造方法 | |
| JPS62226649A (ja) | ハイブリツド型半導体装置 | |
| JP2000077433A (ja) | 半導体装置およびその製造方法 | |
| JPH08186137A (ja) | 半導体チップの樹脂封止方法 | |
| JP2606858B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09270435A (ja) | 半導体装置の製造方法 | |
| JP2503053B2 (ja) | Ｉｃモジュ―ルの製造方法 | |
| JPH0274063A (ja) | 半導体装置製造リード・フレーム | |
| JPH0274062A (ja) | 半導体装置製造用リード・フレーム | |
| JPH11102924A (ja) | 半導体装置の製造方法 | |
| JPS61150246A (ja) | 半導体装置 |