JPH0274062A - 半導体装置製造用リード・フレーム - Google Patents
半導体装置製造用リード・フレームInfo
- Publication number
- JPH0274062A JPH0274062A JP22575688A JP22575688A JPH0274062A JP H0274062 A JPH0274062 A JP H0274062A JP 22575688 A JP22575688 A JP 22575688A JP 22575688 A JP22575688 A JP 22575688A JP H0274062 A JPH0274062 A JP H0274062A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- leads
- lead frame
- clamping pressure
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000007747 plating Methods 0.000 claims abstract description 16
- 239000011347 resin Substances 0.000 claims abstract description 9
- 229920005989 resin Polymers 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 abstract description 3
- 238000007789 sealing Methods 0.000 abstract description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置製造用リード・フレームに関し、特
に樹脂封止型半導体装置の製造に用いるリード・フレー
ムに関する。
に樹脂封止型半導体装置の製造に用いるリード・フレー
ムに関する。
第2図は従来の半導体装置製造用リード・フレームの平
面図を示すもので、半導体素子(図示しない)を載置す
るマウント部1と、このマウント部1の周囲に先端部が
集才るように配置された多数のインナー・リード2と、
タイバー3とアウター・リード5とを一区分とする複数
個のパターン配列から成る。ここで、インナー・リード
またはアウター・リードとはモールド樹脂層から見て内
または外となるリードの区分呼称である。このようなリ
ード・フレームを用いて樹脂封止型半導体装置を組立て
るには、半導体素子マウント部1に半導体素子を載せ、
半導体素子の電極パッドと対応するインナー・リード2
の先端部との間を金属細線で接続し、ついで点線で示し
た範囲内にモールド樹脂を注入し、硬化せしめた後、各
リードをタイバー3から分離してそれぞれリード成形す
ることにより完成品を得るものである。従って、インナ
ー・リード2先端には金属細線との接続が確実に行える
ように金、銀等のめっきが施され、また、アウター・リ
ード5には外部端子(図示しない)との半田付用の錫半
田めっきが施されているのが通常である。
面図を示すもので、半導体素子(図示しない)を載置す
るマウント部1と、このマウント部1の周囲に先端部が
集才るように配置された多数のインナー・リード2と、
タイバー3とアウター・リード5とを一区分とする複数
個のパターン配列から成る。ここで、インナー・リード
またはアウター・リードとはモールド樹脂層から見て内
または外となるリードの区分呼称である。このようなリ
ード・フレームを用いて樹脂封止型半導体装置を組立て
るには、半導体素子マウント部1に半導体素子を載せ、
半導体素子の電極パッドと対応するインナー・リード2
の先端部との間を金属細線で接続し、ついで点線で示し
た範囲内にモールド樹脂を注入し、硬化せしめた後、各
リードをタイバー3から分離してそれぞれリード成形す
ることにより完成品を得るものである。従って、インナ
ー・リード2先端には金属細線との接続が確実に行える
ように金、銀等のめっきが施され、また、アウター・リ
ード5には外部端子(図示しない)との半田付用の錫半
田めっきが施されているのが通常である。
しかしながら、上記のような従来のリード・フレームは
、樹脂封止工程が行われる際、点線4の部分からタイバ
ー3までの間に型締圧をかけることになるので、アウタ
ー・リード5のこの部分のめっき層が型締圧によってつ
ぶれアウター・リード5とタイバー3とで囲まれる領域
6上にはみ出し、リード切断または成形時にヒゲ状に伸
びてリード間を短絡させるという欠点がある。
、樹脂封止工程が行われる際、点線4の部分からタイバ
ー3までの間に型締圧をかけることになるので、アウタ
ー・リード5のこの部分のめっき層が型締圧によってつ
ぶれアウター・リード5とタイバー3とで囲まれる領域
6上にはみ出し、リード切断または成形時にヒゲ状に伸
びてリード間を短絡させるという欠点がある。
本発明の目的は、上記樹脂封入時におけるめっき層のつ
ぶれによるリード間短絡を生ぜしぬることなき半導体装
置製造用のリード・フレームを提供することである。
ぶれによるリード間短絡を生ぜしぬることなき半導体装
置製造用のリード・フレームを提供することである。
本発明によれば、半導体装置用リードフレームは、半導
体素子を載置するマウント部と、少なくとも先端部にめ
っき層を設けるインナー・リードと、樹脂封入金型の型
締圧のかかる部分面上のみを他の面上よりも薄いめっき
層に設定するアウター・リードとを備えることを含んで
構成される6〔実施例〕 以下図面を参照して本発明の詳細な説明する。
体素子を載置するマウント部と、少なくとも先端部にめ
っき層を設けるインナー・リードと、樹脂封入金型の型
締圧のかかる部分面上のみを他の面上よりも薄いめっき
層に設定するアウター・リードとを備えることを含んで
構成される6〔実施例〕 以下図面を参照して本発明の詳細な説明する。
第1図は本発明の一実施例を示す半導体装置製造用リー
ド・フレームの平面図である。本実施例によれば、リー
ド・フレームは、アウター・り一ド5の上表面のうち封
入金型の型締圧のかかる斜線部分には、他の部分より薄
い厚さのめっき層7が施される。
ド・フレームの平面図である。本実施例によれば、リー
ド・フレームは、アウター・り一ド5の上表面のうち封
入金型の型締圧のかかる斜線部分には、他の部分より薄
い厚さのめっき層7が施される。
本発明によれば、リード・フレームは、封入用金型の型
締圧のかかる部分のアウター・リード部分には、つぶれ
てヒゲが発生するほどのめっき厚が最初から無いため、
従来のようなめつき層のつぶれとはみ出しによるヒゲの
発生は無く、リード間短絡という事故の発生問題は解決
される。
締圧のかかる部分のアウター・リード部分には、つぶれ
てヒゲが発生するほどのめっき厚が最初から無いため、
従来のようなめつき層のつぶれとはみ出しによるヒゲの
発生は無く、リード間短絡という事故の発生問題は解決
される。
第1図は本発明の一実施例を示す半導体装置製造用リー
ド・フレームの平面図、第2図は従来の半導体装置用製
造用リード・フレームの平面図である。 1・・・半導体素子マウント部、2・・・インナー・リ
ード、3・・・タイバー、4・・・モールド樹脂注入領
域、5・・・アウターリード、7・・・薄い厚さのめつ
き層。
ド・フレームの平面図、第2図は従来の半導体装置用製
造用リード・フレームの平面図である。 1・・・半導体素子マウント部、2・・・インナー・リ
ード、3・・・タイバー、4・・・モールド樹脂注入領
域、5・・・アウターリード、7・・・薄い厚さのめつ
き層。
Claims (1)
- 半導体素子を載置するマウント部と、少なくとも先端部
にめっき層を設けるインナー・リードと、樹脂封入金型
の型締圧のかかる部分面上のみを他の面上よりも薄いめ
っき層に設定するアウター・リードとを備えることを特
徴とする半導体装置製造用リード・フレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22575688A JPH0274062A (ja) | 1988-09-09 | 1988-09-09 | 半導体装置製造用リード・フレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22575688A JPH0274062A (ja) | 1988-09-09 | 1988-09-09 | 半導体装置製造用リード・フレーム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0274062A true JPH0274062A (ja) | 1990-03-14 |
Family
ID=16834329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22575688A Pending JPH0274062A (ja) | 1988-09-09 | 1988-09-09 | 半導体装置製造用リード・フレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0274062A (ja) |
-
1988
- 1988-09-09 JP JP22575688A patent/JPH0274062A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6841414B1 (en) | Saw and etch singulation method for a chip package | |
US6410363B1 (en) | Semiconductor device and method of manufacturing same | |
US5026669A (en) | Method of eliminating burrs on a lead frame with a thin metal coating | |
JPH10284525A (ja) | 半導体装置の製造方法 | |
JPH0399445A (ja) | 樹脂封止型半導体装置 | |
JPH0274062A (ja) | 半導体装置製造用リード・フレーム | |
JPH0274063A (ja) | 半導体装置製造リード・フレーム | |
JPS63310140A (ja) | 電子回路装置とその製造方法 | |
JPH05109928A (ja) | 樹脂封止型半導体装置用リードフレームおよびこれを用いた樹脂封止型半導体装置 | |
JPH0653266A (ja) | 半導体装置 | |
JP2704128B2 (ja) | 半導体装置用リードフレームおよびその製造方法 | |
KR100258852B1 (ko) | 반도체 패키지의 제조 방법 | |
JPH05218508A (ja) | 光半導体装置の製造方法 | |
JPH07169780A (ja) | Col半導体装置、及びそのリードフレーム | |
JPH06196609A (ja) | リードフレームおよびそれを用いた半導体装置 | |
KR940007948B1 (ko) | 수지봉지형(封止型) 반도체장치 및 그 제조방법 | |
KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
JP2705983B2 (ja) | 半導体装置の製造方法 | |
KR100342403B1 (ko) | 솔더마스크가 장착된 리드프레임 및 그 제조방법 | |
JPH05152487A (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
JP2946775B2 (ja) | 樹脂封止金型 | |
JPS6310553A (ja) | 半導体装置用リ−ドフレ−ム | |
JPH02205061A (ja) | リードフレーム | |
JP2616685B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH08186137A (ja) | 半導体チップの樹脂封止方法 |