KR100342403B1 - 솔더마스크가 장착된 리드프레임 및 그 제조방법 - Google Patents

솔더마스크가 장착된 리드프레임 및 그 제조방법 Download PDF

Info

Publication number
KR100342403B1
KR100342403B1 KR1020000061195A KR20000061195A KR100342403B1 KR 100342403 B1 KR100342403 B1 KR 100342403B1 KR 1020000061195 A KR1020000061195 A KR 1020000061195A KR 20000061195 A KR20000061195 A KR 20000061195A KR 100342403 B1 KR100342403 B1 KR 100342403B1
Authority
KR
South Korea
Prior art keywords
lead frame
lead
solder mask
wire bonding
solder
Prior art date
Application number
KR1020000061195A
Other languages
English (en)
Other versions
KR20020030872A (ko
Inventor
권오유
김은주
Original Assignee
김 무
주식회사 아큐텍반도체기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김 무, 주식회사 아큐텍반도체기술 filed Critical 김 무
Priority to KR1020000061195A priority Critical patent/KR100342403B1/ko
Publication of KR20020030872A publication Critical patent/KR20020030872A/ko
Application granted granted Critical
Publication of KR100342403B1 publication Critical patent/KR100342403B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

리드프레임에 솔더마스크등을 장착하여 와이어본딩후 본딩 영역을 보호하기 위한 별도의 몰딩작업이 불필요하여 보다 얇은 경박단소형의 패키지를 제작할 수 있도록 한 것으로, 본 발명은, 패턴화되는 금속재질의 리드프레임과, 리드프레임의 이송시 리드가 손상되는 것을 방지하도록 와이어본딩 영역의 외곽부터 패키징라인까지의 리드에 장착되는 솔더마스크 또는 절연테이프와, 솔더마스크가 장착된 리드프레임의 와이어본딩 영역과 솔더 영역에 걸쳐 전면도금되는 도금층과, 패드에 탑제되는 반도체칩과 이너리드를 와이어본딩시켜 전기적으로 연결하는 골드와이어와, 와이어본딩 영역을 보호할 수 있도록 부분적으로 봉지하는 봉지부를 구비한다.
이로 인해, 금속재질의 리드프레임에 솔더마스크 또는 절연소재를 장착하여 와이어본딩후 본딩 영역을 보호하기 위한 별도의 몰딩작업이 불필요하게 되어 보다 얇은 패키지를 제작가능하며, 패턴성형후 이송라인에서 리드의 보호와 다운셋시의 안정성을 확보하기 위하여 테이핑하는 작업공정이 불필요하며, 솔더마스킹된 리드프레임의 마스킹부위 이외의 부분만을 후도금으로서 전면도금함에 따라 아웃리드부를 솔더도금하는 작업공정이 불필요하고, 현재 사용되는 와이어본딩부의 은부분도금을 선행도금함으로서 발생되는 도금위치정도 불량을 완전하게 해결하며, 전체적인 작업공수 단축으로 인해 원가 및 제작비용을 대폭적으로 절감할 수 있도록 한 잇점을 갖는다.

Description

솔더마스크가 장착된 리드프레임 및 그 제조방법{solder mask or dielectric materials coated lead frame and manufacturing method}
본 발명은 리드프레임에 솔더마스크(solder mask) 또는 폴리이마이드 테이프(polyimide tape)등과 같은 절연물질(dielectrical material)이 장착되는 리드프레임 및 그 제조방법에 관한 것이다.
더욱 상세하게는, 금속재질의 리드프레임에 솔더마스크 또는 절연물질을 장착하여 와이어본딩후 본딩 영역을 보호하기 위한 별도의 몰딩작업이 불필요하여 보다 얇은 경박단소형의 패키지를 제작할 수 있도록 한 솔더마스크가 장착된 리드프레임 및 그 제조방법에 관한 것이다.
일반적으로, 반도체패키지의 리드프레임(lead frame)은 반도체칩과 인쇄회로기판과 같은 전기, 전자장치를 전기적으로 도통시키도록 연결해주는 경박단소(輕薄短小)형의 매개수단으로서 사용되고 있다.
전술한 반도체패키지는 그 종류에 따라 수지밀봉 패키지, TCP(tape carrier package)패키지, 글래스밀봉 패키지, 금속밀봉 패키지등이 있다. 이들은 다이패드에 대해 실장방법에 따라 삽입형과 표면실장(surface mount technology)형으로 분류되며, 삽입형의 대표적인 패키지는 DIP(dual in-line package), PGA(pin grid array)등이 있고, 표면실장형의 대표적인 패키지로서는 QFP(quad flat package),PLCC(plastic leaded chip carrier), CLCC(ceramic leaded chip carrier), BGA(ball grid array)등이 있다.
도 1에 도시된 바와 같이, 종래 기술에 의한 전형적인 리드프레임 패키지는, 반도체칩(15)이 장착되는 패드(11), 리드(12) 및 타이바(13)(tie bar)로서 방산형의 형태를 갖도록 패턴화(patterning)되는 구리, 철, 니켈, 알미늄, 이들 합금으로서 형성되는 금속재질의 리드프레임(10)과, 패턴화된 리드프레임(10)이 이송라인에서 이송시 리드(12)가 손상되는 것을 방지할 수 있도록 와이어본딩 영역(A)의 외곽부에 테이프가 장착된 리드프레임(10)의 와이어본딩영역(A)과 솔더 영역(B)에 각각 적용되는 은도금 및 솔더도금으로서 이중도금되는 도금층과, 패드(11)에 탑제되는 반도체칩(15)과 리드프레임(10)의 이너리드(12a)를 와이어본딩시켜 전기적으로 도통가능하게 연결하는 골드와이어(16)와, 반도체칩(15)과 골드와이어(16)부위를 산화 및 부식등으로부터 보호할 수 있도록 외부를 에폭시수지에 의해 몰딩처리하는 몰딩부(18)를 구비하게 된다.
이때, 종래의 전형적인 리드프레임을 제조하는 작업공정은, 구리, 구리합금 또는 철합금계의 기판을 식각법(etching) 또는 스템핑 방식으로 패턴을 형성하는 단계와, 와이어본딩이 이루어지는 반도체칩과 이너리드(inner lead)부에 와이어본딩(wire bonding)을 위한 은도금 또는 금도금을 실시하는 단계와, 이송라인에서 리드의 보호와 다운셋(down set)시의 안정성을 위하여 테이핑하는 단계와, 리드프레임의 다이패드에 반도체칩을 장착하여 반도체칩과 리드프레임의 전기적인 연결을 위하여 골드와이어(gold wire)로 반도체칩과 리드프레임의 이너리드를 와이어본딩하는 단계와, 본딩 영역을 보호하기 위하여 리드프레임의 아웃리드를 제외한 리드프레임의 전후면을 에폭시계의 몰딩제로서 몰딩성형하는 단계와, 리드프레임 후면의 솔더마스크에 선택적으로 개방된 부위에 주석-납 성분의 솔더볼(solder ball)을 장착하는 단계를 포함하여 리드프레임을 제조하게 된다.
그러나, 전술한 바와 같이 전형적인 리드프레임을 제조하는 경우 아래와 같은 문제점을 갖게된다.
전술한 테이핑 공정에서 리드프레임의 전면을 고가의 테이프로서 도포한 후 일정부분(이너리드 외각의 적은 부분)을 제외한 테이프를 다시 제거하는 작업을 함에 따라 전면에 도포되는 고가의 테이프 사용으로 인한 원가비용이 상승되는 문제점과, 테이프의 도포 및 이를 제거하는 공정으로 인해 작업성이 떨어지는 문제점을 갖게된다.
또한, 리드프레임의 패드에 반도체칩을 장착하여 와이어본딩 후, 본딩 영역을 포함하여 전면을 소정두께로서 몰딩성형함에 따라 리드프레임의 전체 두께가 증가되는 문제점과, 이로 인해 리드프레임을 인쇄회로기판에 장착하는 인쇄회로기판의 설계시 제한을 받게되는 문제점을 갖게된다.
또한, 와이어 본딩영역과 솔더 접합부에 기능상 적용되는 도금이 상이하여 부위에 따라 은도금 또는 솔더도금에 의한 이중도금을 하게되므로 부위에 따른 선택적인 도금을 위하여 외부 마스크 설계 및 이를 제어하는 공정이 추가로 요구되는 문제점을 갖게된다.
따라서, 본 발명의 목적은, 금속재질의 리드프레임에 솔더마스크 또는 절연소재를 장착하여 노출부위에 전면도금(PPF)을 실시한 후 와이어본딩을 실시하고, 와이어본딩후 본딩 영역을 보호하기 위한 별도의 몰딩작업이 불필요하게 되어 보다 얇은 패키지(30%이상 향상됨)를 제작하며, 이로 인한 작업공수 단축으로 제작비용을 절감할 수 있도록 한 솔더마스크가 장착된 리드프레임 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 목적은, 패턴성형후 이송라인에서 리드의 보호와 다운셋시의 안정성을 확보하기 위하여 테이핑하는 작업공정이 불필요하여 원가비용 및 제작비용을 절감할 수 있도록 한 솔더마스크가 장착된 리드프레임 및 그 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 리드프레임의 마스킹부위를 후도금으로서 전면도금함에 따라 아웃리드부를 솔더도금하는 작업공정이 불필요하여 작업공수 단축으로 인해 제작비용 및 폐수처리비용을 절감할 수 있고, 종래의 몰딩후 별도의 솔더도금을 하지않고 전면도금을 함에 따라 환경규제대상인 납(Pb)을 사용하지 않아 환경친화적인 도금을 할 수 있도록 한 솔더마스크가 장착된 리드프레임 및 그 제조방법을 제공하는 것이다.
도 1은 종래 기술에 의한 전형적인 리드프레임 패키지의 구성도,
도 2는 본 발명에 의한 솔더마스크가 장착된 리드프레임의 개략도,
도 3은 본 발명에 의한 솔더마스크가 장착된 리드프레임에 칩이 장착된 상태도,
도 4는 본 발명에 의한 솔더마스크가 장착된 리드프레임을 제조하는 방법을 나타내는 흐름도 이다.
<도면의 주요 부분에 대한 부호의 설명>
10; 리드프레임
11; 패드
12; 리드
12a; 이너리드(inner lead)
12b; 아웃리드(outer lead)
13; 타이바(tie bar)
14; 솔더마스크
15; 반도체칩
A; 와이어본딩 영역
B; 솔더 영역
전술한 본 발명의 목적은, 반도체칩이 장착되는 패드, 리드 및 타이바로서 방산형의 형태를 갖도록 패턴화되는 금속재질의 리드프레임과, 패턴화된 리드프레임이 이송라인에서 이송시 리드가 손상되는 것을 방지할 수 있도록 와이어본딩 영역의 외곽부터 패키징라인까지의 리드에 장착되는 솔더마스크층과, 솔더마스크가 장착된 리드프레임의 와이어본딩 영역과 솔더 영역에 전면도금되는 도금층과, 패드에 탑제되는 반도체칩과 리드프레임의 이너리드를 와이어본딩시켜 전기적으로 도통가능하게 연결하는 골드와이어와, 반도체칩과 골드와이어의 노출을 방지하여 와이어본딩 영역을 보호할 수 있도록 봉지하는 봉지부를 구비하는 것을 특징으로 하는 솔더마스크가 장착된 리드프레임을 제공함에 의해 달성된다.
바람직한 실시예에 의하면, 전술한 리드프레임의 리드가 이송라인에서 이송시 손상되는 것을 방지할 수 있도록 와이어본딩 영역의 외곽부터 패키징라인까지의 리드에 폴리이마이드 테이프가 장착될 수 있다.
바람직한 실시예에 의하면, 전술한 솔더마스크층은 포토이메이징공법, 폴리이마이드를 소재로 하는 적외선 타입의 리퀴드솔더마스크 잉크 및 절연물질등을 사용한 레이저가공법, 플라즈마 에칭방식, 실크스크린프린팅, 메탈마스크를 이용한 도포법, 분사 및 투여법을 이용한 도포법 및 정묘법에 의한 도포법중 어느 하나를 선택하여 장착될 수 있다.
바람직한 실시예에 의하면, 전술한 리드프레임의 와이어본딩 영역과 솔더 영역에 걸쳐 전면도금되는 도금층은 니켈/파라듐, 니켈/금도금, 금-은합금도금 및 니켈중 어느 하나를 선택하여 도금될 수 있다.
전술한 본 발명의 목적은, 반도체칩이 장착되는 패드, 리드 및 타이바로서 방산형의 형태를 갖도록 금속재질의 리드프레임을 패턴화시키는 단계와, 패턴화된 리드프레임이 이송라인에서 이송시 리드가 손상되는 것을 방지할 수 있도록 와이어본딩 영역의 외곽부터 패키징라인까지의 리드에 솔더마스크를 장착하는 단계와, 솔더마스크가 장착된 리드프레임의 와이어본딩 영역과 솔더 영역에 걸쳐 전면도금하는 단계와, 패드에 탑제되는 반도체칩과 리드프레임의 이너리드를 골드와이어로서 전기적으로 연결되도록 와어어본딩시키는 단계와, 반도체칩과 골드와이어의 노출을 방지하여 와이어본딩 영역을 봉지하여 보호할 수 있도록 봉지부를 성형하는 단계와, 단품패키지의 트리밍과 리드프레임의 아웃리드를 포밍하는 단계를 포함하는 것을 특징으로 하는 솔더마스크가 장착된 리드프레임의 제조방법을 제공함에 의해 달성된다.
바람직한 실시예에 의하면, 전술한 솔더마스크가 장착된 리드프레임의 와이어본딩 영역은 은도금 또는 금도금으로서 부분적으로 도금하며, 리드프레임의 솔더 영역은 솔더도금으로서 부분적으로 도금시킬 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 따라 상세하게 설명하되, 이는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세하게 설명하기 위한 것이지, 이로 인해 본 발명의 기술적인 범주가 한정되는 것을 의미하지는 않는 것이다.
도 2 내지 도 4에 도시된 바와 같이, 반도체칩(15)이 장착되는 패드(11), 리드(12) 및 타이바(13)(tie bar)로서 방산형의 형태를 갖도록 패턴화(patterning)되는 구리, 철, 니켈, 알미늄 또는 이들 합금으로서 형성되는 금속재질의 리드프레임(10)과, 패턴화된 리드프레임(10)이 이송라인에서 이송시 리드(12)가 손상되는 것을 방지할 수 있도록 와이어본딩 영역(A)의 외곽부터 패키징라인(L)까지의 리드(12)에 장착되는 솔더마스크(14)와, 솔더마스크(14)가 장착된 리드프레임(10)의 와이어본딩 영역(A)과 솔더 영역(B)에 전면도금되는 도금층과, 패드(11)에 탑제되는 반도체칩(15)과 리드프레임(10)의 이너리드(12a)를 와이어본딩시켜 전기적으로 도통가능하게 연결하는 골드와이어(16)와, 반도체칩(15)과 골드와이어(16)의 노출을 방지하여 와이어본딩 영역을 보호할 수 있도록 에폭시수지에 의해 봉지하는 봉지부(17)를 구비한다.
이때, 전술한 리드프레임(10)의 리드(12)가 이송라인에서 이송시 손상되는 것을 방지할 수 있도록 와이어본딩 영역(A)의 외곽부터 패키징라인(L)까지의 리드(12)에 폴리이마이드 테이프(미도시됨)와 같은 절연테이프가 장착될 수 있다.
또한, 전술한 리드프레임(10)의 와이어본딩 영역(A)과 솔더 영역(B)에 걸쳐 전면도금되는 도금층은 니켈/파라듐(palladium), 니켈/금도금, 니켈/금-은합금도금중 어느 하나를 선택하여 도금될 수 있다.
이하에서, 본 발명에 의한 솔더마스크가 장착된 리드프레임의 제조방법을 첨부도면을 참조하여 설명하면 아래와 같다.
도 4에 도시된 바와 같이, 금속재질인 리드프레임(10) 소재를 전처리하여 세정시킨다(S10 참조).
전술한 리드프레임(10)을 식각법(etching) 또는 스템핑 방식으로 반도체칩이 장착되는 패드(11), 리드(12) 및 타이바(13)(tie bar)로서 구성된 방산형의 형태를 갖도록 패턴화시킨다(S20 참조). 이때 리드프레임(10)으로서 구리, 알미늄, 구리합금, 니켈/철, 철합금계중 어느 하나가 사용되는 것이 바람직하다.
패턴화된 리드프레임(10)의 이송라인에서 이송시 리드(12)가 손상되는 것을 방지할 수 있도록 본딩 영역(A)의 외곽부터 패키징라인(L)까지를 솔더마스크 또는 절연테이프등과 같은 절연물질을 장착한다(S30 참조).
이때, 절연물질(dielectric material)로서 폴리이마이드 테이프가 사용되는 것이 바람직하며, 솔더마스크는 포토이메이징공법(photoimaging) 또는 폴리이마이드를 소재로 하는 적외선 타입(IR type)의 리퀴드솔더마스크 잉크(liquid solder mask ink) 및 절연물질등을 사용한 레이저가공법 또는 플라즈마 에칭방식(plasma etching type), 실크스크린프린팅(silk screen printing), 메탈마스크(metal mask)를 이용한 도포법, 분사(injection) 및 투여(dispensing)법을 이용한 도포법, 정묘법(dotting)에 의한 도포법중 어느 하나를 사용하는 것이 바람직하다.
솔더마스크(14)가 장착된 리드프레임(10)의 와이어본딩 영역(A)과 솔더 영역(B)에 걸쳐 니켈/파라듐, 니켈/금도금, 니켈/금-은합금 도금으로서 전면을 도금처리한다(S40 참조).
솔더마스킹된 리드프레임(12)의 앞면의 패드(11)에 반도체칩(15)을 장착하고, 반도체칩(15)과 리드프레임(10)의 전기적 연결을 위하여 골드와이어(16)로서 반도체칩(15)과 리드프레임(10)의 이너리드(12a)를 와이어본딩 처리한다(S50 참조).
반도체칩(15) 또는 골드와이어(16)등이 외부로 노출되는 것을 방지하여 리드프레임(10)의 와이어본딩 영역(A)을 외부에서 가해지는 충격, 부식등으로부터 보호할 수 있도록 와이어본딩 영역(A)을 포함한 솔더마스크(14)가 시작하는 부위까지에폭시수지에 의해 부분적으로 봉지(encapsulation)하는 작업을 실시한다(S60 참조).
리드프레임(10)의 단품패키지를 마무리작업하여 완성하는 트리밍(trimming)작업과 아웃리드(12b)의 포밍(forming)작업을 실시한다(S70 참조).
다음, 단품패키지를 인쇄회로기판(mother board)에 장착하는 후속공정으로 운반되는 것이다.
이상에서와 같이, 바람직한 실시예에 의하면 아래와 같은 이점을 갖는다.
금속재질의 리드프레임에 솔더마스크 또는 절연소재를 장착하여 와이어본딩후 본딩 영역을 보호하기 위한 별도의 몰딩작업이 불필요하게 되어 보다 얇은 패키지(thin package)를 제작가능하며, 이로 인한 작업공수 단축으로 제작비용을 현저하게 절감할 수 있다.
또한, 리드프레임의 패턴성형후 이송라인에서 리드의 보호와 다운셋시의 안정성을 확보하기 위하여 테이핑하는 작업공정이 불필요하여 원가비용 및 제작비용을 절감할 수 있다.
또한, 솔더마스킹된 리드프레임의 마스킹부위를 후도금으로서 전면도금함에 따라 아웃리드부를 솔더도금하는 작업공정이 불필요하여 작업공수 단축으로 인해 제작비용 및 폐수처리비용을 절감할 수 있도록 한 이점을 갖는다.

Claims (5)

  1. 반도체칩이 장착되는 패드, 리드 및 타이바로서 방산형의 형태를 갖도록 패턴화되는 금속재질의 리드프레임;
    상기 패턴화된 리드프레임이 이송라인에서 이송시 리드가 손상되는 것을 방지할 수 있도록 와이어본딩 영역의 외곽부터 패키징라인까지의 리드에 장착되는 절연소재의 솔더마스크층;
    솔더마스크가 장착된 리드프레임의 와이어본딩 영역과 솔더 영역에 전면도금되는 도금층;
    상기 패드에 탑제되는 반도체칩과 상기 리드프레임의 이너리드를 와이어본딩시켜 전기적으로 도통가능하게 연결하는 골드와이어; 및
    상기 반도체칩과 골드와이어의 노출을 방지하여 상기 와이어본딩 영역을 보호할 수 있도록 봉지하는 봉지부를 구비하는 것을 특징으로 하는 솔더마스크가 장착된 리드프레임.
  2. 제 1 항에 있어서, 상기 솔더마스크의 절연소재로서 폴리이마이드 테이프, 적외선 타입의 리퀴드 솔더마스크 잉크, 포토이메이지어블 솔더마스크 및 절연물질중 어느 하나가 사용되는 것을 특징으로 하는 솔더마스크가 장착된 리드프레임.
  3. 제 1 항에 있어서, 상기 도금층은 니켈/파라듐, 니켈/금도금, 니켈/금-은합금도금중 어느 하나를 선택하여 도금되는 것을 특징으로 하는 솔더마스크가 장착된 리드프레임.
  4. 반도체칩이 장착되는 패드, 리드 및 타이바로서 방산형의 형태를 갖도록 금속재질의 리드프레임을 패턴화시키는 단계;
    상기 패턴화된 리드프레임이 이송라인에서 이송시 리드가 손상되는 것을 방지할 수 있도록 와이어본딩 영역의 외곽부터 패키징라인까지의 리드에 솔더마스크를 장착하는 단계;
    솔더마스크층이 장착된 리드프레임의 와이어본딩 영역과 솔더 영역에 걸쳐 전면도금하는 단계;
    상기 패드에 탑제되는 반도체칩과 상기 리드프레임의 이너리드를 골드와이어로서 전기적으로 연결되도록 와어어본딩시키는 단계;
    상기 반도체칩과 골드와이어의 노출을 방지하여 상기 와이어본딩 영역을 봉지하여 보호할 수 있도록 봉지부를 성형하는 단계; 및
    단품패키지의 트리밍과 상기 리드프레임의 아웃리드를 포밍하는 단계를 포함하는 것을 특징으로 하는 솔더마스크가 장착된 리드프레임의 제조방법.
  5. 제 4 항에 있어서, 상기 솔더마스크층은;
    포토이메이징공법, 폴리이마이드를 소재로 하는 적외선 타입의 리퀴드솔더마스크 잉크 및 절연물질등을 사용한 레이저가공법, 플라즈마 에칭방식, 실크스크린프린팅, 메탈마스크를 이용한 도포법, 분사 및 투여법을 이용한 도포법 및 정묘법에 의한 도포법중 어느 하나를 선택하여 장착되는 것을 특징으로 하는 솔더마스크가 장착된 리드프레임의 제조방법.
KR1020000061195A 2000-10-18 2000-10-18 솔더마스크가 장착된 리드프레임 및 그 제조방법 KR100342403B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000061195A KR100342403B1 (ko) 2000-10-18 2000-10-18 솔더마스크가 장착된 리드프레임 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000061195A KR100342403B1 (ko) 2000-10-18 2000-10-18 솔더마스크가 장착된 리드프레임 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020030872A KR20020030872A (ko) 2002-04-26
KR100342403B1 true KR100342403B1 (ko) 2002-07-03

Family

ID=19694047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000061195A KR100342403B1 (ko) 2000-10-18 2000-10-18 솔더마스크가 장착된 리드프레임 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100342403B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101696401B1 (ko) * 2015-07-02 2017-01-13 주식회사 에스에프에이반도체 반도체 패키지 제조방법

Also Published As

Publication number Publication date
KR20020030872A (ko) 2002-04-26

Similar Documents

Publication Publication Date Title
KR0145768B1 (ko) 리드 프레임과 그를 이용한 반도체 패키지 제조방법
KR940007757Y1 (ko) 반도체 패키지
US6387732B1 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US7638879B2 (en) Semiconductor package and fabrication method thereof
EP0977251B1 (en) Resin sealed semiconductor device and method for manufacturing the same
US7268415B2 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
US20120181680A1 (en) Ic package and method for manufacturing the same
US9553068B2 (en) Integrated circuit (“IC”) assembly includes an IC die with a top metallization layer and a conductive epoxy layer applied to the top metallization layer
KR100342403B1 (ko) 솔더마스크가 장착된 리드프레임 및 그 제조방법
KR20000008347A (ko) 플립칩bga 패키지 제조방법
JP2622862B2 (ja) リード付電子部品搭載用基板
JP2017038051A (ja) 半導体パッケージ及びその製造方法
JP2000349222A (ja) リードフレーム及び半導体パッケージ
KR100331070B1 (ko) 칩싸이즈반도체패키지의 구조 및 그 제조 방법
KR100233864B1 (ko) 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법
US20230360927A1 (en) Method of manufacturing semiconductor devices, corresponding device and system
CN220510008U (zh) 半导体器件和电子系统
KR100254267B1 (ko) 비.지.에이패키지및그제조방법
KR100230751B1 (ko) 반도체 패키지의 제조방법
KR200159861Y1 (ko) 반도체 패키지
US9123699B1 (en) Formation of package pins in semiconductor packaging
JPH0210859A (ja) 半導体リードフレーム
JPH06244340A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
KR19990030504A (ko) 집적 회로 패키지용 리드프레임 및 그의 제조 방법
KR20000038064A (ko) 반도체패키지의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070612

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee