JP2017038051A - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP2017038051A JP2017038051A JP2016154512A JP2016154512A JP2017038051A JP 2017038051 A JP2017038051 A JP 2017038051A JP 2016154512 A JP2016154512 A JP 2016154512A JP 2016154512 A JP2016154512 A JP 2016154512A JP 2017038051 A JP2017038051 A JP 2017038051A
- Authority
- JP
- Japan
- Prior art keywords
- external terminal
- die pad
- semiconductor package
- semiconductor element
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 146
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 238000005520 cutting process Methods 0.000 claims abstract description 40
- 238000007789 sealing Methods 0.000 claims description 39
- 230000001154 acute effect Effects 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000005538 encapsulation Methods 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 56
- 239000011347 resin Substances 0.000 description 31
- 229920005989 resin Polymers 0.000 description 31
- 238000000034 method Methods 0.000 description 18
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 13
- 230000000694 effects Effects 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 239000002699 waste material Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000004080 punching Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000004643 cyanate ester Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】ブレードダイシングによる個片化を行いつつ、外部端子の凹部に切削屑が入り込むのを防止する。【解決手段】本発明の一実施形態に係る半導体パッケージは、ダイパッドと前記ダイパッドの上に配置され、複数の信号端子を有する半導体素子と、前記ダイパッドの周囲に複数個配置され、前記半導体素子が配置される側とは反対側の第１面に一端面に凹部を有する外部端子と、前記外部端子と前記半導体素子の信号端子とを電気的に接続する配線と、前記外部端子の前記第１面と前記一端面が露出するように、前記ダイパッド、前記半導体素子及び前記配線を封止する封止体と、前記凹部に配置される導電性の接続端子とを備えてもよい。【選択図】図１
Description
本発明は、半導体パッケージ及びその製造方法に関する。本発明は、特に、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）などパッケージ側面から外側に電気接続用端子が突出していないタイプの半導体パッケージ及びその製造方法に関する。
近年、電子機器の小型化に対応するために、樹脂封止型の半導体パッケージなどの半導体部品の高密度実装が要求され、これに伴い、半導体部品の小型、薄型化が進んでいる。また、小型で薄型でありながら、多ピン化が進み、高密度の小型、薄型の樹脂封止型半導体パッケージが望まれている。
以下、図１４及び図１５を用いて、従来のＱＦＮ型の樹脂封止型半導体パッケージについて説明する。図１４は、従来のＱＦＮ型の樹脂封止型半導体パッケージの概略構成を示す斜視図である。また、図１５は、従来の外部端子の構造を示す拡大図である。図１４に示すように、従来の樹脂封止型半導体パッケージは、外部端子の端面側に凹所を設けることにより、外部端子の端面側に半田フィレットをできやすくして、パッケージの上面からの観察で半田フィレットを見やすくしている（例えば、特許文献１）。
このようなパッケージの製造方法について簡単に説明すると、マトリックスフレームと呼ばれる成型金属板に複数のパッケージを形成し、各パッケージの周縁部に外部端子（リード端子）を構成する領域を形成し、この外部端子を構成する領域を腐食することによって凹所を形成し、それぞれの中心部にダイパッドと半導体チップを配設し、半導体チップの各信号端子と所定の外部端子を構成する領域とをワイヤで結線し、マトリックスフレームの下面にフィルムを貼って、モールド樹脂が外部端子の下面に流れ込むのを防止した後、マトリックスフレームを樹脂成型用の型に入れ、周知の方法によって全領域の上面をモールド樹脂で封止する。
この状態では、隣接する各パッケージが外部端子によって接続され、全パッケージがモールド樹脂で封止された状態であるため、例えば切断用の回転歯（ダイシングブレード）（図示せず）をモールド樹脂の上面に押し当て、パッケージの相互の境界部分に沿って縦方向及び横方向に移動させて切断し、図１４に示すような個々のパッケージに分割していた。
ところで、ブレードダイシングによる個片化（個々のパッケージに分割すること）の場合には、一括モールドが可能であることから、マトリックスフレームあたりの取り数が多いというメリットがある一方で、ブレードダイシング時に外部端子の凹所に切削屑が入り込んでしまうことがあるため、良好なフィレットを形成することができないという問題がある。そこで、ブレードダイシングによる個片化ではなく、パンチングによって個片化を行うことで、外部端子の凹所に切削屑が入り込むのを防止することが考えられる。
しかしながら、パンチングによる個片化では、モールド樹脂の注入ゲートをパッケージごとに配置し、パッケージごとに金型を配置するスペースを要するため、マトリックスフレームあたりの取り数が少なくなるという問題がある。
本発明は、上記のような従来技術に伴う課題を解決しようとするものであって、その目的とするところは、ブレードダイシングによる個片化を行いつつ、外部端子の凹部に切削屑が入り込むのを防止するところにある。
本発明の一実施形態によれば、半導体素子が配置されるダイパッドと前記ダイパッドの周囲に第１面に凹部を有する外部端子とをそれぞれ含み、マトリックス状に配置された複数の単位フレームと、前記複数の単位フレームを接続するとともにダイシングブレードにより切断される切断領域とを含む単位フレーム集合体を備えるリードフレームを準備し、前記ダイパッドの前記第１面と反対側の面である第２面に複数の信号端子を有する半導体素子を配置し、前記外部端子と前記半導体素子の信号端子とを電気的に接続し、前記外部端子の前記第１面が露出するように、前記ダイパッド、前記半導体素子を封入する封止体を形成し、前記外部端子の凹部に導電性のペーストを充填し、前記導電性のペーストを加熱により溶融及び固化させて導電性の接続端子を形成し、前記切断領域に沿って個片化することを含む半導体パッケージの製造方法を提供することができる。
前記接続端子を形成後に、前記切断領域に沿って前記第１面側から前記封止体の一部まで切り込み溝を形成し、前記切り込み溝を形成したことによって露出した前記外部端子の側面に導電膜を形成し、前記封止体の残部を切断することによって前記個片化してもよい。
前記切り込み溝は、テーパ形状に切り込むことによって形成してもよい。
前記切り込み溝の幅は、前記残部の切断幅よりも広くてもよい。
前記接続端子を形成後に、前記接続端子側の面又は当該接続端子側の面の反対側の面である前記封止体側の面にテープを貼り、前記切断領域に沿って切断し、前記切断することによって露出した前記外部端子の側面に導電膜を形成し、前記テープを剥がすことによって前記個片化してもよい。
前記切断は、テーパ形状に切り込むことによって行ってもよい。
本発明の一実施形態によれば、半導体素子が配置されるダイパッドと前記ダイパッドの周囲に外部端子とをそれぞれ含み、マトリックス状に配置された複数の単位フレームと、前記複数の単位フレームを接続するとともにダイシングブレードにより切断される切断領域とを含む単位フレーム集合体を備えるリードフレームを準備し、第２面に複数の信号端子を有する半導体素子を配置し、前記外部端子と前記半導体素子の信号端子とを電気的に接続し、前記外部端子の前記第２面と反対側の面である第１面が露出するように、前記ダイパッド、前記半導体素子を封入する封止体を形成し、前記切断領域に沿って前記第１面側から前記封止体の一部まで切り込み溝を形成し、前記切り込み溝を形成したことによって露出した前記外部端子の側面に導電膜を形成し、前記封止体の残部を切断することによって個片化することを含む半導体パッケージの製造方法を提供することができる。
前記切り込み溝を形成することは、テーパ形状に切り込むことによって行ってもよい。
また、本発明の一実施形態によれば、ダイパッドと前記ダイパッドの上に配置され、複数の信号端子を有する半導体素子と、前記ダイパッドの周囲に複数個配置され、前記半導体素子が配置される側とは反対側の第１面に一端面に凹部を有する外部端子と、前記外部端子と前記半導体素子の信号端子とを電気的に接続する配線と、前記外部端子の前記第１面と前記一端面が露出するように、前記ダイパッド、前記半導体素子及び前記配線を封止する封止体と、前記凹部に配置される導電性の接続端子とを備える半導体パッケージが提供されてもよい。
別の好ましい態様において、前記導電性の接続端子は、前記第１面から突出していることを特徴とする半導体パッケージが提供されてもよい。
前記外部端子の前記第１面と前記一端面とが形成する角度が鋭角又は鈍角であってもよい。
前記外部端子の前記一端面に配置される導電膜をさらに有してもよい。
別の好ましい態様において、ダイパッドと前記ダイパッドの上に配置され、複数の信号端子を有する半導体素子と、前記ダイパッドの周囲に複数個配置される外部端子と、前記外部端子と前記半導体素子の信号端子とを電気的に接続する配線と、前記外部端子の前記半導体素子が配置される側とは反対側の第１面と一端面が露出するように、前記ダイパッド、前記半導体素子及び前記配線を封止する封止体とを備え、前記外部端子の中のコーナーに配置される外部端子に凹部が形成されることを特徴とする半導体パッケージが提供されてもよい。
本発明の一実施形態によれば、ブレードダイシングによる個片化を行いつつ、外部端子の凹部に切削屑が入り込むのを防止することができる。
以下、本発明の一実施形態について、図面を参照しながら詳細に説明する。以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号（数字の後にＡ、Ｂなどを付しただけの符号）を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。
また、本明細書中において「上」とは、ダイパッドの主面（半導体素子を配置する面）を基準とした相対的な位置を指し、ダイパッドの主面から離れる方向が「上」である。図２以降においては、紙面に向かって上方が「上」となる。また、「上」には、物体の上に接する場合（つまり「ｏｎ」の場合）と、物体の上方に位置する場合（つまり「ｏｖｅｒ」の場合）とが含まれる。
＜第１実施形態＞
［半導体パッケージの構成］
図１を用いて、本発明の第１実施形態に係る半導体パッケージの構成について説明する。図１（ａ）は、本発明の第１実施形態に係る半導体パッケージの概略構成を示す上面図であり、図１（ｂ）は、本発明の第１実施形態に係る半導体パッケージの概略構成を示す側面図である。半導体パッケージ１０は、外部端子１０１、ダイパッド１０２、半導体素子１０３、ワイヤ１０４、封止樹脂（モールド樹脂）１０５及び半田１０６を含む。
［半導体パッケージの構成］
図１を用いて、本発明の第１実施形態に係る半導体パッケージの構成について説明する。図１（ａ）は、本発明の第１実施形態に係る半導体パッケージの概略構成を示す上面図であり、図１（ｂ）は、本発明の第１実施形態に係る半導体パッケージの概略構成を示す側面図である。半導体パッケージ１０は、外部端子１０１、ダイパッド１０２、半導体素子１０３、ワイヤ１０４、封止樹脂（モールド樹脂）１０５及び半田１０６を含む。
ダイパッド１０２は、半導体素子１０３を固定支持する。半導体素子１０３は、複数の信号端子（図示せず）を有し、ダイパッド１０２の上に配置される。半導体素子１０３は、ＩＣチップやＬＳＩチップ等の半導体デバイスである。図１では、ダイパッド１０２上に１つの半導体素子１０３を配置する例を示しているが、実際には、ダイパッド１０２上に複数の半導体素子１０３を配置することが可能である。
ワイヤ（ボンディングワイヤ）１０４は、外部端子１０１と半導体素子１０３の信号端子とを電気的に接続する。ワイヤ１０４は、主に金（Ａｕ）、アルミニウム（Ａｌ）、銅（Ｃｕ）などでできた超極細な金属線である。
封止樹脂１０５は、外部端子１０１の一方の面（第１面）１２０と一端面１２２が露出するように、ダイパッド１０２、半導体素子１０３及びワイヤ１０４を封止する。封止樹脂１０５は、外部からの水分や不純物の混入からダイパッド１０２、半導体素子１０３の上部を保護する。封止樹脂１０５としては、エポキシ樹脂、シアネートエステル樹脂、アクリル樹脂、ポリイミド樹脂、シリコン樹脂などを使用することができる。
［外部端子の構造］
図２は、本発明の第１実施形態に係る外部端子の構造を示す拡大図である。外部端子１０１は、ダイパッド１０２の周囲に複数個配置され、半導体素子１０３が配置される側（上側）とは反対側の下面（第１面）１２０に一端面１２２に凹部を有する。
図２は、本発明の第１実施形態に係る外部端子の構造を示す拡大図である。外部端子１０１は、ダイパッド１０２の周囲に複数個配置され、半導体素子１０３が配置される側（上側）とは反対側の下面（第１面）１２０に一端面１２２に凹部を有する。
この例では、凹部は、断面でみると、四角形状となっているが、凹部の形状は、これに限定されるものではなく、半円形状、反楕円形状、四角形状以外の多角形状であってもよい。
凹部には、導電性の接続端子（半田）１０６が配置される。半田１０６は、第１面１２０から突出している。凹部は、半田１０６で埋め込まれているが、製造プロセス上隙間ができる場合を除く趣旨ではなく、完全に半田１０６で埋め込まれていなくてもよい。他方、半田１０６は、一端面１２２において、外部端子１０１と同一平面状に形成される。
［半導体パッケージの製造方法］
図３乃至図５を用いて、半導体パッケージ１０の製造方法について説明する。図３乃至図５は、それぞれ本発明の第１実施形態に係る半導体パッケージの製造方法の一部を説明するための断面図である。図３乃至図５において、図１に示す要素と同じ要素には同一の符号を付した。
図３乃至図５を用いて、半導体パッケージ１０の製造方法について説明する。図３乃至図５は、それぞれ本発明の第１実施形態に係る半導体パッケージの製造方法の一部を説明するための断面図である。図３乃至図５において、図１に示す要素と同じ要素には同一の符号を付した。
図３（ａ）に示すように、半導体素子が配置されるダイパッド１０２とダイパッドの周囲に外部端子１０１とをそれぞれ含み、マトリックス状に配置された複数の単位フレームと、複数の単位フレームを接続するとともにダイシングブレードにより切断される切断領域とを含む単位フレーム集合体を備えるリードフレームを準備する。次に、図３（ｂ）に示すように、外部端子１０１の一面に凹部１０７を形成する。この凹部は、例えば、腐食することによって形成することができる。
続いて、図３（ｃ）に示すように、ダイパッド１０２の上に、複数の信号端子（図示せず）を有する半導体素子１０３を配置する。すなわち、ダイパッド１０２の上に、例えば銀ペースト樹脂をのせてから半導体素子１０３を軽く押しつけて接着する。
続いて、図３（ｄ）に示すように、例えば、ワイヤ１０４を用いて、固定された半導体素子１０３の信号端子と外部端子１０２を接続する。この工程をワイヤボンディングという。
続いて、図４（ａ）に示すように、外部端子１０１の下面が露出するように、ダイパッド１０２、半導体素子１０３及びワイヤ１０４を封止樹脂１０５で樹脂封止する。この工程において、それぞれの凹部１０７は、非貫通孔であり、樹脂封止を半導体素子搭載側から行うため、その内部には封止樹脂１０５は侵入しない。
続いて、図４（ｂ）に示すように、外部端子１０２の凹部のサイズに開港したメタルマスク１０８を外部端子部に搭載する。そして、図４（ｃ）に示すように、例えば、半田ペーストをメタルマスク１０８を介して印刷し、半田ペーストを充填させる。
続いて、図４（ｄ）に示すように、スキージ１０９を用いて、余分な半田ペーストを除去し、図５（ａ）に示すように、メタルマスク１０８を外す。そして、図５（ｂ）に示すように、半田ペーストをリフローで溶融し、固化させて、半田（導電性の接続端子）１０６を形成する。
最後に、図５（ｃ）に示すように、ダイシングブレード１１０を用いて、半導体パッケージを個片化する。なお、この例では、一度に個片化を行っているが、この方法に限定されるものではなく、ダイシングブレードを用いて切り込み溝を形成した後に、メッキ処理等を行った後に、ダイシングブレードを用いて、個片化を行う方法であってもよい。
本実施形態によれば、ブレードダイシングによる個片化の際には、凹部には、半田１０６が埋め込まれている。そのため、ブレードダイシング時の切削屑が凹部に入り込むことを防止することができるという効果を奏する。その結果、外側端子１０１端面側に良好な半田フィレットを形成することが可能となり、接合強度を高めるとともに、実装信頼性が向上するという効果を奏する。また、ブレードダイシングによる個片化が可能であるため、パンチングによる個片化の場合と比べて、フレームあたりの取り数が向上するという効果を奏する。さらに、外側端子１０１端面側に良好な半田フィレットを形成することが可能となり、半導体パッケージの上面から半田フィレットを観察することにより、半導体パッケージと基板との半田接合が十分に行われているかどうかを容易に確認することができるという効果を奏する。
＜第２実施形態＞
図６を用いて、本発明の第２実施形態に係る半導体パッケージ１０Ａについて説明する。図６（ａ）は、本発明の第２実施形態に係る半導体パッケージの概略構成を示す図である。図６（ｂ）は、図６（ａ）のＡ−Ａ’線での断面図である。本実施形態は、外部端子の一端面に導電膜１１１を有する点、外部端子１０１の一端面と封止樹脂１０５Ａの側面が一致しない点において、第１実施形態と異なり、その他の点は、第１実施形態と同じである。ここでは、第１実施形態と重複する点は説明を省略する。
図６を用いて、本発明の第２実施形態に係る半導体パッケージ１０Ａについて説明する。図６（ａ）は、本発明の第２実施形態に係る半導体パッケージの概略構成を示す図である。図６（ｂ）は、図６（ａ）のＡ−Ａ’線での断面図である。本実施形態は、外部端子の一端面に導電膜１１１を有する点、外部端子１０１の一端面と封止樹脂１０５Ａの側面が一致しない点において、第１実施形態と異なり、その他の点は、第１実施形態と同じである。ここでは、第１実施形態と重複する点は説明を省略する。
導電膜１１１は、外部端子１０１の一端面に配置される。この例では、導電膜１１１は、半田である。もっとも、導電膜１１１の材料は、半田に限定されるものではなく、半田を代替することができる導電性金属膜あってもよい。
図６（ａ）及び図６（ｂ）に示すように、封止樹脂１０５Ａの側面と外部端子１０１の一端面とは一致していない。また、封止樹脂１０５Ａの側面と導電膜１１１の側面とは一致していない。封止樹脂１０５Ａが導電膜１１１より突出しているが、この原因については、後述の半導体パッケージの製造方法によるものである。
次に、図７及び図８を用いて、本発明の第２実施形態に係る半導体パッケージの製造方法について説明する。図７及び図８は、本発明の第２実施形態に係る半導体パッケージの製造方法の一部を説明するための断面図である。本実施形態に係る製造方法は、第１実施形態の製造方法のうち、半田１０６を形成するところ（図５（ｂ））までは同じであり、それ以降が異なる。図７（ａ）は、図５（ｂ）と同じである。ここでは、第１実施形態と重複する点は説明を省略する。
図７（ａ）に続いて、切断領域に沿って外部端子１０１がある側から封止樹脂１０５Ａの一部まで切り込み溝を形成する（図７（ｂ））。切り込み溝の形成は、ダイブレードによってもレーザによってもよい。切り込みは、少なくとも外部端子１０１の一端面（側面）が露出するまで行う必要がある。
続いて、切り込み溝を形成したことによって露出した外部端子１０１の一端面（側面）及び半田１０６の側面に導電膜１１１を形成する（図７（ｃ））。この導電膜１１１の形成は、例えば、図７（ｃ）に示す矢印の方向からジェットディスペンサーなどを用いて半田ペーストを吹き付けることによって行う。
続いて、半田ペーストをリフローで溶融し、固化させて、導電膜１１１を形成する（図８（ａ））。最後に、例えば、ダイシングブレード１１０Ａを用いて、封止樹脂１０５Ａの残部を切断する（図８（ｂ））。その結果、半導体パッケージを個片化することができる。ここで、図７（ｂ）の切り込み溝の幅は、図８（ｂ）においてダイシングブレード１１０Ａを用いて封止樹脂１０５Ａの残部を切断したときの切断幅よりも広くなる。これは、形成した導電膜１１１をダイシングブレード１１０Ａによって削ってしまわないようにするためである。
本実施形態においても、第１実施形態と同様に、ブレードダイシングによる個片化の際には、凹部には、半田１０６が埋め込まれている。そのため、第１実施形態と同様の効果を奏する。
本実施形態では、第１実施形態と比較して、さらに外部端子１０１の一端面（側面）及び半田１０６の側面に導電膜１１１を形成する。そして、導電膜１１１も半田１０６と同様に半田フィレットを形成する。第１実施形態と比較すると、外部端子１０１の一端面（側面）に導電膜１１１があるため、第１実施形態もさらに良好な半田フィレットを形成することが可能となり、接合強度を高めるとともに、実装信頼性が向上するという効果を奏する。また、半導体パッケージの上面から半田フィレットを観察することにより、半導体パッケージと基板との半田接合が十分に行われているかどうかを容易に確認することができるという効果を奏する。
＜第３実施形態＞
図９を用いて、本発明の第３実施形態に係る半導体パッケージ１０Ｂについて説明する。図９（ａ）は、本発明の第３実施形態に係る半導体パッケージの概略構成を示す図である。図９（ｂ）は、図９（ａ）のＢ−Ｂ’線での断面図である。本実施形態は、外部端子の一端面（側面）に導電膜１１１Ｂを有する点において、第１実施形態と異なり、その他の点は、第１実施形態と同じである。ここでは、第１実施形態と重複する点は説明を省略する。
図９を用いて、本発明の第３実施形態に係る半導体パッケージ１０Ｂについて説明する。図９（ａ）は、本発明の第３実施形態に係る半導体パッケージの概略構成を示す図である。図９（ｂ）は、図９（ａ）のＢ−Ｂ’線での断面図である。本実施形態は、外部端子の一端面（側面）に導電膜１１１Ｂを有する点において、第１実施形態と異なり、その他の点は、第１実施形態と同じである。ここでは、第１実施形態と重複する点は説明を省略する。
導電膜１１１Ｂは、外部端子１０１の一端面に配置される。導電膜１１１Ｂの材料は、第２実施形態の導電膜１１１と同じである。
図９（ａ）及び図９（ｂ）に示すように、封止樹脂１０５Ｂの側面と導電膜１１１Ｂの一端面とは一致していない。言い換えれば、導電膜１１１Ｂが封止樹脂１０５Ｂより突出しているが、この原因については、後述の半導体パッケージの製造方法によるものである。
次に、図１０及び図１１を用いて、本発明の第３実施形態に係る半導体パッケージの製造方法について説明する。図１０及び図１１は、本発明の第３実施形態に係る半導体パッケージの製造方法の一部を説明するための断面図である。本実施形態に係る製造方法は、第１実施形態の製造方法のうち、半田１０６を形成するところ（図５（ｂ））までは同じであり、それ以降が異なる。図９（ａ）は、図５（ｂ）と同じである。ここでは、第１実施形態と重複する点は説明を省略する。
図１０（ａ）に続いて、外部端子１０１がある側の面とは反対側の面にテープを貼る（図１０（ｂ））。後の工程において、ダイブレードやレーザによるダイシング工程、テープ１１３を剥がす工程があるため、テープ１１３の材質は、これらの工程を行うことができる程度に粘着性がある材質である必要がある。テープ１１３は、紫外光をあてることによって、粘着力が低下するタイプのテープであってもよい。この例では、外部端子１０１がある側の面とは反対側の面にテープ１１３を貼っているが、外部端子１０１がある側の面に貼ってもよい。
続いて、切断領域に沿って切断する（図１０（ｃ））。次に、外部端子１０１の一端面（側面）及び半田１０６の側面に導電膜１１１Ｂを形成する（図１１（ａ））。導電膜１１１Ｂの形成方法は、導電膜１１１の形成方法と同じである。なお、図１０（ｂ）のように、外部端子１０１がある側の面とは反対側の面にテープ１１３を貼る方が、外部端子１０１がある側の面にテープ１１３を貼るよりも、半田ペーストを吹き付けて接着させやすい。
続いて、半田ペーストをリフローで溶融し、固化させて、導電膜１１１Ｂを形成する（図１１（ｂ））。最後に、テープ１１３を剥がす（図１１（ｃ））。その結果、半導体パッケージを個片化することができる。
本実施形態においても、第１実施形態と同様の効果を奏する。
本実施形態では、第１実施形態と比較して、さらに外部端子１０１の一端面（側面）及び半田１０６の側面に導電膜１１１Ｂを形成する。そして、導電膜１１１Ｂも半田１０６と同様に半田フィレットを形成する。第１実施形態と比較すると、外部端子１０１の一端面（側面）に導電膜１１１Ｂがあるため、第１実施形態もさらに良好な半田フィレットを形成することが可能となり、接合強度を高めるとともに、実装信頼性が向上するという効果を奏する。さらに、第１実施形態及び第２実施形態と比較すると、導電膜１１１Ｂが封止樹脂１０５Ｂより突出しているため、半田フィレットを形成したときに、半導体パッケージの上面から半田フィレットを観察することにより、半導体パッケージと基板との半田接合が十分に行われているかどうかを第１実施形態及び第２実施形態よりも容易に確認することができるという効果を奏する。
＜変形例１＞
第２実施形態及び第３実施形態では、図７（ｂ）及び図１０（ｃ）に示すように、外部端子１０１がある側の面に対して垂直に切断していた。もっとも、切断のしかたは、これに限定されるものではなく、テーパダイシングによってもよい。ここで、テーパダイシングとは、テーパ付きブレードを用いて、テーパ形状に切断することを意味する。言い換えれば、外部端子１０１の一方の面（第１面）１２０と一端面とが形成する角度が鋭角又は鈍角である。すなわち、外部端子１０１がある側の面からテーパ形状に切り込むと、外部端子１０１の一方の面（第１面）１２０と一端面とが形成する角度は鈍角となる。他方、外部端子１０１がある側の面と反対側の面からテーパ形状に切り込むと、外部端子１０１の一方の面（第１面）１２０と一端面とが形成する角度は鋭角となる。
第２実施形態及び第３実施形態では、図７（ｂ）及び図１０（ｃ）に示すように、外部端子１０１がある側の面に対して垂直に切断していた。もっとも、切断のしかたは、これに限定されるものではなく、テーパダイシングによってもよい。ここで、テーパダイシングとは、テーパ付きブレードを用いて、テーパ形状に切断することを意味する。言い換えれば、外部端子１０１の一方の面（第１面）１２０と一端面とが形成する角度が鋭角又は鈍角である。すなわち、外部端子１０１がある側の面からテーパ形状に切り込むと、外部端子１０１の一方の面（第１面）１２０と一端面とが形成する角度は鈍角となる。他方、外部端子１０１がある側の面と反対側の面からテーパ形状に切り込むと、外部端子１０１の一方の面（第１面）１２０と一端面とが形成する角度は鋭角となる。
このようにテーパダイシングを用いて切断によると、切断によって外部端子１０１に露出される面の面積が、第２実施形態及び第３実施形態の場合の面積よりも広くなる。そのため、第２実施形態及び第３実施形態の場合よりも、半田ペーストを吹き付けることができる面積が広くなる。その結果、第２実施形態及び第３実施形態よりもさらに良好な半田フィレットを形成することが可能となり、接合強度を高めるとともに、実装信頼性が向上するという効果を奏する。
＜変形例２＞
第１実施形態から第３実施形態及び変形例１においては、外部端子１０１に凹部１０７を形成し、凹部１０７に半田１０６を形成していた。本変形例では、凹部１０７を形成しない。他方、第２実施形態、第３実施形態及び変形例１と同様に、外部端子１０１の一端面に導電膜を形成する。これによって、外側端子１０１端面側に良好な半田フィレットを形成することが可能となり、接合強度を高めるとともに、実装信頼性が向上するという効果を奏する。また、外側端子１０１端面側に良好な半田フィレットを形成することが可能となり、半導体パッケージの上面から半田フィレットを観察することにより、半導体パッケージと基板との半田接合が十分に行われているかどうかを容易に確認することができるという効果を奏する。
第１実施形態から第３実施形態及び変形例１においては、外部端子１０１に凹部１０７を形成し、凹部１０７に半田１０６を形成していた。本変形例では、凹部１０７を形成しない。他方、第２実施形態、第３実施形態及び変形例１と同様に、外部端子１０１の一端面に導電膜を形成する。これによって、外側端子１０１端面側に良好な半田フィレットを形成することが可能となり、接合強度を高めるとともに、実装信頼性が向上するという効果を奏する。また、外側端子１０１端面側に良好な半田フィレットを形成することが可能となり、半導体パッケージの上面から半田フィレットを観察することにより、半導体パッケージと基板との半田接合が十分に行われているかどうかを容易に確認することができるという効果を奏する。
＜第４実施形態＞
［半導体パッケージの構成］
図１２及び図１３を用いて、第４実施形態に係る半導体パッケージ４０について説明する。図１２（ａ）は、第４実施形態に係る半導体パッケージの概略を示す上面図である。図１２（ｂ）は、第４実施形態に係る半導体パッケージの概略を示す側面図である。図１３（ａ）は、図１２（ｂ）におけるコーナーパッド付近の拡大図である。図１３（ｂ）は、第４実施形態に係る半導体パッケージを基板に実装したときのコーナーパッド付近の拡大図である。
［半導体パッケージの構成］
図１２及び図１３を用いて、第４実施形態に係る半導体パッケージ４０について説明する。図１２（ａ）は、第４実施形態に係る半導体パッケージの概略を示す上面図である。図１２（ｂ）は、第４実施形態に係る半導体パッケージの概略を示す側面図である。図１３（ａ）は、図１２（ｂ）におけるコーナーパッド付近の拡大図である。図１３（ｂ）は、第４実施形態に係る半導体パッケージを基板に実装したときのコーナーパッド付近の拡大図である。
第４実施形態に係る半導体パッケージ４０は、第１実施形態と同様に、ブレードダイシングによって個片化されたＱＦＮの半導体パッケージである。図１２（ｂ）に示すように、外部端子４０１の下面と封止樹脂４０５の下面は、同一平面である。
図１６（ａ）は、従来の半導体パッケージの概略を示す上面図である。図１６（ｂ）は、従来の半導体パッケージの概略を示す側面図である。図１７（ａ）は、図１６（ｂ）におけるコーナーパッド付近の拡大図である。図１７（ｂ）は、従来の半導体パッケージを基板に実装したときのコーナーパッド付近の拡大図である。ブレードダイシングによって個片化されたＱＦＮの半導体パッケージ９０では、図１６（ｂ）及び図１７（ａ）に示すようにコーナーパッド９１２の下面も外部端子の下面と同様に、封止樹脂の下面と同一平面であった。
しかしながら、従来のブレードダイシングによって個片化されたＱＦＮの半導体パッケージ９０では、図１７（ｂ）に示すように、基板に実装する際に、実装状態を確認しにくいといった問題や実装信頼性が高くないといった問題があった。
本実施形態では、図１３（ａ）に示すように、コーナーパッド４１２は、下面をハーフエッチで薄くすることによって、封止樹脂４０５の下面と同一平面ではなく、隙間が形成されている。そのため、図１３（ｂ）に示すように、基板実装時に半田フィレット４１４を形成することが容易になるという効果を奏する。また、半田フィレット４１４を形成することが容易になったことにより、実装信頼性が向上するという効果を奏する。さらに、良好な半田フィレットを形成することが可能となり、半導体パッケージの上面から半田フィレットを観察することにより、半導体パッケージと基板との半田接合が十分に行われているかどうかを容易に確認することができるという効果を奏する。
なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
１０、４０、８０、９０：半導体パッケージ
１０１、４０１、８０１、９０１：外部端子
１０２、８０２：ダイパッド
１０３、８０３：半導体素子
１０４、８０４：ワイヤ
１０５、４０５、８０５、９０５：封止樹脂
１０６：半田 １１１：導電膜
４１２、９１２：コーナーパッド ４１４、９１４：半田フィレット
１０１、４０１、８０１、９０１：外部端子
１０２、８０２：ダイパッド
１０３、８０３：半導体素子
１０４、８０４：ワイヤ
１０５、４０５、８０５、９０５：封止樹脂
１０６：半田 １１１：導電膜
４１２、９１２：コーナーパッド ４１４、９１４：半田フィレット
Claims (13)
- 半導体素子が配置されるダイパッドと前記ダイパッドの周囲に第１面に凹部を有する外部端子とをそれぞれ含み、マトリックス状に配置された複数の単位フレームと、前記複数の単位フレームを接続するとともにダイシングブレードにより切断される切断領域とを含む単位フレーム集合体を備えるリードフレームを準備し、
前記ダイパッドの前記第１面と反対側の面である第２面に複数の信号端子を有する半導体素子を配置し、
前記外部端子と前記半導体素子の信号端子とを電気的に接続し、
前記外部端子の前記第１面が露出するように、前記ダイパッド、前記半導体素子を封入する封止体を形成し、
前記外部端子の凹部に導電性のペーストを充填し、
前記導電性のペーストを加熱により溶融及び固化させて導電性の接続端子を形成し、
前記切断領域に沿って個片化することを含む半導体パッケージの製造方法。 - 前記接続端子を形成後に、前記切断領域に沿って前記第１面側から前記封止体の一部まで切り込み溝を形成し、
前記切り込み溝を形成したことによって露出した前記外部端子の側面に導電膜を形成し、
前記封止体の残部を切断することによって前記個片化することを特徴とする請求項１の半導体パッケージの製造方法。 - 前記切り込み溝は、テーパ形状に切り込むことによって形成することを特徴とする請求項２に記載の半導体パッケージの製造方法。
- 前記切り込み溝の幅は、前記残部の切断幅よりも広いことを特徴とする請求項２又は請求項３に記載の半導体パッケージの製造方法。
- 前記接続端子を形成後に、前記接続端子側の面又は当該接続端子側の面の反対側の面である前記封止体側の面にテープを貼り、
前記切断領域に沿って切断し、
前記切断することによって露出した前記外部端子の側面に導電膜を形成し、
前記テープを剥がすことによって前記個片化することを特徴とする請求項１に記載の半導体パッケージの製造方法。 - 前記切断は、テーパ形状に切り込むことによって行うことを特徴とする請求項５に記載の半導体パッケージの製造方法。
- 半導体素子が配置されるダイパッドと前記ダイパッドの周囲に外部端子とをそれぞれ含み、マトリックス状に配置された複数の単位フレームと、前記複数の単位フレームを接続するとともにダイシングブレードにより切断される切断領域とを含む単位フレーム集合体を備えるリードフレームを準備し、
第２面に複数の信号端子を有する半導体素子を配置し、
前記外部端子と前記半導体素子の信号端子とを電気的に接続し、
前記外部端子の前記第２面と反対側の面である第１面が露出するように、前記ダイパッド、前記半導体素子を封入する封止体を形成し、
前記切断領域に沿って前記第１面側から前記封止体の一部まで切り込み溝を形成し、
前記切り込み溝を形成したことによって露出した前記外部端子の側面に導電膜を形成し、
前記封止体の残部を切断することによって個片化することを含む半導体パッケージの製造方法。 - 前記切り込み溝を形成することは、テーパ形状に切り込むことによって行うことを特徴とする請求項７に記載の半導体パッケージの製造方法。
- ダイパッドと、
前記ダイパッドの上に配置され、複数の信号端子を有する半導体素子と、
前記ダイパッドの周囲に複数個配置され、前記半導体素子が配置される側とは反対側の第１面に一端面に凹部を有する外部端子と、
前記外部端子と前記半導体素子の信号端子とを電気的に接続する配線と、
前記外部端子の前記第１面と前記一端面が露出するように、前記ダイパッド、前記半導体素子及び前記配線を封止する封止体と、
前記凹部に配置される導電性の接続端子と
を備える半導体パッケージ。 - 前記導電性の接続端子は、前記第１面から突出していることを特徴とする請求項９に記載の半導体パッケージ。
- 前記外部端子の前記第１面と前記一端面とが形成する角度が鋭角又は鈍角であることを特徴とする請求項９又は請求項１０に記載の半導体パッケージ。
- 前記外部端子の前記一端面に配置される導電膜をさらに有することを特徴とする請求項９から請求項１１のいずれか一に記載の半導体パッケージ。
- ダイパッドと、
前記ダイパッドの上に配置され、複数の信号端子を有する半導体素子と、
前記ダイパッドの周囲に複数個配置される外部端子と、
前記外部端子と前記半導体素子の信号端子とを電気的に接続する配線と、
前記外部端子の前記半導体素子が配置される側とは反対側の第１面と一端面が露出するように、前記ダイパッド、前記半導体素子及び前記配線を封止する封止体とを備え、
前記外部端子の中のコーナーに配置される外部端子に凹部が形成されることを特徴とする半導体パッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015158072 | 2015-08-10 | ||
| JP2015158072 | 2015-08-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017038051A true JP2017038051A (ja) | 2017-02-16 |
| JP7148220B2 JP7148220B2 (ja) | 2022-10-05 |
Family
ID=58048628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016154512A Active JP7148220B2 (ja) | 2015-08-10 | 2016-08-05 | 半導体パッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7148220B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020161615A (ja) * | 2019-03-26 | 2020-10-01 | 株式会社ディスコ | パッケージチップの製造方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05166964A (ja) * | 1991-12-16 | 1993-07-02 | Hitachi Ltd | 半導体装置 |
| JPH11186481A (ja) * | 1997-12-25 | 1999-07-09 | Sanyo Electric Co Ltd | リードフレーム |
| JPH11191561A (ja) * | 1997-12-26 | 1999-07-13 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US6608366B1 (en) * | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
| US20060043566A1 (en) * | 2004-08-25 | 2006-03-02 | Mitsubishi Denki Kabushiki Kaisha | Electronic component package |
| JP2006073570A (ja) * | 2004-08-31 | 2006-03-16 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| US20140001616A1 (en) * | 2012-06-29 | 2014-01-02 | Freescale Semiconductor, Inc. | Semiconductor device package and method of manufacture |
| WO2015015850A1 (ja) * | 2013-08-02 | 2015-02-05 | 株式会社村田製作所 | モジュールおよびその製造方法 |
| WO2015145651A1 (ja) * | 2014-03-27 | 2015-10-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
-
2016
- 2016-08-05 JP JP2016154512A patent/JP7148220B2/ja active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05166964A (ja) * | 1991-12-16 | 1993-07-02 | Hitachi Ltd | 半導体装置 |
| JPH11186481A (ja) * | 1997-12-25 | 1999-07-09 | Sanyo Electric Co Ltd | リードフレーム |
| JPH11191561A (ja) * | 1997-12-26 | 1999-07-13 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US6608366B1 (en) * | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
| US20060043566A1 (en) * | 2004-08-25 | 2006-03-02 | Mitsubishi Denki Kabushiki Kaisha | Electronic component package |
| JP2006066545A (ja) * | 2004-08-25 | 2006-03-09 | Mitsubishi Electric Corp | 電子部品パッケージ |
| JP2006073570A (ja) * | 2004-08-31 | 2006-03-16 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| US20140001616A1 (en) * | 2012-06-29 | 2014-01-02 | Freescale Semiconductor, Inc. | Semiconductor device package and method of manufacture |
| JP2014011457A (ja) * | 2012-06-29 | 2014-01-20 | Freescale Semiconductor Inc | 半導体デバイスパッケージおよび製造方法 |
| WO2015015850A1 (ja) * | 2013-08-02 | 2015-02-05 | 株式会社村田製作所 | モジュールおよびその製造方法 |
| WO2015145651A1 (ja) * | 2014-03-27 | 2015-10-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| US20160254214A1 (en) * | 2014-03-27 | 2016-09-01 | Renesas Electronics Corporaton | Method of manufacturing semiconductor device and semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020161615A (ja) * | 2019-03-26 | 2020-10-01 | 株式会社ディスコ | パッケージチップの製造方法 |
| JP7391465B2 (ja) | 2019-03-26 | 2023-12-05 | 株式会社ディスコ | パッケージチップの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7148220B2 (ja) | 2022-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102054385B1 (ko) | 수지 봉지형 반도체 장치 및 그 제조 방법 | |
| TWI404148B (zh) | Semiconductor device and manufacturing method thereof | |
| US9275945B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JP2009140962A (ja) | 半導体装置およびその製造方法 | |
| JP2000058711A (ja) | Ｃｓｐのｂｇａ構造を備えた半導体パッケージ | |
| JP2014154785A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| KR20150032493A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2003174131A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US20090206459A1 (en) | Quad flat non-leaded package structure | |
| US10290593B2 (en) | Method of assembling QFP type semiconductor device | |
| US9190354B2 (en) | Semiconductor device and manufacturing method of the same | |
| JP7148220B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP4400492B2 (ja) | 電子装置 | |
| JP2005191158A (ja) | 半導体装置及びその製造方法 | |
| JP2004207764A (ja) | リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法 | |
| JP2019145625A (ja) | 半導体装置 | |
| US20170110408A1 (en) | Integrated circuit assembly | |
| JP2005311099A (ja) | 半導体装置及びその製造方法 | |
| JP2017108191A (ja) | 半導体装置 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JP4446719B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| KR101040311B1 (ko) | 반도체 패키지 및 그 형성 방법 | |
| KR100356808B1 (ko) | 칩 스케일 반도체 패키지 | |
| JP2020080396A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201006 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210629 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210826 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211028 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220615 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220615 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220627 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220628 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220922 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7148220 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |