JP7391465B2 - パッケージチップの製造方法 - Google Patents

パッケージチップの製造方法 Download PDF

Info

Publication number
JP7391465B2
JP7391465B2 JP2019059004A JP2019059004A JP7391465B2 JP 7391465 B2 JP7391465 B2 JP 7391465B2 JP 2019059004 A JP2019059004 A JP 2019059004A JP 2019059004 A JP2019059004 A JP 2019059004A JP 7391465 B2 JP7391465 B2 JP 7391465B2
Authority
JP
Japan
Prior art keywords
cut
cutting blade
package substrate
cutting
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019059004A
Other languages
English (en)
Other versions
JP2020161615A (ja
Inventor
大吾 法積
千香子 井元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2019059004A priority Critical patent/JP7391465B2/ja
Publication of JP2020161615A publication Critical patent/JP2020161615A/ja
Application granted granted Critical
Publication of JP7391465B2 publication Critical patent/JP7391465B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、パッケージ基板を切断してパッケージチップを製造するパッケージチップの製造方法に関する。
ベース基板上に配列された複数のデバイスチップを樹脂等の封止材(モールド樹脂)で被覆することにより、パッケージ基板が形成される。パッケージ基板の一つとして、リードレス構造のQFNパッケージ(Quad For Non-lead package)基板が知られている。
QFNパッケージ基板の表面には、一般的に銅(Cu)で形成された複数の電極が、分割予定ライン(ストリート)に沿って露出する様に設けられている。複数の電極の各々は、QFNパッケージ基板の内部においてワイヤ等を介してそれぞれデバイスチップに接続されている。
分割予定ラインに沿って複数の電極を分割する様に円環状の切削ブレードでQFNパッケージ基板を切断することにより、QFNパッケージチップが形成される。この様に形成されたQFNパッケージチップの側部には、上述の銅製の電極が露出する。
銅製の電極は、酸化し易く、また、一旦酸化すると半田濡れ特性が低下する。半田濡れ特性が低下すると、QFNパッケージチップの電極は、半田を介してプリント基板等の配線基板に固定され難くなる。
そこで、半田濡れ特性の低下を防ぐために、銅製の電極のうち少なくともQFNパッケージチップの側部に露出する部分にめっき処理が施された所謂ウェッタブルフランク(wettable flank)が知られている。めっき処理を施すことにより、銅製の電極と配線基板との半田接合部分の機械的強度が強化される。
ところで、パッケージ基板の切断には、例えばダイシングテープを介してパッケージ基板を保持するチャックテーブルと、上述の切削ブレードが装着される切削ユニットとを有する切削装置が用いられる。チャックテーブルによって保持されたパッケージ基板に対して回転する切削ブレードを切り込ませることにより、パッケージ基板が切断される。
ウェッタブルフランクタイプのパッケージチップを製造するべくパッケージ基板を切断する際には、パッケージ基板に対して2段階の切削を行う場合がある。まず、1段階目の切削では、第1切削ブレードをベース基板の表面に切り込ませて所謂ハーフカット溝を形成する。
より具体的には、深さがパッケージ基板の厚さ未満であり分割予定ラインに対して直交する断面が略矩形状のハーフカット溝を、分割予定ラインに沿って形成する。このとき、分割予定ラインに沿って露出する複数の電極も分割される。
その後、ハーフカット溝にめっき処理を施す。次に、2段階目の切削では、ハーフカット溝に沿って第1切削ブレードよりも刃厚が薄い第2切削ブレードを切り込ませることによりパッケージ基板に対して所謂フルカットを行い、パッケージ基板を完全に切断して複数のパッケージチップを形成する。
2段階目の切削の際には、回転する第2切削ブレードに金属製の電極が接触して引き延ばされ、第2切削ブレードの円環状の略平坦な側面とハーフカット溝の側面との間の空間に糸状に伸長した金属のバリが発生しやすいという問題がある。
糸状に伸長した金属のバリは、パッケージチップ間に残留し、その後のパッケージチップの搬送時や実装時に予期せぬ場所に落下して、パッケージチップの電極間の短絡や、パッケージチップと配線基板とのボンディング不良等の原因となり得る。そこで、発生したバリを除去するべく、切削後に高圧で水を噴射する技術が知られている(例えば、特許文献1参照)。
特開2016-181569号公報
フルカット時にパッケージチップ間に残留するバリは短絡やボンディング不良等の原因となる。それゆえ、パッケージチップ間に残留するバリの量は可能な限り低減することが好ましい。
本発明は係る問題点に鑑みてなされたものであり、パッケージチップ間に残留するバリの量を抑制可能なパッケージチップの製造方法を提供することを目的とする。
本発明の一態様によれば、交差する複数の分割予定ラインで区画される複数の領域のそれぞれに設けられたデバイスと、各分割予定ラインに沿ってそれぞれ配列され、分割予定ラインを横断する幅と所定厚さとをそれぞれ有する複数の電極とを有するパッケージ基板を加工してパッケージチップを製造するパッケージチップの製造方法であって、各分割予定ラインに沿って該パッケージ基板を円環状の第1切削ブレードで該パッケージ基板の一面から所定深さまで切削することにより、該パッケージ基板の厚さ方向で該パッケージ基板の該一面とは反対側に位置する他面には達しない深さを有し、且つ、各分割予定ラインの長手方向に対して直交する断面でV字形状又は曲面形状を有するハーフカット溝を、各分割予定ラインに沿って配置された該複数の電極に形成するハーフカットステップと、該ハーフカットステップの後、該複数の電極にめっき処理を施すめっき処理ステップと、該めっき処理ステップの後、該ハーフカット溝の一対の側壁のうち一方と重なる様に切削ブレードを位置付けて該ハーフカット溝を切削して、該複数の電極を該厚さ方向で切断すると共に、該パッケージ基板を切断してパッケージチップを形成するフルカットステップと、を備え、該ハーフカットステップでは、各分割予定ラインに沿って2条のハーフカット溝を形成し、該フルカットステップでは、該一対の側壁のうち該2条のハーフカット溝の間に位置する中間領域の側にある側壁と重なり、且つ、該中間領域の側とは反対側にある側壁に設けられためっき層と該第1切削ブレードとの間に空間が形成される様に該第1切削ブレードを該ハーフカット溝に位置付けて、各分割予定ラインの該2条のハーフカット溝のそれぞれに沿って該ハーフカット溝を切削することで該複数の電極及び該パッケージ基板を切断するパッケージチップの製造方法が提供される。
好ましくは、該ハーフカットステップでは、径を通る断面での外周面が凸状のV字形状又は曲面形状を有する該第1切削ブレードで該ハーフカット溝を形成する
本発明の一態様に係るハーフカットステップでは、分割予定ラインに沿って配列された複数の電極を切削することにより、複数の電極にハーフカット溝を形成する。このハーフカット溝は、各分割予定ラインの長手方向に対して直交する断面でV字形状又は曲面形状を有する。
次に、めっき処理ステップを行い、その後、フルカットステップを行う。フルカットステップで、分割予定ラインに沿ってパッケージ基板を切断することにより、パッケージチップが製造される。フルカットステップを行う際、切削ブレードの円環状の側面とハーフカット溝の側面との間の空間は、上述のV字形状又は曲面形状を有するハーフカット溝と同じ深さ及び同じ幅を有し同断面が矩形形状であるハーフカット溝の場合に比べて、狭くなる。
それゆえ、断面がV字形状又は曲面形状のハーフカット溝では、同断面が矩形形状であるハーフカット溝に比べて、バリが発生する空間が小さいので、フルカットステップで発生するバリがハーフカット溝の空間内で伸長し難くなる。更に、ハーフカット溝の空間が狭くなったことに伴い、バリがハーフカット溝の空間外へ伸長して切削ブレードに接触し易くなり、切削ブレードの回転と共に除去され易くなる。それゆえ、フルカットステップ後にパッケージチップ間に残るバリの量を低減できる。
図1(A)はパッケージ基板の平面図であり、図1(B)はパッケージ基板の底面図であり、図1(C)はパッケージ基板の側面図である。 第1実施形態のパッケージ基板の平面図の一部拡大図である。 第1実施形態のフレームユニットの平面図である。 図4(A)はハーフカットステップを示す一部断面側面図であり、図4(B)は外周面の断面がV字形状である第1切削ブレードの外周面近傍の部分拡大図であり、図4(C)は外周面の断面が曲面形状である第1切削ブレードの外周面近傍の部分拡大図である。 ハーフカットステップ後のA-A断面図である。 めっき処理ステップ後のA-A断面図である。 図7(A)はフルカットステップを示すA-A断面図であり、図7(B)はパッケージチップの斜視図である。 パッケージチップの製造方法のフロー図である。 図9(A)はハーフカット溝の断面が矩形形状である比較例のフルカットステップでの拡大断面図であり、図9(B)はハーフカット溝の断面がV字形状である本実施形態のフルカットステップでの拡大断面図である。 第2実施形態のパッケージ基板の一部を拡大して示す平面図である。 ハーフカットステップを示すC-Cでの一部断面側面図である。 フルカットステップを示すC-Cでの一部断面側面図である。
添付図面を参照して、本発明の一態様に係る実施形態について説明する。まず、パッケージ基板の構成例について説明する。図1(A)はパッケージ基板11の平面図であり、図1(B)はパッケージ基板11の底面図であり、図1(C)はパッケージ基板11の側面図である。
本実施形態のパッケージ基板11は、リードレス構造のQFNパッケージ(Quad For Non-lead package)基板であるが、パッケージ基板11の種類、材質、形状、構造、大きさ等に制限はない。パッケージ基板11として、WL-CSP(Wafer Level Chip Size Package)基板や他のパッケージ基板が用いられてもよい。
パッケージ基板11は、表面(即ち、パッケージ基板11の一面)13a及び裏面13bを有し平面視で矩形状に形成された板状のベース基板13を有する。ベース基板13は、例えば42アロイ(鉄とニッケルとの合金)や銅等の金属や樹脂を用いて形成される。
ベース基板13の表面13a側には、互いに交差する様に格子状に配列され所定の幅W(図2参照)を有する複数の分割予定ライン(ストリート)15が設定されている。この分割予定ライン15に沿って表面13a側で露出する態様で、銅等の金属で形成された複数の電極17が配列されている。電極17の各々は、分割予定ライン15を横断するが分割予定ライン15の幅W(図2参照)よりも狭い所定の幅Wを有する。
複数の分割予定ライン15によって区画された複数の領域(即ち、デバイス領域11a)の各々には、IC(Integrated Circuit)、LSI(Large Scale Integration)等のデバイスを含むデバイスチップ(不図示)が配置されている。1つのデバイスチップは、このデバイスチップの周囲に位置する電極17と金属ワイヤー(不図示)等を介して接続されている。なお、デバイスチップの種類、数量、形状、構造、大きさ、配置等に制限はない。
ベース基板13の表面13a側には、複数(本実施形態では、16個)のデバイス領域11aにより1つのデバイス領域群が形成されている。本実施形態では、ベース基板13の長手方向に沿って3つのデバイス領域群が設けられている。各デバイス領域群の周囲には、外周余剰領域11bが存在する。
各デバイス領域群に対応する領域には、樹脂層(即ち、モールド樹脂層)19が形成されている。樹脂層19は所定の厚さを有し、樹脂層19の一面はベース基板13の表面13aで分割予定ライン15に沿って露出している。樹脂層19の他面は、ベース基板13の裏面13bよりも外側に位置している。
樹脂層19の他面は、パッケージ基板11の厚さ方向でベース基板13の表面13aとは反対側に位置するパッケージ基板11の裏面11c(即ち、パッケージ基板11の他面)を構成する。パッケージ基板11の裏面11cとベース基板13の裏面13bとの間には、上述のデバイスチップ(不図示)が位置しており、このデバイスチップは、樹脂層19によって覆われて封止されている。
図2は、第1実施形態のパッケージ基板11の平面図の一部拡大図である。図2では、互いに平行な2本の分割予定ライン15(15a、15b)と、これらの2本の分割予定ライン15にそれぞれ直交する2本の分割予定ライン15(15c、15d)とを示す。
また、図2では、分割予定ライン15中の切削ライン11dを破線で示す。切削ライン11dは、パッケージ基板11を後述の第1切削ブレード18(図4(A)参照)で分割予定ライン15に沿って切削する際に、第1切削ブレード18によって実際に切削される領域であり、分割予定ライン15よりも狭い幅を有する。
例えば、パッケージ基板11を分割予定ライン15中の切削ライン11dに沿って分割することにより、各デバイス領域11aが互いに分離される。これにより、樹脂層19によって封止されたデバイスチップ(不図示)をそれぞれ含む複数のパッケージチップ29(図(B)参照)が得られる。
パッケージ基板11を複数のパッケージチップ29(図(B)参照)に分割するためには、切削装置10(図4(A)参照)が用いられる。本実施形態では、分割時にパッケージチップ29が飛散することを防止するべく、切削装置10でパッケージ基板11を切削する前に、パッケージ基板11がダイシングテープ23(図3参照)を介して金属製の環状フレーム25と一体化されたフレームユニット27を形成する。
図3は、第1実施形態のフレームユニット27の平面図である。ダイシングテープ23は、例えば、ポリオレフィン(PO)、ポリ塩化ビニル(PVC)、ポリエチレンテレフタラート(PET)等の樹脂で形成された基材層と、ゴム系やアクリル系の粘着層(糊層)とが積層されたフィルムである。環状フレーム25は、ベース基板13の長手方向の一辺よりも大きな径の開口25aを有する。
フレームユニット27を形成するためには、例えば、環状フレーム25の開口25aにパッケージ基板11を配置し、パッケージ基板11の裏面11cと環状フレーム25の一面とにダイシングテープ23の粘着層側を貼り付ける。
その後、不図示のカッター等を用いて、開口25aよりも大きく且つ環状フレーム25の外径よりも小さい径となる様に、基材層側から切り込みを入れ、ダイシングテープ23を円形に切り取る。これにより、フレームユニット27が形成される。
なお、パッケージ基板11は、必ずしもダイシングテープ23を介して環状フレーム25と一体化される必要はない。環状フレーム25を用いない場合は、例えば、パッケージ基板11の裏面11c側にパッケージ基板11と概ね同じサイズに形成された矩形状のダイシングテープ23が貼り付けられる。また、治具テーブル(不図示)を用いてパッケージ基板11の裏面11c側を直接保持する場合には、ダイシングテープ23及び環状フレーム25の両方を省略できる。
次に、図4(A)、図4(B)、図4(C)、図5、図6、図7(A)、図7(B)及び図8を参照し、第1実施形態に係るパッケージチップ29(図7(B)参照)の製造方法を説明する。なお、図8は、パッケージチップ29の製造方法のフロー図である。
パッケージチップ29の製造方法では、まず、パッケージ基板11にハーフカット溝を形成するべく、フレームユニット27を切削装置10に搬送する。図4(A)はハーフカットステップ(S10)を示す一部断面側面図である。
切削装置10は、例えば、パッケージ基板11を保持するチャックテーブル14と、パッケージ基板11を切削する二組の切削ユニット16(即ち、一の切削ユニット16及び他の切削ユニット16)とを有する。チャックテーブル14の上面側には、多孔質材で形成され複数の孔を有する円盤状のポーラス板(不図示)が設けられている。
ポーラス板の表面は、X軸方向(加工送り方向)及びY軸方向(割り出し送り方向)に対して概ね平行に形成されており、ポーラス板の複数の孔は、チャックテーブル14の内部に形成された吸引路(不図示)等を介して真空ポンプ等の吸引源(不図示)に接続されている。
切削ユニット16は、Y軸方向に沿って配置されたスピンドル(不図示)を有する。スピンドルの一端側にはモーター等の回転駆動源(不図示)が連結されている。また、スピンドルの他端部には、円環状の切削ブレードが装着されている。
切削ブレードは、例えば、ダイヤモンドやcBN(cubic Boron Nitride)等の砥粒と金属粉末とを混合した後、この混合物を成形及び焼成することで形成されるメタルボンドタイプのブレードである。但し、切削ブレードの種類は特に限定されない。切削ブレードは、砥粒がめっき層に固着した電鋳ボンドタイプのブレードであってもよい。
二組の切削ユニット16のうち一の切削ユニット16のスピンドルには、第1切削ブレード18が装着されている。第1切削ブレード18は、図4(B)及び図4(C)に示す様に、外周面が第1切削ブレード18の径を通る断面で外側に突出している。つまり、外周面は凸状であり、外周面の中央部は外周面の両端部よりも外側に突出している。
図4(B)は、外周面の断面がV字形状である第1切削ブレード18の外周面近傍の部分拡大図であり、図4(C)は、外周面の断面が曲面形状である第1切削ブレード18aの外周面近傍の部分拡大図である。なお、第1実施形態では、第1切削ブレード18を用いる例を説明するが、勿論、曲面形状(R形状と呼ばれることもある)の第1切削ブレード18aを用いてもよい。
ハーフカットステップ(S10)では、まず、ダイシングテープ23が保持面14aに接する様にパッケージ基板11をチャックテーブル14上に配置した状態で、吸引源を動作させる。ダイシングテープ23は、吸引路を介して保持面14aに発生する負圧により、保持面14aで吸引され、パッケージ基板11は、ダイシングテープ23を介して保持面14aで保持される。
次に、回転駆動源により高速に回転させた第1切削ブレード18を、一の分割予定ライン15と略平行に位置付ける。その後、回転する第1切削ブレード18に図示しない切削水ノズルから切削水を供給しつつ、チャックテーブル14に保持されたパッケージ基板11の表面13a側から第1切削ブレード18を長さb(図4(B)参照)だけ切り込ませながら、一の分割予定ライン15に沿って第1切削ブレード18とチャックテーブル14とを相対的に移動させる。
これにより、パッケージ基板11は、第1切削ブレード18とチャックテーブル14との相対的な移動の経路に沿って表面13aから所定深さBまで切削され、ハーフカット溝21が形成される。図5は、ハーフカットステップ(S10)後のA-A(図2参照)断面図である。
ハーフカット溝21は、分割予定ライン15に沿って配置された複数の電極17等に形成される。第1切削ブレード18の切り込み長さbは、表面13aから所定深さBまでの距離に対応する。表面13aから所定深さBまでの距離は、例えば、パッケージ基板11の厚さ方向で表面13aから電極17の底部までの長さ(即ち、電極17の厚さ)よりも小さい。
ハーフカットステップ(S10)では、各電極17は、表面13a側の一部が切削されるが、切断されない。それゆえ、各電極17に形成されたハーフカット溝21は、裏面11cには達しない深さを有し、且つ、分割予定ライン15の長手方向に対して直交する断面で表面13aに開口を有し裏面11c側に底部を備えるV字形状を有する。
一の分割予定ライン15に沿ってハーフカット溝21を形成した後、第1切削ブレード18をY軸方向に所定のインデックス量だけ割り出し送りして、第1切削ブレード18をY軸方向に隣接する他の分割予定ライン15に位置付ける。その後、他の分割予定ライン15に沿って、同様に、複数の電極17に凹状のV字形状を有するハーフカット溝21を形成する。
なお、上述の様に、外周面の断面が凸状の曲面形状である第1切削ブレード18aを用いてハーフカット溝21を形成してもよい。この場合、ハーフカット溝21は、裏面11cには達しない深さを有し、且つ、分割予定ライン15の長手方向に対して直交する断面で表面13aに開口を有し、裏面11c側に底部を備える曲面形状を有する。
一の方向に沿う全ての分割予定ライン15に沿ってハーフカット溝21を形成した後、チャックテーブル14を90度回転させて、一の方向と直交する他の方向に沿う全ての分割予定ライン15に沿って、同様にハーフカット溝21を形成する。これにより、全ての電極17にハーフカット溝21が形成される。
ハーフカットステップ(S10)後に、めっき処理ステップ(S20)が行われる。めっき処理ステップ(S20)では、ハーフカット溝21が形成された複数の電極17に対して、電解めっき等のめっき処理を施す。
これにより、ハーフカット溝21を埋めない程度に、複数の電極17の表面に錫(Sn)から成る薄いめっき層17aが形成される。めっき層17aを形成することにより、例えば、電極17を構成する銅が酸化され難くなる。図6は、めっき処理ステップ(S20)後のA-A断面図である。
めっき処理ステップ(S20)後に、フルカットステップ(S30)が行われる。図7(A)は、フルカットステップ(S30)を示すA-A(図2参照)断面図である。フルカットステップ(S30)では、例えば、二組の切削ユニット16のうち他の切削ユニット16を用いる。他の切削ユニット16のスピンドルには、円環状の第2切削ブレード28が装着されている。
第2切削ブレード28は、例えば、第1切削ブレード18と同じ径を有する。但し、ハーフカット溝21に形成されためっき層17aが全て除去されることを防ぐべく、第2切削ブレード28は、第1切削ブレード18よりも薄い刃厚を有する。
図示しない切削水ノズルから第2切削ブレード28に切削水を供給しつつ、第2切削ブレード28を分割予定ライン15に沿って表面13a側からハーフカット溝21の底に切り込ませることにより、複数の電極17をその厚さ方向で切断すると共に、ベース基板13及び樹脂層19等を切断する。これにより、パッケージ基板11はフルカット溝31を境に切断され、複数のパッケージチップ29が形成される。図7(B)は、パッケージチップ29の斜視図である。
次に、図9(A)及び図9(B)を用いて、比較例と本実施形態とにおけるフルカットステップ(S30)の違いを説明する。図9(A)及び図9(B)はともに、分割予定ライン15の長手方向に対して直交する平面でのパッケージ基板11の表面13a側の断面を示す。
図9(A)は、ハーフカット溝41の断面が矩形形状である比較例のフルカットステップ(S30)での拡大断面図である。また、図9(B)は、ハーフカット溝21の断面がV字形状である第1実施形態のハーフカット溝21のフルカットステップ(S30)での拡大断面図である。なお、図9(A)及び図9(B)では、めっき層17aが省略されているが、勿論、めっき層17aが形成されていてもよい。
図9(A)(比較例)のハーフカット溝41の幅W及び深さBは、図9(B)(第1実施形態)のハーフカット溝21の幅W及び深さBと同じである。しかし、図9(A)(比較例)では、ハーフカット溝41の断面が矩形形状であることに起因して、第2切削ブレード28の側面とハーフカット溝41の側面との間の空間が、図9(B)(第1実施形態)のハーフカット溝21と第2切削ブレード28の側面との空間よりも広い。
言い換えると、第1実施形態では、ハーフカット溝21の断面がV字形状であることに起因して、第2切削ブレード28の側面とハーフカット溝21の側面との間の空間が、比較例に比べて狭くなる。
それゆえ、第1実施形態では、フルカットステップ(S30)で発生するバリ33がハーフカット溝21の空間内で伸長し難くなる。更に、ハーフカット溝21の空間が狭くなったことに伴い、バリ33がハーフカット溝21の空間外へ伸長して第2切削ブレード28に接触し易くなり、第2切削ブレード28の回転と共に除去され易くなる。それゆえ、フルカットステップ(S30)後にパッケージチップ29間に残るバリ33の量を低減できる。
なお、上述した様に、ハーフカット溝21の断面はV字形状に限定されない。図4(C)に示す第1切削ブレード18を用いて、図9(B)(第1実施形態)のハーフカット溝21の深さと同じ深さであり、断面が曲面形状のハーフカット溝21を形成してもよい。
断面が曲面形状のハーフカット溝21の場合も、バリ33がハーフカット溝21の空間内で伸長し難くなり、バリ33がハーフカット溝21の空間外へ伸長して第2切削ブレード28により除去され易くなる。それゆえ、フルカットステップ(S30)後にパッケージチップ29間に残るバリ33の量を低減できる。
また、ハーフカット溝21の断面がV字形状又は曲面形状を有する様に形成できれば、第1切削ブレード18の形状は、図4(B)及び図4(C)に示す例に限定されない。例えば、第1切削ブレード18の回転中心を通る断面での側面及び外周面が成す形状は、矩形形状であってもよい。この場合、スピンドルをY軸に対して傾けた状態で、第1切削ブレード18を表面13aに切り込むことにより、V字形状のハーフカット溝21を形成できる。
ところで、ハーフカットステップ(S10)とめっき処理ステップ(S20)との間に、ウォータージェット洗浄装置(不図示)又はスピン洗浄装置(不図示)を用いて、バリ33を除去する洗浄ステップを行ってもよい。これにより、ハーフカットステップ(S10)時に生じたバリ33を除去できる。また、フルカットステップ(S30)後に、上述の洗浄ステップを行ってもよい。これにより、パッケージチップ29上等に残留するバリ33を除去できる。
次に、第2実施形態について説明する。図10は、第2実施形態のパッケージ基板11の一部を拡大して示す平面図である。第2実施形態では、1つの分割予定ライン15に沿って2条(即ち、平行な2つ)の切削ライン11d及び11dが設定されている。
例えば、フルカットステップ(S30)で使用される切削ブレードの刃厚が、隣接するパッケージチップ29間の幅に比べて十分に小さい場合に、1つの分割予定ライン15に沿って2条の切削ライン11d及び11dが設定される。
第2実施形態のハーフカットステップ(S10)では、第1実施形態の第1切削ブレード18よりも刃厚が薄く、径を通る断面で外周面が凸状の曲面形状である第1切削ブレード18bを用いる(図11参照)。図11は、ハーフカットステップ(S10)を示すC-C(図10参照)での一部断面側面図である。
第2実施形態のハーフカットステップ(S10)でも、回転する第1切削ブレード18bに図示しない切削水ノズルから切削水を供給しつつ、表面13aから所定深さBまでの距離に対応する長さbだけ、第1切削ブレード18bを表面13a側に切り込む。これにより、パッケージ基板11の厚さ方向で表面13aから電極17の底部までの深さ(即ち、電極17の厚さ)よりも浅い深さBのハーフカット溝21を形成する。
但し、第2実施形態では、2条の切削ライン11d及び11dに沿って第1切削ブレード18bを表面13aに切り込むことにより、2条のハーフカット溝21を形成する。各ハーフカット溝21は、表面13aに対し略垂直な一対の側壁21aと、各側壁21aの下端からパッケージ基板11の裏面11cに向かって曲面形状を構成する底部21bとを有する。
なお、第1切削ブレード18bは、この例に限定されない。第1切削ブレード18bの外周面は、第1切削ブレード18bの径を通る断面で凸状のV字形状を有してもよい。この第1切削ブレード18bを用いて、表面13aに開口を有し裏面11c側に底部を備えるV字形状のハーフカット溝21を形成してもよい。
ハーフカットステップ(S10)後、めっき処理ステップ(S20)でめっき層17aを形成する。その後、フルカットステップ(S30)を行う。図12は、フルカットステップ(S30)を示すC-C(図10参照)での一部断面側面図である。フルカットステップ(S30)では、各分割予定ライン15に位置する2条のハーフカット溝21のそれぞれに沿って複数の電極17及びパッケージ基板11を切断する。
第2実施形態のフルカットステップ(S30)では、ハーフカットステップ(S10)で使用した第1切削ブレード18bを使用する。特に、第2実施形態のフルカットステップ(S30)では、ハーフカット溝21の一対の側壁21aのうち少なくとも一方に第1切削ブレード18bが接触しない様に第1切削ブレード18bをハーフカット溝21に位置付けて、ハーフカット溝21を切削する。
より具体的には、一方の側壁21aに接触しない様に他方の側壁21a上に第1切削ブレード18bを位置付けて、回転する第1切削ブレード18bに図示しない切削水ノズルから切削水を供給しつつ、他方の側壁21aを切削しながらハーフカット溝21を切削する。これにより、フルカットステップ(S30)で、第1切削ブレード18bの側面が一対の側壁21aのうち一方の側壁21aに接触することを防止できる。
第2実施形態でも、同じ幅及び同じ深さを有する矩形形状のハーフカット溝21に比べて、第1切削ブレード18bと一方の側壁21a(即ち、第1切削ブレード18bが接触しない側壁21a)との間に位置するハーフカット溝21の空間が狭くなる。
それゆえ、フルカットステップ(S30)で発生するバリ33がハーフカット溝21の空間内で伸長し難くなる。更に、ハーフカット溝21の空間が狭くなったことに伴い、バリ33がハーフカット溝21の空間外へ伸長して第1切削ブレード18bに接触し易くなり、第1切削ブレード18bの回転と共に除去され易くなる。それゆえ、フルカットステップ(S30)後にパッケージチップ29間に残るバリ33の量を低減できる。
第2実施形態のフルカットステップ(S30)でも、複数の電極17をその厚さ方向で切断すると共に、ベース基板13及び樹脂層19等を切断する。パッケージ基板11はフルカット溝31で切断され、複数のパッケージチップ29が形成される。
その他、上記実施形態に係る構造、方法等は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。
10 切削装置
11 パッケージ基板
11a デバイス領域
11b 外周余剰領域
11c 裏面(パッケージ基板の他面)
11d,11d,11d 切削ライン
13 ベース基板
13a 表面(パッケージ基板の一面)
13b 裏面
14 チャックテーブル
14a 保持面
15,15a,15b,15c,15d 分割予定ライン(ストリート)
16 切削ユニット
17 電極
17a めっき層
18,18a,18b 第1切削ブレード
19 樹脂層(モールド樹脂)
21 ハーフカット溝
21a 側壁
21b 底部
23 ダイシングテープ
25 環状フレーム
25a 開口
27 フレームユニット
28 第2切削ブレード
29 パッケージチップ
31 フルカット溝
33 バリ
41 ハーフカット溝
b 長さ
B 深さ
,W,W 幅

Claims (2)

  1. 交差する複数の分割予定ラインで区画される複数の領域のそれぞれに設けられたデバイスと、各分割予定ラインに沿ってそれぞれ配列され、分割予定ラインを横断する幅と所定厚さとをそれぞれ有する複数の電極とを有するパッケージ基板を加工してパッケージチップを製造するパッケージチップの製造方法であって、
    各分割予定ラインに沿って該パッケージ基板を円環状の第1切削ブレードで該パッケージ基板の一面から所定深さまで切削することにより、該パッケージ基板の厚さ方向で該パッケージ基板の該一面とは反対側に位置する他面には達しない深さを有し、且つ、各分割予定ラインの長手方向に対して直交する断面でV字形状又は曲面形状を有するハーフカット溝を、各分割予定ラインに沿って配置された該複数の電極に形成するハーフカットステップと、
    該ハーフカットステップの後、該複数の電極にめっき処理を施すめっき処理ステップと、
    該めっき処理ステップの後、該ハーフカット溝の一対の側壁のうち一方と重なる様に切削ブレードを位置付けて該ハーフカット溝を切削して、該複数の電極を該厚さ方向で切断すると共に、該パッケージ基板を切断してパッケージチップを形成するフルカットステップと、を備え、
    該ハーフカットステップでは、各分割予定ラインに沿って2条のハーフカット溝を形成し、
    該フルカットステップでは、該一対の側壁のうち該2条のハーフカット溝の間に位置する中間領域の側にある側壁と重なり、且つ、該中間領域の側とは反対側にある側壁に設けられためっき層と該第1切削ブレードとの間に空間が形成される様に該第1切削ブレードを該ハーフカット溝に位置付けて、各分割予定ラインの該2条のハーフカット溝のそれぞれに沿って該ハーフカット溝を切削することで該複数の電極及び該パッケージ基板を切断することを特徴とするパッケージチップの製造方法。
  2. 該ハーフカットステップでは、径を通る断面での外周面が凸状のV字形状又は曲面形状を有する該第1切削ブレードで該ハーフカット溝を形成することを特徴とする、請求項1に記載のパッケージチップの製造方法。
JP2019059004A 2019-03-26 2019-03-26 パッケージチップの製造方法 Active JP7391465B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019059004A JP7391465B2 (ja) 2019-03-26 2019-03-26 パッケージチップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019059004A JP7391465B2 (ja) 2019-03-26 2019-03-26 パッケージチップの製造方法

Publications (2)

Publication Number Publication Date
JP2020161615A JP2020161615A (ja) 2020-10-01
JP7391465B2 true JP7391465B2 (ja) 2023-12-05

Family

ID=72639880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019059004A Active JP7391465B2 (ja) 2019-03-26 2019-03-26 パッケージチップの製造方法

Country Status (1)

Country Link
JP (1) JP7391465B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7154336B2 (ja) 2021-03-26 2022-10-17 Towa株式会社 切断装置、及び、切断品の製造方法
JP2023012963A (ja) 2021-07-14 2023-01-26 株式会社ディスコ 加工方法及び切削装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005038927A (ja) 2003-07-16 2005-02-10 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2007258590A (ja) 2006-03-24 2007-10-04 Disco Abrasive Syst Ltd パッケージ基板の分割方法
JP2014090126A (ja) 2012-10-31 2014-05-15 Disco Abrasive Syst Ltd 切削方法
JP2015109349A (ja) 2013-12-04 2015-06-11 株式会社ディスコ パッケージ基板の加工方法
JP2015142088A (ja) 2014-01-30 2015-08-03 株式会社ディスコ パッケージ基板の分割方法
JP2017038051A (ja) 2015-08-10 2017-02-16 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
JP2018152390A (ja) 2017-03-10 2018-09-27 日本電気株式会社 電子部品および電子部品の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809115B2 (ja) * 1993-10-13 1998-10-08 ヤマハ株式会社 半導体装置とその製造方法
JPH07335591A (ja) * 1994-06-14 1995-12-22 Sumitomo Electric Ind Ltd 半導体素子のダイシング方法および装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005038927A (ja) 2003-07-16 2005-02-10 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2007258590A (ja) 2006-03-24 2007-10-04 Disco Abrasive Syst Ltd パッケージ基板の分割方法
JP2014090126A (ja) 2012-10-31 2014-05-15 Disco Abrasive Syst Ltd 切削方法
JP2015109349A (ja) 2013-12-04 2015-06-11 株式会社ディスコ パッケージ基板の加工方法
JP2015142088A (ja) 2014-01-30 2015-08-03 株式会社ディスコ パッケージ基板の分割方法
JP2017038051A (ja) 2015-08-10 2017-02-16 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
JP2018152390A (ja) 2017-03-10 2018-09-27 日本電気株式会社 電子部品および電子部品の製造方法

Also Published As

Publication number Publication date
JP2020161615A (ja) 2020-10-01

Similar Documents

Publication Publication Date Title
US6609965B2 (en) Cutting blade
JP7391465B2 (ja) パッケージチップの製造方法
CN1199259C (zh) 半导体装置及其制造方法
US7056768B2 (en) Cutting method and method of manufacturing semiconductor device
JP2016181569A (ja) パッケージ基板の切削方法
JP6847529B2 (ja) 被加工物の切削方法
JP4540421B2 (ja) ダイシング方法
TWI618193B (zh) 製造裝置及製造方法
JP2013010180A (ja) 切断装置及び切断方法
JP6800523B2 (ja) パッケージ基板の加工方法
JP2006237375A (ja) ダイシング方法
JP2004006585A (ja) 混成集積回路装置の製造方法
JP6084114B2 (ja) パッケージ基板の加工方法
KR102391848B1 (ko) 피가공물의 가공 방법
JP6896347B2 (ja) 被加工物の加工方法
JP7179411B2 (ja) パッケージデバイスの製造方法
JP2023098764A (ja) パッケージ基板の加工方法
JP2014090126A (ja) 切削方法
JP2021118292A (ja) パッケージ基板の加工方法
JP7378890B2 (ja) 目立てボード及び切削ブレードの目立て方法
JP2009124036A (ja) ダイシング方法
JP7368110B2 (ja) 切削ブレードの製造方法、及び切削ブレード
JP2002075918A (ja) セラミック基板の製造方法および半導体装置の製造方法
JP7019254B2 (ja) 被加工物の切削方法
JP7150400B2 (ja) 切削ブレードのドレッシング方法及びドレッサーボード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231121

R150 Certificate of patent or registration of utility model

Ref document number: 7391465

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150