JP2021118292A - パッケージ基板の加工方法 - Google Patents
パッケージ基板の加工方法 Download PDFInfo
- Publication number
- JP2021118292A JP2021118292A JP2020011766A JP2020011766A JP2021118292A JP 2021118292 A JP2021118292 A JP 2021118292A JP 2020011766 A JP2020011766 A JP 2020011766A JP 2020011766 A JP2020011766 A JP 2020011766A JP 2021118292 A JP2021118292 A JP 2021118292A
- Authority
- JP
- Japan
- Prior art keywords
- package substrate
- cutting
- division
- line
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 118
- 238000003672 processing method Methods 0.000 title claims abstract description 29
- 238000005520 cutting process Methods 0.000 claims abstract description 137
- 238000007747 plating Methods 0.000 claims abstract description 25
- 230000002093 peripheral effect Effects 0.000 claims abstract description 24
- 238000002360 preparation method Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000002184 metal Substances 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 23
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Images
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Dicing (AREA)
Abstract
【課題】パッケージチップの生産効率の低下を抑制することができるパッケージ基板の加工方法を提供すること。【解決手段】パッケージ基板の加工方法は、パッケージ基板を準備する準備ステップST1と、第1分割予定ラインの両端側で外周余剰領域に未分割領域を設定し、未分割領域を除いた第1分割予定ラインを切削ブレードで切削し第1分割予定ラインに沿った貫通溝を形成する第1切削ステップST2と、第1切削ステップST2を実施した後、露出した電極の端部をメッキするメッキステップST3と、メッキステップを実施した後、第2分割予定ラインに沿ってパッケージ基板を一端から他端までパッケージ基板の厚み方向にフルカットすることでパッケージ基板を複数のパッケージチップへと分割する第2切削ステップST4と、を備える。【選択図】図3
Description
本発明は、パッケージ基板の加工方法に関する。
金属プレートに搭載されたチップを樹脂により封止したパッケージ基板は、切削装置により複数のパッケージチップへと分割され、実装基板に実装される(例えば、特許文献1参照)。
パッケージチップは、実装時には露出する銅等からなる電極が実装基板の電極に半田を用いて接合される。パッケージチップは、接合に際して半田濡れ性を高めるために、電極にメッキが施される。
電気機器の小型化に伴い、パッケージチップのサイズも例えば1mm角以下と小型化が進んでいる。このために、パッケージチップは、電極の面積も小さくなることから接合を強化すべく、また、接合状態の確認を容易にすべく、電極の実装面側の端部のみならず電極の側面側の端部にもメッキを施すことで、電極の実装面側から側面に至る端部に半田を接合することが行われている。
この技術は、Wettable Flankと呼ばれ、分割予定ラインをハーフカットしてハーフカット溝に電極を露出させた後、メッキを施し、次いでハーフカットに使用した切削ブレードよりも細い切削ブレードでフルカットすることでメッキされた電極を有するパッケージチップを形成していた。
しかしながら、Wettable Flankと呼ばれる技術は、ハーフカット用の切削ブレードとフルカット用の切削ブレードの2種を準備する必要があり管理が煩雑になる上、作業者が切削ブレードの装着時に取り違え、誤った切削ブレードでパッケージ基板を切削して破損させてしまうおそれもあり、改善が切望されていた。
また、Wettable Flankと呼ばれる技術は、パッケージ基板をハーフカットした後に、メッキを施し、その後、フルカットするため、パッケージチップに分割するために、切削加工を各分割予定ラインに2回行う必要があり、パッケージチップに分割するための所要時間が長時間化して、パッケージチップの生産効率が低下する傾向であった。
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、パッケージチップの生産効率の低下を抑制することができるパッケージ基板の加工方法を提供することである。
上述した課題を解決し、目的を達成するために、本発明のパッケージ基板の加工方法は、パッケージ基板の加工方法であって、第1方向に伸長する複数の第1分割予定ラインと、該第1方向に交差する第2方向に伸長する複数の第2分割予定ラインと、を有し、該第1分割予定ラインと該第2分割予定ラインとで区画されたチップを複数含むチップ領域と該チップ領域を囲繞する外周余剰領域と、を備え、各該第1分割予定ライン上のみに該第1分割予定ラインを横断する複数の電極が形成されたパッケージ基板を準備する準備ステップと、該第1分割予定ラインの両端側で該外周余剰領域に未分割領域を設定し、該未分割領域を除いた該第1分割予定ラインを切削ブレードで切削し該第1分割予定ラインに沿った貫通溝を形成して該貫通溝の側壁に該電極を露出させる第1切削ステップと、該第1切削ステップを実施した後、露出した該電極の端部をメッキするメッキステップと、該メッキステップを実施した後、該第2分割予定ラインに沿ってパッケージ基板を一端から他端まで該パッケージ基板の厚み方向にフルカットすることでパッケージ基板を複数のパッケージチップへと分割する第2切削ステップと、を備えたことを特徴とする。
本願発明は、パッケージチップの生産効率の低下を抑制することができるという効果を奏する。
本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
〔実施形態1〕
本発明の実施形態1に係るパッケージ基板の加工方法を図面に基づいて説明する。図1は、実施形態1に係るパッケージ基板の加工方法の加工対象のパッケージ基板の平面図である。図2は、図1に示されたパッケージ基板を裏側から見た平面図である。図3は、実施形態1に係るパッケージ基板の加工方法の流れを示すフローチャートである。
本発明の実施形態1に係るパッケージ基板の加工方法を図面に基づいて説明する。図1は、実施形態1に係るパッケージ基板の加工方法の加工対象のパッケージ基板の平面図である。図2は、図1に示されたパッケージ基板を裏側から見た平面図である。図3は、実施形態1に係るパッケージ基板の加工方法の流れを示すフローチャートである。
(パッケージ基板)
実施形態1に係るパッケージ基板の加工方法は、図1及び図2に示すパッケージ基板1を個々のパッケージチップ2に分割する加工方法である。実施形態1に係るパッケージ基板の加工方法の加工対象のパッケージ基板1は、図1に示すように、基板である金属プレート3と、金属プレート3に搭載されたチップ4と、チップ4を被覆したモールド樹脂5とを備える。
実施形態1に係るパッケージ基板の加工方法は、図1及び図2に示すパッケージ基板1を個々のパッケージチップ2に分割する加工方法である。実施形態1に係るパッケージ基板の加工方法の加工対象のパッケージ基板1は、図1に示すように、基板である金属プレート3と、金属プレート3に搭載されたチップ4と、チップ4を被覆したモールド樹脂5とを備える。
金属プレート3は、金属により構成され、かつ平面形状が矩形の平板状に形成され、図2に示すように、チップ領域31と、チップ領域31を囲繞する外周余剰領域32とが設けられている。即ち、パッケージ基板1は、チップ領域31と、外周余剰領域32とを備える。実施形態1において、チップ領域31は、三つ設けられているが、チップ領域31の数は、三つに限定されない。実施形態1では、三つのチップ領域31は、金属プレート3の長手方向に間隔あけて配置されている。チップ領域31は、図1に示すように、金属プレート3の長手方向と平行な第1方向33に伸長する複数の第1分割予定ライン34と、金属プレート3の幅方向と平行でかつ第1方向33に交差(実施形態1では、直交)する第2方向35に伸長する第2分割予定ライン36とを有している。また、チップ領域31は、第1分割予定ライン34と第2分割予定ライン36とで区画された領域にチップ4を搭載している。チップ4が搭載された領域は、図1中の裏側の金属プレート3の一方の表面29(図2に示す)側にチップ4を搭載している。即ち、チップ領域31は、第1分割予定ライン34と第2分割予定ライン36とで区画されたチップ4を複数含む。
チップ4は、例えば、IC(Integrated Circuit)、あるいやLSI(Large Scale Integration)等の集積回路である。また、第1分割予定ライン34上のみにチップ4と図示しないワイヤにより接続された電極37が複数形成されている。これら複数の電極37は、第2方向35と平行に第1分割予定ライン34を横断する方向に延在している。実施形態1では、電極37は、第2分割予定ライン36上には設けられていない。電極37は、チップ4が搭載された領域の第2方向35の隣に設けられ、金属プレート3と同様に金属により構成されている。実施形態1では、電極37は、銅合金により構成されており、切削加工により長手方向の中央が切断される。
モールド樹脂5は、熱可塑性樹脂により構成され、金属プレート3の一方の表面29側に図2に示すように積層されて、チップ4及びワイヤを封止(被覆)している。実施形態1では、モールド樹脂5は、金属プレート3の一方の表面29側では、図2に示すように、チップ領域31を封止(被覆)している。また、モールド樹脂5は、金属プレート3の図1中の手前側の他方の表面38側では、図1に示すように、チップ4を搭載した領域と電極37とを露出させた状態で分割予定ライン34,36内を封止している。
こうして、パッケージ基板1は、実施形態1では、金属プレート3に搭載されたチップ4がモールド樹脂5で被覆され、かつ切削加工により切削される第1分割予定ライン34のみに電極37が配置された所謂QFN(Quad Flat Non-leaded Package)基板である。実施形態1では、パッケージ基板1は、本発明では、QFN基板であるが、本発明では、これに限定されることなく、例えば、CSP(Chip Scale Packaging)基板やBGA(Ball grid array)でも良い。
パッケージ基板1は、分割予定ライン34,36の中央が切削加工により切断されるとともに、電極37の長手方向の中央が切断されて、個々のパッケージチップ2に分割される。パッケージチップ2は、金属プレート3の領域と、複数の電極37と、金属プレート3の領域の一方の表面29側に搭載され電極37とワイヤに接続されたチップ4と、領域の一方の表面29側に積層されてチップ4を被覆したモールド樹脂5とを備える。
また、実施形態1では、パッケージ基板1は、図1に示すように、金属プレート3の他方の表面38側の第1方向33の両端部に切削加工時の切削位置を示すアライメント用のマーク6が設けられている。
実施形態1に係るパッケージ基板の加工方法は、図3に示すように、準備ステップST1と、第1切削ステップST2と、メッキステップST3と、第2切削ステップST4とを備える。
(準備ステップ)
準備ステップST1は、前述した構成のパッケージ基板1を準備するステップである。実施形態1では、パッケージ基板1を準備すると、第1切削ステップST2に進む。
準備ステップST1は、前述した構成のパッケージ基板1を準備するステップである。実施形態1では、パッケージ基板1を準備すると、第1切削ステップST2に進む。
(第1切削ステップ)
図4は、図3に示されたパッケージ基板の加工方法の第1切削ステップにおいて第1分割予定ラインの一端部に切削ブレードを切り込ませる状態を一部断面で示す側面図である。図5は、図3に示されたパッケージ基板の加工方法の第1切削ステップにおいて第1分割予定ラインの他端部に切り込んだ切削ブレードを上昇させる状態を一部断面で示す側面図である。図6は、図3に示されたパッケージ基板の加工方法の第1切削ステップ後のパッケージ基板の平面図である。
図4は、図3に示されたパッケージ基板の加工方法の第1切削ステップにおいて第1分割予定ラインの一端部に切削ブレードを切り込ませる状態を一部断面で示す側面図である。図5は、図3に示されたパッケージ基板の加工方法の第1切削ステップにおいて第1分割予定ラインの他端部に切り込んだ切削ブレードを上昇させる状態を一部断面で示す側面図である。図6は、図3に示されたパッケージ基板の加工方法の第1切削ステップ後のパッケージ基板の平面図である。
第1切削ステップST2は、第1分割予定ライン34の両端側で外周余剰領域32に未分割領域24(図6に示す)を設定し、未分割領域24を除いた第1分割予定ライン34を図4に示す切削ブレード21で切削し第1分割予定ライン34に沿った貫通溝22を形成して貫通溝22の側壁23に電極37を露出させるステップである。実施形態1において、第1切削ステップST2では、切削装置20が、パッケージ基板1のモールド樹脂5側を図示しないチャックテーブルの保持面に吸引保持する。
第1切削ステップST2では、切削装置20が、撮像ユニットでパッケージ基板1の金属プレート3の他方の表面38側を撮像し、アライメントを遂行して、回転中の切削ブレード21と第1方向33とを平行にする。また、実施形態1において、第1切削ステップST2では、切削装置20が、図4に実線で示すように、三つのチップ領域31のうちの第1方向33の一端部に位置する一つのチップ領域31の第1分割予定ライン34のパッケージ基板1の外周側の端部の上方に切削ブレード21の下端を位置付ける。なお、実施形態1では、切削装置20が、切削ブレード21の下端を第1分割予定ライン34の外周余剰領域32とチップ領域31との境界39の上方に位置付ける。
第1切削ステップST2では、切削装置20が切削ブレード21をチャックテーブルに向けて下降させて、図4に点線で示すようにパッケージ基板1を貫通するまで、切削ブレード21をパッケージ基板1に切り込ませる。第1切削ステップST2では、切削装置20が、切削ブレード21が三つのチップ領域31のうちの第1方向33の他端部に位置する他の一つのチップ領域31の第1分割予定ライン34のパッケージ基板1の外周側の端部に向かうように、切削ブレード21とチャックテーブルとを第1方向33に沿って相対的に移動させる。
第1切削ステップST2では、切削装置20が、切削ブレード21が図5に実線で示すように三つのチップ領域31のうちの第1方向33の他端部に位置する他の一つのチップ領域31の第1分割予定ライン34のパッケージ基板1の外周側の端部に位置すると、図5に点線で示すように、パッケージ基板1から間隔をあける位置まで切削ブレード21を上昇させる。なお、実施形態1では、切削装置20が、切削ブレード21の下端が第1分割予定ライン34の外周余剰領域32とチップ領域31との境界39に位置すると、切削ブレード21を上昇させる。
こうして、第1切削ステップST2では、切削装置20が、切削ブレード21で三つのチップ領域31の第1分割予定ライン34を一端部と他端部とに亘って切削加工して、パッケージ基板1及び第1分割予定ライン34を横断する電極37を切断し、第1分割予定ライン34に沿った貫通溝22をパッケージ基板1に形成する。第1切削ステップST2では、切削装置20が、1本の第1分割予定ライン34に貫通溝22を形成した後、切削ブレード21とチャックテーブルとを第2方向35に相対的に移動させるなどして、同様に他の第1分割予定ライン34に貫通溝22を形成する。
このように、実施形態1において、第1切削ステップST2では、各第1分割予定ライン34の一端部の外周余剰領域32とチップ領域31との境界39に切削ブレード21を切り込ませ、各第1分割予定ライン34の他端部の外周余剰領域32とチップ領域31との境界39から切削ブレード21を上昇させるので、図6に示すように、第1分割予定ライン34の第1方向33の両端側で外周余剰領域32に貫通溝22が形成されていない未分割領域24を設定(形成)し、未分割領域24を除いた第1分割予定ライン34を切削ブレード21で切削して、貫通溝22を形成する。また、貫通溝22は、パッケージ基板1を貫通しているので、貫通溝22の側壁23に、電極37を露出させることとなる。
実施形態1では、第1切削ステップST2において、図6に示すように、全ての第1分割予定ライン34に貫通溝22を形成すると、メッキステップST3に進む。
(メッキステップ)
図7は、図3に示されたパッケージ基板の加工方法のメッキステップ後のパッケージ基板の要部の断面図である。メッキステップST3は、第1切削ステップST2を実施した後、露出した電極37の端部371,372をメッキするステップである。なお、実施形態1では、第1切削ステップST2後のパッケージ基板1では、電極37の貫通溝22の側壁23に電極37の端部371が露出しているとともに、他方の表面38に電極37の端部372が露出している。
図7は、図3に示されたパッケージ基板の加工方法のメッキステップ後のパッケージ基板の要部の断面図である。メッキステップST3は、第1切削ステップST2を実施した後、露出した電極37の端部371,372をメッキするステップである。なお、実施形態1では、第1切削ステップST2後のパッケージ基板1では、電極37の貫通溝22の側壁23に電極37の端部371が露出しているとともに、他方の表面38に電極37の端部372が露出している。
実施形態1において、メッキステップST3では、周知の電界メッキにより、電極37に錫を含んだ金属をメッキする。なお、実施形態1では、第1切削ステップST2後のパッケージ基板1では、電極37の貫通溝22の側壁23と電極37の他方の表面38とに電極37の端部371,372が露出しているので、図7に示すように、これらの端部371,372上にメッキ層7が形成される。メッキ層7は、錫を含んで金属により構成される。
実施形態1では、メッキステップST3において、図7に示すように、電極37の端部371,372にメッキ層7を形成すると、第2切削ステップST4に進む。
(第2切削ステップ)
図8は、図3に示されたパッケージ基板の加工方法の第2切削ステップのパッケージ基板と切削ブレードとの位置関係を示す側面図である。図9は、図3に示されたパッケージ基板の加工方法の第2切削ステップ後のパッケージ基板の平面図である。図10は、図3に示されたパッケージ基板の加工方法により個々に分割されたパッケージチップが実装基板に実装された状態の要部の断面図である。
図8は、図3に示されたパッケージ基板の加工方法の第2切削ステップのパッケージ基板と切削ブレードとの位置関係を示す側面図である。図9は、図3に示されたパッケージ基板の加工方法の第2切削ステップ後のパッケージ基板の平面図である。図10は、図3に示されたパッケージ基板の加工方法により個々に分割されたパッケージチップが実装基板に実装された状態の要部の断面図である。
第2切削ステップST4は、メッキステップST3を実施した後、第2分割予定ライン36に沿ってパッケージ基板1を一端から他端までパッケージ基板1の厚み方向にフルカットすることでパッケージ基板1を複数のパッケージチップ2へと分割するステップである。第2切削ステップST4では、切削装置40が、パッケージ基板1のモールド樹脂5側を図示しないチャックテーブルの保持面に吸引保持する。
第2切削ステップST4では、切削装置40が、撮像ユニットでパッケージ基板1の金属プレート3の他方の表面38側を撮像し、アライメントを遂行して、回転中の切削ブレード41と第2方向35とを平行にする。なお、実施形態1において、第2切削ステップST4で用いられる切削ブレード41の厚みは、第1切削ステップST2で用いられる切削ブレード21の厚みと等しい。実施形態1において、第2切削ステップST4では、切削装置40が、図8に示すように、切削ブレード41の下端をパッケージ基板1のモールド樹脂5の表面よりも下方でかつ複数の第2分割予定ライン36のうちいずれかと第2方向35に並ぶ位置に位置付ける。
第2切削ステップST4では、切削装置40が、切削ブレード41がパッケージ基板1に近付く方向に、切削ブレード41とチャックテーブルとを第2方向35に沿って相対的に移動させる。第2切削ステップST4では、切削装置40が、切削ブレード41を第2分割予定ライン36に沿ってパッケージ基板1に切り込ませ、切削ブレード41によりパッケージ基板1の外周余剰領域32とチップ領域31とを第2方向35の全長に亘って第2分割予定ライン36に沿って切断する。第2切削ステップST4では、切削装置40が、外周余剰領域32とチップ領域31とを第2方向35の全長に亘って第2分割予定ライン36に沿って切断すると、切削ブレード41を上昇させた後、切削ブレード41とチャックテーブルとを第1方向33に相対的に移動させるなどして、切削ブレード41によりパッケージ基板1の外周余剰領域32とチップ領域31とを第2方向35の全長に亘って同様に他の第2分割予定ライン36を切断する。
実施形態1では、第2切削ステップST4において、図9に示すように、パッケージ基板1の外周余剰領域32とチップ領域31とを第2方向35の全長に亘って全ての第2分割予定ライン36に沿って切断すると、パッケージ基板の加工方法を終了する。こうして、実施形態1に係るパッケージ基板の加工方法は、パッケージ基板1を個々のパッケージチップ2に分割する。
実施形態1に係るパッケージ基板の加工方法により分割されたパッケージチップ2は、電極37の端部371,372に形成されたメッキ層7が半田8等により図10に示すように実装基板9に固定されて、実装基板9に実装される。
以上、説明したように、実施形態1に係るパッケージ基板の加工方法は、第1分割予定ライン34を横断する電極37が複数形成され、第2分割予定ライン36に電極37が形成されていないパッケージ基板1を準備する。パッケージ基板の加工方法は、外周余剰領域32に未分割領域24を設定し第1分割予定ライン34に沿って貫通溝22を形成することで、チップ領域31の第1分割予定ライン34を切断し、外周余剰領域32の未分割領域24でパッケージ基板1が繋がった状態に切削される。パッケージ基板の加工方法は、外周余剰領域32に未分割領域24を設定し第1分割予定ライン34に沿って貫通溝22を形成したパッケージ基板1にメッキを施すため、パッケージチップ2の金属プレート3の他方の表面38側の電極37の端部372のみならずパッケージチップ2の側壁23側の電極37の端部371にもメッキ層7を施すことができる。
さらに、パッケージ基板の加工方法は、第2分割予定ライン36に沿ってパッケージ基板1を切断することで個々のパッケージチップ2に分割できる。従来のように第1、第2分割予定ライン34,36の双方をハーフカットした後、第1、第2分割予定ライン34,36をフルカットするのではなく、実施形態1に係るパッケージ基板の加工方法は、第1分割予定ライン34に貫通溝22を形成し、第2分割予定ライン36を切断するので、各分割予定ライン34,36を一度のみ切削することとなり、従来に比べて切削時間を短縮でき生産性を向上できる。よって、実施形態1に係るパッケージ基板の加工方法は、パッケージチップ2の生産効率の低下を抑制することができるという効果を奏する。
また、実施形態1に係るパッケージ基板の加工方法は、第1分割予定ライン34に貫通溝22を形成し、第2分割予定ライン36を切断するので、第1切削ステップST2と第2切削ステップST4とで厚みが等しい切削ブレード21,41を用いることができる。その結果、実施形態1に係るパッケージ基板の加工方法は、切削ブレード21,41の装着ミスによりパッケージ基板1等が破損することを抑制することができる。
なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
1 パッケージ基板
2 パッケージチップ
4 チップ
22 貫通溝
23 側壁
24 未分割領域
31 チップ領域
32 外周余剰領域
33 第1方向
34 第1分割予定ライン
35 第2方向
36 第2分割予定ライン
37 電極
371,372 端部
ST1 準備ステップ
ST2 第1切削ステップ
ST3 メッキステップ
ST4 第2切削ステップ
2 パッケージチップ
4 チップ
22 貫通溝
23 側壁
24 未分割領域
31 チップ領域
32 外周余剰領域
33 第1方向
34 第1分割予定ライン
35 第2方向
36 第2分割予定ライン
37 電極
371,372 端部
ST1 準備ステップ
ST2 第1切削ステップ
ST3 メッキステップ
ST4 第2切削ステップ
Claims (1)
- パッケージ基板の加工方法であって、
第1方向に伸長する複数の第1分割予定ラインと、該第1方向に交差する第2方向に伸長する複数の第2分割予定ラインと、を有し、該第1分割予定ラインと該第2分割予定ラインとで区画されたチップを複数含むチップ領域と該チップ領域を囲繞する外周余剰領域と、を備え、各該第1分割予定ライン上のみに該第1分割予定ラインを横断する複数の電極が形成されたパッケージ基板を準備する準備ステップと、
該第1分割予定ラインの両端側で該外周余剰領域に未分割領域を設定し、該未分割領域を除いた該第1分割予定ラインを切削ブレードで切削し該第1分割予定ラインに沿った貫通溝を形成して該貫通溝の側壁に該電極を露出させる第1切削ステップと、
該第1切削ステップを実施した後、露出した該電極の端部をメッキするメッキステップと、
該メッキステップを実施した後、該第2分割予定ラインに沿ってパッケージ基板を一端から他端まで該パッケージ基板の厚み方向にフルカットすることでパッケージ基板を複数のパッケージチップへと分割する第2切削ステップと、を備えたパッケージ基板の加工方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020011766A JP2021118292A (ja) | 2020-01-28 | 2020-01-28 | パッケージ基板の加工方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020011766A JP2021118292A (ja) | 2020-01-28 | 2020-01-28 | パッケージ基板の加工方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021118292A true JP2021118292A (ja) | 2021-08-10 |
Family
ID=77175220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020011766A Pending JP2021118292A (ja) | 2020-01-28 | 2020-01-28 | パッケージ基板の加工方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021118292A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000315761A (ja) * | 1999-04-28 | 2000-11-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2002164470A (ja) * | 2000-11-27 | 2002-06-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2005038927A (ja) * | 2003-07-16 | 2005-02-10 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2015041731A (ja) * | 2013-08-23 | 2015-03-02 | 株式会社ディスコ | パッケージ基板の分割方法 |
JP2017038051A (ja) * | 2015-08-10 | 2017-02-16 | 株式会社ジェイデバイス | 半導体パッケージ及びその製造方法 |
JP2019176034A (ja) * | 2018-03-29 | 2019-10-10 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
-
2020
- 2020-01-28 JP JP2020011766A patent/JP2021118292A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000315761A (ja) * | 1999-04-28 | 2000-11-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2002164470A (ja) * | 2000-11-27 | 2002-06-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2005038927A (ja) * | 2003-07-16 | 2005-02-10 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2015041731A (ja) * | 2013-08-23 | 2015-03-02 | 株式会社ディスコ | パッケージ基板の分割方法 |
JP2017038051A (ja) * | 2015-08-10 | 2017-02-16 | 株式会社ジェイデバイス | 半導体パッケージ及びその製造方法 |
JP2019176034A (ja) * | 2018-03-29 | 2019-10-10 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101803183B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR102178587B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
KR101645771B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2007311830A (ja) | 半導体集積回路装置 | |
KR102673421B1 (ko) | 반도체 패키지의 제조 방법 | |
TWI624883B (zh) | 樹脂密封型半導體裝置之製造方法及樹脂密封型半導體裝置 | |
CN110323182A (zh) | 板状物的加工方法 | |
JP2005039088A (ja) | 切削方法、切削装置及び半導体装置の製造方法 | |
CN111952204A (zh) | 半导体装置的制造方法 | |
JP6193665B2 (ja) | 半導体装置の製造方法 | |
US9190354B2 (en) | Semiconductor device and manufacturing method of the same | |
JP7391465B2 (ja) | パッケージチップの製造方法 | |
JP2021118292A (ja) | パッケージ基板の加工方法 | |
JP6525643B2 (ja) | 製造装置及び製造方法 | |
JP7147501B2 (ja) | 半導体装置の製造方法 | |
JP2006344827A (ja) | 半導体装置の製造方法 | |
JP6800523B2 (ja) | パッケージ基板の加工方法 | |
KR20230029514A (ko) | 패키지 기판, 패키지 기판의 가공 방법 및 패키지 칩 | |
JP2023098764A (ja) | パッケージ基板の加工方法 | |
TWI802479B (zh) | 半導體裝置的製造方法以及引線框架 | |
JP7223347B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
TWI826277B (zh) | 封裝方法 | |
JP7282450B2 (ja) | パッケージ基板の加工方法 | |
EP4411815A1 (en) | Semiconductor device and method for manufacturing same | |
CN118629883A (zh) | 封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230926 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240319 |