JP2023098764A - パッケージ基板の加工方法 - Google Patents

パッケージ基板の加工方法 Download PDF

Info

Publication number
JP2023098764A
JP2023098764A JP2021215414A JP2021215414A JP2023098764A JP 2023098764 A JP2023098764 A JP 2023098764A JP 2021215414 A JP2021215414 A JP 2021215414A JP 2021215414 A JP2021215414 A JP 2021215414A JP 2023098764 A JP2023098764 A JP 2023098764A
Authority
JP
Japan
Prior art keywords
cutting
package substrate
planned
cutting line
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021215414A
Other languages
English (en)
Inventor
チェンイ ファン
Chen Yi Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2021215414A priority Critical patent/JP2023098764A/ja
Publication of JP2023098764A publication Critical patent/JP2023098764A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Dicing (AREA)

Abstract

【課題】パッケージ基板を切削により分割する加工において、電極部分を切削した際に生じるバリの伸長を抑制する加工方法を提供する。【解決手段】表面に交差する複数の切削予定ライン24が設定され、切削予定ライン24上に複数の電極25が形成されたパッケージ基板10の加工方法であって、パッケージ基板10の表面10aに保護テープ5を貼着する保護テープ貼着ステップと、切削ブレード51で切削予定ライン24に沿って保護テープ5とともにパッケージ基板10を切削する切削ステップと、を備える。【選択図】図5

Description

本発明は、パッケージ基板の加工方法に関するものであり、より詳しくは、電極部分を切削した際に生じるバリの伸長を抑制するための技術に関する。
従来、例えば特許文献1に開示されるように、切削装置でパッケージ基板を切削して複数のチップ(パッケージチップ)に分割することが知られており、分割されたチップは後に実装基板に実装される。実装時には、はんだを用いてチップに露出する銅等からなる電極と実装基板の電極とが接合される。チップ側(パッケージ基板)の電極には、接合の際のはんだ濡れ性を高めるためのメッキが施される。
電気機器の小型化に伴い、チップサイズは例えば1mm角以下と小型化が進んでおり、電極の面積も小さくなる。このため、接合を強化することや、接合状態の確認を容易にすることが必要とされている。対策の一つとして、チップの実装面側の電極端部のみならず、チップ側面側の電極端部にもメッキを施すことが知られている。
この技術はWettable Flankと呼ばれる。即ち、パッケージ基板の切削予定ラインをハーフカットしてハーフカット溝に電極を露出させた後、メッキを施し、次いでハーフカットに使用したブレードよりも刃厚の薄いブレードでフルカットすることで、メッキされた電極を形成する技術である。
特開2019-102757号公報
ここで、電極は金属からなるため、切削ブレードで切削する際に、バリが生じることが懸念される。切削ブレードはパッケージ基板の表面側に切り込むため、特に、パッケージ基板の表面側にバリが伸長しやすく、伸長したバリが実装時に落下等することでと実装不良を引き起こすことが懸念される。
本発明は、以上の問題に鑑み、パッケージ基板を切削により分割する加工において、電極部分を切削した際に生じるバリの伸長を抑制するための新規な技術を提案するものである。
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段を説明する。
本発明の一態様によれば、
表面に交差する複数の切削予定ラインが設定され、該切削予定ライン上に複数の電極が形成されたパッケージ基板の加工方法であって、該パッケージ基板の該表面に保護テープを貼着する保護テープ貼着ステップと、切削ブレードで該切削予定ラインに沿って該保護テープとともに該パッケージ基板を切削する切削ステップと、を備える、パッケージ基板の加工方法とする。
また、本発明の一態様によれば、
該切削予定ラインには、該切削ブレードによる切り込みがされない非切削領域が設定され、該保護テープは、該非切削領域で切断されにないことにより分離することなく一枚のテープの形態を保ち、該切削ステップの後に一枚のテープの状態で剥離可能である、こととする。
また、本発明の一態様によれば、
該切削予定ラインは、第1方向に伸長する複数の第1切削予定ラインと、該第1方向に交差する第2方向に伸長する複数の第2切削予定ラインと、を含み、該パッケージ基板は、該第1切削予定ラインと該第2切削予定ラインで区画されたチップを複数含むチップ形成領域と、該チップ形成領域を囲繞する余剰領域と、を備え、該第1切削予定ライン上に該第1切削予定ラインを横断する複数の電極が形成されるとともに該第2切削予定ライン上には電極が形成されず、該切削ステップでは、該第1切削予定ラインの両端側の該余剰領域を該非切削領域とし、該非切削領域を除いて該第1切削予定ラインに沿って切削する、こととする。
また、本発明の一態様によれば、
該切削ステップでは、パッケージ基板の表面側から該切削ブレードを各デバイスチップの側方において該電極が配置される電極領域に対して下降させ、該電極領域がチョッパーカットで切削され、該電極領域を除く他の領域により該非切削領域が構成される、こととする。
また、本発明の一態様によれば、
該切削予定ラインは、第1方向に伸長する複数の第1切削予定ラインと、該第1方向に交差する第2方向に伸長する複数の第2切削予定ラインと、を含み、該第1切削予定ライン上に該第1切削予定ラインを横断する複数の電極が形成されるとともに、該第2切削予定ライン上に該第2切削予定ラインを横断する複数の電極が形成される、
または、
該第1切削予定ライン上に該第1切削予定ラインを横断する複数の電極が形成されるとともに、該第2切削予定ライン上には電極が形成されない、こととする。
また、本発明の一態様によれば、
該切削ステップでは、第1の刃厚を有した該切削ブレードで切削溝の下に切り残し部を形成するようにハーフカットし、該切削溝の側壁に該電極を露出させることとし、
該切削ステップを実施した後、該保護テープを該パッケージ基板から剥離するテープ剥離ステップと、
該テープ剥離ステップを実施した後、該電極をメッキするメッキステップと、
該メッキステップを実施した後、該切削ブレードよりも薄い第2の刃厚を有する第2の切削ブレードで該切削予定ラインに沿って該切り残し部をフルカットするフルカットステップと、
を備える、パッケージ基板の加工方法とする。
本発明の一形態によれば、金属の電極を切削する際に、電極が保護テープにて保護されるため、バリの伸長が抑制され、バリの破片の形成や落下により、後の実装不良を効果的に抑制できる。
また、本発明の一形態によれば、切削後も一枚のテープの形態が保たれることで、保護テープを容易に剥離させることができる。また、保護テープの破片がパッケージ基板上に残ってしまうこともなく、保護テープの破片による不具合発生も防止できる。
(A)はパッケージ基板の表面側の構成について示す図。(B)はパッケージ基板の裏面側の構成について示す図。 パッケージ基板の他の構成例について示す図。 パッケージ基板の切削方法の手順について示すフローチャート。 (A)は保護テープ貼着ステップについて説明する図。(B)はパッケージ基板に保護テープを貼着した状態について示す図。 (A)は保持ステップについて説明する図。(B)は切削ステップについて説明する図。 (A)はテープ剥離ステップについて説明する図。(B)はメッキステップについて説明する図。 フルカットステップについて説明する図。 (A)は切削ステップの一例について説明する平面図。(B)は切削ステップの一例について説明する側面図。(C)は切削ステップ後の保護テープについて示す図。 (A)は切削ステップの他の例について説明する平面図。(B)は切削ステップの他の例について説明する側面図。(C)は切削ステップ後の保護テープについて示す図。 切削ステップ後の保護テープの他の例について示す図。
以下図面を用いて本発明の実施形態について説明する。
図1(A)(B)に示すパッケージ基板10は、QFN(Quad Flat Non-leaded Package)パッケージ基板である。説明の便宜上、図1(A)に示される面をパッケージ基板10の表面10aとし、図1(B)に示される面をパッケージ基板10の裏面10bとする。なお、パッケージ基板10の形態としては、QFNの形態に限るものではなく、切削予定ライン24に沿って複数の電極が形成されるパッケージ基板について、本発明は広く適用可能である。
パッケージ基板10は、金属プレート12と、樹脂層13と、を備える。図1(A)に示すように、金属プレート12は、平面形状が矩形の平板状に形成され、三つチップ形成領域21と、チップ形成領域21を囲繞する余剰領域22とが形成されている。なお、チップ形成領域21の数は特に限定されるものではない。
図1(A)に示すように、各チップ形成領域21には、チップ形成領域21の面内において、互いに直交して交差するように複数の切削予定ライン24が設定され、切削予定ライン24によって区画される各領域にデバイスチップ23が封止される。後述するように、各切削予定ライン24に沿って切削加工をすることで、デバイスチップ23が封止されたパッケージチップに個片化される。
図1(A)に示すように、切削予定ライン24は、第1方向D1に伸びる第1切削予定ライン241と、第1方向D1と直交する第2方向D2に伸びる第2切削予定ライン242とを有する。各デバイスチップ23の側方には、第1方向D1に沿うように電極25が所定の間隔で設けられている。各電極25は、デバイスチップ23に対し図示せぬワイヤにより接続されるものであり、切削加工により切削予定ライン24に沿って切削されて二つに分割される。
図1(B)に示すように、樹脂層13は、熱可塑性樹脂により構成され、金属プレート12の各チップ形成領域21に搭載したデバイスチップ23や図示せぬワイヤが封止される。樹脂層13は、図1(B)に示す金属プレート12の裏面側では、チップ形成領域21の全体を封止(被覆)している。一方で、樹脂層13は、図1(A)に示す金属プレート12の表面10aの側では、電極25を露出させた状態で切削予定ライン24の領域を封止している。
なお、図2に示すパッケージ基板10Aのように、第1方向D1と第2方向D2に伸びる切削予定ライン241,242の上に電極25が設けられるものであってもよい。
次に、本発明にかかるパッケージ基板の切削方法について説明する。図3は、切削方法の手順について示すフローチャートである。
以下の説明では、図1(A)に示すパッケージ基板10を加工対象として説明する。パッケージ基板10は、表面10aに交差する複数の切削予定ライン24を有し、第1方向D1に伸びる切削予定ライン24上に複数の電極25が形成されるものである。
<保護テープ貼着ステップ>
図4(A)(B)に示すように、パッケージ基板10の表面10aに、保護テープ5を貼着するステップである。保護テープ5は、例えば、基材層上に糊層が形成され、紫外線照射により粘着力が低下するUVテープで構成することができ、糊層側がパッケージ基板10の表面10aに貼着されて、パッケージ基板10と一体化される。
<保持ステップ>
図5(A)に示すように、パッケージ基板10を切削装置50の保持テープル54で保持するステップである。図5(A)の例では、切削予定ライン24(第1切削予定ライン241)に沿って逃げ溝が形成された治具56を介し、パッケージ基板10が保持テープル54にて吸引保持される。なお、パッケージ基板10の樹脂層13を図示せぬ粘着テープを介して保持テープル54に貼着することで、パッケージ基板10を保持テープル54で保持することとしてもよい。
<切削ステップ>
図5(A)(B)に示すように、切削ブレード51で切削予定ライン24(第1切削予定ライン241)に沿って保護テープ5とともにパッケージ基板10を切削するステップである。切削ブレード51は、切削装置50に設けられる図示せぬ切削ユニットのスピンドルの先端に固定され、上下方向(Z軸方向)の所定の切り込み高さに設定されるとともに、高速回転駆動されるものである。
図5(B)は、ハーフカットの例を示すものである。切削予定ライン24の位置において、切削ブレード51は保護テープ5を介して電極25に切り込み、電極25の一部が切削により除去されて切削溝M1が形成される。ハーフカットは、図1(A)に示す第1方向D1に伸びる全ての切削予定ライン24について行う。
なお、図2に示すパッケージ基板10Aを加工対象とする場合には、第1方向D1に伸びる全ての切削予定ライン24についてハーフカットを行った後、パッケージ基板10を90度回転させ、第2方向D2に伸びる全ての切削予定ライン24についてもハーフカットを行う。
ここで、図5(B)に示すように、電極25は金属からなるためバリが生じることが懸念されるが、保護テープ5が貼着されているため、パッケージ基板10Aの上面側にバリが伸長することが抑制されるとともに、バリが分離して飛散することも防がれる。
図5(B)に示すように、ハーフカットでは、第1の刃厚W1を有した切削ブレード51でパッケージ基板10を切削して切削溝M1を形成するとともに、切削溝M1の下に切り残し部15が形成され、切削溝M1の側壁Msに電極25が露出される。なお、電極25については、切り残し部15を存在させずに、完全に切断して二つに分断させることとしてもよい。
<テープ剥離ステップ>
図6(A)に示すように、切削ステップを実施した後、保護テープ5をパッケージ基板10から剥離するステップである。これにより、パッケージ基板10の表面10a側が露出し、電極25も露出する。
<メッキステップ>
図6(B)に示すように、テープ剥離ステップを実施した後、電極25をメッキするステップである。例えば、電解メッキにより、電極25の表面を錫の薄膜28で被覆する。これにより、Wettable Flank構造が実現され、実装の際のはんだの濡れ性(接合性)が向上する。
<フルカットステップ>
図7に示すように、メッキステップを実施した後、切削ブレード51よりも薄い第2の刃厚W2を有する第2の切削ブレード52で切削予定ライン24に沿って切り残し部15(図5(B))をフルカットするステップである。
これにより、切削予定ライン24に沿って、パッケージ基板10が厚み方向において完全に切断されて切削溝M2が形成される。フルカットは、図1(A)に示す第1方向D1に伸びる全ての切削予定ライン24について行った後、パッケージ基板10を90度回転させ、第2方向D2に伸びる全ての切削予定ライン24について行う。これにより、パッケージ基板10がパッケージチップに個片化される。
以上に説明した加工方法においては、切削ステップにおいて金属の電極25を切削する際に、電極25が保護テープ5にて保護されるため、バリの伸長が抑制され、バリの破片の形成や落下により、後の実装不良を効果的に抑制できる。また、メッキステップにおいて薄膜を形成する際に、バリの存在によって悪影響が出ることを防止できる。
次に、保護テープ5を一枚のテープの状態で剥離可能する方法について説明する。
図8(A)~(C)に示すように、切削ステップにおいて、切削予定ライン24には、切削ブレード51による切り込みがされない非切削領域Naが設定され、保護テープ5は、非切削領域Naで切断されにないことにより分離することなく一枚のテープの形態を保つこととするものである。
図1(A)に示すパッケージ基板10において、切削予定ライン24は、第1方向D1に伸長する複数の第1切削予定ライン241と、第1方向に交差する第2方向に伸長する複数の第2切削予定ライン242と、を含み、第1切削予定ライン241と第2切削予定ライン242で区画されたチップを複数含むチップ形成領域21と、チップ形成領域21を囲繞する余剰領域22と、を備える。
図1(A)に示すパッケージ基板10には、第1切削予定ライン241上に第1切削予定ライン241を横断する複数の電極25が形成される一方で、第2切削予定ライン242上には電極25が形成されない。
図8(A)(B)に示すように、切削ステップでは、第1切削予定ライン241の両端側の外周余剰領域22を非切削領域Na(図8(A)において斜線で示す領域)とし、非切削領域Naを除く切削領域Nbについて、第1切削予定ライン241に沿って切削する。
具体的には、図8(B)に示すように、第1方向D1における一端側の非切削領域Naと切削領域Nbの境界部分K1が切削ブレード52の直下となるようにパッケージ基板10を位置づけた後、切削ブレード52を回転させつつ下降させてパッケージ基板10に切り込ませる。次いで、パッケージ基板10を第1方向D1に沿って加工送りし、反対側の非切削領域Naと切削領域Nbの境界部分K2まで切削を進めた後、切削ブレード52を上昇させる。なお、この際には、図6(B)に示すように、切り残し部15が形成されるようにハーフカットが行われる。
以上の切削においては、図8(C)に示すように、保護テープ5において、非切削領域Naが切断されずに残ることとなり、非切削領域Naで繋がれるようにして一枚のテープの形態を保つことができる。切削された箇所は、保護テープ5上にスリットSとして残る。
以上のようにして、図8(C)に示すように、切削後も一枚のテープの形態が保たれることで、保護テープ5を容易に剥離させることができる。また、保護テープ5の破片がパッケージ基板10上に残ってしまうこともなく、保護テープ5の破片による不具合発生も防止できる。
なお、図8(C)に示すように、保護テープ5を剥離した後は、図6(B)に示すメッキステップ、図7に示すフルカットステップを実施する。フルカットステップは、ハーフカットがされた第1方向の切削予定ラインと、ハーフカットがされていない第2方向の切削予定ラインについて行われる。
次に、保護テープ5を一枚のテープの状態で剥離可能する方法の別の例について説明する。
この方法では、図9(A)~(C)に示すように、切削ステップでは、パッケージ基板10Aの表面側から切削ブレード52をデバイスチップ23の側方において電極25が配置される電極領域Ncに対して下降させ、電極領域Ncがチョッパーカットで切削され、電極領域を除く他の領域により非切削領域Naが構成される、ことするものである。
以下具体的に説明すると、図2に示すように、加工対象となるパッケージ基板10Aの切削予定ライン24は、第1方向D1に伸長する複数の第1切削予定ライン241と、第1方向に交差する第2方向に伸長する複数の第2切削予定ライン242と、を含む。第1切削予定ライン241上に第1切削予定ライン241を横断する複数の電極25が形成されるとともに、第2切削予定ライン242上に第2切削予定ライン242を横断する複数の電極25が形成される、つまり、第1方向D1、第2方向D2において、各切削予定ラインに電極25が形成される。
図9(A)の拡大部分に示すように、パッケージ基板10Aにおいて、第1切削予定ライン241、及び、第2切削予定ライン242上に沿って各デバイスチップ23の側方に複数の電極25が配置される電極領域Ncが構成される。
そして、図9(A),(B)に示すように、電極領域Ncについてチョッパーカットが行われる。具体的には、ある電極領域Ncを切削ブレード52の直下となるようにパッケージ基板10を位置づけた後、切削ブレード52を回転させつつ下降させて電極領域Ncに切り込ませた後、切削ブレード52を上昇させて切り込みを終える。次いで、パッケージ基板10を第1方向D1に沿って移動させ、同様に、隣の電極領域Ncを切削ブレード52の直下に位置づけ、切削ブレード52を下降させて当該電極領域Ncに切り込ませた後、切削ブレード52を上昇させて切り込みを終える。なお、このチョッパーカットの際には、図6(B)に示すように、切り残し部15が形成される。
第1方向D1の第1切削予定ライン241上の電極領域Ncについてチョッパーカットを行った後は、パッケージ基板10Aを90度回転させて、第2方向D2の第2切削予定ライン242上の電極領域Ncについても同様にチョッパーカットを行う。
チョッパーカットがされることで、図9(C)に示すように、保護テープ5において、電極領域Ncの箇所のみが切断され、非切削領域Naが切断されずに残ることとなり、非切削領域Naで繋がれるようにして一枚のテープの形態を保つことができる。切削された箇所は、保護テープ5上にスリットSとして残る。
以上のようにして、図9(C)に示すように、切削後も一枚のテープの形態が保たれることで、保護テープ5を容易に剥離させることができる。また、保護テープ5の破片がパッケージ基板10A上に残ってしまうこともなく、保護テープ5の破片による不具合発生も防止できる。
なお、図9(C)に示すように、保護テープ5を剥離した後は、図6(B)に示すメッキステップ、図7に示すフルカットステップを実施する。フルカットステップは、ハーフカットがされた第1方向と第2方向の切削予定ラインについて行われる。
また、図9(A)~(C)を用いて説明した方法は、図2に示すように、第1、第2切削予定ライン241,242に沿って電極が配置されるパッケージ基板10Aを例としたが、図1(A)に示すように、第1切削予定ライン241に沿ってのみ電極が配置されるパッケージ基板10の加工においても実施することができる。この場合、切削ステップを終えた後の保護テープ5には、図10に示すようなスリットが形成されることになる。
5 保護テープ
10 パッケージ基板
10A パッケージ基板
10a 表面
10b 裏面
12 金属プレート
13 樹脂層
15 切り残し部
21 チップ形成領域
22 余剰領域
22 外周余剰領域
23 デバイスチップ
24 切削予定ライン
25 電極
28 薄膜
501 切削装置
51 切削ブレード
52 切削ブレード
54 保持テープル
56 治具
D1 第1方向
D2 第2方向
K1 境界部分
K2 境界部分
M1 切削溝
Ms 側壁
Na 非切削領域
Nb 切削領域
Nc 電極領域
S スリット
W1 刃厚
W2 刃厚
241 第1切削予定ライン
242 第2切削予定ライン

Claims (6)

  1. 表面に交差する複数の切削予定ラインが設定され、該切削予定ライン上に複数の電極が形成されたパッケージ基板の加工方法であって、
    該パッケージ基板の該表面に保護テープを貼着する保護テープ貼着ステップと、
    切削ブレードで該切削予定ラインに沿って該保護テープとともに該パッケージ基板を切削する切削ステップと、を備える、パッケージ基板の加工方法。
  2. 該切削予定ラインには、該切削ブレードによる切り込みがされない非切削領域が設定され、
    該保護テープは、該非切削領域で切断されにないことにより分離することなく一枚のテープの形態を保ち、
    該切削ステップの後に一枚のテープの状態で剥離可能である、
    ことを特徴とする請求項1に記載のパッケージ基板の加工方法。
  3. 該切削予定ラインは、第1方向に伸長する複数の第1切削予定ラインと、該第1方向に交差する第2方向に伸長する複数の第2切削予定ラインと、を含み、
    該パッケージ基板は、該第1切削予定ラインと該第2切削予定ラインで区画されたチップを複数含むチップ形成領域と、該チップ形成領域を囲繞する余剰領域と、を備え、
    該第1切削予定ライン上に該第1切削予定ラインを横断する複数の電極が形成されるとともに該第2切削予定ライン上には電極が形成されず、
    該切削ステップでは、
    該第1切削予定ラインの両端側の該余剰領域を該非切削領域とし、該非切削領域を除いて該第1切削予定ラインに沿って切削する、
    ことを特徴とする請求項2に記載のパッケージ基板の加工方法。
  4. 該切削ステップでは、パッケージ基板の表面側から該切削ブレードを各デバイスチップの側方において該電極が配置される電極領域に対して下降させ、
    該電極領域がチョッパーカットで切削され、
    該電極領域を除く他の領域により該非切削領域が構成される、
    ことを特徴とする請求項2に記載のパッケージ基板の加工方法。
  5. 該切削予定ラインは、第1方向に伸長する複数の第1切削予定ラインと、該第1方向に交差する第2方向に伸長する複数の第2切削予定ラインと、を含み、
    該第1切削予定ライン上に該第1切削予定ラインを横断する複数の電極が形成されるとともに、該第2切削予定ライン上に該第2切削予定ラインを横断する複数の電極が形成される、
    または、
    該第1切削予定ライン上に該第1切削予定ラインを横断する複数の電極が形成されるとともに、該第2切削予定ライン上には電極が形成されない、
    ことを特徴とする請求項4に記載のパッケージ基板の加工方法。
  6. 該切削ステップでは、第1の刃厚を有した該切削ブレードで切削溝の下に切り残し部を形成するようにハーフカットし、該切削溝の側壁に該電極を露出させることとし、
    該切削ステップを実施した後、該保護テープを該パッケージ基板から剥離するテープ剥離ステップと、
    該テープ剥離ステップを実施した後、該電極をメッキするメッキステップと、
    該メッキステップを実施した後、該切削ブレードよりも薄い第2の刃厚を有する第2の切削ブレードで該切削予定ラインに沿って該切り残し部をフルカットするフルカットステップと、
    を備える、ことを特徴とする請求項1乃至5のいずれか一項に記載のパッケージ基板の加工方法。
JP2021215414A 2021-12-29 2021-12-29 パッケージ基板の加工方法 Pending JP2023098764A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021215414A JP2023098764A (ja) 2021-12-29 2021-12-29 パッケージ基板の加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021215414A JP2023098764A (ja) 2021-12-29 2021-12-29 パッケージ基板の加工方法

Publications (1)

Publication Number Publication Date
JP2023098764A true JP2023098764A (ja) 2023-07-11

Family

ID=87074498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021215414A Pending JP2023098764A (ja) 2021-12-29 2021-12-29 パッケージ基板の加工方法

Country Status (1)

Country Link
JP (1) JP2023098764A (ja)

Similar Documents

Publication Publication Date Title
US7851264B2 (en) Semiconductor device singulation method
TWI488548B (zh) 陶瓷配線基板、多片式陶瓷配線基板、及其製造方法
CN1199259C (zh) 半导体装置及其制造方法
CN110323182A (zh) 板状物的加工方法
CN103855058B (zh) 电子元件制造装置及制造方法
JP6887326B2 (ja) 半導体パッケージの形成方法
TW201306677A (zh) 配線基板、多片式配線基板、及其製造方法
JP2005039088A (ja) 切削方法、切削装置及び半導体装置の製造方法
JP3896029B2 (ja) 混成集積回路装置の製造方法
JP7391465B2 (ja) パッケージチップの製造方法
TWI743778B (zh) 半導體裝置的製造方法
JP2023098764A (ja) パッケージ基板の加工方法
JP2861264B2 (ja) 半導体装置の製造方法
JP7147501B2 (ja) 半導体装置の製造方法
US20200058510A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP4039881B2 (ja) 混成集積回路装置の製造方法
JP2004006585A (ja) 混成集積回路装置の製造方法
KR20160108170A (ko) 제조 장치 및 제조 방법
JP2008022033A (ja) 混成集積回路装置
JP2018060882A (ja) パッケージ基板の加工方法
JP2013143445A (ja) 半導体装置の製造方法および半導体装置
JP2021118292A (ja) パッケージ基板の加工方法
JP2005101182A (ja) 半導体チップの製造方法
WO2023037682A1 (ja) 半導体装置の製造方法およびリードフレーム
CN220155538U (zh) 一种封装器件及电子器件