JP2008022033A - 混成集積回路装置 - Google Patents
混成集積回路装置 Download PDFInfo
- Publication number
- JP2008022033A JP2008022033A JP2007252204A JP2007252204A JP2008022033A JP 2008022033 A JP2008022033 A JP 2008022033A JP 2007252204 A JP2007252204 A JP 2007252204A JP 2007252204 A JP2007252204 A JP 2007252204A JP 2008022033 A JP2008022033 A JP 2008022033A
- Authority
- JP
- Japan
- Prior art keywords
- hybrid integrated
- metal substrate
- integrated circuit
- circuit board
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】 一枚の金属基板と、前記金属基板上に絶縁処理されて設けられ、混成集積回路のパターン12が複数並べられて配置された導電パターン12・・・と、
前記混成集積回路のパターン12と電気的に接続されて実装された回路素子13と、
前記金属基板の裏面から前記金属基板の厚さよりも浅く形成され、前記混成集積回路のパターンの境界に設けられた溝20とを有することで、1枚のシート状として扱うことができる。
【選択図】 図8
Description
同図に於いて、図13(A)は大判の金属基板66Aの平面図である。図13(B)は大判の金属基板66Aの断面図である。
図15を参照して、複数の混成集積回路67が形成された金属基板66Bを個々の回路基板60に分割する方法を説明する。表面に混成集積回路67が形成された個々の回路基板60は、プレス機を用いて回路基板60の部分を打ち抜くことにより、金属基板66Bから分割される。ここで、プレス機は、混成集積回路67が形成される面から金属基板66Bを打ち抜く。従って、回路基板60の周端部には、導電パターン62や回路素子63が形成されないマージンが形成される。
本発明は、上記した問題を鑑みて成されたものである。従って、本発明の主な目的は、回路基板と封止樹脂との接合力を向上させた混成集積回路装置を提供することにある。
前記金属基板上に絶縁処理されて設けられ、混成集積回路のパターンが複数並べられて配置された導電パターンと、
前記混成集積回路のパターンと電気的に接続されて実装された回路素子と、
前記金属基板の裏面から前記金属基板の厚さよりも浅く形成され、前記混成集積回路のパターンの境界に設けられた溝とを有することで解決するもので有る。
図1を参照して、絶縁性樹脂で封止された混成集積回路装置の構成を説明する。図1(A)は混成集積回路装置1の斜視図であり、図1(B)は図1(A)のX−X‘線に於ける断面図である。
図3〜図11を参照して、混成集積回路装置の製造方法を説明する。先ず、図3のフローチャートを参照して本実施の形態の全体的な工程を説明する。本実施の形態では、次のような工程により混成集積回路装置を製造する。即ち、大判の金属基板を分割することにより中板の金属基板に切り分ける工程と、中板の金属基板の表面に複数の混成集積回路の導電パターンを形成する工程と、中板の金属基板の絶縁層が設けられない面に格子状に溝を形成する工程と、導電パターン上に回路素子を実装するダイボンドの工程と、ワイヤボンドを行う工程と、金属基板の溝の残りの厚み部分および絶縁層を切除することにより個々の回路基板を分離する工程等で、混成集積回路装置は製造される。更に、分割された回路基板10は絶縁性樹脂で封止される。このような各工程を以下にて説明する。
本工程は、大判の金属基板10Aを分割することにより、中板の金属基板10Bを形成する工程である。
本工程は、中板の金属基板10Bの絶縁層が設けられない面に格子状に溝20を形成する工程である。図5(A)は前工程にて分割された中板の金属基板10Bの平面図であり、図5(B)はVカットソー35を用いて金属基板10Aに溝を形成する状態を示す斜視図であり、図5(C)は刃先35Aの拡大図である。
本工程は、導電パターン12上に回路素子13を実装し、回路素子13と導電パターン12との電気的接続を行う工程である。
本工程は、金属基板10Bの溝の残りの厚み部分および絶縁層11を切除することにより、金属基板10Bを個々の回路基板10に分離する工程である。図10(A)は、丸カッター41を用いて金属基板10Bを個々の回路基板10に分割する状態を示す斜視図である。図10(B)は図10(A)の断面図である。ここで、図示はしていないが、図10(A)では、絶縁層11上には多数個の混成集積回路が形成されている。
図11を参照して、回路基板10を絶縁性樹脂16で封止する工程を説明する。図11は、金型50を用いて回路基板10を絶縁性樹脂16で封止する工程を示す断面図である。
Claims (5)
- 一枚の金属基板と、
前記金属基板上に絶縁処理されて設けられ、混成集積回路のパターンが複数並べられて配置された導電パターンと、
前記混成集積回路のパターンと電気的に接続されて実装された回路素子と、
前記金属基板の裏面から前記金属基板の厚さよりも浅く形成され、前記混成集積回路のパターンの境界に設けられた溝とを有することを特徴とする混成集積回路装置。 - 前記溝に対応する前記金属基板の取り除かれていない部分で複数の前記混成集積回路を一枚とする請求項1に記載の混成集積回路装置。
- 前記溝は、当該溝を介して折れ曲がる深さであり、溝で囲まれた複数の金属基板は、平坦性を有する請求項1または請求項2に記載の混成集積回路装置。
- 金属基板の材料は、Cu、Alまたは合金が採用される請求項3に記載の混成集積回路装置。
- 前記金属基板の表面には絶縁層が設けられ、その上に前記導電パターンが設けられる請求項4に記載の混成集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007252204A JP4606447B2 (ja) | 2007-09-27 | 2007-09-27 | 中板の金属基板の製造方法。 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007252204A JP4606447B2 (ja) | 2007-09-27 | 2007-09-27 | 中板の金属基板の製造方法。 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002121749A Division JP4039881B2 (ja) | 2002-04-24 | 2002-04-24 | 混成集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008022033A true JP2008022033A (ja) | 2008-01-31 |
JP4606447B2 JP4606447B2 (ja) | 2011-01-05 |
Family
ID=39077706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007252204A Expired - Fee Related JP4606447B2 (ja) | 2007-09-27 | 2007-09-27 | 中板の金属基板の製造方法。 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4606447B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016073068A1 (en) | 2014-11-06 | 2016-05-12 | Semiconductor Components Industries, Llc | Substrate structures and methods of manufacture |
US9408301B2 (en) | 2014-11-06 | 2016-08-02 | Semiconductor Components Industries, Llc | Substrate structures and methods of manufacture |
WO2018122894A1 (ja) * | 2016-12-26 | 2018-07-05 | 新電元工業株式会社 | 電子装置の製造方法及び電子装置 |
US11437304B2 (en) | 2014-11-06 | 2022-09-06 | Semiconductor Components Industries, Llc | Substrate structures and methods of manufacture |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01133395A (ja) * | 1987-11-19 | 1989-05-25 | Denki Kagaku Kogyo Kk | 金属ベース回路基板の多量製造方法 |
JPH08130289A (ja) * | 1994-10-31 | 1996-05-21 | Sanyo Electric Co Ltd | 混成集積回路装置およびその製造方法 |
JPH09162507A (ja) * | 1995-12-08 | 1997-06-20 | Nippon Seiki Co Ltd | 金属ベースプリント基板 |
JPH1022630A (ja) * | 1996-06-28 | 1998-01-23 | Nippon Seiki Co Ltd | 金属ベースプリント基板の分割方法 |
-
2007
- 2007-09-27 JP JP2007252204A patent/JP4606447B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01133395A (ja) * | 1987-11-19 | 1989-05-25 | Denki Kagaku Kogyo Kk | 金属ベース回路基板の多量製造方法 |
JPH08130289A (ja) * | 1994-10-31 | 1996-05-21 | Sanyo Electric Co Ltd | 混成集積回路装置およびその製造方法 |
JPH09162507A (ja) * | 1995-12-08 | 1997-06-20 | Nippon Seiki Co Ltd | 金属ベースプリント基板 |
JPH1022630A (ja) * | 1996-06-28 | 1998-01-23 | Nippon Seiki Co Ltd | 金属ベースプリント基板の分割方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016073068A1 (en) | 2014-11-06 | 2016-05-12 | Semiconductor Components Industries, Llc | Substrate structures and methods of manufacture |
US9397017B2 (en) | 2014-11-06 | 2016-07-19 | Semiconductor Components Industries, Llc | Substrate structures and methods of manufacture |
US9408301B2 (en) | 2014-11-06 | 2016-08-02 | Semiconductor Components Industries, Llc | Substrate structures and methods of manufacture |
US9883595B2 (en) | 2014-11-06 | 2018-01-30 | Semiconductor Components Industries, Llc | Substrate structures and methods of manufacture |
US11419217B2 (en) | 2014-11-06 | 2022-08-16 | Semiconductor Components Industries, Llc | Substrate structures and methods of manufacture |
EP4050647A1 (en) | 2014-11-06 | 2022-08-31 | Semiconductor Components Industries, LLC | Methods of manufacture of substrate structures |
US11437304B2 (en) | 2014-11-06 | 2022-09-06 | Semiconductor Components Industries, Llc | Substrate structures and methods of manufacture |
WO2018122894A1 (ja) * | 2016-12-26 | 2018-07-05 | 新電元工業株式会社 | 電子装置の製造方法及び電子装置 |
US10559478B2 (en) | 2016-12-26 | 2020-02-11 | Shindengen Electric Manufacturing Co., Ltd. | Method for manufacturing electronic device and electronic device |
Also Published As
Publication number | Publication date |
---|---|
JP4606447B2 (ja) | 2011-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070226996A1 (en) | Hybrid integrated circuit device and method of manufacturing the same | |
JP4488733B2 (ja) | 回路基板の製造方法および混成集積回路装置の製造方法。 | |
JP3896029B2 (ja) | 混成集積回路装置の製造方法 | |
US8338234B2 (en) | Hybrid integrated circuit device and manufacturing method thereof | |
JP4606447B2 (ja) | 中板の金属基板の製造方法。 | |
JP4039881B2 (ja) | 混成集積回路装置の製造方法 | |
JP2004006585A (ja) | 混成集積回路装置の製造方法 | |
US20050161781A1 (en) | Hybrid integrated circuit device and manufacturing method thereof | |
US20030232489A1 (en) | Methods for manufacturing a hybrid integrated circuit device | |
JP6517942B2 (ja) | 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法 | |
JP2011218607A (ja) | 基板分割装置および基板分割方法 | |
JP4850216B2 (ja) | 混成集積回路装置の製造方法 | |
JP6899980B1 (ja) | 半導体装置モジュールおよびその製造方法 | |
JP2005123606A (ja) | 混成集積回路装置およびその製造方法 | |
JP2010278309A (ja) | 回路基板の製造方法および回路装置の製造方法 | |
JP5259336B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2011101065A (ja) | 半導体装置 | |
JP3842683B2 (ja) | 多数個取り配線基板 | |
JP2004349564A (ja) | 多数個取り配線基板 | |
TWM578019U (zh) | Fully-delivery LED carrier board | |
US20150340324A1 (en) | Integrated Circuit Die And Package | |
JP2001077281A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2015103612A (ja) | 電子素子収納用部材用の基板、電子素子収納用部材の製造方法、電子素子収納用パッケージ、および電子装置 | |
JP2004031835A (ja) | 多層基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101005 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |