JP3896029B2 - 混成集積回路装置の製造方法 - Google Patents
混成集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP3896029B2 JP3896029B2 JP2002121748A JP2002121748A JP3896029B2 JP 3896029 B2 JP3896029 B2 JP 3896029B2 JP 2002121748 A JP2002121748 A JP 2002121748A JP 2002121748 A JP2002121748 A JP 2002121748A JP 3896029 B2 JP3896029 B2 JP 3896029B2
- Authority
- JP
- Japan
- Prior art keywords
- metal substrate
- hybrid integrated
- integrated circuit
- groove
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/0909—Preformed cutting or breaking line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0228—Cutting, sawing, milling or shearing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Description
【発明の属する技術分野】
本発明は混成集積回路装置に関し、特に、金属より成る回路基板上に全面的に導電パターンを形成できる混成集積回路装置に関するものである。
【0002】
【従来の技術】
図11を参照して、従来の混成集積回路装置の構成を説明する。図11(A)は混成集積回路装置6の斜視図であり、図11(B)は図11(A)のX−X‘線に於ける断面図である。
【0003】
図11(A)および図11(B)を参照して、従来の混成集積回路装置6は次のような構成を有する。矩形の基板60と、基板60の表面に設けられた絶縁層61上に形成された導電パターン62と、導電パターン62上に固着された回路素子63と、回路素子63と導電パターン62とを電気的に接続する金属細線65と、導電パターンと電気的に接続されたリード64とで、混成集積回路装置6は構成されている。そして、回路基板60の表面に形成された混成集積回路を、絶縁性樹脂もしくはケース材等で封止することにより、混成集積回路装置6は製品として完成する。
【0004】
次に、図12から図14を参照して混成集積回路装置6を製造する方法を説明する。
【0005】
図12を参照して、大判の金属基板66Aを細長に分割する工程を説明する。同図に於いて、図12(A)は大判の金属基板66Aの平面図である。図12(B)は大判の金属基板66Aの断面図である。
【0006】
図12(A)を参照して、大判の金属基板66Aを細長に分割する方法を説明する。ここでは、大判の金属基板66Aを、ダイシングラインD4により細長に分割する。この分割は、剪断力によるシャーリングにより行う。さらに細長に分割された金属基板は、その後のボンディン工程等の作業性が考慮されて、2つまたはそれ以上に分割されても良い。ここでは、細長に分割された金属基板は、長さの異なる2つの金属基板66Bに分割される。
【0007】
図12(B)を参照して、金属基板66Aの構成を説明する。ここでは、基板66Aはアルミから成る基板であり、両面はアルマイト処理されている。また、混成集積回路が形成される面に於いては、金属基板66Aと導電パターンとの絶縁を行うために、絶縁層61が設けられている。そして、絶縁層61には、導電パターン62となる銅箔68が圧着されている。
【0008】
図13を参照して、細長に分割された金属基板66Bの表面に混成集積回路67を形成する工程を説明する。この図に於いて、図13(A)は、複数の混成集積回路67が形成された細長の金属基板66Bの平面図である。そして、図13(B)は、図13(A)の断面図である。
【0009】
先ず、絶縁層61上に圧着された銅箔68をエッチングすることにより、導電パターン62を形成する。ここでは、細長の金属基板66Bに、複数の混成集積回路を形成するように導電パターン62をエッチングする。また、導電パターン62を保護するために、導電パターン62上に、樹脂のオーバーコートを施す場合もある。
【0010】
次に、半田等のロウ材を用いて、導電パターン62上の所定の箇所に回路素子63を固着する。回路素子63としては、受動素子や能動素子を全般的に採用することができる。また、パワー系の素子を実装する場合は、導電パターン上に固着されたヒートシンク上に素子が実装される。
図14を参照して、複数の混成集積回路67が形成された金属基板66Bを個々の回路基板60に分割する方法を説明する。表面に混成集積回路67が形成された個々の回路基板60は、プレス機を用いて回路基板60の部分を打ち抜くことにより、金属基板66Bから分割される。ここで、プレス機は、混成集積回路67が形成される面から金属基板66Bを打ち抜く。従って、回路基板60の周端部には、導電パターン62や回路素子63が形成されないマージンが形成される。
【0011】
以上の工程で個々に分離された回路基板60は、混成集積回路67を封止する工程等を経て、製品として完成する。
【0012】
【発明が解決しようとする課題】
しかしながら、上述したような混成集積回路装置とその製造方法は以下に示すような問題を有していた。
【0013】
第1に、金属基板66Bをプレスすることにより回路基板60を金属基板66Bから分離していたので、少なくとも回路基板60の周端部から2mm以内の部分はマージンと成っていた。即ち、回路基板60の大きさは、回路基板に形成される導電パターンよりも大きく形成されていた。従って。回路基板60の周辺部がデッドスペースとなり、混成集積回路67の集積度を向上させても、回路基板60が大きく形成されるので、装置全体が大型なものに成ってしまう問題があった。
【0014】
第2に、上記と同様な理由から、ヒートシンク等の回路素子63を回路基板の周辺部に配置することができなかった。このことが、導電パターン62を設計する際の制約となってしまい、混成集積回路の密度を向上させることができない問題があった。
【0015】
本発明は、上記した問題を鑑みて成されたものである。従って、本発明の主な目的は、実装密度および品質を向上させた混成集積回路装置を提供することにある。
【0016】
【課題を解決するための手段】
本発明の混成集積回路装置の製造方法は、上面および下面がアルマイト処理され且つ無機物が混入された絶縁層により前記上面が被覆された金属基板を用意し、前記絶縁層の上面に、所定の形状のパターンから構成されるユニットを多数形成する工程と、前記ユニット同士の間に対応する領域の前記金属基板を、回転するカットソーを用いて下方から前記金属基板を厚み方向に部分的に除去して溝を形成する工程と、前記導電パターンに回路素子を電気的に接続し、前記溝で囲まれて回路基板となる領域の終端部から2mm以内の領域に、前記導電パターンまたは前記回路素子を配置する工程と、前記溝が設けられた箇所にて前記金属基板を切断して、個別の前記回路基板に分離する工程とを具備する混成集積回路装置の製造方法に於いて、前記溝を形成する工程では、前記溝の上端部を前記金属基板の厚み方向の途中まで延在させ、前記回路基板に分離する工程では、前記金属基板の前記溝が設けられていない厚み部分を切断することで前記回路基板を個別に分離することを特徴とする。
【0023】
【発明の実施の形態】
(混成集積回路装置1を説明する第1の実施の形態)
図1を参照して、本発明の混成集積回路装置1の構成を説明する。図1(A)は混成集積回路装置1の斜視図であり、図1(B)は図1(A)のX−X‘線に於ける断面図である。
【0024】
図1(A)および図1(B)を参照して、混成集積回路装置1は次のような構成を有している。即ち、金属から成る回路基板10と、回路基板10の表面に形成された絶縁層11と、絶縁層11上に形成された導電パターン12と、導電パターン12上の所定の位置に実装された回路素子13等から、混成集積回路装置1は構成されている。このような各構成要素を以下にて詳細に説明する。
【0025】
回路基板10の材料としては、アルミや銅等の金属が採用される。また、回路基板10の材料として合金を採用しても良い。ここでは、アルミからなる回路基板10を採用し、その両面はアルマイト処理されている。回路基板10の側面は、上面から垂直に延在する垂直部10Aと、垂直部10Aから下方に延在し且つ回路基板10の内側に傾斜する傾斜部10Bとから形成されている。回路基板10の側面に傾斜部10Bが形成される理由は、その製造方法にある。即ち、回路基板10は大判の金属基板を切り分けることにより製造される。具体的には、先ず金属基板の裏面からV型の溝を形成し、その後に表面から溝が形成された箇所の残りの厚み部分を除去する。このV型の溝の部分が傾斜部10Bとなる。なお、回路基板10を形成する具体的な製造方法については、混成集積回路装置の製造方法を説明する実施の形態で後述する。
【0026】
絶縁層11は、回路基板10の表面に形成されており、導電パターン12と回路基板とを絶縁させる働きを有する。また、回路素子13から発せられる熱を積極的に回路基板10に伝達させるために、絶縁層11にはアルミナが高充填されている。
【0027】
導電パターン12は、絶縁層11の表面に設けられており、銅等の金属から形成されている。ここで、導電パターン12は回路基板10の表面に全面的に形成されている。具体的には、導電パターン12は、回路基板10の周端から2mm以内の周端部付近にも形成されている。このように、回路基板10の周端部付近の表面まで導電パターン12を形成することができる理由は、回路基板10を分割する方法にある。回路基板10を分割する方法の詳細については後述するが、本発明では、金属基板を切断することによって大判の金属基板から個々の回路基板10を分割している。従来例では、プレスにより回路基板を分割していたので、回路基板10の周端部付近にはマージンが必須であったが、本発明ではこのマージンを排除することが可能となり、回路基板10の表面全域に導電パターン12を形成することができる。
【0028】
回路素子13は、導電パターン12の所定の箇所に、半田等のロウ材を介して実装される。回路素子13としては、受動素子、能動素子または回路装置等を全般的に採用することができる。また、パワー系の素子を実装する場合は、導電パターン上に固着されたヒートシンク上にその素子が実装される。本発明に於いて、回路素子13は、回路基板10の任意の箇所に配置させることができる。即ち、回路基板10の周端部付近にも、回路素子13を配置させることができる。具体的には、回路基板10の周端部から2mm以内の、回路基板10の表面に回路素子を配置させることが可能である。
【0029】
ヒートシンク13Aは、導電パターン12の所定の箇所に実装される。そして、その上面にはパワー系の素子が実装され、パワー系の素子と導電パターン12は金属細線15で電気的に接続される。ここで、ヒートシンク13Aは回路基板10の任意の箇所に配置させることができる。具体的には、ヒートシンク13Aは、回路基板10の周端から2mm以内の周端部付近にも配置させることができる。このように、回路基板10の周端部付近の表面までヒートシンク13Aを配置させることができる理由は、回路基板10を分割する方法にある。
【0030】
回路基板10を分割する方法の詳細については後述するが、本発明では、金属基板を切断することによって大判の金属基板から個々の回路基板10を分割している。従来例では、プレスにより回路基板を分割していたので、回路基板10の周端部付近にはマージンが必須であった。更に、パワー系の素子が実装されたヒートシンク13は、回路素子13の中で最も高さを有するものであるため、回路基板10の周辺部に配置させることができなかった。本発明ではこのマージンを排除することが可能となり、回路基板10の表面のどの箇所にもヒートシンク13Aを配置させることができる。同様のことは、受動素子や能動素子等の他の回路素子13についても言える。
【0031】
リード14は、導電パターン12より成るパッドに固着されており、外部との入力・出力を行う働きを有する。また、パワー系の素子等はフェイスアップで実装され、金属細線15により導電パターン12と電気的に接続されている。更にまた、導電パターン12に於いて、電気的な接続を行わない箇所は、樹脂等によるオーバーコートが施されても良い。
【0032】
図2を参照して、絶縁性樹脂で封止された混成集積回路装置の構成を説明する。図2(A)は混成集積回路装置1の斜視図であり、図2(B)は図2(A)のX−X‘線に於ける断面図である。
【0033】
図2(A)および図2(B)を参照して、混成集積回路装置1の構造を説明する。同図に示す混成集積回路装置1は、図1に示した混成集積回路装置1を樹脂封止したものである。従って、絶縁性樹脂16以外の構造は図1と同様であるので、ここでは絶縁性樹脂16およびその付近の構造のみを説明する。
【0034】
絶縁性樹脂16は、回路基板10の表面に設けられた回路素子13等から成る混成集積回路を封止する働きを有する。絶縁性樹脂16の種類としては、インジェクションモールドにより封止する熱可塑性樹脂や、トランスファーモールドにより封止する熱硬化性樹脂等を採用することができる。
【0035】
図2(B)を参照して、上述したように、回路基板10の側面は垂直部10AAと傾斜部10Bとを有する。具体的には、回路基板10の表面と垂直部10AAとが形成する角度は直角である。そして、回路基板10の裏面と傾斜部10BBが形成する角度は鈍角である。従って、同図のように回路基板10の裏面を露出させて樹脂封止を行った場合、傾斜部10Bに絶縁性樹脂16が回り込む形となり、傾斜部10Bと絶縁性樹脂16との間にアンカー効果が発生する。
【0036】
上記したような混成集積回路装置10の構成により、以下に示すような効果を奏することができる。
【0037】
第1に、導電パターン12を回路基板10の端部付近まで形成させることができるので、従来例と同じ回路を形成した場合は、混成集積回路装置全体の大きさを小さくすることができる。
【0038】
第2に、回路素子13を回路基板10の端部付近まで配置させることができるので、電気回路を設計する自由度を向上させることができる。更に、パターンの密度を向上させることができるので、従来例と同じ回路を形成した場合は、混成集積回路装置全体の大きさを小さくすることができる。
【0039】
第4に、回路基板10傾斜部10Bと絶縁性樹脂16との間にアンカー効果が発生するので、回路基板10が絶縁性樹脂16から離脱するのを防止することができる。
【0040】
(混成集積回路装置の製造方法を説明する第2の実施の形態)
図3〜図10を参照して、混成集積回路装置の製造方法を説明する。先ず、図3のフローチャートを参照して本実施の形態の全体的な工程を説明する。本実施の形態では、次のような工程により混成集積回路装置を製造する。即ち、大判の金属基板を分割することにより中板の金属基板に切り分ける工程と、中板の金属基板の表面に複数の混成集積回路の導電パターンを形成する工程と、中板の金属基板の絶縁層が設けられない面に格子状に溝を形成する工程と、導電パターン上に回路素子を実装するダイボンドの工程と、ワイヤボンドを行う工程と、金属基板の溝の残りの厚み部分および絶縁層を切除することにより個々の回路基板を分離する工程等で、混成集積回路装置は製造される。このような各工程を以下にて説明する。
【0041】
第1工程:図4参照
本工程は、大判の金属基板10Aを分割することにより、中板の金属基板10Bを形成する工程である。
【0042】
先ず、図4(A)を参照して、大判の金属基板10Aを用意する。例えば、大判の基板10Aの大きさは、約1メートルの正方形である。ここでは、金属基板10Aは、両面がアルマイト処理されたアルミ基板である。そして、金属基板10Aの表面には絶縁層が設けられている。更に、絶縁層の表面には、導電パターンとなる銅箔が形成してある。
【0043】
次に、図4(B)を参照して、カットソー31によりダイシングラインD1に沿って、金属基板10Aを分割する。ここでは、複数の金属基板10Aを重ね合わせることで、複数枚の金属基板10Aを同時に分割している。カットソー31は高速に回転しながら、ダイシングラインD1に沿って金属基板10Aを分割している。分割の方法としては、ここでは、正方形の形状を有する大判の金属基板10Aを、ダイシングラインD1に沿って8分割することにより、細長の中板の金属基板10Bとしている。ここでは、中板の金属基板10Bの形状は、長辺の長さが、短編の長さの2倍の長さと成っている。
【0044】
図4(C)を参照して、カットソー31の刃先の形状等について説明する。図4(C)はカットソー31の刃先31A付近の拡大図である。刃先31Aの端部は平坦に形成されており、ダイヤモンドが埋め込まれている。このような刃先を有するカットソーを高速で回転させることで、ダイシングラインD1に沿って金属基板10Aを分割することができる。
【0045】
この工程により製造された中板の金属基板10Bは、エッチングを行って銅箔を部分的に除去することにより、導電パターンが形成される。形成される導電パターンの個数は、金属基板10Bの大きさや混成集積回路の大きさにもよるが、数十個から数百個の混成集積回路を形成する導電パターンを1枚の金属基板10Bに形成することができる。
【0046】
第2工程:図5および図6参照
本工程は、中板の金属基板10Bの絶縁層が設けられない面に格子状に溝20を形成する工程である。図5(A)は前工程にて分割された中板の金属基板10Bの平面図であり、図5(B)はVカットソー35を用いて金属基板10Aに溝を形成する状態を示す斜視図であり、図5(C)は刃先35Aの拡大図である。
【0047】
図5(A)および図5(B)を参照して、Vカットソー35を高速で回転させて、ダイシングラインD2に沿って金属基板に溝を形成する。ダイシングラインD2は格子状に設けられている。そして、ダイシングラインD2は、絶縁層11上に形成された個々の導電パターンの境界線に対応している。
【0048】
図5(C)を参照して、Vカットソー35の形状について説明する。Vカットソー35には、同図に示すような形状を有する刃先35Aが多数設けられている。ここで、刃先35Aの形状は、金属基板10Aに設けられる溝の形状に対応している。ここでは、V型の断面を有する溝が、金属基板の裏面(絶縁層11が設けられない面)に形成される。従って、刃先35Aの形状もまたV型となっている。なお、刃先35Aにはダイヤモンドが埋め込まれている。
【0049】
次に、図6(A)および図6(B)を参照して、溝20が形成された金属基板10Bの形状を説明する。図6(A)はカットソー31により溝が形成された金属基板10Bの斜視図であり、図6(B)は金属基板10Bの断面図である。
【0050】
図6(A)を参照して、金属基板10Bの絶縁層11が設けられない面には、溝20が格子状に形成されている。本実施の形態では、V型の形状の刃先35Aを有するVカットソー35を用いて溝を形成するので、溝20はV型の断面となる。また、溝20の中心線は、絶縁層11上に形成された個々の導電パターン12の境界線に対応している。
【0051】
図6(B)を参照して、溝20の形状等を説明する。ここでは、溝20はV型の断面に形成されている。そして、溝20の深さは、金属基板10Bの厚さよりも浅く成っている。従って、本工程では金属基板10Bは個々の回路基板10に分割されない。即ち、個々の回路基板10は、溝20の部分に対応する金属基板10Bの残りの厚み部分で連結されている。従って、個々の回路基板10として分割するまでは、金属基板10Bは1枚のシート状のものとして扱うことができる。また、本工程に於いて、「バリ」が発生した場合は、高圧洗浄を行って「バリ」を除去する。
【0052】
第3工程:図7から図9参照
本工程は、導電パターン12上に回路素子13を実装し、回路素子13と導電パターン12との電気的接続を行う工程である。
【0053】
図7を参照して、導電パターン12上に回路素子13を実装するダイボンドの工程を説明する。図7は、導電パターン12に回路素子13が実装された状態を示す断面図である。回路素子13は、半田等のロウ材を介して導電パターン12の所定の箇所に実装される。前述したように、導電パターン12は回路基板10の周端部付近にも形成されている。従って、回路素子13もまた回路基板10の周端部付近に実装させることが可能である。また、上面にパワー系の素子が実装されたヒートシンク13Aは、他の回路素子と比較すると、高さを有する回路素子である。このことから、プレス機を用いた従来の混成集積回路装置の製造方法では、ヒートシンク13Aを回路素子13の周端部付近に配置させることはできなかった。後述するが、本発明では、丸カッターを用いて回路基板10を個々に分割している。従って、ヒートシンク13A等の高さを有する回路素子13を、回路素子13の周端部付近に配置させることが可能となる。
【0054】
図8を参照して、回路素子13と導電パターン12との電気的接続を行うワイヤボンドの工程を説明する。図8は、金属細線15を用いて、回路素子13と導電パターン12とを電気的に接続した状態を示す断面図である。ここでは、1枚の金属基板10Bに形成された数十から数百個の混成集積回路について、一括してワイヤボンドを行う。
【0055】
図9を参照して、具体的に、金属基板10Bに形成された混成集積回路を説明する。図9は金属基板10Bに形成された混成集積回路17の1部分の平面図であり、実際は更に多数個の混成集積回路17が形成される。また、金属基板10Bを個々の回路基板10に分割するダイシングラインD3を、同図では点線で示している。同図から明らかなように、個々の混成集積回路を形成する導電パターン12とダイシングラインD2は、極めて接近している。このことから、金属基板10Bの表面には全面的に導電パターン12が形成されることが分かる。更に、ヒートシンク13A等の回路素子13が混成集積回路の周辺部に配置されていることが分かる。
【0056】
上記の説明では、細長の形状を有する基板10Bの表面に一括して混成集積回路を形成した。ここで、ダイボンドやワイヤボンドを行う製造装置に制約が有る場合は、本工程の前の工程で金属基板10Bを所望のサイズに分割することもできる。例えば、本工程の前の工程で、金属基板10Bを2分割すると、金属基板は正方形の形状となる。
【0057】
第4工程:図10参照
本工程は、金属基板10Bの溝の残りの厚み部分および絶縁層11を切除することにより、金属基板10Bを個々の回路基板10に分離する工程である。図10(A)は、丸カッター41を用いて金属基板10Bを個々の回路基板10に分割する状態を示す斜視図である。図10(B)は図10(A)の断面図である。ここで、図示はしていないが、図10(A)では、絶縁層11上には多数個の混成集積回路が形成されている。
【0058】
図10(A)を参照して、丸カッター41を用いてダイシングラインD3沿いに金属基板10Bを押し切る。このことにより金属基板10Bは個々の回路基板10に分割される。丸カッター41は、金属基板10Bの絶縁層11が設けられた面の、溝20の中心線に対応する部分を押し切る。ここでは、溝20はV型の断面を有する。従って、溝20が最も深く形成された部分の、金属基板10Bの残りの厚み部分と絶縁層11とを、丸カッター41は切除することになる。
【0059】
図10(B)を参照して、丸カッター41の詳細について説明する。丸カッター41は円板状の形状を有しており、その周端部は鋭角に形成してある。丸カッター41の中心部は、丸カッター41が自由回転できるように支持部42に固定してある。前述したカットソーは、駆動力により高速に回転しながら金属基板10Bを切断していた。ここでは、丸カッター41は駆動力を有さない。即ち、丸カッター41の一部を金属基板10Bに押し当てながら、ダイシングラインD3に沿って移動させることで、丸カッター41は回転する。原理的には、ピザを切り分ける治具と同様である。
【0060】
次に丸カッター41の大きさについて説明する。溝20が形成された箇所に於いて、金属基板10Bの残りの厚さと絶縁層11の厚さとを加算した長さをdとする。そして、回路素子13の中で最も高い素子の、頂部から絶縁層11の表面までの長さをh1とする。この場合、丸カッター41の半径は、d1とh1とを加算した長さよりも長く設定される。このように設定することで、金属基板10Bから回路基板10を、確実に分割させることができる。それと共に、丸カッター41を支持する支持部42の下端が、回路素子13に接触して、回路素子13が破損するのを防止することができる。
【0061】
次に、図10(B)を参照して、丸カッター41により金属基板10Bの分割を行う詳細について説明する。上述したように、本発明では、ヒートシンク13A等の高さを有する回路素子13を、回路基板10の周辺部に配置させることができる。このことから、同図に示すようにヒートシンク13Aの位置が、ダイシングラインD3に接近する場合がある。このような場合でも、支持部42がヒートシンク13Aに接触しないように次のように支持部42の位置を設定している。
【0062】
即ち、回路素子13の中で最も高さを有する素子の、頂部から絶縁層11の表面までの距離をh1とした場合、支持部42の下端から絶縁層11の表面までの長さh2はh1よりも長く設定されている。例えば、本実施例では、ヒートシンク13Aに実装されたパワー系の素子から導出される金属細線15の頂部が、混成集積回路の中で最も高い部分である。この場合、支持部42の下端は、金属細線15の頂部よりも高い位置に設定されている。このように、支持部42の下端の位置を設定することで、金属細線15が断線してしまうのを防止することができる。
【0063】
以上の工程に於いて、個々に分割された回路基板10は、リードを固着する工程やモールドの工程等を経て、混成集積回路装置として完成する。
【0064】
本実施の形態により、以下に示すような効果を奏することができる。
【0065】
第1に、高速で回転するカットソー31を用いて、大判の金属基板を分割するので、従来のシャーリングを用いた基板の分割方法と比較すると、「バリ」の発生が非常に少ない。従って、製造工程の途中段階等に於いて、「バリ」により混成集積回路がショートして不良品が発生してしまうのを防止することができる。
【0066】
第2に、重ね合わされた複数枚の大判の金属基板10Aを、カットソー31を用いて同時に分割するので、作業効率を向上させることができる。
【0067】
第3に、カットソー31が摩耗した場合でも、カットソー31の交換は比較的簡単な作業であり素早く行うことができる。従って、従来のシャーリングの刃の交換と比較した場合は、作業の効率を向上させることができる。
【0068】
第4に、金属基板10Bの個々の回路基板10の境界線に対応する部分に、溝を形成する。このことから、金属基板10Bを搬送する際に、金属基板10B全体に「たわみ」が生じた場合でも、溝20の部分が優先的に折り曲がる。従って、個々の回路基板10の平坦性が損なわれるのを防止することができる。
【0069】
第5に、1枚の金属基板10Bに、数十個から数百個の混成集積回路を組み込むことが可能となる。従って、エッチングの工程、ダイボンドの工程およびワイヤボンドの工程を一括して行うことが可能となる。このことから、生産性を向上させることができる。
【0070】
第6に、金属基板10Bを個々の回路基板10に分割する工程に於いて、駆動力を有さない丸カッター41を、金属基板10Bに押し当てることにより回転させて金属基板10Bを分割している。従って、丸カッター41は溝20の残りの厚み部分と絶縁層11とを切除するので、研削屑が全く発生しない。このことから、製造工程に於いて、混成集積回路がショートするのを防止することができる。
【0071】
第7に、丸カッター41を溝20に対応する部分に押し当てることにより、金属基板10Bの分割を行う。従って、樹脂層11にクラックが発生して装置の耐圧性が低下してしまうのを防止することができる。更に、基板10Bの平坦性を確保することができる。
【0072】
第8に、丸カッター41が摩耗した場合でも、丸カッター41の取り替えは比較的簡単な作業であり短時間で行える。このことから、生産性を向上させることができる。
【0073】
第9に、本発明では、カットソー31や丸カッター41を用いて金属基板を「切断」することにより、個々の回路基板を分離させている。従来例のように、プレス機を用いて回路基板の分離を行った場合は、製造される回路基板の大きさに応じて、異なる刃を用意する必要があった。本発明では、大きさの異なる回路基板を有する混成集積回路装置を製造する場合でも、ダイシングラインを変更するのみで対応することができる。
【0074】
第10に、本発明では、1枚の金属基板10Bにマトリックス状に多数個の混成集積回路を組み込む。そして各混成集積回路同士は極めて接近しているので、金属基板10Bのほぼ全面が回路基板10となる。従って、材料の廃棄ロスを少なくすることができる。
【0075】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【0076】
第1に、導電パターン12を回路基板10の端部付近まで形成させることができるので、従来例と同じ回路を形成した場合は、混成集積回路装置全体の大きさを小さくすることができる。
【0077】
第2に、回路素子13を回路基板10の端部付近まで配置させることができるので、電気回路を設計する自由度を向上させることができる。更に、パターンの密度を向上させることができるので、従来例と同じ回路を形成した場合は、混成集積回路装置全体の大きさを小さくすることができる。
【図面の簡単な説明】
【図1】本発明の混成集積回路装置の斜視図(A)、断面図(B)である。
【図2】本発明の混成集積回路装置の斜視図(A)、断面図(B)である。
【図3】本発明の混成集積回路装置の製造方法を説明するフローチャートである。
【図4】本発明の混成集積回路装置の製造方法を説明する平面図(A)、斜視図(B)、拡大図(C)である。
【図5】本発明の混成集積回路装置の製造方法を説明する平面図(A)、斜視図(B)、拡大図(C)である。
【図6】本発明の混成集積回路装置の製造方法を説明する斜視図(A)、断面図(B)である。
【図7】本発明の混成集積回路装置の製造方法を説明する断面図である。
【図8】本発明の混成集積回路装置の製造方法を説明する断面図である。
【図9】本発明の混成集積回路装置の製造方法を説明する平面図である。
【図10】本発明の混成集積回路装置の製造方法を説明する斜視図(A)、断面図(B)である。
【図11】従来の混成集積回路装置の斜視図(A)、断面図(B)である。
【図12】従来の混成集積回路装置の製造方法を説明する平面図(A)、断面図(B)である。
【図13】従来の混成集積回路装置の製造方法を説明する平面図(A)、断面図(B)である。
【図14】従来の混成集積回路装置の製造方法を説明する平面図である。
Claims (4)
- 上面および下面がアルマイト処理され且つ無機物が混入された絶縁層により前記上面が被覆された金属基板を用意し、前記絶縁層の上面に、所定の形状のパターンから構成されるユニットを多数形成する工程と、
前記ユニット同士の間に対応する領域の前記金属基板を、回転するカットソーを用いて下方から前記金属基板を厚み方向に部分的に除去して溝を形成する工程と、
前記導電パターンに回路素子を電気的に接続し、前記溝で囲まれて回路基板となる領域の終端部から2mm以内の領域に、前記導電パターンまたは前記回路素子を配置する工程と、
前記溝が設けられた箇所にて前記金属基板を切断して、個別の前記回路基板に分離する工程とを具備する混成集積回路装置の製造方法に於いて、
前記溝を形成する工程では、前記溝の上端部を前記金属基板の厚み方向の途中まで延在させ、
前記回路基板に分離する工程では、前記金属基板の前記溝が設けられていない厚み部分を切断することで前記回路基板を個別に分離することを特徴とする混成集積回路装置の製造方法。 - 前記溝を設ける工程では、V字型の断面形状を有する溝を形成することを特徴とする請求項1記載の混成集積回路装置の製造方法。
- 前記個別の回路基板に分離する工程では、駆動力を有さない丸カッターを前記金属基板に押し当てて前記溝が設けられた箇所にて前記金属基板を前記回路基板に分離することを特徴とする請求項1記載の混成集積回路装置の製造方法。
- 前記回路素子、前記導電パターン、前記回路基板の上面および側面が被覆されるように絶縁性樹脂を形成する工程を更に有することを特徴とする請求項1記載の混成集積回路装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002121748A JP3896029B2 (ja) | 2002-04-24 | 2002-04-24 | 混成集積回路装置の製造方法 |
US10/421,920 US6956252B2 (en) | 2002-04-24 | 2003-04-24 | Hybrid integrated circuit device |
CNB031232671A CN1310316C (zh) | 2002-04-24 | 2003-04-24 | 混合集成电路装置 |
US10/421,921 US7250352B2 (en) | 2002-04-24 | 2003-04-24 | Methods for manufacturing a hybrid integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002121748A JP3896029B2 (ja) | 2002-04-24 | 2002-04-24 | 混成集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003318312A JP2003318312A (ja) | 2003-11-07 |
JP3896029B2 true JP3896029B2 (ja) | 2007-03-22 |
Family
ID=29267417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002121748A Expired - Fee Related JP3896029B2 (ja) | 2002-04-24 | 2002-04-24 | 混成集積回路装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6956252B2 (ja) |
JP (1) | JP3896029B2 (ja) |
CN (1) | CN1310316C (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7075775B2 (en) | 2004-05-27 | 2006-07-11 | Kyocera Corporation | Chip-type electronic component |
JP4549171B2 (ja) * | 2004-08-31 | 2010-09-22 | 三洋電機株式会社 | 混成集積回路装置 |
JP2006100752A (ja) * | 2004-09-30 | 2006-04-13 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
JP5108496B2 (ja) * | 2007-12-26 | 2012-12-26 | 三洋電機株式会社 | 回路基板およびその製造方法、回路装置およびその製造方法 |
USD680119S1 (en) * | 2011-11-15 | 2013-04-16 | Connectblue Ab | Module |
USD692896S1 (en) * | 2011-11-15 | 2013-11-05 | Connectblue Ab | Module |
USD680545S1 (en) * | 2011-11-15 | 2013-04-23 | Connectblue Ab | Module |
USD668658S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
USD668659S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
USD689053S1 (en) * | 2011-11-15 | 2013-09-03 | Connectblue Ab | Module |
JP6005997B2 (ja) * | 2012-05-24 | 2016-10-12 | 日本発條株式会社 | 金属ベース回路基板のエッジ形成方法及び金属ベース回路基板 |
TWM458672U (zh) * | 2013-04-10 | 2013-08-01 | Genesis Photonics Inc | 光源模組 |
US9831144B2 (en) * | 2013-08-28 | 2017-11-28 | Qubeicon Ltd. | Semiconductor die and package jigsaw submount |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61144049A (ja) * | 1984-12-18 | 1986-07-01 | Nec Corp | 混成集積回路用基板 |
EP0460554A1 (en) * | 1990-05-30 | 1991-12-11 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
JPH0595212A (ja) * | 1991-10-01 | 1993-04-16 | Mitsubishi Electric Corp | 高周波半導体混成集積回路装置 |
JPH0722096A (ja) * | 1993-06-30 | 1995-01-24 | Mitsubishi Electric Corp | 混成集積回路 |
JP3396541B2 (ja) * | 1993-08-30 | 2003-04-14 | 株式会社東芝 | 混成集積回路装置を搭載した回路基板 |
US5752182A (en) * | 1994-05-09 | 1998-05-12 | Matsushita Electric Industrial Co., Ltd. | Hybrid IC |
JPH08204299A (ja) * | 1995-01-31 | 1996-08-09 | Mitsubishi Electric Corp | 配線構造 |
EP0878025B1 (en) * | 1996-11-05 | 2004-04-14 | Koninklijke Philips Electronics N.V. | Semiconductor device with a high-frequency bipolar transistor on an insulating substrate |
JP4032459B2 (ja) * | 1997-08-05 | 2008-01-16 | 株式会社デンソー | 混成集積回路用基板及びその製造方法 |
JPH11220656A (ja) * | 1998-01-30 | 1999-08-10 | Canon Inc | 二次元撮像装置の実装構造 |
US6259157B1 (en) * | 1998-03-11 | 2001-07-10 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device, and method of manufacturing thereof |
JP3756691B2 (ja) * | 1999-03-18 | 2006-03-15 | 株式会社日立製作所 | 内燃機関用の樹脂封止形電子装置 |
JP4614584B2 (ja) | 2001-06-28 | 2011-01-19 | 三洋電機株式会社 | 混成集積回路装置およびその製造方法 |
TW585015B (en) | 2001-06-28 | 2004-04-21 | Sanyo Electric Co | Hybrid integrated circuit device and method for manufacturing same |
JP4614586B2 (ja) | 2001-06-28 | 2011-01-19 | 三洋電機株式会社 | 混成集積回路装置の製造方法 |
-
2002
- 2002-04-24 JP JP2002121748A patent/JP3896029B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-24 CN CNB031232671A patent/CN1310316C/zh not_active Expired - Fee Related
- 2003-04-24 US US10/421,920 patent/US6956252B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040014270A1 (en) | 2004-01-22 |
US6956252B2 (en) | 2005-10-18 |
CN1453859A (zh) | 2003-11-05 |
CN1310316C (zh) | 2007-04-11 |
JP2003318312A (ja) | 2003-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070226996A1 (en) | Hybrid integrated circuit device and method of manufacturing the same | |
US7008825B1 (en) | Leadframe strip having enhanced testability | |
JP3896029B2 (ja) | 混成集積回路装置の製造方法 | |
US7253027B2 (en) | Method of manufacturing hybrid integrated circuit device | |
US8338234B2 (en) | Hybrid integrated circuit device and manufacturing method thereof | |
JP4606447B2 (ja) | 中板の金属基板の製造方法。 | |
JP4039881B2 (ja) | 混成集積回路装置の製造方法 | |
US20050161781A1 (en) | Hybrid integrated circuit device and manufacturing method thereof | |
US7250352B2 (en) | Methods for manufacturing a hybrid integrated circuit device | |
JP2004006585A (ja) | 混成集積回路装置の製造方法 | |
JP2011218607A (ja) | 基板分割装置および基板分割方法 | |
JP4889169B2 (ja) | 半導体装置およびその製造方法 | |
JP4850216B2 (ja) | 混成集積回路装置の製造方法 | |
JP6899980B1 (ja) | 半導体装置モジュールおよびその製造方法 | |
JP2005123606A (ja) | 混成集積回路装置およびその製造方法 | |
JP5410465B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006128363A (ja) | 多数個取り配線基板および電子装置 | |
JP2001267476A (ja) | 半導体パッケージ用ヒートスプレッダの製造方法 | |
JP2001077281A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2004095936A (ja) | 回路装置の製造方法 | |
JP2001353688A (ja) | 半導体パッケージ用テープの切断金型及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050722 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |