JP2003318312A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JP2003318312A JP2003318312A JP2002121748A JP2002121748A JP2003318312A JP 2003318312 A JP2003318312 A JP 2003318312A JP 2002121748 A JP2002121748 A JP 2002121748A JP 2002121748 A JP2002121748 A JP 2002121748A JP 2003318312 A JP2003318312 A JP 2003318312A
- Authority
- JP
- Japan
- Prior art keywords
- hybrid integrated
- integrated circuit
- circuit board
- metal substrate
- conductive pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/0909—Preformed cutting or breaking line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0228—Cutting, sawing, milling or shearing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 混成集積回路装置１の小型化を行う。
【解決手段】 表面に絶縁層１１が設けられた回路基板
１０の表面に導電パターン１２を形成する。導電パター
ン１２は回路基板の全面的に形成されている。具体的に
は、回路基板１０の周端から２ｍｍ以内の部分にも、導
電パターン１２が形成される。また、ヒートシンク１３
Ａ等の高さを有する回路素子１３を、回路基板１０の周
端部付近に配置させることができる。このように混成集
積回路装置１を構成することで、混成集積回路の集積度
を向上させることが可能となる。従って、従来と同等の
回路を構成した場合は、混成集積回路装置全体の大きさ
を小さくすることができる。
１０の表面に導電パターン１２を形成する。導電パター
ン１２は回路基板の全面的に形成されている。具体的に
は、回路基板１０の周端から２ｍｍ以内の部分にも、導
電パターン１２が形成される。また、ヒートシンク１３
Ａ等の高さを有する回路素子１３を、回路基板１０の周
端部付近に配置させることができる。このように混成集
積回路装置１を構成することで、混成集積回路の集積度
を向上させることが可能となる。従って、従来と同等の
回路を構成した場合は、混成集積回路装置全体の大きさ
を小さくすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は混成集積回路装置に
関し、特に、金属より成る回路基板上に全面的に導電パ
ターンを形成できる混成集積回路装置に関するものであ
る。
関し、特に、金属より成る回路基板上に全面的に導電パ
ターンを形成できる混成集積回路装置に関するものであ
る。
【０００２】
【従来の技術】図１１を参照して、従来の混成集積回路
装置の構成を説明する。図１１（Ａ）は混成集積回路装
置６の斜視図であり、図１１（Ｂ）は図１１（Ａ）のＸ
−Ｘ‘線に於ける断面図である。
装置の構成を説明する。図１１（Ａ）は混成集積回路装
置６の斜視図であり、図１１（Ｂ）は図１１（Ａ）のＸ
−Ｘ‘線に於ける断面図である。
【０００３】図１１（Ａ）および図１１（Ｂ）を参照し
て、従来の混成集積回路装置６は次のような構成を有す
る。矩形の基板６０と、基板６０の表面に設けられた絶
縁層６１上に形成された導電パターン６２と、導電パタ
ーン６２上に固着された回路素子６３と、回路素子６３
と導電パターン６２とを電気的に接続する金属細線６５
と、導電パターンと電気的に接続されたリード６４と
で、混成集積回路装置６は構成されている。そして、回
路基板６０の表面に形成された混成集積回路を、絶縁性
樹脂もしくはケース材等で封止することにより、混成集
積回路装置６は製品として完成する。
て、従来の混成集積回路装置６は次のような構成を有す
る。矩形の基板６０と、基板６０の表面に設けられた絶
縁層６１上に形成された導電パターン６２と、導電パタ
ーン６２上に固着された回路素子６３と、回路素子６３
と導電パターン６２とを電気的に接続する金属細線６５
と、導電パターンと電気的に接続されたリード６４と
で、混成集積回路装置６は構成されている。そして、回
路基板６０の表面に形成された混成集積回路を、絶縁性
樹脂もしくはケース材等で封止することにより、混成集
積回路装置６は製品として完成する。
【０００４】次に、図１２から図１４を参照して混成集
積回路装置６を製造する方法を説明する。
積回路装置６を製造する方法を説明する。
【０００５】図１２を参照して、大判の金属基板６６Ａ
を細長に分割する工程を説明する。同図に於いて、図１
２（Ａ）は大判の金属基板６６Ａの平面図である。図１
２（Ｂ）は大判の金属基板６６Ａの断面図である。
を細長に分割する工程を説明する。同図に於いて、図１
２（Ａ）は大判の金属基板６６Ａの平面図である。図１
２（Ｂ）は大判の金属基板６６Ａの断面図である。
【０００６】図１２（Ａ）を参照して、大判の金属基板
６６Ａを細長に分割する方法を説明する。ここでは、大
判の金属基板６６Ａを、ダイシングラインＤ４により細
長に分割する。この分割は、剪断力によるシャーリング
により行う。さらに細長に分割された金属基板は、その
後のボンディン工程等の作業性が考慮されて、２つまた
はそれ以上に分割されても良い。ここでは、細長に分割
された金属基板は、長さの異なる２つの金属基板６６Ｂ
に分割される。
６６Ａを細長に分割する方法を説明する。ここでは、大
判の金属基板６６Ａを、ダイシングラインＤ４により細
長に分割する。この分割は、剪断力によるシャーリング
により行う。さらに細長に分割された金属基板は、その
後のボンディン工程等の作業性が考慮されて、２つまた
はそれ以上に分割されても良い。ここでは、細長に分割
された金属基板は、長さの異なる２つの金属基板６６Ｂ
に分割される。
【０００７】図１２（Ｂ）を参照して、金属基板６６Ａ
の構成を説明する。ここでは、基板６６Ａはアルミから
成る基板であり、両面はアルマイト処理されている。ま
た、混成集積回路が形成される面に於いては、金属基板
６６Ａと導電パターンとの絶縁を行うために、絶縁層６
１が設けられている。そして、絶縁層６１には、導電パ
ターン６２となる銅箔６８が圧着されている。
の構成を説明する。ここでは、基板６６Ａはアルミから
成る基板であり、両面はアルマイト処理されている。ま
た、混成集積回路が形成される面に於いては、金属基板
６６Ａと導電パターンとの絶縁を行うために、絶縁層６
１が設けられている。そして、絶縁層６１には、導電パ
ターン６２となる銅箔６８が圧着されている。
【０００８】図１３を参照して、細長に分割された金属
基板６６Ｂの表面に混成集積回路６７を形成する工程を
説明する。この図に於いて、図１３（Ａ）は、複数の混
成集積回路６７が形成された細長の金属基板６６Ｂの平
面図である。そして、図１３（Ｂ）は、図１３（Ａ）の
断面図である。
基板６６Ｂの表面に混成集積回路６７を形成する工程を
説明する。この図に於いて、図１３（Ａ）は、複数の混
成集積回路６７が形成された細長の金属基板６６Ｂの平
面図である。そして、図１３（Ｂ）は、図１３（Ａ）の
断面図である。
【０００９】先ず、絶縁層６１上に圧着された銅箔６８
をエッチングすることにより、導電パターン６２を形成
する。ここでは、細長の金属基板６６Ｂに、複数の混成
集積回路を形成するように導電パターン６２をエッチン
グする。また、導電パターン６２を保護するために、導
電パターン６２上に、樹脂のオーバーコートを施す場合
もある。
をエッチングすることにより、導電パターン６２を形成
する。ここでは、細長の金属基板６６Ｂに、複数の混成
集積回路を形成するように導電パターン６２をエッチン
グする。また、導電パターン６２を保護するために、導
電パターン６２上に、樹脂のオーバーコートを施す場合
もある。
【００１０】次に、半田等のロウ材を用いて、導電パタ
ーン６２上の所定の箇所に回路素子６３を固着する。回
路素子６３としては、受動素子や能動素子を全般的に採
用することができる。また、パワー系の素子を実装する
場合は、導電パターン上に固着されたヒートシンク上に
素子が実装される。図１４を参照して、複数の混成集積
回路６７が形成された金属基板６６Ｂを個々の回路基板
６０に分割する方法を説明する。表面に混成集積回路６
７が形成された個々の回路基板６０は、プレス機を用い
て回路基板６０の部分を打ち抜くことにより、金属基板
６６Ｂから分割される。ここで、プレス機は、混成集積
回路６７が形成される面から金属基板６６Ｂを打ち抜
く。従って、回路基板６０の周端部には、導電パターン
６２や回路素子６３が形成されないマージンが形成され
る。
ーン６２上の所定の箇所に回路素子６３を固着する。回
路素子６３としては、受動素子や能動素子を全般的に採
用することができる。また、パワー系の素子を実装する
場合は、導電パターン上に固着されたヒートシンク上に
素子が実装される。図１４を参照して、複数の混成集積
回路６７が形成された金属基板６６Ｂを個々の回路基板
６０に分割する方法を説明する。表面に混成集積回路６
７が形成された個々の回路基板６０は、プレス機を用い
て回路基板６０の部分を打ち抜くことにより、金属基板
６６Ｂから分割される。ここで、プレス機は、混成集積
回路６７が形成される面から金属基板６６Ｂを打ち抜
く。従って、回路基板６０の周端部には、導電パターン
６２や回路素子６３が形成されないマージンが形成され
る。
【００１１】以上の工程で個々に分離された回路基板６
０は、混成集積回路６７を封止する工程等を経て、製品
として完成する。
０は、混成集積回路６７を封止する工程等を経て、製品
として完成する。
【００１２】
【発明が解決しようとする課題】しかしながら、上述し
たような混成集積回路装置とその製造方法は以下に示す
ような問題を有していた。
たような混成集積回路装置とその製造方法は以下に示す
ような問題を有していた。
【００１３】第１に、金属基板６６Ｂをプレスすること
により回路基板６０を金属基板６６Ｂから分離していた
ので、少なくとも回路基板６０の周端部から２ｍｍ以内
の部分はマージンと成っていた。即ち、回路基板６０の
大きさは、回路基板に形成される導電パターンよりも大
きく形成されていた。従って。回路基板６０の周辺部が
デッドスペースとなり、混成集積回路６７の集積度を向
上させても、回路基板６０が大きく形成されるので、装
置全体が大型なものに成ってしまう問題があった。
により回路基板６０を金属基板６６Ｂから分離していた
ので、少なくとも回路基板６０の周端部から２ｍｍ以内
の部分はマージンと成っていた。即ち、回路基板６０の
大きさは、回路基板に形成される導電パターンよりも大
きく形成されていた。従って。回路基板６０の周辺部が
デッドスペースとなり、混成集積回路６７の集積度を向
上させても、回路基板６０が大きく形成されるので、装
置全体が大型なものに成ってしまう問題があった。
【００１４】第２に、上記と同様な理由から、ヒートシ
ンク等の回路素子６３を回路基板の周辺部に配置するこ
とができなかった。このことが、導電パターン６２を設
計する際の制約となってしまい、混成集積回路の密度を
向上させることができない問題があった。
ンク等の回路素子６３を回路基板の周辺部に配置するこ
とができなかった。このことが、導電パターン６２を設
計する際の制約となってしまい、混成集積回路の密度を
向上させることができない問題があった。
【００１５】本発明は、上記した問題を鑑みて成された
ものである。従って、本発明の主な目的は、実装密度お
よび品質を向上させた混成集積回路装置を提供すること
にある。
ものである。従って、本発明の主な目的は、実装密度お
よび品質を向上させた混成集積回路装置を提供すること
にある。
【００１６】
【課題を解決するための手段】本発明の混成集積回路装
置は、第１に、表面に絶縁層が設けられた金属基板と、
前記絶縁層上に設けられた導電パターンと、前記導電パ
ターン上に実装された回路素子とを具備する混成集積回
路装置に於いて、前記導電パターンは、前記金属基板の
表面に全面的に形成されることを特徴とする。
置は、第１に、表面に絶縁層が設けられた金属基板と、
前記絶縁層上に設けられた導電パターンと、前記導電パ
ターン上に実装された回路素子とを具備する混成集積回
路装置に於いて、前記導電パターンは、前記金属基板の
表面に全面的に形成されることを特徴とする。
【００１７】本発明の混成集積回路装置は、第２に、前
記導電パターンは、前記金属基板の周端部付近にも形成
されることを特徴とする。
記導電パターンは、前記金属基板の周端部付近にも形成
されることを特徴とする。
【００１８】本発明の混成集積回路装置は、第３に、前
記導電パターンは、前記金属基板の周端から２ｍｍ以内
の、前記金属基板の表面にも形成されることを特徴とす
る。
記導電パターンは、前記金属基板の周端から２ｍｍ以内
の、前記金属基板の表面にも形成されることを特徴とす
る。
【００１９】本発明の混成集積回路装置は、第４に、表
面に絶縁層が設けられた金属基板と、前記絶縁層上に設
けられた導電パターンと、前記導電パターン上に実装さ
れた回路素子とを具備する混成集積回路装置に於いて、
前記回路素子を、前記金属基板の周辺部に配置させるこ
とを特徴とする。
面に絶縁層が設けられた金属基板と、前記絶縁層上に設
けられた導電パターンと、前記導電パターン上に実装さ
れた回路素子とを具備する混成集積回路装置に於いて、
前記回路素子を、前記金属基板の周辺部に配置させるこ
とを特徴とする。
【００２０】本発明の混成集積回路装置は、第５に、前
記回路素子は、前記金属基板の周端から２ｍｍ以内の、
前記金属基板の表面に配置されることを特徴とする。
記回路素子は、前記金属基板の周端から２ｍｍ以内の、
前記金属基板の表面に配置されることを特徴とする。
【００２１】本発明の混成集積回路装置は、第６に、表
面に半導体素子が固着されたヒートシンクを、前記金属
基板の周辺部に配置させることを特徴とする。
面に半導体素子が固着されたヒートシンクを、前記金属
基板の周辺部に配置させることを特徴とする。
【００２２】本発明の混成集積回路装置は、第７に、前
記ヒートシンクは、前記金属基板の周端から２ｍｍ以内
の、前記金属基板の表面に配置されることを特徴とす
る。
記ヒートシンクは、前記金属基板の周端から２ｍｍ以内
の、前記金属基板の表面に配置されることを特徴とす
る。
【００２３】
【発明の実施の形態】（混成集積回路装置１を説明する
第１の実施の形態）図１を参照して、本発明の混成集積
回路装置１の構成を説明する。図１（Ａ）は混成集積回
路装置１の斜視図であり、図１（Ｂ）は図１（Ａ）のＸ
−Ｘ‘線に於ける断面図である。
第１の実施の形態）図１を参照して、本発明の混成集積
回路装置１の構成を説明する。図１（Ａ）は混成集積回
路装置１の斜視図であり、図１（Ｂ）は図１（Ａ）のＸ
−Ｘ‘線に於ける断面図である。
【００２４】図１（Ａ）および図１（Ｂ）を参照して、
混成集積回路装置１は次のような構成を有している。即
ち、金属から成る回路基板１０と、回路基板１０の表面
に形成された絶縁層１１と、絶縁層１１上に形成された
導電パターン１２と、導電パターン１２上の所定の位置
に実装された回路素子１３等から、混成集積回路装置１
は構成されている。このような各構成要素を以下にて詳
細に説明する。
混成集積回路装置１は次のような構成を有している。即
ち、金属から成る回路基板１０と、回路基板１０の表面
に形成された絶縁層１１と、絶縁層１１上に形成された
導電パターン１２と、導電パターン１２上の所定の位置
に実装された回路素子１３等から、混成集積回路装置１
は構成されている。このような各構成要素を以下にて詳
細に説明する。
【００２５】回路基板１０の材料としては、アルミや銅
等の金属が採用される。また、回路基板１０の材料とし
て合金を採用しても良い。ここでは、アルミからなる回
路基板１０を採用し、その両面はアルマイト処理されて
いる。回路基板１０の側面は、上面から垂直に延在する
垂直部１０Ａと、垂直部１０Ａから下方に延在し且つ回
路基板１０の内側に傾斜する傾斜部１０Ｂとから形成さ
れている。回路基板１０の側面に傾斜部１０Ｂが形成さ
れる理由は、その製造方法にある。即ち、回路基板１０
は大判の金属基板を切り分けることにより製造される。
具体的には、先ず金属基板の裏面からＶ型の溝を形成
し、その後に表面から溝が形成された箇所の残りの厚み
部分を除去する。このＶ型の溝の部分が傾斜部１０Ｂと
なる。なお、回路基板１０を形成する具体的な製造方法
については、混成集積回路装置の製造方法を説明する実
施の形態で後述する。
等の金属が採用される。また、回路基板１０の材料とし
て合金を採用しても良い。ここでは、アルミからなる回
路基板１０を採用し、その両面はアルマイト処理されて
いる。回路基板１０の側面は、上面から垂直に延在する
垂直部１０Ａと、垂直部１０Ａから下方に延在し且つ回
路基板１０の内側に傾斜する傾斜部１０Ｂとから形成さ
れている。回路基板１０の側面に傾斜部１０Ｂが形成さ
れる理由は、その製造方法にある。即ち、回路基板１０
は大判の金属基板を切り分けることにより製造される。
具体的には、先ず金属基板の裏面からＶ型の溝を形成
し、その後に表面から溝が形成された箇所の残りの厚み
部分を除去する。このＶ型の溝の部分が傾斜部１０Ｂと
なる。なお、回路基板１０を形成する具体的な製造方法
については、混成集積回路装置の製造方法を説明する実
施の形態で後述する。
【００２６】絶縁層１１は、回路基板１０の表面に形成
されており、導電パターン１２と回路基板とを絶縁させ
る働きを有する。また、回路素子１３から発せられる熱
を積極的に回路基板１０に伝達させるために、絶縁層１
１にはアルミナが高充填されている。
されており、導電パターン１２と回路基板とを絶縁させ
る働きを有する。また、回路素子１３から発せられる熱
を積極的に回路基板１０に伝達させるために、絶縁層１
１にはアルミナが高充填されている。
【００２７】導電パターン１２は、絶縁層１１の表面に
設けられており、銅等の金属から形成されている。ここ
で、導電パターン１２は回路基板１０の表面に全面的に
形成されている。具体的には、導電パターン１２は、回
路基板１０の周端から２ｍｍ以内の周端部付近にも形成
されている。このように、回路基板１０の周端部付近の
表面まで導電パターン１２を形成することができる理由
は、回路基板１０を分割する方法にある。回路基板１０
を分割する方法の詳細については後述するが、本発明で
は、金属基板を切断することによって大判の金属基板か
ら個々の回路基板１０を分割している。従来例では、プ
レスにより回路基板を分割していたので、回路基板１０
の周端部付近にはマージンが必須であったが、本発明で
はこのマージンを排除することが可能となり、回路基板
１０の表面全域に導電パターン１２を形成することがで
きる。
設けられており、銅等の金属から形成されている。ここ
で、導電パターン１２は回路基板１０の表面に全面的に
形成されている。具体的には、導電パターン１２は、回
路基板１０の周端から２ｍｍ以内の周端部付近にも形成
されている。このように、回路基板１０の周端部付近の
表面まで導電パターン１２を形成することができる理由
は、回路基板１０を分割する方法にある。回路基板１０
を分割する方法の詳細については後述するが、本発明で
は、金属基板を切断することによって大判の金属基板か
ら個々の回路基板１０を分割している。従来例では、プ
レスにより回路基板を分割していたので、回路基板１０
の周端部付近にはマージンが必須であったが、本発明で
はこのマージンを排除することが可能となり、回路基板
１０の表面全域に導電パターン１２を形成することがで
きる。
【００２８】回路素子１３は、導電パターン１２の所定
の箇所に、半田等のロウ材を介して実装される。回路素
子１３としては、受動素子、能動素子または回路装置等
を全般的に採用することができる。また、パワー系の素
子を実装する場合は、導電パターン上に固着されたヒー
トシンク上にその素子が実装される。本発明に於いて、
回路素子１３は、回路基板１０の任意の箇所に配置させ
ることができる。即ち、回路基板１０の周端部付近に
も、回路素子１３を配置させることができる。具体的に
は、回路基板１０の周端部から２ｍｍ以内の、回路基板
１０の表面に回路素子を配置させることが可能である。
の箇所に、半田等のロウ材を介して実装される。回路素
子１３としては、受動素子、能動素子または回路装置等
を全般的に採用することができる。また、パワー系の素
子を実装する場合は、導電パターン上に固着されたヒー
トシンク上にその素子が実装される。本発明に於いて、
回路素子１３は、回路基板１０の任意の箇所に配置させ
ることができる。即ち、回路基板１０の周端部付近に
も、回路素子１３を配置させることができる。具体的に
は、回路基板１０の周端部から２ｍｍ以内の、回路基板
１０の表面に回路素子を配置させることが可能である。
【００２９】ヒートシンク１３Ａは、導電パターン１２
の所定の箇所に実装される。そして、その上面にはパワ
ー系の素子が実装され、パワー系の素子と導電パターン
１２は金属細線１５で電気的に接続される。ここで、ヒ
ートシンク１３Ａは回路基板１０の任意の箇所に配置さ
せることができる。具体的には、ヒートシンク１３Ａ
は、回路基板１０の周端から２ｍｍ以内の周端部付近に
も配置させることができる。このように、回路基板１０
の周端部付近の表面までヒートシンク１３Ａを配置させ
ることができる理由は、回路基板１０を分割する方法に
ある。
の所定の箇所に実装される。そして、その上面にはパワ
ー系の素子が実装され、パワー系の素子と導電パターン
１２は金属細線１５で電気的に接続される。ここで、ヒ
ートシンク１３Ａは回路基板１０の任意の箇所に配置さ
せることができる。具体的には、ヒートシンク１３Ａ
は、回路基板１０の周端から２ｍｍ以内の周端部付近に
も配置させることができる。このように、回路基板１０
の周端部付近の表面までヒートシンク１３Ａを配置させ
ることができる理由は、回路基板１０を分割する方法に
ある。
【００３０】回路基板１０を分割する方法の詳細につい
ては後述するが、本発明では、金属基板を切断すること
によって大判の金属基板から個々の回路基板１０を分割
している。従来例では、プレスにより回路基板を分割し
ていたので、回路基板１０の周端部付近にはマージンが
必須であった。更に、パワー系の素子が実装されたヒー
トシンク１３は、回路素子１３の中で最も高さを有する
ものであるため、回路基板１０の周辺部に配置させるこ
とができなかった。本発明ではこのマージンを排除する
ことが可能となり、回路基板１０の表面のどの箇所にも
ヒートシンク１３Ａを配置させることができる。同様の
ことは、受動素子や能動素子等の他の回路素子１３につ
いても言える。
ては後述するが、本発明では、金属基板を切断すること
によって大判の金属基板から個々の回路基板１０を分割
している。従来例では、プレスにより回路基板を分割し
ていたので、回路基板１０の周端部付近にはマージンが
必須であった。更に、パワー系の素子が実装されたヒー
トシンク１３は、回路素子１３の中で最も高さを有する
ものであるため、回路基板１０の周辺部に配置させるこ
とができなかった。本発明ではこのマージンを排除する
ことが可能となり、回路基板１０の表面のどの箇所にも
ヒートシンク１３Ａを配置させることができる。同様の
ことは、受動素子や能動素子等の他の回路素子１３につ
いても言える。
【００３１】リード１４は、導電パターン１２より成る
パッドに固着されており、外部との入力・出力を行う働
きを有する。また、パワー系の素子等はフェイスアップ
で実装され、金属細線１５により導電パターン１２と電
気的に接続されている。更にまた、導電パターン１２に
於いて、電気的な接続を行わない箇所は、樹脂等による
オーバーコートが施されても良い。
パッドに固着されており、外部との入力・出力を行う働
きを有する。また、パワー系の素子等はフェイスアップ
で実装され、金属細線１５により導電パターン１２と電
気的に接続されている。更にまた、導電パターン１２に
於いて、電気的な接続を行わない箇所は、樹脂等による
オーバーコートが施されても良い。
【００３２】図２を参照して、絶縁性樹脂で封止された
混成集積回路装置の構成を説明する。図２（Ａ）は混成
集積回路装置１の斜視図であり、図２（Ｂ）は図２
（Ａ）のＸ−Ｘ‘線に於ける断面図である。
混成集積回路装置の構成を説明する。図２（Ａ）は混成
集積回路装置１の斜視図であり、図２（Ｂ）は図２
（Ａ）のＸ−Ｘ‘線に於ける断面図である。
【００３３】図２（Ａ）および図２（Ｂ）を参照して、
混成集積回路装置１の構造を説明する。同図に示す混成
集積回路装置１は、図１に示した混成集積回路装置１を
樹脂封止したものである。従って、絶縁性樹脂１６以外
の構造は図１と同様であるので、ここでは絶縁性樹脂１
６およびその付近の構造のみを説明する。
混成集積回路装置１の構造を説明する。同図に示す混成
集積回路装置１は、図１に示した混成集積回路装置１を
樹脂封止したものである。従って、絶縁性樹脂１６以外
の構造は図１と同様であるので、ここでは絶縁性樹脂１
６およびその付近の構造のみを説明する。
【００３４】絶縁性樹脂１６は、回路基板１０の表面に
設けられた回路素子１３等から成る混成集積回路を封止
する働きを有する。絶縁性樹脂１６の種類としては、イ
ンジェクションモールドにより封止する熱可塑性樹脂
や、トランスファーモールドにより封止する熱硬化性樹
脂等を採用することができる。
設けられた回路素子１３等から成る混成集積回路を封止
する働きを有する。絶縁性樹脂１６の種類としては、イ
ンジェクションモールドにより封止する熱可塑性樹脂
や、トランスファーモールドにより封止する熱硬化性樹
脂等を採用することができる。
【００３５】図２（Ｂ）を参照して、上述したように、
回路基板１０の側面は垂直部１０ＡＡと傾斜部１０Ｂと
を有する。具体的には、回路基板１０の表面と垂直部１
０ＡＡとが形成する角度は直角である。そして、回路基
板１０の裏面と傾斜部１０ＢＢが形成する角度は鈍角で
ある。従って、同図のように回路基板１０の裏面を露出
させて樹脂封止を行った場合、傾斜部１０Ｂに絶縁性樹
脂１６が回り込む形となり、傾斜部１０Ｂと絶縁性樹脂
１６との間にアンカー効果が発生する。
回路基板１０の側面は垂直部１０ＡＡと傾斜部１０Ｂと
を有する。具体的には、回路基板１０の表面と垂直部１
０ＡＡとが形成する角度は直角である。そして、回路基
板１０の裏面と傾斜部１０ＢＢが形成する角度は鈍角で
ある。従って、同図のように回路基板１０の裏面を露出
させて樹脂封止を行った場合、傾斜部１０Ｂに絶縁性樹
脂１６が回り込む形となり、傾斜部１０Ｂと絶縁性樹脂
１６との間にアンカー効果が発生する。
【００３６】上記したような混成集積回路装置１０の構
成により、以下に示すような効果を奏することができ
る。
成により、以下に示すような効果を奏することができ
る。
【００３７】第１に、導電パターン１２を回路基板１０
の端部付近まで形成させることができるので、従来例と
同じ回路を形成した場合は、混成集積回路装置全体の大
きさを小さくすることができる。
の端部付近まで形成させることができるので、従来例と
同じ回路を形成した場合は、混成集積回路装置全体の大
きさを小さくすることができる。
【００３８】第２に、回路素子１３を回路基板１０の端
部付近まで配置させることができるので、電気回路を設
計する自由度を向上させることができる。更に、パター
ンの密度を向上させることができるので、従来例と同じ
回路を形成した場合は、混成集積回路装置全体の大きさ
を小さくすることができる。
部付近まで配置させることができるので、電気回路を設
計する自由度を向上させることができる。更に、パター
ンの密度を向上させることができるので、従来例と同じ
回路を形成した場合は、混成集積回路装置全体の大きさ
を小さくすることができる。
【００３９】第４に、回路基板１０傾斜部１０Ｂと絶縁
性樹脂１６との間にアンカー効果が発生するので、回路
基板１０が絶縁性樹脂１６から離脱するのを防止するこ
とができる。
性樹脂１６との間にアンカー効果が発生するので、回路
基板１０が絶縁性樹脂１６から離脱するのを防止するこ
とができる。
【００４０】（混成集積回路装置の製造方法を説明する
第２の実施の形態）図３〜図１０を参照して、混成集積
回路装置の製造方法を説明する。先ず、図３のフローチ
ャートを参照して本実施の形態の全体的な工程を説明す
る。本実施の形態では、次のような工程により混成集積
回路装置を製造する。即ち、大判の金属基板を分割する
ことにより中板の金属基板に切り分ける工程と、中板の
金属基板の表面に複数の混成集積回路の導電パターンを
形成する工程と、中板の金属基板の絶縁層が設けられな
い面に格子状に溝を形成する工程と、導電パターン上に
回路素子を実装するダイボンドの工程と、ワイヤボンド
を行う工程と、金属基板の溝の残りの厚み部分および絶
縁層を切除することにより個々の回路基板を分離する工
程等で、混成集積回路装置は製造される。このような各
工程を以下にて説明する。
第２の実施の形態）図３〜図１０を参照して、混成集積
回路装置の製造方法を説明する。先ず、図３のフローチ
ャートを参照して本実施の形態の全体的な工程を説明す
る。本実施の形態では、次のような工程により混成集積
回路装置を製造する。即ち、大判の金属基板を分割する
ことにより中板の金属基板に切り分ける工程と、中板の
金属基板の表面に複数の混成集積回路の導電パターンを
形成する工程と、中板の金属基板の絶縁層が設けられな
い面に格子状に溝を形成する工程と、導電パターン上に
回路素子を実装するダイボンドの工程と、ワイヤボンド
を行う工程と、金属基板の溝の残りの厚み部分および絶
縁層を切除することにより個々の回路基板を分離する工
程等で、混成集積回路装置は製造される。このような各
工程を以下にて説明する。
【００４１】第１工程：図４参照
本工程は、大判の金属基板１０Ａを分割することによ
り、中板の金属基板１０Ｂを形成する工程である。
り、中板の金属基板１０Ｂを形成する工程である。
【００４２】先ず、図４（Ａ）を参照して、大判の金属
基板１０Ａを用意する。例えば、大判の基板１０Ａの大
きさは、約１メートルの正方形である。ここでは、金属
基板１０Ａは、両面がアルマイト処理されたアルミ基板
である。そして、金属基板１０Ａの表面には絶縁層が設
けられている。更に、絶縁層の表面には、導電パターン
となる銅箔が形成してある。
基板１０Ａを用意する。例えば、大判の基板１０Ａの大
きさは、約１メートルの正方形である。ここでは、金属
基板１０Ａは、両面がアルマイト処理されたアルミ基板
である。そして、金属基板１０Ａの表面には絶縁層が設
けられている。更に、絶縁層の表面には、導電パターン
となる銅箔が形成してある。
【００４３】次に、図４（Ｂ）を参照して、カットソー
３１によりダイシングラインＤ１に沿って、金属基板１
０Ａを分割する。ここでは、複数の金属基板１０Ａを重
ね合わせることで、複数枚の金属基板１０Ａを同時に分
割している。カットソー３１は高速に回転しながら、ダ
イシングラインＤ１に沿って金属基板１０Ａを分割して
いる。分割の方法としては、ここでは、正方形の形状を
有する大判の金属基板１０Ａを、ダイシングラインＤ１
に沿って８分割することにより、細長の中板の金属基板
１０Ｂとしている。ここでは、中板の金属基板１０Ｂの
形状は、長辺の長さが、短編の長さの２倍の長さと成っ
ている。
３１によりダイシングラインＤ１に沿って、金属基板１
０Ａを分割する。ここでは、複数の金属基板１０Ａを重
ね合わせることで、複数枚の金属基板１０Ａを同時に分
割している。カットソー３１は高速に回転しながら、ダ
イシングラインＤ１に沿って金属基板１０Ａを分割して
いる。分割の方法としては、ここでは、正方形の形状を
有する大判の金属基板１０Ａを、ダイシングラインＤ１
に沿って８分割することにより、細長の中板の金属基板
１０Ｂとしている。ここでは、中板の金属基板１０Ｂの
形状は、長辺の長さが、短編の長さの２倍の長さと成っ
ている。
【００４４】図４（Ｃ）を参照して、カットソー３１の
刃先の形状等について説明する。図４（Ｃ）はカットソ
ー３１の刃先３１Ａ付近の拡大図である。刃先３１Ａの
端部は平坦に形成されており、ダイヤモンドが埋め込ま
れている。このような刃先を有するカットソーを高速で
回転させることで、ダイシングラインＤ１に沿って金属
基板１０Ａを分割することができる。
刃先の形状等について説明する。図４（Ｃ）はカットソ
ー３１の刃先３１Ａ付近の拡大図である。刃先３１Ａの
端部は平坦に形成されており、ダイヤモンドが埋め込ま
れている。このような刃先を有するカットソーを高速で
回転させることで、ダイシングラインＤ１に沿って金属
基板１０Ａを分割することができる。
【００４５】この工程により製造された中板の金属基板
１０Ｂは、エッチングを行って銅箔を部分的に除去する
ことにより、導電パターンが形成される。形成される導
電パターンの個数は、金属基板１０Ｂの大きさや混成集
積回路の大きさにもよるが、数十個から数百個の混成集
積回路を形成する導電パターンを１枚の金属基板１０Ｂ
に形成することができる。
１０Ｂは、エッチングを行って銅箔を部分的に除去する
ことにより、導電パターンが形成される。形成される導
電パターンの個数は、金属基板１０Ｂの大きさや混成集
積回路の大きさにもよるが、数十個から数百個の混成集
積回路を形成する導電パターンを１枚の金属基板１０Ｂ
に形成することができる。
【００４６】第２工程：図５および図６参照
本工程は、中板の金属基板１０Ｂの絶縁層が設けられな
い面に格子状に溝２０を形成する工程である。図５
（Ａ）は前工程にて分割された中板の金属基板１０Ｂの
平面図であり、図５（Ｂ）はＶカットソー３５を用いて
金属基板１０Ａに溝を形成する状態を示す斜視図であ
り、図５（Ｃ）は刃先３５Ａの拡大図である。
い面に格子状に溝２０を形成する工程である。図５
（Ａ）は前工程にて分割された中板の金属基板１０Ｂの
平面図であり、図５（Ｂ）はＶカットソー３５を用いて
金属基板１０Ａに溝を形成する状態を示す斜視図であ
り、図５（Ｃ）は刃先３５Ａの拡大図である。
【００４７】図５（Ａ）および図５（Ｂ）を参照して、
Ｖカットソー３５を高速で回転させて、ダイシングライ
ンＤ２に沿って金属基板に溝を形成する。ダイシングラ
インＤ２は格子状に設けられている。そして、ダイシン
グラインＤ２は、絶縁層１１上に形成された個々の導電
パターンの境界線に対応している。
Ｖカットソー３５を高速で回転させて、ダイシングライ
ンＤ２に沿って金属基板に溝を形成する。ダイシングラ
インＤ２は格子状に設けられている。そして、ダイシン
グラインＤ２は、絶縁層１１上に形成された個々の導電
パターンの境界線に対応している。
【００４８】図５（Ｃ）を参照して、Ｖカットソー３５
の形状について説明する。Ｖカットソー３５には、同図
に示すような形状を有する刃先３５Ａが多数設けられて
いる。ここで、刃先３５Ａの形状は、金属基板１０Ａに
設けられる溝の形状に対応している。ここでは、Ｖ型の
断面を有する溝が、金属基板の裏面（絶縁層１１が設け
られない面）に形成される。従って、刃先３５Ａの形状
もまたＶ型となっている。なお、刃先３５Ａにはダイヤ
モンドが埋め込まれている。
の形状について説明する。Ｖカットソー３５には、同図
に示すような形状を有する刃先３５Ａが多数設けられて
いる。ここで、刃先３５Ａの形状は、金属基板１０Ａに
設けられる溝の形状に対応している。ここでは、Ｖ型の
断面を有する溝が、金属基板の裏面（絶縁層１１が設け
られない面）に形成される。従って、刃先３５Ａの形状
もまたＶ型となっている。なお、刃先３５Ａにはダイヤ
モンドが埋め込まれている。
【００４９】次に、図６（Ａ）および図６（Ｂ）を参照
して、溝２０が形成された金属基板１０Ｂの形状を説明
する。図６（Ａ）はカットソー３１により溝が形成され
た金属基板１０Ｂの斜視図であり、図６（Ｂ）は金属基
板１０Ｂの断面図である。
して、溝２０が形成された金属基板１０Ｂの形状を説明
する。図６（Ａ）はカットソー３１により溝が形成され
た金属基板１０Ｂの斜視図であり、図６（Ｂ）は金属基
板１０Ｂの断面図である。
【００５０】図６（Ａ）を参照して、金属基板１０Ｂの
絶縁層１１が設けられない面には、溝２０が格子状に形
成されている。本実施の形態では、Ｖ型の形状の刃先３
５Ａを有するＶカットソー３５を用いて溝を形成するの
で、溝２０はＶ型の断面となる。また、溝２０の中心線
は、絶縁層１１上に形成された個々の導電パターン１２
の境界線に対応している。
絶縁層１１が設けられない面には、溝２０が格子状に形
成されている。本実施の形態では、Ｖ型の形状の刃先３
５Ａを有するＶカットソー３５を用いて溝を形成するの
で、溝２０はＶ型の断面となる。また、溝２０の中心線
は、絶縁層１１上に形成された個々の導電パターン１２
の境界線に対応している。
【００５１】図６（Ｂ）を参照して、溝２０の形状等を
説明する。ここでは、溝２０はＶ型の断面に形成されて
いる。そして、溝２０の深さは、金属基板１０Ｂの厚さ
よりも浅く成っている。従って、本工程では金属基板１
０Ｂは個々の回路基板１０に分割されない。即ち、個々
の回路基板１０は、溝２０の部分に対応する金属基板１
０Ｂの残りの厚み部分で連結されている。従って、個々
の回路基板１０として分割するまでは、金属基板１０Ｂ
は１枚のシート状のものとして扱うことができる。ま
た、本工程に於いて、「バリ」が発生した場合は、高圧
洗浄を行って「バリ」を除去する。
説明する。ここでは、溝２０はＶ型の断面に形成されて
いる。そして、溝２０の深さは、金属基板１０Ｂの厚さ
よりも浅く成っている。従って、本工程では金属基板１
０Ｂは個々の回路基板１０に分割されない。即ち、個々
の回路基板１０は、溝２０の部分に対応する金属基板１
０Ｂの残りの厚み部分で連結されている。従って、個々
の回路基板１０として分割するまでは、金属基板１０Ｂ
は１枚のシート状のものとして扱うことができる。ま
た、本工程に於いて、「バリ」が発生した場合は、高圧
洗浄を行って「バリ」を除去する。
【００５２】第３工程：図７から図９参照
本工程は、導電パターン１２上に回路素子１３を実装
し、回路素子１３と導電パターン１２との電気的接続を
行う工程である。
し、回路素子１３と導電パターン１２との電気的接続を
行う工程である。
【００５３】図７を参照して、導電パターン１２上に回
路素子１３を実装するダイボンドの工程を説明する。図
７は、導電パターン１２に回路素子１３が実装された状
態を示す断面図である。回路素子１３は、半田等のロウ
材を介して導電パターン１２の所定の箇所に実装され
る。前述したように、導電パターン１２は回路基板１０
の周端部付近にも形成されている。従って、回路素子１
３もまた回路基板１０の周端部付近に実装させることが
可能である。また、上面にパワー系の素子が実装された
ヒートシンク１３Ａは、他の回路素子と比較すると、高
さを有する回路素子である。このことから、プレス機を
用いた従来の混成集積回路装置の製造方法では、ヒート
シンク１３Ａを回路素子１３の周端部付近に配置させる
ことはできなかった。後述するが、本発明では、丸カッ
ターを用いて回路基板１０を個々に分割している。従っ
て、ヒートシンク１３Ａ等の高さを有する回路素子１３
を、回路素子１３の周端部付近に配置させることが可能
となる。
路素子１３を実装するダイボンドの工程を説明する。図
７は、導電パターン１２に回路素子１３が実装された状
態を示す断面図である。回路素子１３は、半田等のロウ
材を介して導電パターン１２の所定の箇所に実装され
る。前述したように、導電パターン１２は回路基板１０
の周端部付近にも形成されている。従って、回路素子１
３もまた回路基板１０の周端部付近に実装させることが
可能である。また、上面にパワー系の素子が実装された
ヒートシンク１３Ａは、他の回路素子と比較すると、高
さを有する回路素子である。このことから、プレス機を
用いた従来の混成集積回路装置の製造方法では、ヒート
シンク１３Ａを回路素子１３の周端部付近に配置させる
ことはできなかった。後述するが、本発明では、丸カッ
ターを用いて回路基板１０を個々に分割している。従っ
て、ヒートシンク１３Ａ等の高さを有する回路素子１３
を、回路素子１３の周端部付近に配置させることが可能
となる。
【００５４】図８を参照して、回路素子１３と導電パタ
ーン１２との電気的接続を行うワイヤボンドの工程を説
明する。図８は、金属細線１５を用いて、回路素子１３
と導電パターン１２とを電気的に接続した状態を示す断
面図である。ここでは、１枚の金属基板１０Ｂに形成さ
れた数十から数百個の混成集積回路について、一括して
ワイヤボンドを行う。
ーン１２との電気的接続を行うワイヤボンドの工程を説
明する。図８は、金属細線１５を用いて、回路素子１３
と導電パターン１２とを電気的に接続した状態を示す断
面図である。ここでは、１枚の金属基板１０Ｂに形成さ
れた数十から数百個の混成集積回路について、一括して
ワイヤボンドを行う。
【００５５】図９を参照して、具体的に、金属基板１０
Ｂに形成された混成集積回路を説明する。図９は金属基
板１０Ｂに形成された混成集積回路１７の１部分の平面
図であり、実際は更に多数個の混成集積回路１７が形成
される。また、金属基板１０Ｂを個々の回路基板１０に
分割するダイシングラインＤ３を、同図では点線で示し
ている。同図から明らかなように、個々の混成集積回路
を形成する導電パターン１２とダイシングラインＤ２
は、極めて接近している。このことから、金属基板１０
Ｂの表面には全面的に導電パターン１２が形成されるこ
とが分かる。更に、ヒートシンク１３Ａ等の回路素子１
３が混成集積回路の周辺部に配置されていることが分か
る。
Ｂに形成された混成集積回路を説明する。図９は金属基
板１０Ｂに形成された混成集積回路１７の１部分の平面
図であり、実際は更に多数個の混成集積回路１７が形成
される。また、金属基板１０Ｂを個々の回路基板１０に
分割するダイシングラインＤ３を、同図では点線で示し
ている。同図から明らかなように、個々の混成集積回路
を形成する導電パターン１２とダイシングラインＤ２
は、極めて接近している。このことから、金属基板１０
Ｂの表面には全面的に導電パターン１２が形成されるこ
とが分かる。更に、ヒートシンク１３Ａ等の回路素子１
３が混成集積回路の周辺部に配置されていることが分か
る。
【００５６】上記の説明では、細長の形状を有する基板
１０Ｂの表面に一括して混成集積回路を形成した。ここ
で、ダイボンドやワイヤボンドを行う製造装置に制約が
有る場合は、本工程の前の工程で金属基板１０Ｂを所望
のサイズに分割することもできる。例えば、本工程の前
の工程で、金属基板１０Ｂを２分割すると、金属基板は
正方形の形状となる。
１０Ｂの表面に一括して混成集積回路を形成した。ここ
で、ダイボンドやワイヤボンドを行う製造装置に制約が
有る場合は、本工程の前の工程で金属基板１０Ｂを所望
のサイズに分割することもできる。例えば、本工程の前
の工程で、金属基板１０Ｂを２分割すると、金属基板は
正方形の形状となる。
【００５７】第４工程：図１０参照
本工程は、金属基板１０Ｂの溝の残りの厚み部分および
絶縁層１１を切除することにより、金属基板１０Ｂを個
々の回路基板１０に分離する工程である。図１０（Ａ）
は、丸カッター４１を用いて金属基板１０Ｂを個々の回
路基板１０に分割する状態を示す斜視図である。図１０
（Ｂ）は図１０（Ａ）の断面図である。ここで、図示は
していないが、図１０（Ａ）では、絶縁層１１上には多
数個の混成集積回路が形成されている。
絶縁層１１を切除することにより、金属基板１０Ｂを個
々の回路基板１０に分離する工程である。図１０（Ａ）
は、丸カッター４１を用いて金属基板１０Ｂを個々の回
路基板１０に分割する状態を示す斜視図である。図１０
（Ｂ）は図１０（Ａ）の断面図である。ここで、図示は
していないが、図１０（Ａ）では、絶縁層１１上には多
数個の混成集積回路が形成されている。
【００５８】図１０（Ａ）を参照して、丸カッター４１
を用いてダイシングラインＤ３沿いに金属基板１０Ｂを
押し切る。このことにより金属基板１０Ｂは個々の回路
基板１０に分割される。丸カッター４１は、金属基板１
０Ｂの絶縁層１１が設けられた面の、溝２０の中心線に
対応する部分を押し切る。ここでは、溝２０はＶ型の断
面を有する。従って、溝２０が最も深く形成された部分
の、金属基板１０Ｂの残りの厚み部分と絶縁層１１と
を、丸カッター４１は切除することになる。
を用いてダイシングラインＤ３沿いに金属基板１０Ｂを
押し切る。このことにより金属基板１０Ｂは個々の回路
基板１０に分割される。丸カッター４１は、金属基板１
０Ｂの絶縁層１１が設けられた面の、溝２０の中心線に
対応する部分を押し切る。ここでは、溝２０はＶ型の断
面を有する。従って、溝２０が最も深く形成された部分
の、金属基板１０Ｂの残りの厚み部分と絶縁層１１と
を、丸カッター４１は切除することになる。
【００５９】図１０（Ｂ）を参照して、丸カッター４１
の詳細について説明する。丸カッター４１は円板状の形
状を有しており、その周端部は鋭角に形成してある。丸
カッター４１の中心部は、丸カッター４１が自由回転で
きるように支持部４２に固定してある。前述したカット
ソーは、駆動力により高速に回転しながら金属基板１０
Ｂを切断していた。ここでは、丸カッター４１は駆動力
を有さない。即ち、丸カッター４１の一部を金属基板１
０Ｂに押し当てながら、ダイシングラインＤ３に沿って
移動させることで、丸カッター４１は回転する。原理的
には、ピザを切り分ける治具と同様である。
の詳細について説明する。丸カッター４１は円板状の形
状を有しており、その周端部は鋭角に形成してある。丸
カッター４１の中心部は、丸カッター４１が自由回転で
きるように支持部４２に固定してある。前述したカット
ソーは、駆動力により高速に回転しながら金属基板１０
Ｂを切断していた。ここでは、丸カッター４１は駆動力
を有さない。即ち、丸カッター４１の一部を金属基板１
０Ｂに押し当てながら、ダイシングラインＤ３に沿って
移動させることで、丸カッター４１は回転する。原理的
には、ピザを切り分ける治具と同様である。
【００６０】次に丸カッター４１の大きさについて説明
する。溝２０が形成された箇所に於いて、金属基板１０
Ｂの残りの厚さと絶縁層１１の厚さとを加算した長さを
ｄとする。そして、回路素子１３の中で最も高い素子
の、頂部から絶縁層１１の表面までの長さをｈ１とす
る。この場合、丸カッター４１の半径は、ｄ１とｈ１と
を加算した長さよりも長く設定される。このように設定
することで、金属基板１０Ｂから回路基板１０を、確実
に分割させることができる。それと共に、丸カッター４
１を支持する支持部４２の下端が、回路素子１３に接触
して、回路素子１３が破損するのを防止することができ
る。
する。溝２０が形成された箇所に於いて、金属基板１０
Ｂの残りの厚さと絶縁層１１の厚さとを加算した長さを
ｄとする。そして、回路素子１３の中で最も高い素子
の、頂部から絶縁層１１の表面までの長さをｈ１とす
る。この場合、丸カッター４１の半径は、ｄ１とｈ１と
を加算した長さよりも長く設定される。このように設定
することで、金属基板１０Ｂから回路基板１０を、確実
に分割させることができる。それと共に、丸カッター４
１を支持する支持部４２の下端が、回路素子１３に接触
して、回路素子１３が破損するのを防止することができ
る。
【００６１】次に、図１０（Ｂ）を参照して、丸カッタ
ー４１により金属基板１０Ｂの分割を行う詳細について
説明する。上述したように、本発明では、ヒートシンク
１３Ａ等の高さを有する回路素子１３を、回路基板１０
の周辺部に配置させることができる。このことから、同
図に示すようにヒートシンク１３Ａの位置が、ダイシン
グラインＤ３に接近する場合がある。このような場合で
も、支持部４２がヒートシンク１３Ａに接触しないよう
に次のように支持部４２の位置を設定している。
ー４１により金属基板１０Ｂの分割を行う詳細について
説明する。上述したように、本発明では、ヒートシンク
１３Ａ等の高さを有する回路素子１３を、回路基板１０
の周辺部に配置させることができる。このことから、同
図に示すようにヒートシンク１３Ａの位置が、ダイシン
グラインＤ３に接近する場合がある。このような場合で
も、支持部４２がヒートシンク１３Ａに接触しないよう
に次のように支持部４２の位置を設定している。
【００６２】即ち、回路素子１３の中で最も高さを有す
る素子の、頂部から絶縁層１１の表面までの距離をｈ１
とした場合、支持部４２の下端から絶縁層１１の表面ま
での長さｈ２はｈ１よりも長く設定されている。例え
ば、本実施例では、ヒートシンク１３Ａに実装されたパ
ワー系の素子から導出される金属細線１５の頂部が、混
成集積回路の中で最も高い部分である。この場合、支持
部４２の下端は、金属細線１５の頂部よりも高い位置に
設定されている。このように、支持部４２の下端の位置
を設定することで、金属細線１５が断線してしまうのを
防止することができる。
る素子の、頂部から絶縁層１１の表面までの距離をｈ１
とした場合、支持部４２の下端から絶縁層１１の表面ま
での長さｈ２はｈ１よりも長く設定されている。例え
ば、本実施例では、ヒートシンク１３Ａに実装されたパ
ワー系の素子から導出される金属細線１５の頂部が、混
成集積回路の中で最も高い部分である。この場合、支持
部４２の下端は、金属細線１５の頂部よりも高い位置に
設定されている。このように、支持部４２の下端の位置
を設定することで、金属細線１５が断線してしまうのを
防止することができる。
【００６３】以上の工程に於いて、個々に分割された回
路基板１０は、リードを固着する工程やモールドの工程
等を経て、混成集積回路装置として完成する。
路基板１０は、リードを固着する工程やモールドの工程
等を経て、混成集積回路装置として完成する。
【００６４】本実施の形態により、以下に示すような効
果を奏することができる。
果を奏することができる。
【００６５】第１に、高速で回転するカットソー３１を
用いて、大判の金属基板を分割するので、従来のシャー
リングを用いた基板の分割方法と比較すると、「バリ」
の発生が非常に少ない。従って、製造工程の途中段階等
に於いて、「バリ」により混成集積回路がショートして
不良品が発生してしまうのを防止することができる。
用いて、大判の金属基板を分割するので、従来のシャー
リングを用いた基板の分割方法と比較すると、「バリ」
の発生が非常に少ない。従って、製造工程の途中段階等
に於いて、「バリ」により混成集積回路がショートして
不良品が発生してしまうのを防止することができる。
【００６６】第２に、重ね合わされた複数枚の大判の金
属基板１０Ａを、カットソー３１を用いて同時に分割す
るので、作業効率を向上させることができる。
属基板１０Ａを、カットソー３１を用いて同時に分割す
るので、作業効率を向上させることができる。
【００６７】第３に、カットソー３１が摩耗した場合で
も、カットソー３１の交換は比較的簡単な作業であり素
早く行うことができる。従って、従来のシャーリングの
刃の交換と比較した場合は、作業の効率を向上させるこ
とができる。
も、カットソー３１の交換は比較的簡単な作業であり素
早く行うことができる。従って、従来のシャーリングの
刃の交換と比較した場合は、作業の効率を向上させるこ
とができる。
【００６８】第４に、金属基板１０Ｂの個々の回路基板
１０の境界線に対応する部分に、溝を形成する。このこ
とから、金属基板１０Ｂを搬送する際に、金属基板１０
Ｂ全体に「たわみ」が生じた場合でも、溝２０の部分が
優先的に折り曲がる。従って、個々の回路基板１０の平
坦性が損なわれるのを防止することができる。
１０の境界線に対応する部分に、溝を形成する。このこ
とから、金属基板１０Ｂを搬送する際に、金属基板１０
Ｂ全体に「たわみ」が生じた場合でも、溝２０の部分が
優先的に折り曲がる。従って、個々の回路基板１０の平
坦性が損なわれるのを防止することができる。
【００６９】第５に、１枚の金属基板１０Ｂに、数十個
から数百個の混成集積回路を組み込むことが可能とな
る。従って、エッチングの工程、ダイボンドの工程およ
びワイヤボンドの工程を一括して行うことが可能とな
る。このことから、生産性を向上させることができる。
から数百個の混成集積回路を組み込むことが可能とな
る。従って、エッチングの工程、ダイボンドの工程およ
びワイヤボンドの工程を一括して行うことが可能とな
る。このことから、生産性を向上させることができる。
【００７０】第６に、金属基板１０Ｂを個々の回路基板
１０に分割する工程に於いて、駆動力を有さない丸カッ
ター４１を、金属基板１０Ｂに押し当てることにより回
転させて金属基板１０Ｂを分割している。従って、丸カ
ッター４１は溝２０の残りの厚み部分と絶縁層１１とを
切除するので、研削屑が全く発生しない。このことか
ら、製造工程に於いて、混成集積回路がショートするの
を防止することができる。
１０に分割する工程に於いて、駆動力を有さない丸カッ
ター４１を、金属基板１０Ｂに押し当てることにより回
転させて金属基板１０Ｂを分割している。従って、丸カ
ッター４１は溝２０の残りの厚み部分と絶縁層１１とを
切除するので、研削屑が全く発生しない。このことか
ら、製造工程に於いて、混成集積回路がショートするの
を防止することができる。
【００７１】第７に、丸カッター４１を溝２０に対応す
る部分に押し当てることにより、金属基板１０Ｂの分割
を行う。従って、樹脂層１１にクラックが発生して装置
の耐圧性が低下してしまうのを防止することができる。
更に、基板１０Ｂの平坦性を確保することができる。
る部分に押し当てることにより、金属基板１０Ｂの分割
を行う。従って、樹脂層１１にクラックが発生して装置
の耐圧性が低下してしまうのを防止することができる。
更に、基板１０Ｂの平坦性を確保することができる。
【００７２】第８に、丸カッター４１が摩耗した場合で
も、丸カッター４１の取り替えは比較的簡単な作業であ
り短時間で行える。このことから、生産性を向上させる
ことができる。
も、丸カッター４１の取り替えは比較的簡単な作業であ
り短時間で行える。このことから、生産性を向上させる
ことができる。
【００７３】第９に、本発明では、カットソー３１や丸
カッター４１を用いて金属基板を「切断」することによ
り、個々の回路基板を分離させている。従来例のよう
に、プレス機を用いて回路基板の分離を行った場合は、
製造される回路基板の大きさに応じて、異なる刃を用意
する必要があった。本発明では、大きさの異なる回路基
板を有する混成集積回路装置を製造する場合でも、ダイ
シングラインを変更するのみで対応することができる。
カッター４１を用いて金属基板を「切断」することによ
り、個々の回路基板を分離させている。従来例のよう
に、プレス機を用いて回路基板の分離を行った場合は、
製造される回路基板の大きさに応じて、異なる刃を用意
する必要があった。本発明では、大きさの異なる回路基
板を有する混成集積回路装置を製造する場合でも、ダイ
シングラインを変更するのみで対応することができる。
【００７４】第１０に、本発明では、１枚の金属基板１
０Ｂにマトリックス状に多数個の混成集積回路を組み込
む。そして各混成集積回路同士は極めて接近しているの
で、金属基板１０Ｂのほぼ全面が回路基板１０となる。
従って、材料の廃棄ロスを少なくすることができる。
０Ｂにマトリックス状に多数個の混成集積回路を組み込
む。そして各混成集積回路同士は極めて接近しているの
で、金属基板１０Ｂのほぼ全面が回路基板１０となる。
従って、材料の廃棄ロスを少なくすることができる。
【００７５】
【発明の効果】本発明では、以下に示すような効果を奏
することができる。
することができる。
【００７６】第１に、導電パターン１２を回路基板１０
の端部付近まで形成させることができるので、従来例と
同じ回路を形成した場合は、混成集積回路装置全体の大
きさを小さくすることができる。
の端部付近まで形成させることができるので、従来例と
同じ回路を形成した場合は、混成集積回路装置全体の大
きさを小さくすることができる。
【００７７】第２に、回路素子１３を回路基板１０の端
部付近まで配置させることができるので、電気回路を設
計する自由度を向上させることができる。更に、パター
ンの密度を向上させることができるので、従来例と同じ
回路を形成した場合は、混成集積回路装置全体の大きさ
を小さくすることができる。
部付近まで配置させることができるので、電気回路を設
計する自由度を向上させることができる。更に、パター
ンの密度を向上させることができるので、従来例と同じ
回路を形成した場合は、混成集積回路装置全体の大きさ
を小さくすることができる。
【図１】本発明の混成集積回路装置の斜視図（Ａ）、断
面図（Ｂ）である。
面図（Ｂ）である。
【図２】本発明の混成集積回路装置の斜視図（Ａ）、断
面図（Ｂ）である。
面図（Ｂ）である。
【図３】本発明の混成集積回路装置の製造方法を説明す
るフローチャートである。
るフローチャートである。
【図４】本発明の混成集積回路装置の製造方法を説明す
る平面図（Ａ）、斜視図（Ｂ）、拡大図（Ｃ）である。
る平面図（Ａ）、斜視図（Ｂ）、拡大図（Ｃ）である。
【図５】本発明の混成集積回路装置の製造方法を説明す
る平面図（Ａ）、斜視図（Ｂ）、拡大図（Ｃ）である。
る平面図（Ａ）、斜視図（Ｂ）、拡大図（Ｃ）である。
【図６】本発明の混成集積回路装置の製造方法を説明す
る斜視図（Ａ）、断面図（Ｂ）である。
る斜視図（Ａ）、断面図（Ｂ）である。
【図７】本発明の混成集積回路装置の製造方法を説明す
る断面図である。
る断面図である。
【図８】本発明の混成集積回路装置の製造方法を説明す
る断面図である。
る断面図である。
【図９】本発明の混成集積回路装置の製造方法を説明す
る平面図である。
る平面図である。
【図１０】本発明の混成集積回路装置の製造方法を説明
する斜視図（Ａ）、断面図（Ｂ）である。
する斜視図（Ａ）、断面図（Ｂ）である。
【図１１】従来の混成集積回路装置の斜視図（Ａ）、断
面図（Ｂ）である。
面図（Ｂ）である。
【図１２】従来の混成集積回路装置の製造方法を説明す
る平面図（Ａ）、断面図（Ｂ）である。
る平面図（Ａ）、断面図（Ｂ）である。
【図１３】従来の混成集積回路装置の製造方法を説明す
る平面図（Ａ）、断面図（Ｂ）である。
る平面図（Ａ）、断面図（Ｂ）である。
【図１４】従来の混成集積回路装置の製造方法を説明す
る平面図である。
る平面図である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 根津 元一
大阪府守口市京阪本通２丁目５番５号 三
洋電機株式会社内
(72)発明者 茂木 一利
大阪府守口市京阪本通２丁目５番５号 三
洋電機株式会社内
Ｆターム(参考） 5E315 AA03 BB03 BB04 BB14 DD23
DD25 GG22
5F036 AA01 BA04 BA26 BB01 BC17
BC33
Claims (7)
- 【請求項１】 表面に絶縁層が設けられ且つ金属から成
る回路基板と、 前記絶縁層上に設けられた導電パターンと、 前記導電パターン上に実装された回路素子とを具備する
混成集積回路装置に於いて、 前記導電パターンは、前記回路基板の表面に全面的に形
成されることを特徴とする混成集積回路装置。 - 【請求項２】 前記導電パターンは、前記回路基板の周
端部付近にも形成されることを特徴とする請求項１記載
の混成集積回路装置。 - 【請求項３】 前記導電パターンは、前記回路基板の周
端から２ｍｍ以内の、前記回路基板の表面にも形成され
ることを特徴とする請求項２記載の混成集積回路装置。 - 【請求項４】 表面に絶縁層が設けられ且つ金属から成
る回路基板と、 前記絶縁層上に設けられた導電パターンと、 前記導電パターン上に実装された回路素子とを具備する
混成集積回路装置に於いて、 前記回路素子を、前記回路基板の周辺部に配置させるこ
とを特徴とする混成集積回路装置。 - 【請求項５】 前記回路素子は、前記回路基板の周端か
ら２ｍｍ以内の、前記回路基板の表面に配置されること
を特徴とする請求項４記載の混成集積回路装置。 - 【請求項６】 表面に半導体素子が固着されたヒートシ
ンクを、前記回路基板の周辺部に配置させることを特徴
とする請求項４記載の混成集積回路装置。 - 【請求項７】 前記ヒートシンクは、前記回路基板の周
端から２ｍｍ以内の、前記回路基板の表面に配置される
ことを特徴とする請求項６記載の混成集積回路装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002121748A JP3896029B2 (ja) | 2002-04-24 | 2002-04-24 | 混成集積回路装置の製造方法 |
| CNB031232671A CN1310316C (zh) | 2002-04-24 | 2003-04-24 | 混合集成电路装置 |
| US10/421,921 US7250352B2 (en) | 2002-04-24 | 2003-04-24 | Methods for manufacturing a hybrid integrated circuit device |
| US10/421,920 US6956252B2 (en) | 2002-04-24 | 2003-04-24 | Hybrid integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002121748A JP3896029B2 (ja) | 2002-04-24 | 2002-04-24 | 混成集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003318312A true JP2003318312A (ja) | 2003-11-07 |
| JP3896029B2 JP3896029B2 (ja) | 2007-03-22 |
Family
ID=29267417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002121748A Expired - Fee Related JP3896029B2 (ja) | 2002-04-24 | 2002-04-24 | 混成集積回路装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6956252B2 (ja) |
| JP (1) | JP3896029B2 (ja) |
| CN (1) | CN1310316C (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006100759A (ja) * | 2004-08-31 | 2006-04-13 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP2006100752A (ja) * | 2004-09-30 | 2006-04-13 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| US7075775B2 (en) | 2004-05-27 | 2006-07-11 | Kyocera Corporation | Chip-type electronic component |
| JP2009158687A (ja) * | 2007-12-26 | 2009-07-16 | Sanyo Electric Co Ltd | 回路基板およびその製造方法、回路装置およびその製造方法 |
| JP2013247200A (ja) * | 2012-05-24 | 2013-12-09 | Nhk Spring Co Ltd | 金属ベース回路基板のエッジ形成方法及び金属ベース回路基板 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USD680119S1 (en) * | 2011-11-15 | 2013-04-16 | Connectblue Ab | Module |
| USD692896S1 (en) * | 2011-11-15 | 2013-11-05 | Connectblue Ab | Module |
| USD680545S1 (en) * | 2011-11-15 | 2013-04-23 | Connectblue Ab | Module |
| USD689053S1 (en) * | 2011-11-15 | 2013-09-03 | Connectblue Ab | Module |
| USD668658S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
| USD668659S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
| TWM458672U (zh) * | 2013-04-10 | 2013-08-01 | Genesis Photonics Inc | 光源模組 |
| WO2015029004A1 (en) * | 2013-08-28 | 2015-03-05 | Qubeicon Ltd. | Semiconductor die and package jigsaw submount |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144049A (ja) * | 1984-12-18 | 1986-07-01 | Nec Corp | 混成集積回路用基板 |
| EP0460554A1 (en) * | 1990-05-30 | 1991-12-11 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
| JPH0595212A (ja) * | 1991-10-01 | 1993-04-16 | Mitsubishi Electric Corp | 高周波半導体混成集積回路装置 |
| JPH0722096A (ja) * | 1993-06-30 | 1995-01-24 | Mitsubishi Electric Corp | 混成集積回路 |
| JP3396541B2 (ja) * | 1993-08-30 | 2003-04-14 | 株式会社東芝 | 混成集積回路装置を搭載した回路基板 |
| US5752182A (en) * | 1994-05-09 | 1998-05-12 | Matsushita Electric Industrial Co., Ltd. | Hybrid IC |
| JPH08204299A (ja) * | 1995-01-31 | 1996-08-09 | Mitsubishi Electric Corp | 配線構造 |
| KR100503531B1 (ko) * | 1996-11-05 | 2005-09-26 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 반도체디바이스 |
| JP4032459B2 (ja) * | 1997-08-05 | 2008-01-16 | 株式会社デンソー | 混成集積回路用基板及びその製造方法 |
| JPH11220656A (ja) * | 1998-01-30 | 1999-08-10 | Canon Inc | 二次元撮像装置の実装構造 |
| US6259157B1 (en) * | 1998-03-11 | 2001-07-10 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device, and method of manufacturing thereof |
| JP3756691B2 (ja) * | 1999-03-18 | 2006-03-15 | 株式会社日立製作所 | 内燃機関用の樹脂封止形電子装置 |
| JP4614584B2 (ja) | 2001-06-28 | 2011-01-19 | 三洋電機株式会社 | 混成集積回路装置およびその製造方法 |
| JP4614586B2 (ja) | 2001-06-28 | 2011-01-19 | 三洋電機株式会社 | 混成集積回路装置の製造方法 |
| TW585015B (en) | 2001-06-28 | 2004-04-21 | Sanyo Electric Co | Hybrid integrated circuit device and method for manufacturing same |
-
2002
- 2002-04-24 JP JP2002121748A patent/JP3896029B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-24 US US10/421,920 patent/US6956252B2/en not_active Expired - Fee Related
- 2003-04-24 CN CNB031232671A patent/CN1310316C/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7075775B2 (en) | 2004-05-27 | 2006-07-11 | Kyocera Corporation | Chip-type electronic component |
| JP2006100759A (ja) * | 2004-08-31 | 2006-04-13 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP4549171B2 (ja) * | 2004-08-31 | 2010-09-22 | 三洋電機株式会社 | 混成集積回路装置 |
| JP2006100752A (ja) * | 2004-09-30 | 2006-04-13 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP2009158687A (ja) * | 2007-12-26 | 2009-07-16 | Sanyo Electric Co Ltd | 回路基板およびその製造方法、回路装置およびその製造方法 |
| JP2013247200A (ja) * | 2012-05-24 | 2013-12-09 | Nhk Spring Co Ltd | 金属ベース回路基板のエッジ形成方法及び金属ベース回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1310316C (zh) | 2007-04-11 |
| US6956252B2 (en) | 2005-10-18 |
| US20040014270A1 (en) | 2004-01-22 |
| CN1453859A (zh) | 2003-11-05 |
| JP3896029B2 (ja) | 2007-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070226996A1 (en) | Hybrid integrated circuit device and method of manufacturing the same | |
| JP5108496B2 (ja) | 回路基板およびその製造方法、回路装置およびその製造方法 | |
| US7008825B1 (en) | Leadframe strip having enhanced testability | |
| JP4488733B2 (ja) | 回路基板の製造方法および混成集積回路装置の製造方法。 | |
| JP2003318312A (ja) | 混成集積回路装置 | |
| US8338234B2 (en) | Hybrid integrated circuit device and manufacturing method thereof | |
| JP4606447B2 (ja) | 中板の金属基板の製造方法。 | |
| JP2003318334A (ja) | 混成集積回路装置 | |
| US7250352B2 (en) | Methods for manufacturing a hybrid integrated circuit device | |
| US20050161781A1 (en) | Hybrid integrated circuit device and manufacturing method thereof | |
| JP2004006585A (ja) | 混成集積回路装置の製造方法 | |
| JP4850216B2 (ja) | 混成集積回路装置の製造方法 | |
| JP4889169B2 (ja) | 半導体装置およびその製造方法 | |
| JP6899980B1 (ja) | 半導体装置モジュールおよびその製造方法 | |
| JP2005116843A (ja) | 回路用金属板およびセラミックス回路基板 | |
| JP2010278309A (ja) | 回路基板の製造方法および回路装置の製造方法 | |
| JP2005123606A (ja) | 混成集積回路装置およびその製造方法 | |
| JP5259336B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2011101065A (ja) | 半導体装置 | |
| JP2004311691A (ja) | 回路用金属板およびセラミックス回路基板 | |
| JP2005064327A (ja) | 高放熱型プラスチックパッケージ | |
| JP2004153004A (ja) | 混成集積回路装置およびその製造方法 | |
| JP2004134436A (ja) | 混成集積回路装置およびその製造方法 | |
| JP2001267476A (ja) | 半導体パッケージ用ヒートスプレッダの製造方法 | |
| JP2001077281A (ja) | 樹脂封止型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050722 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |