CN1310316C - 混合集成电路装置 - Google Patents

混合集成电路装置 Download PDF

Info

Publication number
CN1310316C
CN1310316C CNB031232671A CN03123267A CN1310316C CN 1310316 C CN1310316 C CN 1310316C CN B031232671 A CNB031232671 A CN B031232671A CN 03123267 A CN03123267 A CN 03123267A CN 1310316 C CN1310316 C CN 1310316C
Authority
CN
China
Prior art keywords
substrate
integrated circuit
conductive pattern
mixed integrated
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031232671A
Other languages
English (en)
Other versions
CN1453859A (zh
Inventor
水谷雅彦
高草木贞道
根津元一
茂木一利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1453859A publication Critical patent/CN1453859A/zh
Application granted granted Critical
Publication of CN1310316C publication Critical patent/CN1310316C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种混合集成电路装置，进行混合集成电路装置(1)的小型化。在表面设有绝缘层(11)的电路衬底(10)的表面形成导电图案(12)。导电图案(12)形成在电路衬底的整个面上。具体地说，在自电路衬底(10)的周端起2mm以内的部分也形成有导电图案(12)。可将散热片(13A)等具有高度的电路元件(13)配置在电路衬底(10)的周端附近。这样，通过构成混合集成电路装置(1)可提高混合集成电路的集成度。因此，在构成与现有技术同等的电路时，可减小混合集成电路装置整体的大小。

Description

混合集成电路装置
技术领域
本发明涉及一种混合集成电路装置，特别是涉及一种可在由金属构成的电路衬底上整面形成导电图案的混合集成电路装置。
背景技术
参照图11，说明现有的混合集成电路装置的结构。图11(A)是混合集成电路装置6的立体图，图11(B)是沿图11(A)的X-X线的剖面图。
参照图11(A)及图11(B)，现有的混合集成电路装置6有如下的结构，其包括：长方形的衬底60；在衬底60的表面设置的绝缘层61上形成的导电图案62；导电图案62上固定的电路元件63；将电路元件63和导电图案62电连接的金属细线65；和导电图案电连接的导线64。另外，通过由绝缘性树脂或管壳材料等密封在电路衬底60的表面上形成的混合集成电路，混合集成电路装置6作为成品完成。
其次，参照图12～图14，说明制造混合集成电路装置6的方法。
参照图12说明细长地分割大版的金属衬底66A的工序。于同图中，图12(A)是大版的金属衬底66A的平面图。图12(B)是大版的金属衬底66A的剖面图。
参照图12(A)说明细长地分割大版的金属衬底66A的方法。在此，大版的金属衬底66A根据切割线D4进行细长地分割。此分割由剪切力剪断来进行。被细长分割的金属衬底也可考虑到其后的粘结工序等的作业性，再被分割为两个或两个以上。在此，细长分割的金属衬底被分割为不同长度的两个金属衬底66B。
参照图12(B)说明金属衬底66A的结构。在此，衬底66A是由铝构成的衬底，两面进行了防蚀处理。另外，在形成混合集成电路的面上，为了进行金属衬底66A和导电图案的绝缘，设有绝缘层61。而后，绝缘层61上压装有作为导电图案62的铜箔68。
参照图13说明在细长分割的金属衬底66B的表面形成混合集成电路67的工序。此图中，图13(A)是形成有多个混合集成电路67的细长金属衬底66B的平面图。另外，图13(B)是图13(A)的剖面图。
首先，通过腐蚀蚀刻压装在绝缘层61上的铜箔68，形成导电图案62。在此，细长的金属衬底66B蚀刻导电图案62形成多个混合集成电路。另外，为了保护导电图案62，也有在导电图案62上施以树脂外敷层的情况。
其次，使用焊锡等钎料，在导电图案62上的规定部位固装电路元件63，作为电路元件63，可以全部采用无源元件或有源元件。另外，安装功率系统元件时，在导电图案上固装的散热片上安装元件。
参照图14说明将形成有多个混合集成电路67的金属衬底66B分割为一个个电路衬底60的方法。表面上形成有混合集成电路67的单个电路衬底60通过使用压力机冲切电路衬底60的局部，由金属衬底66B分割。在此，压力机由形成有混合集成电路67的面冲切金属衬底66B。因此，在电路衬底60的周端形成不设导电图案62和电路元件63的边缘。
由以上的工序被单个分离的电路衬底60经密封混合集成电路67的工序等，作为成品完成。
发明内容
但是，象上述这样的混合集成电路装置及其制造方法有以下所示的问题。
第一，因为通过冲切金属衬底66B，由金属衬底66B分离电路衬底60，所以至少由电路衬底60的周端起2mm以内的部分成为边缘。即，电路衬底60的大小，比在电路衬底上形成的导电图案更大。从而，电路衬底60的周边部成为死角，即使提高混合集成电路67的集成度，因为要形成大的电路衬底60，故有装置整体成为大型装置的问题。
第二，因为上述相同的理由，所以散热片等电路元件63不能配置在电路衬底的周边部分。这样在设计导电图案62时受到限制，有不能提高混合集成电路的密度的问题。
本发明是鉴于上述的问题而形成的。从而，本发明的主要的目的是提供提高了安装密度及品质的混合集成电路。
本发明第一方面的混合集成电路装置包括：在表面上设置有绝缘层的金属衬底、所述绝缘层上设置的导电图案、所述导电图案上安装的电路元件，所述导电图案在所述金属衬底的表面上整面地形成，所述电路基板的侧面包含自所述电路基板的下方设置的第一切断面，以及自所述电路基板的上方设置的第二切断面。
本发明第二方面的混合集成电路装置中，所述导电图案在所述金属衬底的周端附近也形成。
本发明第三方面的混合集成电路装置中，所述导电图案在所述金属衬底的周端起2mm以内的所述金属衬底表面上也形成。
本发明第四方面的混合集成电路装置包括：在表面设置有绝缘层的金属衬底、所述绝缘层上设置的导电图案、所述导电图案上安装的电路元件，所述电路元件配置在所述金属衬底的周边部分，所述电路基板的侧面包含自所述电路基板的下方设置的第一切断面，以及自所述电路基板的上方设置的第二切断面。
本发明第五方面的混合集成电路装置中，所述电路元件配置在所述金属衬底的周边起2mm以内的所述金属衬底表面。
本发明第六方面的混合集成电路装置中，在所述金属衬底的周边部分配置表面上固装有半导体元件的散热片。
本发明第七方面的混合集成电路装置中，所述散热片配置在所述金属衬底的周端起2mm以内的所述金属衬底的表面。
上述的混合集成电路装置中，所述第一切断面利用以高速旋转的截割锯形成，所述第二切断面利用不具有驱动力的圆切割器形成。
上述的混合集成电路装置中，所述第一切断面是自所述电路基板的背面倾斜连续形成的倾斜面。
附图说明
图1是本发明的混合集成电路装置的立体图(A)和剖面图(B)；
图2是本发明的混合集成电路装置的立体图(A)和剖面图(B)；
图3是说明本发明的混合集成电路装置制造方法的流程图；
图4是说明本发明的混合集成电路装置制造方法的平面图(A)、立体图(B)和放大图(C)：
图5是说明本发明的混合集成电路装置制造方法的平面图(A)、立体图(B)和放大图(C)；
图6是说明本发明的混合集成电路装置制造方法的立体图(A)和剖面图(B)：
图7是说明本发明的混合集成电路装置制造方法的剖面图；
图8是说明本发明的混合集成电路装置制造方法的剖面图；
图9是说明本发明的混合集成电路装置制造方法的平面图；
图10是说明本发明的混合集成电路装置制造方法的立体图(A)和剖面图(B)：
图11是现有的混合集成电路装置的立体图(A)和剖面图(B)；
图12是说明现有的混合集成电路装置制造方法的平面图(A)和剖面图(B)；
图13是说明现有的混合集成电路装置制造方法的平面图(A)和剖面图(B)；
图14是说明现有的混合集成电路装置制造方法的平面图。
具体实施方式
说明混合集成电路装置1的第一实施方式
参照图1说明本发明的混合集成电路装置1的结构。图1(A)是混合集成电路装置1的立体图，图1(B)是图1(A)的X-X线的剖面图。
参照图1(A)及图1(B)，混合集成电路装置1具有如下结构。即，由金属构成的电路衬底10、在电路衬底10的表面形成的绝缘层11、在绝缘层11上形成的导电图案12和在导电图案12上的规定位置安装的电路元件13等构成混合集成电路装置1。各构成要素在以下详细说明。
作为电路衬底10的材料，采用铝和铜等金属。另外，作为电路衬底10的材料也可采用合金。在此，采用铝构成的电路衬底10，其两面进行了防蚀处理。电路衬底10的侧面由自上面垂直延伸的垂直部10A和自垂直部10A至下方延伸且向电路衬底10的内侧倾斜的倾斜部10B形成。电路衬底10的侧面形成倾斜部10B的理由在于其制造方法。即，电路衬底10通过切分大版的金属衬底来制造。具体地，首先由金属衬底的反面形成V型的槽，而后自表面除去形成槽的部位的残留的厚度部分。该V型槽的部分就形成倾斜部10B。另外，关于形成电路衬底10的具体的制造方法，在说明混合集成电路装置的制造方法的实施形态中后述。
绝缘层11在电路衬底10的表面上形成，具有绝缘导电图案12和电路衬底的功能。另外，为了将由电路元件13产生的热积极地传送到电路衬底10上，在绝缘层11上高填充氧化铝。
导电图案12设置在绝缘层11的表面，由铜等金属形成。在此，在电路衬底10的表面整个面形成导电图案12。具体的，在电路衬底10的周端起2mm以内的周端附近也形成导电图案12。这样，一直到电路衬底10的周端附近的表面可形成导电图案12的理由，在于分割电路衬底10的方法。关于分割电路衬底10的详细的方法后述。在本发明中，通过切断金属衬底，自大版的金属衬底分割单个的电路衬底10。在现有的例中，因为是通过冲切机分割电路衬底，所以在电路衬底10的周端附近必须有边缘，本发明中，可排除此边缘，可在电路衬底10的表面整个区域全部形成导电图案12。
电路元件13介由焊锡等钎料安装在导电图案12规定的位置。作为电路元件13，可以全部采用无源元件、有源元件或电路装置等。另外，安装功率系统元件时，在固装于导电图案上的散热片上安装该元件。在本发明中，电路元件13可以配置在电路衬底10的任意位置。即，在电路衬底10的周端附近也可以配置电路元件13。具体的，可在电路衬底10的周端起2mm以内的电路衬底10的表面配置电路元件。
散热片13A安装在导电图案12的规定位置，而后在其上面安装功率系统元件，功率系统元件和导电图案12由金属细线15电连接。在此，散热片13A可以配置在电路衬底10的任意位置。具体的，散热片13A也可以配置在电路衬底10的周端起2mm以内的周端附近。如上所述，可以在直至电路衬底10的周端附近的表面配置散热片13A的理由，在于分割电路衬底10的方法。
关于分割电路衬底10的方法的细节后述，在本发明中，通过切断金属衬底，自大版的金属衬底分割单个的电路衬底10。在现有例中，因为采用冲切机分割电路衬底，所以在电路衬底10的周端附近必须有边缘。更进一步的，由于安装有功率系统元件的散热片13在电路元件13中具有最高高度，所以不能配置在电路衬底10的周边部。本发明中，可排除该边缘，在电路衬底10的表面的任何位置都可以配置散热片13A。对无源元件和有源元件等其它电路元件13也可以同样说。
导线14固装在由导电图案12构成的底座上，有和外部进行输入、输出的功能。另外，功率系统元件等由正面安装，通过金属细线15和导电图案12电连接。并且，在导电图案12中，在不进行电连接的位置，可由树脂等形成外敷层。
参照图2说明由绝缘性树脂密封的混合集成电路装置的结构。图2(A)是混合集成电路装置1的立体图，图2(B)是图2(A)的X-X线的剖面图。
参照图2(A)及图2(B)说明混合集成电路装置1的结构。同图显示的混合集成电路装置1是树脂密封图1所示的混合集成电路装置1的混合集成电路装置。因此，绝缘性树脂16以外的结构是和图1相同的，在此仅说明绝缘性树脂16及其附近的结构。
绝缘性树脂16具有密封由电路衬底10的表面上设置的电路元件13等构成的混合集成电路的功能。作为绝缘性树脂16的种类，可以采用由注射模进行密封的热塑性树脂和通过传递模进行密封的热硬性树脂等。
参照图2(B)，如上所述，电路衬底10的侧面有垂直部10AA和倾斜部10B，具体的，电路衬底10的表面和垂直部10AA形成的角度是直角。而且，电路衬底10的反面和倾斜部10BB形成的角度是钝角。因此，如同图所示，在露出电路衬底10的反面进行树脂密封时，形成绝缘性树脂16旋入倾斜部10B的形式，倾斜部10B和绝缘性树脂16之间产生锚固效应。
根据如上所述的混合集成电路装置10的结构，可以取得如下所示的效果。
第一，因为直至电路衬底10的端部附近可以形成导电图案12，所以在形成和现有例相同的电路时，可以减小混合集成电路装置整体的大小。
第二，因为直至电路衬底10的端部附近可以配置电路元件13，所以可以提高设计电气电路的自由度。并且，因为可以提高图案的密度，所以形成和现有例相同的电路时，可以减小混合集成电路装置整体的大小。
第三，因为电路衬底10倾斜部10B和绝缘性树脂16之间发生锚固效应，所以可以防止电路衬底10由绝缘性树脂16脱离。
下面，说明混合集成电路装置的制造方法的第二实施方式。
参照图3～图10说明混合集成电路装置的制造方法。首先，参照图3的流程图说明本实施方式的整体工序。本实施方式中，采用如下的工序制造混合集成电路装置。即，混合集成电路装置由以下工序制造：通过分割大版的金属衬底而切分为中版的金属衬底的工序、在中版的金属衬底的表面上形成多个混合集成电路的导电图案的工序、在中版的金属衬底的未设置绝缘层的面上形成格子状槽的工序、在导电图案上安装电路元件的装片工序、进行引线焊接的工序和通过切除金属衬底的槽的残留厚度部分及绝缘层分离单个电路衬底的工序等。以下说明上述各工序。
第一工序：参照图4
本工序是通过分割大版的金属衬底10A形成中版的金属衬底10B的工序。
首先，参照图4(A)，准备大版的金属衬底10A，例如，大版的衬底10A的大小是约为1m的正方形。在此，金属衬底10A是两面进行了抗蚀处理的铝衬底。而且，在金属衬底10A的表面设有绝缘层。另外，绝缘层的表面上形成有作为导电图案的铜箔。
其次，参照图4(B)，采用截割锯31沿切割线D1分割金属衬底10A。在此，通过使多个金属衬底10A重叠，可同时分割多个金属衬底10A。截割锯31一边高速旋转，一边沿切割线D1分割金属衬底10A。作为分割的方法，在此，是通过沿切割线D1将具有正方形形状的大版的金属衬底10A分割为8块，而形成细长的中版的金属衬底10B。在此，中版的金属衬底10B的形状成为长边长度为短边长度的两倍。
参照图4(C)就截割锯31的刀尖的形状等进行说明。图4(C)是截割锯31的刀尖31A附近的放大图。刀尖31A的端部平坦地形成，嵌入有金刚石。通过使有如此刀尖的截割锯高速旋转，可以沿着切割线将金属衬底10A分割。
采用该工序制造的中版的金属衬底10B进行腐蚀蚀刻部分地除去铜箔，形成导电图案。形成的导电图案的个数虽然根据金属衬底10B的大小和混合集成电路的大小而不同，但在一张金属衬底10B上可以形成数十个到数百个的混合集成电路的导电图案。
第二工序：参照图5及图6
本工序是在中版金属衬底10B的不设置绝缘层的面上形成格子状槽20的工序。图5A是前工序分割的中版的金属衬底10B的平面图。图5B是显示用V截割锯35在金属衬底10A上形成槽的状态的立体图。图5(C)是刀尖35A的放大图。
参照图5(A)及图5(B)，高速旋转V截割锯35沿切割线D2在金属衬底上形成槽。切割线D2设成格子状。而且，切割线D2与在绝缘层11上形成的单个的导电图案的分界线对应。
参照图5(C)说明V截割锯35的形状。V截割锯35上，设有多个具有如同图所示的形状的刀尖35A。在此，刀尖35A的形状与在金属衬底10A上设置的槽的形状对应。在此，有V型的断面的槽在金属衬底的反面(未设绝缘层11的面)形成。因此，刀尖35A的形状也为V型。刀尖35A上埋入有金刚石。
其次，参照图6(A)及图6(B)说明形成有槽20的金属衬底10B的形状。图6A是采用截割锯31形成槽的金属衬底10B的立体图，图6(B)是金属衬底10B的剖面图。
参照图6(A)，在金属衬底10B的没有设置绝缘层11的面上，格子状形成槽20。本实施形态中，因为使用具有V型形状的刀尖35A的截割锯35形成槽，所以槽20形成V型的断面。另外，槽20的中心线与绝缘层11上形成的单个的导电图案12的分界线相对应。
参照图6(B)说明槽20的形状等。在此，槽20形成V型的断面。而且，槽20的深度比金属衬底10B的厚度浅。从而，本工序中金属衬底10B不分割为单个的电路衬底10。即，单个电路衬底10，由槽20的部分对应的金属衬底10B的残留的厚度部分连接。因此，在作为单个电路衬底10分割前，金属衬底10B可作为一张片状衬底处理。另外，在本工序中，在发生飞边时，进行高压洗涤，除去飞边。
第三工序：参照图7～图9
本工序是在导电图案12上安装电路元件13，并进行电路元件13和导电图案12的电连接的工序。
参照图7说明在导电图案12上安装电路元件13的装片的工序。图7是显示在导电图案12上安装有电路元件13的状态的剖面图。电路元件13介由焊锡等钎料安装在导电图案12的规定位置。如前所述，在电路衬底10的周端附近也形成有导电图案12。因此，电路元件13也可安装在电路衬底10的周端附近。另外，上面安装有功率系统元件的散热片13A和其它的电路元件比较，是具有高度的电路元件。由此，使用压力机的现有的混合集成电路装置的制造方法中，在电路元件13的周端附近不能配置散热片13A。后述的本发明中，使用圆切割器一个个地分割电路衬底10。因此，可将散热片13A等具有高度的电路元件13配置在电路元件13的周端附近。
参照图8说明电路元件13和导电图案12进行电连接的引线焊接的工序。图8是显示使用金属细线15将电路元件13和导电图案12电连接的状态的剖面图。在此，就一张电路衬底10B上形成的数十到数百个混合集成电路，一并进行引线焊接。
参照图9具体地说明在金属衬底10B上形成的混合集成电路。图9是在金属衬底10B上形成的混合集成电路17的一部分的平面图，实际上形成更多个混合集成电路17。另外，将金属衬底10B分割成单个的电路衬底10的切割线D3由虚线显示在同图上。由同图可知，形成单个的混合集成电路的导电图案12和切割线D2极其接近。由此可知，金属衬底10B的表面上整面形成导电图案12。更加的，可知在混合集成电路的周边部配置有散热片13A等电路元件13。
上述的说明中，在具有细长形状的衬底10B的表面统一形成混合集成电路。在此，在进行装片和引线焊接的制造装置具有限制时，也可由本工序前面的工序将金属衬底10B分割为所需尺寸。例如，当由本工序前面的工序将金属衬底10B分割为二时，金属衬底成为正方形的形状。
第四工序：参照图10
本工序是通过切除金属衬底10B的槽的残留厚度部分及绝缘层11将金属衬底10B分割为单个的电路衬底10的工序。图10(A)是显示用圆切割器41将金属衬底10B分割为单个的电路衬底10的状态的立体图。图10(B)是图10(A)的剖面图。在此，虽未图示，但在图10(A)中，在绝缘层11上形成有多个的混合集成电路。
参照图10(A)用圆切割器41沿切割线D3压切金属衬底10B。由此，金属衬底10B被分割为单个电路衬底10。圆切割器41压切金属衬底10B的设有绝缘层11的面上与槽20的中心线对应的部分。在此，槽20具有V型的断面。从而，切割器41切除槽20最深形成的部分的、金属衬底10B的残留的厚度部分和绝缘层11。
参照图10(B)详细地说明圆切割器41。圆切割器41具有园板状的形状，其周端形成锐角。圆切割器41的中心部固定在支撑部42上，并可以自由旋转。上述的截割锯利用驱动力高速旋转并切断金属衬底10B。在此，圆切割器41没有驱动力。即，把圆切割器41的局部压到金属衬底10B上，沿切割线D3移动，来使圆切割器41旋转。原理上说，和切分比萨的工具相同。
下面说明圆切割器41的大小。设在形成槽20的位置，金属衬底10B的残留的厚度和绝缘层11的厚度相加的长度是d。设在电路元件13中最高的元件的由顶部到绝缘层11的表面的长度是h1。此时，圆切割器41的半径设定为比d1和h1相加的长度长。通过这样设定，可以可靠地自金属衬底10B分割电路衬底10。与此同时，支撑圆切割器41的支撑部42的下端与电路元件13接触，可以防止电路元件13的损坏。
其次，参照图10(B)详细说明利用圆切割器41进行金属衬底10B的分割的情况。如上述，本发明中，散热片13A等具有高度的电路元件可以配置在电路衬底10的周边部。由此，如同图所示，在散热片13A的位置有时会接近切割线D3。这种情况下，设定支撑部42的位置使支撑部42不接触散热片13A。
即，在电路元件13中具有最大高度的元件的，由顶部到绝缘层11的表面的距离为h1时，设定从支撑部42的下端到绝缘层11的表面的长度h2比h1长。例如，本实施例中，由散热片13A上安装的功率系统元件导出的金属细线15的顶部是混合集成电路中最高的部分。此时支撑部42的下端设定在比金属细线15的顶部高的位置。这样，设定支撑部42的下端的位置可以防止金属细线15断线。
在以上的工序方面中，单个分割的电路衬底10经过固定导线的工序和模装工序等，作为混合集成电路装置完成。
根据本实施形态，可以取得如下所述的效果。
第一，因为用高速旋转的截割锯31分割大版的金属衬底，所以和用现有剪切的衬底的分割方法比较，飞边的发生非常少。因此，在制造工序的中间阶段等中，可以防止飞边使混合集成电路短路而产生不良品。
第二，因为使用截割锯31同时分割重叠的多张大版的金属衬底10A，所以可以提高工作效率。
第三，即使截割锯31磨损时，截割锯31的更换是比较简单的工作，可以很快地进行。从而，与现有剪切的刀的更换比较，可以提高工作的效率。
第四，金属衬底10B的单个电路衬底10的分界线对应的部分形成槽。由此，在输送金属衬底10B时，即使金属衬底10B整体产生挠曲时，槽20的部分也会优先的折弯。因此，可以防止单个电路衬底10的平坦性的损坏。
第五，一张金属衬底10B上可组装数十到数百个集成电路。因此，腐蚀蚀刻的工序、装片的工序及引线焊接的工序可一块进行。由此，可以提高生产性。
第六，在将金属衬底10B分割为单个电路衬底10的工序中，通过将没有驱动力的圆切割器41压在金属衬底10B上使其旋转来分割金属衬底10B。因此，因为圆切割器41切除槽20的残留的厚度部分和绝缘层11，所以完全不产生切屑。由此，在制造工序中可以防止混合集成电路短路。
第七，通过将圆切割器41压在对应于槽20的部分，进行金属衬底10B的分割。从而，可以防止树脂层11上产生裂缝使装置的耐压性降低。另外，可以确保衬底10B的平坦性。
第八，即使园切割器41磨损了，由于圆切割器41的更换是比较简单的工作，可在短时间内进行。由此，可以提高生产率。
第九，本发明中，使用截割锯31和圆切割器41切断金属衬底，由此分离单个的电路衬底。如现有的例子所述，使用压力机进行电路衬底的分离时，根据制造的电路衬底的大小，要准备不同的刀具。本发明中，即使制造有大小不同的电路衬底的混合集成电路装置时，也可以仅变更切割线来对应。
第十，本发明中，在一张金属衬底10B上矩阵状组入多个混合集成电路。而且因为各混合集成电路之间极其接近，所以金属衬底10B的几乎整个面成为电路衬底10。而后，可以减少材料的废弃损失。
本发明可以取得如下所示的效果。
第一，因为可以在直至电路衬底10的端部附近形成导电图案，所以形成和现有例子相同的电路时，可减小混合集成电路装置整体的大小。
第二，因为可以在直至电路衬底10的端部附近配置电路元件13，所以可以提高设计电气电路的自由度。另外，因为可以提高图案的密度，所以形成和现有例子相同的电路时，可减小混合集成电路装置整体的大小。

Claims (11)

1、一种混合集成电路装置，其包括在表面设有绝缘层且由金属形成的电路衬底和所述绝缘层上设置的导电图案以及在所述导电图案上安装的电路元件，其特征在于，所述导电图案在所述电路衬底的表面上整面形成，所述电路基板的侧面包含自所述电路基板的下方设置的第一切断面，以及自所述电路基板的上方设置的第二切断面。
2、如权利要求1所述的混合集成电路装置，其特征在于，所述导电图案在所述电路衬底的周端附近也形成。
3、如权利要求2所述的混合集成电路装置，其特征在于，所述导电图案在自所述电路衬底的周端起2mm以内的所述电路衬底的表面上也形成。
4.如权利要求1所述的混合集成电路装置，其特征在于，所述第一切断面利用以高速旋转的截割锯形成，所述第二切断面利用不具有驱动力的圆切割器形成。
5.如权利要求1所述的混合集成电路装置，其特征在于，所述第一切断面是自所述电路基板的背面倾斜连续形成的倾斜面。
6、一种混合集成电路装置，其包括表面设有绝缘层且由金属形成的电路衬底和所述绝缘层上设置的导电图案以及在所述导电图案上安装的电路元件，其特征在于，在所述电路衬底的周边配置所述导电图案，所述电路基板的侧面包含自所述电路基板的下方设置的第一切断面，以及自所述电路基板的上方设置的第二切断面。
7、如权利要求6所述的混合集成电路装置，其特征在于，所述电路元件配置在自所述电路衬底的周端起2mm以内的所述电路衬底的表面。
8、如权利要求6所述的混合集成电路装置，其特征在于，在所述电路衬底的周边配置表面上固装有半导体元件的散热片。
9、如权利要求8所述的混合集成电路装置，其特征在于，所述散热片配置在自所述电路衬底的周端起2mm以内的所述电路衬底的表面上。
10.如权利要求6所述的混合集成电路装置，其特征在于，所述第一切断面利用以高速旋转的截割锯形成，所述第二切断面利用不具有驱动力的圆切割器形成。
11.如权利要求6所述的混合集成电路装置，其特征在于，所述第一切断面是自所述电路基板的背面倾斜连续形成的倾斜面。
CNB031232671A 2002-04-24 2003-04-24 混合集成电路装置 Expired - Fee Related CN1310316C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP121748/02 2002-04-24
JP121748/2002 2002-04-24
JP2002121748A JP3896029B2 (ja) 2002-04-24 2002-04-24 混成集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
CN1453859A CN1453859A (zh) 2003-11-05
CN1310316C true CN1310316C (zh) 2007-04-11

Family

ID=29267417

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031232671A Expired - Fee Related CN1310316C (zh) 2002-04-24 2003-04-24 混合集成电路装置

Country Status (3)

Country Link
US (1) US6956252B2 (zh)
JP (1) JP3896029B2 (zh)
CN (1) CN1310316C (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075775B2 (en) 2004-05-27 2006-07-11 Kyocera Corporation Chip-type electronic component
JP4549171B2 (ja) * 2004-08-31 2010-09-22 三洋電機株式会社 混成集積回路装置
JP2006100752A (ja) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP5108496B2 (ja) * 2007-12-26 2012-12-26 三洋電機株式会社 回路基板およびその製造方法、回路装置およびその製造方法
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
JP6005997B2 (ja) * 2012-05-24 2016-10-12 日本発條株式会社 金属ベース回路基板のエッジ形成方法及び金属ベース回路基板
TWM458672U (zh) * 2013-04-10 2013-08-01 Genesis Photonics Inc 光源模組
WO2015029004A1 (en) * 2013-08-28 2015-03-05 Qubeicon Ltd. Semiconductor die and package jigsaw submount

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650665A (en) * 1993-08-30 1997-07-22 Kabushiki Kaisha Toshiba Hybrid integrated circuit device including circuit patterns of different conductivity and circuit elements mounted on an insulating substrate

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144049A (ja) * 1984-12-18 1986-07-01 Nec Corp 混成集積回路用基板
EP0460554A1 (en) * 1990-05-30 1991-12-11 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
JPH0595212A (ja) * 1991-10-01 1993-04-16 Mitsubishi Electric Corp 高周波半導体混成集積回路装置
JPH0722096A (ja) * 1993-06-30 1995-01-24 Mitsubishi Electric Corp 混成集積回路
US5752182A (en) * 1994-05-09 1998-05-12 Matsushita Electric Industrial Co., Ltd. Hybrid IC
JPH08204299A (ja) * 1995-01-31 1996-08-09 Mitsubishi Electric Corp 配線構造
WO1998020553A1 (en) * 1996-11-05 1998-05-14 Philips Electronics N.V. Semiconductor device with a high-frequency bipolar transistor on an insulating substrate
JP4032459B2 (ja) * 1997-08-05 2008-01-16 株式会社デンソー 混成集積回路用基板及びその製造方法
JPH11220656A (ja) * 1998-01-30 1999-08-10 Canon Inc 二次元撮像装置の実装構造
US6259157B1 (en) * 1998-03-11 2001-07-10 Sanyo Electric Co., Ltd. Hybrid integrated circuit device, and method of manufacturing thereof
JP3756691B2 (ja) * 1999-03-18 2006-03-15 株式会社日立製作所 内燃機関用の樹脂封止形電子装置
TW585015B (en) 2001-06-28 2004-04-21 Sanyo Electric Co Hybrid integrated circuit device and method for manufacturing same
JP4614586B2 (ja) 2001-06-28 2011-01-19 三洋電機株式会社 混成集積回路装置の製造方法
JP4614584B2 (ja) 2001-06-28 2011-01-19 三洋電機株式会社 混成集積回路装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650665A (en) * 1993-08-30 1997-07-22 Kabushiki Kaisha Toshiba Hybrid integrated circuit device including circuit patterns of different conductivity and circuit elements mounted on an insulating substrate

Also Published As

Publication number Publication date
US6956252B2 (en) 2005-10-18
US20040014270A1 (en) 2004-01-22
JP3896029B2 (ja) 2007-03-22
JP2003318312A (ja) 2003-11-07
CN1453859A (zh) 2003-11-05

Similar Documents

Publication Publication Date Title
CN1310316C (zh) 混合集成电路装置
CN1150614C (zh) 半导体封装及其制造方法
CN1674268A (zh) 半导体器件
CN1182589C (zh) 发光或者受光用半导体组件及其制造方法
CN1292475C (zh) 半导体封装及其制造方法
CN1217424C (zh) 照明装置
CN1618133A (zh) 化合物半导体发光元件及其制造方法
CN1581474A (zh) 无引线型半导体封装及其制造方法
CN1416595A (zh) 布线基片、半导体器件和布线基片的制造方法
CN1602139A (zh) 混合集成电路装置及其制造方法
CN1499623A (zh) 引线框架、树脂密封型半导体装置及其制造方法
CN1933196A (zh) 发光器件及其制造方法
CN101047155A (zh) 半导体装置及其制造方法
CN1855564A (zh) 发光装置、用于制造该发光装置的方法及氮化物半导体衬底
CN1819166A (zh) 封装结构
CN1652314A (zh) 引线框架、半导体芯片封装、及该封装的制造方法
CN1377219A (zh) 电路装置的制造方法
CN1758431A (zh) 晶背上具有整合散热座的晶圆级封装以及晶片的散热方法
CN1645579A (zh) 混合集成电路装置的制造方法
CN1577828A (zh) 半导体器件及引线框架
CN1324658C (zh) 切削方法、切削装置及半导体器件的制造方法
CN1175480C (zh) 半导体装置及其制造方法
CN1447921A (zh) 加速度传感器及其制造方法
CN1705107A (zh) 电路装置
CN1231971C (zh) 表面安装型片式半导体器件和制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070411

Termination date: 20140424