CN1855564A - 发光装置、用于制造该发光装置的方法及氮化物半导体衬底 - Google Patents

发光装置、用于制造该发光装置的方法及氮化物半导体衬底 Download PDF

Info

Publication number
CN1855564A
CN1855564A CNA2006100773113A CN200610077311A CN1855564A CN 1855564 A CN1855564 A CN 1855564A CN A2006100773113 A CNA2006100773113 A CN A2006100773113A CN 200610077311 A CN200610077311 A CN 200610077311A CN 1855564 A CN1855564 A CN 1855564A
Authority
CN
China
Prior art keywords
light
nitride
type
groove
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100773113A
Other languages
English (en)
Other versions
CN1855564B (zh
Inventor
永井阳一
片山浩二
北林弘之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN1855564A publication Critical patent/CN1855564A/zh
Application granted granted Critical
Publication of CN1855564B publication Critical patent/CN1855564B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及一种发光装置，包括：GaN衬底1；布置在GaN衬底1的第一主表面侧面上的n－型氮化物半导体衬底层(n－型AlxGa1－xN层3)；与n－型氮化物半导体衬底层相比更远离GaN衬底1布置的p－型氮化物衬底层(p－型AlxGa1－xN层5)；以及位于n－型氮化物半导体层和p－型氮化物半导体层之间的发光层(多量子阱(MQW)4)。p－型氮化物半导体层侧面被向下安装。此外，光从第二主表面1a发出，该第二主表面1a是与GaN衬底1的第一主表面相对的主表面。在GaN衬底的第二主表面上形成沟槽80。沟槽80的内周边表面包括其上执行表面处理以使该内周边表面光滑的部分(曲面部分)。

Description

发光装置、用于制造该发光装置的方法及 氮化物半导体衬底
技术领域
本发明涉及一种发光装置、用于制造该发光装置的方法及氮化物半导体衬底。更具体地说，本发明涉及一种由氮化物半导体形成的发光装置、用于制造该发光装置的方法及氮化物半导体衬底。在本发明中，“发光装置”可以仅仅指主要由氮化物半导体衬底和在其上层叠的半导体层形成的半导体元件，或可以单独地指用树脂密封的装置，其中半导体芯片被安装在安装部件上。而且，该术语可以同时指这两种含义。同样，半导体芯片可以被简单地称为“芯片”。同样，在芯片中，衬底和在其上形成的外延层可以被简单地称作“衬底”。
背景技术
白色发光二极管(LED)目前广泛地用于诸如便携式信息终端的紧凑电子装置中的照明，但是有可能这些二极管可以在将来用于大空间或大面积的照明。为了允许用于大空间或大面积，必须增加LED光输出。
用于显著地增加光输出的一种方法是将LED内产生的光有效地输出到外面，即，增加光取出效率。用于以此方式增加光取出效率的技术的例子包括：一种发光装置，其中从氮化物半导体层的表面至接近衬底上层叠的氮化物半导体层上形成的p-电极的衬底形成沟槽(参见日本未决专利公报号2004-87930)；以及一种发光装置，其中在与其上层叠有氮化物半导体层的表面相反的衬底的后表面上形成光反射面(例如，参见日本未决专利公报号2004-56088)。
上述的日本未决专利公报号2004-87930给出形成沟槽的方法的例子：干法刻蚀；湿法刻蚀；包括激光的光学方法；以及包括切片机、划片器等的机械方法。同样，上述日本未决专利公报号2004-56088描述了使用切片机在衬底的后表面上形成反射面，作为具有V-形截面的沟槽。
但是，这些现有技术具有下列问题。如果使用刻蚀来形成沟槽，那么不能使用足够高的刻蚀速率，尽管该刻蚀速率取决于氮化物半导体衬底中使用的材料。在此情况下，在实际的刻蚀时间内形成深沟槽是困难的。同样，当使用刻蚀来形成沟槽时，控制沟槽形状(例如，在面对的侧壁之间的沟槽底部形成的角度)是困难的。
如果用机械方法如用切片机形成沟槽，那么切割表面(即，沟槽的侧壁)具有被处理损坏的层或具有损坏晶面的区域。当这些发生时，由于改变的层的影响等，从沟槽的侧壁表面发射足够的光变得困难。结果，发光装置的光取出效率的足够改进成为困难。
本发明的目的是克服这些问题并提供一种具有增加光取出效率的发光装置、用于制造该发光装置的方法以及在制造该发光装置中使用的氮化物半导体衬底。
发明内容
根据本发明的发光装置是包括以下结构的发光装置：氮化物半导体衬底；氮化物半导体衬底的第一主表面侧面上的n-型氮化物半导体层；与n-型氮化物半导体层相比更远离氮化物半导体衬底设置的p-型氮化物半导体层；以及位于n-型氮化物半导体层和p-型氮化物半导体层之间的发光层。p-型氮化物半导体层侧面被向下安装并且光从第二主表面发出，该第二主表面是与氮化物半导体衬底的第一主表面相对的主表面。在氮化物半导体衬底的第二主表面上形成沟槽。沟槽的内周边表面进行表面处理，以便使内周边表面光滑。
由于在第二主表面上形成沟槽80，光也可以从沟槽80的侧壁取出(extract)，该第二主表面是氮化物半导体衬底的出光表面。结果，可以增加发光装置的光使用效率。
而且，由于形成在第二主表面上的沟槽包括其上被执行表面处理以便使沟槽的内周边表面光滑的部分，该第二主表面是出光表面，即使当在第二主表面上形成沟槽时，形成在处理过程中被损坏的层或具有晶面损坏等的区域，该表面处理操作可以增加或除去处理-损坏层或具有晶面损坏的区域(例如，当表面处理涉及从包括沟槽的内周边表面的第二主表面的表面层除去一定的厚度时，为了使沟槽的内周边表面光滑，这些处理-损坏层或具有晶面损坏的区域可以被除去)。结果，可以防止由处理-损坏层等引起的第二主表面的光取出效率的减小。
根据本发明的发光装置是包括以下结构的发光装置：氮化物半导体衬底；氮化物半导体衬底的第一主表面侧面上的n-型氮化物半导体层；与n-型氮化物半导体层相比更远离氮化物半导体衬底设置的p-型氮化物半导体层；以及位于n-型氮化物半导体层和p-型氮化物半导体层之间的发光层。p-型氮化物半导体层侧面被向下安装并且光从第二主表面发出，该第二主表面是与氮化物半导体衬底的第一主表面相对的主表面。氮化物半导体衬底的侧表面包括相对于第二主表面倾斜的倾斜表面。为了使倾斜表面光滑，对倾斜表面应用表面处理。
由于倾斜表面形成在氮化物半导体衬底的第二主表面上，该第二主表面是出光表面，因此光可以在垂直于第二主表面的方向从倾斜表面取出。结果，可以增加发光装置的光使用效率。
而且，由于倾斜表面包括其上执行表面处理以便改进倾斜表面的部分，如果当形成倾斜表面时，形成处理-损坏层、具有晶面损坏的区域等，上述的表面处理可以改进或除去这些处理-损坏层或具有晶面损坏的区域。结果，可以防止由倾斜表面对处理-损坏层等引起的光取出效率的减小。
一种用于制造上述发光装置的方法是制造具有氮化物半导体衬底的发光装置的方法，并且包括用于形成沟槽的步骤和用于执行表面处理的步骤。在用于形成沟槽的步骤中，在与氮化物半导体衬底的第一主表面相对的第二主表面上执行切割，在该氮化物半导体衬底上形成发光层。在用于执行表面处理的步骤中，沟槽的内周边表面被光滑。结果，可以获得本发明的发光装置。
在根据本发明的氮化物半导体衬底中：在一个主表面上形成沟槽；以及沟槽的内周边表面包括其上执行表面处理以便使内周边表面光滑的部分。
结果，当在发光装置中使用该氮化物半导体衬底时，使用其上形成沟槽的主表面作为出光表面，可以获得具有高的光取出效率的发光装置。
附图说明
图1示出了根据本发明用作发光装置的LED的第一实施例。
图2示出了包括图1中的LED的发光层的层状结构。
图3是说明图1和图2中所示的LED中所用芯片的制造方法的流程图。
图4示出了当由该晶片获得具有图2所示的层状结构的芯片时的晶片状态。
图5示出了图4中所示的电极的布置。
图6示出了根据图1至图5所示的本发明的LED的第一实施例的第一替换例子。
图7示出了从上面观看时，图6所示的LED的形状。
图8示出了当由该晶片获得具有图6和图7所示的LED中使用的层状结构的芯片时的晶片状态。
图9示出了根据图1至图5所示的本发明的LED的第一实施例的第二替换例子。
图10示出了根据图1至图5所示的本发明的LED的第一实施例的第三替换例子。
图11示出了根据本发明的GaN衬底的第二实施例的简化视图，包括将形成在根据本发明的发光装置中使用的芯片的多个区域。
图12是说明通过切割形成的沟槽的内周边表面的表面状态的简化剖面图。
图13示出了使用RIE应用镜面加工之后沟槽的内周边表面状态的简化剖面图。
图14示出了从图13所示的箭头90的方向观看时，沟槽的内周边表面状态的简化视图。
图15示出了根据第二比较例子的LED的简化视图。
图16说明氧浓度对GaN衬底的电阻率(specific resistance)的影响。
图17示出了对于具有450nm波长的光，氧浓度对400微米的GaN衬底的透射率的影响。
图18示出对于根据图1所示的本发明的LED，当由具有变化厚度和氧浓度的GaN衬底制造灯时，测量灯的光输出和电流通过其均匀地流动的平面尺寸的结果。
具体实施方式
接下来，将使用附图描述本发明的实施例和例子。在下列附图中，相同或相关的元件被指定相同的参考数字，以及将不重复相应的描述。
(第一实施例)
图1示出了根据本发明用作发光装置的LED的第一实施例。图2示出了包含图1中的LED的发光层的层状结构。下面将使用图1和图2描述根据本发明的LED的第一实施例。
如图1所示，在GaN衬底1的第一主表面侧面上形成包含发光层的层状结构，之后将详细描述该发光层，以及在其上布置p-电极12。在该实施例中，使用导电粘合剂14将p-电极12向下安装在引线-框安装部分21a上。
GaN衬底1的第二主表面1a是从发光层发出光的表面，以及在该表面上布置n-电极11。在第二主表面1a上形成彼此平行延伸并垂直于图1的图平面的多个沟槽80。n-电极11形成在沟槽80之间的第二主表面1a的平坦部分上且不覆盖第二主表面的整个表面。n-电极11被大致布置在第二主表面1a的中心。重要的是不被n-电极11覆盖的部分适当地大。通过使开口比率加大，减小被n-电极阻碍的光，使之可以增加发出到外面的光的发出效率。
n-电极11使用导线13电连接到引线框的引线部分21b。导线13和上述层状结构用用作密封部件的环氧基树脂15密封。图2示出了从上述结构的GaN衬底1至p-电极12的层状结构的细节。在图2中，相对于图1，垂直地反转示出该层状结构。
参考图2，在GaN衬底1上设置n-型GaN外延层2，以及在其上形成n-型AlxGa1-xN层3。在该顶上，形成由AlxGa1-xN层和AlxInyGa1-x-yN层形成的多量子阱(MQW)4。在多量子阱4和AlxGa1-xN层3之间布置p-型AlxGa1-xN层5。此外，在p-型AlxGa1-xN层5上布置p-型GaN层6。在该结构中，在多量子阱4处发光。此外，如图1所示，p-电极12被形成和向下安装在p-型GaN层6上，以便p-型GaN层6的整个上表面被覆盖。
接下来，参考图3至图5，将简要地描述用于制造图1和图2所示的LED的方法。图3是说明制造图1和图2所示的LED中所用芯片的方法的流程图。图4示出了当由该晶片获得具有图2所示结构的芯片时的晶片状态。图5示出了图4所示的电极布置。
首先，执行图3所示的衬底制备步骤(S10)。更具体地说，首先制备GaN衬底。然后，在GaN衬底的第一主表面上执行薄膜-形成方法，如MOCVD(金属有机化学气相淀积)，以形成层状结构(Si-掺杂的n-型GaN层/用作敷层的Si-掺杂的n-型Al0.2Ga0.8N层/通过层叠由GaN层和In0.15Ga0.85N层构成的多个两层结构形成的MQW(多量子阱)/用作敷层的Mg-掺杂的p-型Al0.2Ga0.8N层/Mg-掺杂的p-型GaN层)。接下来，该晶片可以被激活，以降低Mg-掺杂的p-型层的电阻。然后，执行光刻和RIE(反应离子刻蚀)，以使用Cl-基气体从Mg-掺杂的p-型层侧面至Si-掺杂的n-型层刻蚀该晶片。通过该刻蚀形成元件分离沟槽25，如图4所示，且该元件被分开。
接下来，在后N表面上执行光刻、汽相淀积和剥离，该后N表面是GaN衬底的第二主表面，以形成n-电极11，当从上面观看时具有以预定间距(距离)L2位于芯片的中心的四个-侧面形状(参见图4和图5)。n-电极11可以按层状结构形成，该层状结构从与GaN衬底接触的底层开始由(Ti层/Al层/Ti层/Au层)构成。然后，在氮气(N2)气氛中加热该GaN衬底，以便使n-电极11和GaN衬底的后表面之间的接触电阻为预定值。
接下来，形成与p-型GaN层接触的、具有预定厚度的导体层，以用作p-电极。例如，可以通过形成与GaN层接触、具有预定厚度的Ni层形成导体层，具有在其上的整个表面上形成的具有预定厚度的Au层(参见图4和图5)。在此情况下，可以在惰性气体气氛中加热该GaN衬底，以便使p-电极和p-型GaN层之间的接触电阻为预定值。
接下来，执行图3所示的沟槽形成步骤(S20)。更具体地说，在GaN衬底的后表面(N表面)上执行切割，以便形成具有V-形截面的沟槽80。如图5所示，沟槽80形成为多个垂直沟槽80a和水平沟槽80b。n-电极11位于沟槽80之间的平坦表面上。
接下来，执行图3所示的表面处理步骤(S30)。更具体地说，执行RIE表面处理，以对其上形成沟槽的GaN衬底的处理表面(N表面)应用镜面加工。在RIE操作中使用的反应气体可以是，例如，氯气(Cl气体)。通过RIE从GaN衬底的N表面除去的表面层厚度优选至少是上述沟槽形成步骤(S20)中执行的切割中使用的切割刀片的磨粒(abrasivegrain)的平均直径。
然后，如图4和图5所示，执行划片(scribing)，以便芯片边界50显现作为侧表面。所得的芯片用作发光装置。如图1所示，通过在引线框的安装部分21a中安装该芯片，以便芯片的p-型GaN层侧面与安装部分21a接触，从而形成发光装置。涂覆到安装部分的导电粘合剂14固定发光装置和安装部分并提供导电性。然后，在n-电极11和引线框的引线部分之间执行引线键合以提供连续性之后，使用环氧基树脂15将该结构密封在树脂中，以便该发光装置形成灯。为了增加来自发光装置的热散逸，将发光装置的p-型GaN层安装为其整个表面与安装部分接触，以便增加来自发光装置的热散逸，将是可能的。此外，导电粘合剂14可以是具有良好导热性的Ag-基粘合剂，以及引线框可以是具有良好导电性的CuW-基结构。
图6示出了根据图1至图5所示的本发明的LED的第一实施例的第一替换例子。图7是图6中所示的LED的平面图。参考图6和图7，将描述根据本发明的LED的第一实施例的第一替换例子。
图6和图7所示的LED具有与图1和图2所示的LED基本上相同的结构，除了接近GaN衬底的四个拐角的n-电极11的位置不同于图1和图2所示的LED之外。同样，在图6和图7所示的LED中，当安装半导体芯片时，在引线框上布置反射杯，以围绕半导体芯片。
图6和图7所示的LED的制造方法基本上与用于图1和图2所示的LED的制造方法相同。但是，如图8所示，相邻沟槽80之间的距离(间距P)小于图4所示的间距P，以及每个芯片的沟槽80数目大于图1和图2所示的LED的数目。图8示出了当由该晶片获得图6和图7所示的LED中使用的层状结构时的晶片状态。
在此情况下，由于n-电极11的数目更大，因此每个n-电极11的面积可以小于图1和图2所示的LED的n-电极11的面积。
图9示出了根据图1至图5所示的本发明的LED的第一实施例的第二替换例子。将使用图9描述根据本发明的LED的第一实施例的第二替换例子。
图9所示的LED具有与图1和图2所示的LED基本上相同的结构，但是在GaN衬底1的第二主表面1a上形成的沟槽80的侧壁形状是不同的。更具体地说，沟槽80的侧壁由位于底部侧面且相对于第二主表面1a具有较大的角度θ1的底部-侧面侧壁84和与底部-侧面侧壁84相连、相对于第二主表面1a具有较小角度θ2的开口-侧面侧壁86形成。利用该结构，从第二主表面1a出来的光输出可以大于图1和图2所示的LED的光输出。
用于制造图9所示的LED的方法基本上与用于制造图1和图2所示的LED的方法相同。但是，在用于在GaN衬底1的第二主表面1a上形成沟槽80的沟槽形成步骤(S20)(参见图3)中，切割被执行两次。更具体地说，在第一切割操作过程中使用刀片形成底部-侧面侧壁84，执行切割的刀片边缘的角度具有较小的角度。然后，使用其中刀片边缘具有较大角度的刀片，通过跟踪其上执行第一切割操作的部分执行第二切割操作，以形成开口-侧面侧壁86。刀片边缘切割到GaN衬底1的第二主表面1a中的深度小于第一切割操作中使用的切割深度。参考图9，这导致由底部-侧面侧壁84和开口-侧面侧壁86形成沟槽80，该底部-侧面侧壁84相对于平行于第二主表面的平面具有角度θ1，该开口-侧面侧壁86相对于平行于第二主的平面具有角度θ2(其中θ2＜θ1)。换言之，利用不同的角度分两个阶段形成沟槽80的侧壁(底部-侧面侧壁84和开口-侧面侧壁86)。同样，将第一切割操作和第二切割操作的顺序颠倒也是可以的。
图10示出了根据图1至图5所示的本发明的LED的第一实施例的第三替换例子。将使用图10描述根据本发明的LED的第一实施例的第三替换例子。
图10所示的LED具有与图1和图2所示的LED基本上相同的结构，除了在GaN衬底1的第二主表面1a上形成的沟槽80的布置不同之外。更具体地说，在GaN衬底1中，沿将形成芯片的外周边部分的部分，在GaN衬底1上形成沟槽，以及沿这些沟槽，由该晶片获得芯片。结果，从沟槽的一个侧壁在芯片的外周边部分形成倾斜表面92。利用该结构，与其中在GaN衬底1的第二主表面1a上不形成沟槽和倾斜侧表面(倾斜表面)的结构相比，可以使垂直于第二主表面1a出光表面发出的光更大。因此，与现有技术相比，可以增加垂直于第二主表面1a发射的光输出。
用于制造图10所示的LED的方法基本上与用于制造图1和图2所示的LED的方法相同。但是，在用于在GaN衬底1的第二主表面1a上形成沟槽80的沟槽形成步骤(S20)(参见图3)中，沿该芯片边界50执行切割(参见图4)。然后，在表面处理步骤(S30)之后，由划片操作所得的芯片形成图10所示的发光装置。通过以此方式的划片形成芯片之后，沿芯片边界50形成的沟槽的侧壁沿芯片的外周边部分形成倾斜表面92。
(第二实施例)
在上述第一实施例中，通过划片GaN衬底1形成的芯片被安装到引线框中，以形成发光装置。但是，在某些情况下，通过不将GaN衬底1分为发光装置使用的芯片可以更容易进行处理，例如，通过处理为图11所示的一个单独衬底，其中在GaN衬底1上形成沟槽80，以及表面处理步骤(S30)(参见图3)已被执行。图11示出了根据本发明的GaN衬底的第二实施例的简化视图，该GaN衬底包括将形成用于根据本发明的发光装置的芯片的多个区域。如图11所示，在第二主表面1a上形成多个沟槽80，该第二主表面1a是GaN衬底1的主表面之一。同样，在第二主表面上执行表面处理。结果，由于通过表面处理操作，例如，RIE，其表面层的预定厚度的除去，沟槽80的内周边表面已被光滑。通过以GaN衬底1被分裂之前的GaN衬底1的形式处理这些多个芯片，这些多个芯片变得更容易处理。
[第一例子]
为了研究本发明的发光装置的优点，制备下述的例子，以及当施加预定电流时测量蓝光输出值。首先，将描述制备的例子。
(第一发明例子)：根据第一发明例子的LED具有与图1和图2所示的LED基本上相同的结构。用于第一发明例子的LED的制造方法也与用于参考图3至图5描述的发光装置的制造方法基本上相同。下面将更详细地描述该制造方法。
(S1-1)：使用与c-面偏离0.5度(deg)的GaN偏离-衬底。衬底的氧浓度是5E18/cm3，位错密度是1E7/cm2，以及厚度是400微米。
(S1-2)：使用MOCVD(金属有机汽相淀积)在Ga表面上形成下列层状结构，该Ga表面是GaN衬底的第一主表面：(Si-掺杂的n-型GaN层/用作敷层的Si-掺杂的n-型Al0.2Ga0.8N层/通过层叠由GaN层和In0.15Ga0.85N层构成的三个两层结构形成的MQW(多量子阱)/用作敷层的Mg-掺杂的p-型Al0.2Ga0.8N层/Mg-掺杂的p-型GaN层。
(S1-3)：发射光波长是450nm。
(S1-4)：该晶片可以被激活，以降低Mg-掺杂的p-型层的电阻。对于Mg-掺杂的p-型Al0.2Ga0.8N层，基于霍尔测量的载流子浓度是5E17/cm3，对于Mg-掺杂的p-型GaN层，基于霍尔测量的载流子浓度是1E18/cm3。
(S1-5)：使用光刻和RIE(反应离子刻蚀)，使用Cl-基气体从Mg-掺杂的p-型层侧面至Si-掺杂的n-型层进一步刻蚀该晶片。
该刻蚀形成如图4所示的元件分离沟槽25，且元件被分开。该元件分离沟槽的宽度L3是100微米。
(S1-6)：在后表面，在N表面上执行光刻、汽相淀积以及剥离，该N表面是GaN衬底的第二主表面，以在芯片的中心以距离L2＝2mm的如图4所示的间距形成n-电极(参见图4和图5)，当从上面观看时具有正方形形状，侧边具有200微米长度D的宽度(200微米□)。对于n-电极，如下形成层状结构，从与GaN衬底1接触的底层开始：(20nmTi层/100nmAl层/20nmTi层/200nmAu层)。在氮气(N2)气氛中加热该结构，产生至少1E-5Ω-cm2的接触电阻。
(S1-7)：对于p-电极，形成与p-型GaN层接触、具有4nm厚度的Ni层，以及在其上整个表面上形成具有4nm厚度的Au层(参见图4和图5)。在惰性气体气氛中加热该结构，以将接触电阻设为5E-4Ω-cm2。
(S1-8)：然后，执行切割，以在衬底的N表面上形成具有V-形截面的沟槽80。参考图4，沟槽深度T3被设为200微米，沟槽80的侧壁和平行于GaN衬底1的第二主表面的平面之间形成的角度θ被设为60度，以及相邻沟槽80之间的间距P被设为500微米。同样，对于切割操作，使用具有10微米的平均磨粒直径的切割刀片。结果，在通过切割操作形成的沟槽80的内周边表面(侧壁表面)上形成具有对应于切割刀片的平均磨粒直径的高度的凹陷和凸出，如图12所示。图12是说明通过切割操作形成的沟槽的内周边表面的表面状态的简化剖面图。
(S1-9)：然后，使用RIE对其上形成沟槽80的GaN衬底1的处理表面(N表面)应用镜面加工。更具体地说，GaN衬底1被安装在RIE装置的处理容器中，以便N表面向上面对。然后，用以下处理条件执行RIE处理：处理容器中的压力被设为20mTorr；施加的功率是100W；反应气体是100％氯(Cl2)气体；反应气体，即，氯气的流量是50sccm(标准的cc/min)(即，0.05升/分)；以及处理时间是160分钟。由于GaN衬底1的N表面的刻蚀速率是70nm/min，通过该表面处理(RIE处理)除去的N表面的表面层的厚度约为11微米。结果，如图13和图14所示，通过从表面层除去该厚度，使沟槽80的内周边表面(侧壁表面)光滑。图13示出了使用RIE应用镜面加工之后，沟槽的内周边表面状态的简化剖面图。图14示出了从图13中的箭头90的方向所看到的沟槽的内周边表面状态的简化视图。如由图13和图14可以看到，镜面加工之后沟槽80的内周边表面形成有彼此连接的相对平坦的曲面部分93。曲面部分93沿沟槽80延伸的方向延伸(在跟随沟槽80的基体的顶点位置延伸的线的方向)。因此，相邻曲面部分93之间的边界处的界线91也在沟槽80延伸的方向上延伸。如由图12至图14可以看到，通过使用RIE执行的镜面加工使沟槽80的内周边表面光滑。
(S1-10)：然后，如图4和图5所示，执行划片，以便芯片边界50形成侧表面，以及所得的芯片用来形成发光装置。发光装置芯片形成有1.9mm□的光发出表面(具有1.9mm侧边的正方形)，以及1.9mm□的发光层。更具体地说，p-电极侧面的长度L1是1.9mm，以及划片线间距(芯片侧面的长度)是L2＝2mm。同样，元件分离沟槽宽度L3＝100微米，以及n-电极的每个侧面的宽度D是200微米(n-电极是200微米□)。
(S1-11)：如图1所示，该芯片被安装为芯片的p-型GaN层侧面与引线框的安装部分21a接触，以形成发光装置。发光装置和安装部分使用涂敷到安装部分的导电粘合剂14固定，因此提供连续性。
(S1-12)：为了增加来自发光装置的热散逸，执行安装，使得发光装置的p-型GaN层的整个表面与安装部分接触。此外，使用具有良好导热性的Ag-基粘合剂，以及使用具有良好的导热性的CuW-基引线框。结果，获得的抗热性是8度C/W。
(S1-13)：此外，在n-电极和引线框的引线部分之间使用引线键合，以提供连续性，以及通过使用环氧基树脂将该结构密封在树脂中，由该发光装置形成灯。
(第一比较例子)
根据第一比较例子的LED具有与上述第一发明例子的LED基本上相同的结构，但是与第一发明例子的LED的不同之处在于GaN衬底1的N表面不被光滑。因此，在第一比较例子的LED中，在沟槽80的内周边表面上形成通过切割(凹陷和凸出具有与切割刀片的磨粒尺寸成正比的尺寸)形成的凹陷和凸出。
用于制造第一比较例子的LED的方法如下。
(S2-1)-(S2-8)：与第一发明例子的(S1-1)-(S1-8)基本上相同。
(S2-9)-(S2-12)：与第一发明例子的(S1-10)-(S1-13)基本上相同。
换句话说，用于制造第一比较例子的LED的方法与用于制造第一发明例子的方法基本上相同，除了不执行第一发明例子的步骤(S1-9)(涉及应用使用RIE的镜面加工的表面处理)之外。
(第二比较例子)
根据第二比较例子的LED具有与第一比较例子的LED基本上相同的结构，除了在如图12所示的GaN衬底1的N表面上不形成沟槽之外。图15是示出了第二比较例子的LED的简化视图。
用于制造第二比较例子的LED的方法如下。
(S3-1)-(S3-7)：与第一发明例子的(S1-1)-(S1-7)基本上相同。
(S3-8)-(S3-11)：与第一发明例子的(S1-10)-(S1-13)基本上相同。
(测试和结果)
第一发明例子和第一和第二比较例子每个被放在集成球体中，施加预定电流(1A)，光被聚焦，以及比较来自探测器的光输出值。结果，第一发明例子获得0.5W的输出。第一比较例子的输出是0.42W，以及第二比较例子的输出是0.4W。因此，在其中在GaN衬底的出光表面侧(第二主表面侧)上形成沟槽80和通过执行表面处理使沟槽80的内周边表面光滑的第一发明例子中，与第一和第二比较例子相比，由于以下因数，由第一发明例子获得更大的光输出：GaN衬底1和环氧-基树脂15之间相对大的接触边界面面积；由于通过边界面相对于发光层表面形成的多个角度，阻止边界面处的全内反射；以及由于边界面的光滑，与比较例子相比，限制边界面处的光损失的能力。
[第二例子]
接下来，在上述的第一发明例子中，研究对在形成沟槽80之后执行的表面处理的GaN衬底1的光透射率的影响。
首先，制备具有相同厚度和透射率的三个平坦的GaN衬底，如第一发明例子的制造中使用的GaN衬底。三个GaN衬底的两个衬底的整个N表面用具有10微米的平均粒径的研磨剂磨蚀。然后，在与第一发明例子的步骤(S1-9)相同的条件下，在两个磨蚀的GaN衬底之一的N表面上执行RIE。仅仅进行磨蚀的GaN衬底的N表面的表面状态接近在切割操作之后立即在第一发明例子的步骤(S1-8)中形成的沟槽80的表面状态。同样，在磨损之后其上执行RIE处理的GaN衬底的N表面的表面状态接近执行了第一发明例子的步骤(S1-9)之后(在执行光滑操作之后)的沟槽80的内周边表面的状态。
然后，对于上述三个GaN衬底，使用分光光度计测量透射率。在该透射率测量中，为具有450nm波长的光测量沿GaN衬底的厚度轴的透射率。结果，当没有进行磨损或RIE的GaN衬底的透射率被设为100％时，仅仅进行了磨损的GaN衬底具有40％的透射率，以及进行磨损和RIE处理的GaN衬底具有80％的透射率。因此，可以看到对于用具有10微米的平均粒径的研磨剂磨蚀的部分(处理-损坏层或具有晶面损坏的区域)，具有450nm波长的光的透射率是预磨蚀态的的透射率40％。尽管通过执行RIE不完全修复预磨蚀态(100％)，但是透射率可以被修复到预磨蚀态的80％。已进行RIE的GaN衬底的表面具有0.3nm的Ra的表面粗糙度。
[第三例子]
在本发明的第三例子中，研究氧浓度和具有光透射率的GaN衬底的电阻率之间的关系。基于该关系，对于p-向下安装发光元件，即，其中GaN衬底是光发出表面的发光元件中的预定发光区，可以建立GaN衬底厚度和氧浓度之间的最佳关系。如上所述，由于在p-向下安装的结构中，GaN衬底是光发出表面，氧浓度是特别重要的，该氧浓度对电阻率和光透射率具有显著的影响。
图16示出了氧浓度对GaN衬底的电阻率的影响。参考图16，用至少1E17/cm3的氧浓度可以获得不超过0.5Ωcm的电阻率。此外，图17示出了对于400微米的GaN衬底，氧浓度对具有450nm波长的光的透射率的影响。参考该图，当氧浓度超过2E19/cm3时，具有450nm波长的光的透射率显著地下降。图16和图17表明增加氧浓度在减小GaN衬底的电阻率和扩大光-发射表面方面是有效的，而且还减小光透射率。因此，在用于p-向下安装的发光元件的GaN衬底中，氧浓度、GaN衬底的厚度以及光-发射平面尺寸是极其重要的。
图18示出当由用于根据图1所示的本发明的LED的、具有变化厚度和氧浓度的GaN衬底制造灯时，测量灯的光输出和电流通过其均匀地流动的平面尺寸的结果。该LED使用与第一发明例子基本上相同的工序步骤来制造。
参考图18，就灯光输出而言，较大厚度和较高氧浓度易于减小光输出。同样，就电流通过其均匀地流动的最大平面尺寸而言，较大厚度和较高氧浓度易于增加该尺寸。
参考图18，当电流通过其均匀地流动的平面尺寸是具有4mm侧边(5mm侧边)的正方形和光发出表面是300微米□(具有300微米侧边的正方形)时，利用根据本发明具有300微米□发光层的LED，对于20mA，为了获得对应于8mW的输出，具有200微米厚度的GaN衬底可以使用至少6E18/cm3的氧浓度(对于具有5mm侧边的正方形，至少8E18/cm3)。更具体地说，在根据本发明的LED中，其中20mA被施加到具有300微米侧边的正方形的电流密度对应于3.6A(5.6A)施加到具有4mm侧边(5mm侧边)的正方形，当施加3.6A(5.6A)时，在提供至少1.4W(2.3W)的光输出的同时，可以获得与施加电流成正比的均匀光输出。
此外，利用具有400微米厚度的GaN衬底，对于具有4mm侧边的正方形，利用至少3E18/cm3的氧浓度(对于具有5mm侧边的正方形，4E18/cm3氧浓度)可以获得与以上例子相同、具有200微米厚度的规格。但是，在400微米的厚度下，氧浓度必须不超过2E19/cm3，以便当20mA被施加到具有根据本发明的尺寸的LED时，获得的光输出对应于8mW。
而且，利用具有600微米厚度的GaN衬底，氧浓度必须是至少2.5E18/cm3，以使电流均匀地流过具有4mm侧边的正方形。其间，对于对应于至少8mW的光输出，20mA施加到具有根据本发明的尺寸的LED，如上所述，氧浓度的极限值仅仅略微地大于2.5E18/cm3。因此，这两个条件满足窄的氧浓度范围。由于，电流均匀流过具有3mm侧边的正方形，氧浓度至少约为2E18/cm3，氧浓度容许范围比具有4mm侧边的正方形的氧浓度容许范围略宽。
基于图18，可以看到GaN衬底的厚度是200微米-400微米，当20mA被施加到具有根据本发明的尺寸的LED时，对于获得对应于8mW的输出氧浓度范围是足够宽的。利用200微米的厚度，氧浓度具有低于2E19/cm3的下限是可能的。此外，利用400微米的厚度，至少8E18/cm3的氧浓度是可能的。
接下来，下面将概述本发明的例子，尽管某些方面可能与以上例子重叠。
根据本发明的发光装置是一种发光装置，包括：氮化物半导体衬底(GaN衬底1)；氮化物半导体衬底的第一主表面侧面上的n-型氮化物半导体层(AlxGa1-xN层3)；与n-型氮化物半导体层相比更远离氮化物半导体衬底设置的p-型氮化物半导体层(p-型AlxGa1-xN层5)；以及位于n-型氮化物半导体层和p-型氮化物半导体层之间的发光层(多量子阱(MQW)4)。p-型氮化物半导体层侧面被向下安装。此外，光从第二主表面1a发出，该第二主表面1a是与氮化物半导体衬底的第一主表面相对的主表面。在氮化物半导体衬底的第二主表面上形成沟槽80。沟槽80包括其上已经执行了表面处理以便使内周边表面光滑的部分(曲面部分93)。
由于在第二主表面1a上形成沟槽80，该第二主表面是氮化物半导体衬底的出光表面，光也可以从沟槽80的侧壁取出。结果，可以增加发光装置的光使用效率。
而且，由于第二主表面1a上形成的沟槽包括曲面部分93，该第二主表面1a是出光表面，该曲面部分93是其上已执行了表面处理以便使沟槽的内周边表面光滑的部分，因此即使当形成沟槽80时，在第二主表面1a上形成处理-损坏层或具有晶面损坏的区域，上述的表面处理操作可以改进或除去处理-损坏层和具有晶面损坏的区域(例如，如果表面处理包括从包括沟槽的内周边表面的第二主表面1a的表面层除去一定量厚度，这些可以除去处理-损坏层和具有晶面损坏的区域)。结果，可以防止由于处理-损坏层等的第二主表面1a的光取出效率减少。
同样，在上述结构中，由于n-型电极11被布置在具有低电阻的氮化物半导体衬底(GaN衬底1)的后表面(第二主表面)上，因此即使n-电极11被布置有小的覆盖比率，即大的开口比率，也可以使电流流过整个氮化物半导体衬底。结果，在光发出表面处吸收的光的比例被减小，增加发光效率。当然，光不仅可以从第二主表面发出而且可以从侧表面发出。对如下所述的发光装置来说这些也是正确的。
由于具有较高电阻的p-型氮化物半导体层侧面不是光发出表面，因此可以在p-型氮化物半导体层的整个表面上形成p-型电极层(p-电极12)，因此使之可以提供适于在高电流下限制热量产生以及允许产生的热量通过传导逃逸的结构。换句话说，显著地减轻被热因素影响的设计限制。结果，不必使p-电极和n-电极形成为交替的梳状结构，以减小电阻。
而且，因为GaN衬底1具有优越的导电性，可以提供极其良好的高压阻抗，而不需要使用用于浪涌电压的保护电路。同样，由于不必执行复杂的处理步骤，因此可以容易地减小生产成本。
在该发光装置中，沟槽80的深度可以是至少50微米和不超过300微米。在不形成沟槽80的部分处，沿氮化物半导体衬底的厚度轴的厚度可以是至少100微米并且不超过600微米。
在此情况下，由于用作出光表面的沟槽80的侧壁可以具有足够的面积，因此可以从第二主表面1a足够地取出光。如果沟槽80的深度小于50微米，那么通过增加出光表面的面积来增加光提取量变得困难。同样，为了允许将电流提供给衬底，以为发光层获得足够的覆盖度，在沟槽80的底部部分，在氮化物半导体衬底中需要一定的厚度。因此，如果沟槽80的厚度超过300微米，那么不形成沟槽80的部分的衬底变得太厚。这导致不形成沟槽80的部分的光透射率减小，以及最终使得增加从第二主表面1a的出光量是困难的。
同样，在形成有沟槽80部分处，氮化物半导体衬底的厚度(沟槽80的基点处的氮化物半导体衬底的厚度)可以是至少50微米并且不超过300微米。即使当形成沟槽80时，这些允许通过衬底将电流提供给具有足够的覆盖度的发光层4，因此使之可以提供足够的光输出。如果不形成沟槽80的部分的氮化物半导体衬底的厚度小于100微米(如果在沟槽80的基点，氮化物半导体衬底的厚度是小于50微米)，那么衬底变得太薄，以致提供给衬底的电流被提供给具有不充分的覆盖度的发光层4。结果，不能获得足够的光输出。如果不形成沟槽80的部分的氮化物半导体衬底的厚度超过600微米(在沟槽80的基点，氮化物半导体衬底的厚度超过300微米)，那么通过提供的电流没有获得覆盖度的更多改进，同时衬底的增加厚度导致衬底的材料成本增加。同样，如果衬底太厚，那么衬底处的光透射率被减小，使之难以增加第二主表面1a发出的光量。
在该发光装置中，可以通过使用切割刀片的切割形成沟槽80。其上执行了表面处理的部分(曲面部分93)可以是通过除去沟槽的内周边表面的表面层获得的部分。除去的表面层的厚度可以大于切割刀片的磨粒的平均直径。
在此情况下，由于通过切割形成沟槽80，因此与使用刻蚀形成沟槽80相比，可以更有效地形成沟槽80。然后，当以此方式通过切割形成沟槽80时，沟槽的内周边表面，例如，侧壁表面形成有凹陷和凸出，该凹陷和凸出与切割刀片中包含的磨粒的直径近似相同的尺寸，如图12所示。结果，如图13和图14所示，通过使通过表面处理操作除去的表面层厚度大于切割刀片中包含的磨粒的平均直径，可以除去沟槽80的内周边表面处的图12所示的凹陷和凸出。结果，可以以有效的方式使沟槽80的内周边表面光滑。因此，由于这些凹陷和凸出的存在，由沟槽80的内周边表面减小出光量的问题可以被限制，因此可以提高发光装置的光取出效率。
例如，对于切割刀片中包含的磨粒的平均直径可以是至少0.5微米并且不超过20微米。对于更大的磨粒直径，在沟槽80的内周边表面上形成的凹陷和凸出的尺寸增加，导致在表面处理操作中将被除去的层的厚度增加。结果，表面处理需要的时间(处理时间)增加导致发光装置的生产成本增加。另一方面，如果磨粒直径太小，那么形成沟槽80变得困难。更具体地说，在形成沟槽80的切割操作过程中可能发生诸如氮化物半导体衬底(GaN衬底1)的断裂的问题，或需要使切割刀片的馈送速率极度减小。因此，优选使用以上范围内的磨粒直径，以便在用于形成沟槽80的操作中提供一定的处理速度，同时也将表面处理的处理速度减小至固定级别，因此减小发光装置的总生产成本。
在上述的发光装置中，沟槽80可以具有如图1所示的V-形截面。在此情况下，在氮化物半导体衬底的第二主表面1a上可以形成用于沟槽80倾斜侧壁。因此，与垂直于第二主表面1a的侧壁相比，从侧壁取出的光可以在垂直于第二主表面1a的方向上(垂直于第二主表面)有效地发出。结果，可以提高光使用效率。
根据本发明的发光装置是具有以下结构的发光装置，如图10所示：氮化物半导体衬底(GaN衬底1)；氮化物半导体衬底的第一主表面侧上的n-型氮化物半导体层(n-型AlxGa1-xN层3)；与n-型氮化物半导体层相比更远离氮化物半导体衬底设置的p-型氮化物半导体层(p-型AlxGa1-xN层5)；以及位于n-型氮化物半导体层和p-型氮化物半导体层之间的发光层(多量子阱(MQW)4)。p-型氮化物半导体层侧面被向下安装和光从第二主表面1a发出，该第二主表面1a是与氮化物半导体衬底的第一主表面相对的主表面。氮化物半导体衬底的侧表面包括相对于第二主表面倾斜的倾斜表面92。倾斜表面92包括其上已经执行了表面处理以便使倾斜表面92光滑的部分(图13和图14所示的曲面部分)。
利用该结构，由于在第二主表面1a上形成倾斜表面92，该第二主表面1a是氮化物半导体衬底的出光表面，因此在垂直于第二主表面的方向上，光也可以从倾斜表面92取出。结果，可以增加发光装置的光使用效率。
而且，由于倾斜表面92包括其上已经执行了表面处理以便使倾斜表面光滑的部分(曲面部分93)，因此即使在倾斜表面上形成处理-损坏层或具有晶面损坏区域，表面处理操作也可以改进或除去处理-损坏层或具有晶面损坏的区域。结果，可以防止由于处理-损坏层等减少倾斜表面92的光取出效率。
在上述发光装置中，氮化物半导体衬底可以由GaN或AlxGa1-xN(0＜x＜＝1)形成。如果使用GaN衬底1作为氮化物半导体衬底，那么可以施加高电流密度，使发光装置发出具有高亮度(和高光通量)的光成为可能。同样，通过由GaN或AlxGa1-xN(0＜＝x＜＝1)形成氮化物半导体衬底，可以使用具有良好导热性，即，有良好的热散逸性能的氮化物半导体衬底形成用作发光装置的LED。因此，由于即使当施加高电流密度时也可以发生足够的热散逸，因此可以减小LED将被热量损坏的可能性。因此，可以实现其中光可以以稳定的方式长时间输出的发光装置。
在上述的发光装置中，其上已经执行了表面处理的部分(曲面部分93)可以是通过使用反应离子刻蚀作为表面处理方法进行光滑的部分。
当在第二主表面1a上执行反应离子刻蚀时，包括沟槽80的内周边表面的、具有预定厚度的第二主表面1a的表面层被除去，以及在刻蚀之后可以容易地使第二主表面1a的表面(形成沟槽80的内周边表面的侧壁表面和其上不形成沟槽80的表面部分)光滑。除上述的反应离子刻蚀之外，表面处理操作可以使用任意方法，只要包括沟槽80的内周边表面的第二主表面1a可以被光滑。例如，通过使用酸性溶液或碱溶液(例如，KOH或NaOH)的湿法刻蚀、激光处理、其他干法刻蚀、离子研磨、溅射蚀刻等执行表面处理将是可以的。
在上述的发光装置中，氮化物半导体衬底可以是GaN衬底1。GaN衬底1通过氧掺杂而形成n-型，以及氧浓度可以是至少1E17(1×1017)氧原子/cm3，以及不超过2E19(2×1019)/cm3。在此情况下，电流可以均匀地流过整个GaN衬底1，使大致从GaN衬底1的整个第二主表面足够地出光成为可能。
考虑用作氮化物半导体衬底的GaN衬底1的氧浓度，如果氧浓度超过2E19/cm3，那么用于光(特别是蓝光)的GaN衬底1的透射率被减小，导致降低GaN衬底1的光透射率。同样，如果GaN衬底1中的氧浓度小于1E17/cm3，那么GaN衬底1的电阻率被减小，以致对于发光层4从电极提供给GaN衬底1的电流没有获得足够的覆盖度。结果，来自发光装置的光输出被减小。
在上述发光装置中，其上已经执行了表面处理的部分(曲面部分93)的表面粗糙度可以具有不超过10nm的Ra。在此情况下，由于其上已经执行了表面处理的部分处的表面具有足够的光滑度，由于该部分的表面状态氮化物半导体衬底中光透射率被减小的程度可以被限制在实际上可以忽略的程度。结果，可以提高来自第二主表面1a的光取出效率。
在该发光装置中，通过已进行表面处理的部分从氮化物半导体衬底的第一主表面透出光，具有至少420nm并且不超过480nm波长的光的透射率可以是至少50％。
如果在已进行表面处理的部分(沟槽80的侧壁的曲面部分93)具有以上波长的光的透射率小于50％，即使在其上形成沟槽80的部分上执行表面处理，实际上形成沟槽80的部分处的光吸收和光反射也增加。因此，如果上述波长的光透射率是小于50％，那么在这些部分具有减小的光取出效率。因此，通过使已经进行如上所述的表面处理的部分的光透射率至少是80％，可以防止光取出效率的这种减少。对于为了研究透射率使用上述至少420nm并且不超过480nm的光波长范围的原因是在发光装置中从发光层4发出的光具有被该波长范围覆盖的波长。
一种用于制造上述发光装置的方法是用于制造具有氮化物半导体衬底的发光装置的方法，该方法包括：沟槽形成步骤(S20)和表面处理步骤(S30)。在沟槽形成步骤(S20)中，执行切割，以在第二主表面1a上形成沟槽80，该第二主表面与氮化物半导体衬底的其上形成发光层4的第一主表面相对。这使之可以提供根据本发明的发光装置。
在用于制造上述发光装置的方法中，在表面处理步骤(S30)中，优选通过执行反应离子刻蚀除去沟槽80的内周边表面的表面层。在此情况下，由于沟槽80的内周边表面可以被可靠地光滑，因此发光装置可以拥有高于常规技术的光取出效率。
在用于制造上述发光装置的方法中，在表面处理步骤(S30)中，将通过反应离子刻蚀从沟槽80的内周边表面除去的表面层的厚度可以大于在沟槽形成步骤(S20)中使用的切割刀片中包含的磨粒的平均直径。
这使之可以在表面处理步骤(S30)中，由于在沟槽形成步骤(S20)中执行的切割操作，可靠地除去在沟槽80的内周边表面上形成的、具有对应于切割刀片的磨粒直径的凹陷和凸出。结果，可以可靠地使沟槽80的内周边表面光滑。
在用于制造上述发光装置的方法中，在表面处理步骤(S30)中，反应离子刻蚀中使用的反应气体可以包含氯气。这使之可以可靠地使在氮化物半导体衬底上形成的沟槽80的内周边表面光滑。
在根据本发明的氮化物半导体衬底(GaN衬底1)中，在一个主表面上形成沟槽80，如图11所示，以及沟槽80的内周边表面包括已进行了表面处理以便使内周边表面(图13和图14中的曲面部分93)光滑的部分。
当该氮化物半导体衬底用于发光装置时，使用其上形成了沟槽80的主表面作为出光表面，使之可以提供具有高的光取出效率的发光装置。
在上述氮化物半导体衬底中，进行表面处理的部分可以是通过以反应离子刻蚀的形式的表面处理而被光滑的部分。这使之可以通过表面处理可靠地使沟槽80的内周边表面光滑。
上述氮化物半导体衬底可以是GaN衬底，以及该GaN衬底1可以通过氧掺杂而形成n-型，具有在至少1E17氧原子/cm3并且不超过2E19/cm3范围内的氧浓度。这允许电流均匀地流过整个GaN衬底1，以便如果GaN衬底1用来制造发光装置，那么可以大致从GaN衬底1的整个第二主表面充分地发射光。
在上述氮化物半导体衬底中，沟槽80可以具有V-形截面。这使之可以在氮化物半导体衬底的主表面1a上形成沟槽80的倾斜侧壁。通过在发光装置中使用根据本发明的氮化物半导体衬底，与当沟槽的侧壁大致垂直于主表面1a时相比，在主表面1a的法线方向(垂直于主表面的方向)可以更有效地发出从侧壁取出的光。结果，可以提供具有高的光使用效率的发光装置。
在上述氮化物半导体衬底中，沟槽80的深度可以是至少50微米并且不超过300微米，以及沿不形成沟槽80的氮化物半导体衬底的厚度轴的厚度可以是至少100微米和并且超过600微米。当该氮化物半导体衬底用于发光装置时，用作出光表面的一部分的沟槽80的侧壁将具有足够的面积。这使之可以提供允许从出光表面取出足够的光量的发光装置。
在上述氮化物半导体衬底中，其上执行了表面处理的部分(其上在沟槽80的侧壁上形成弯曲部分93的部分)可以具有至少10nm的Ra的表面粗糙度。在此情况下，由于其上已经执行了表面处理的部分的表面具有足够的光滑度，由于表面部分的状态，氮化物半导体衬底的光透射率的减小程度可以被限制在实际上可以忽略的程度。结果，当使用该氮化物半导体衬底来制备发光装置时，该发光装置可以获得高的光取出效率。
在该氮化物半导体衬底中，对于从与主表面1a相对的、其上形成沟槽80的主表面透射的光，通过其上形成沟槽80的部分，对于至少420nm并且不超过480nm的波长范围，透射率可以是至少50％。在此情况下，当使用该氮化物半导体衬底来制造发光装置时，用该发光装置可以获得好的光取出效率。
上面描述了本发明的实施例和例子，但是本发明的这些实施例和例子仅仅是例子，且本发明的范围不局限于这些实施例。本发明的范围由本发明的权利要求指出并覆盖本发明的权利要求的等同替换和该范围内的所有改进。
在根据本发明的发光装置中，使用具有高导电性的氮化物半导体衬底，在出光表面上形成沟槽，在其上形成这些沟槽的表面上执行表面处理，以便使该表面光滑，以及使用p-向下安装的结构。结果：(1)可以提高光取出效率；(2)提供优越的热散逸，同时在不需要复杂的电极结构的情况下使高输出光发射成为可能；(3)提供优越的导电性，同时在不需要用于保护发光元件被瞬态电压和静电放电影响的保护电路的情况下，提供大面积发光和高的静电耐压；(4)由于在从发光层开始至衬底的折射率中从高至低没有显著的不连续性，在发光层和发出面之间不易于发生全内反射，因此防止效率减小和由全内反射引起的侧表面处的树脂退化。(5)由于用低压发射光，因此不需要大容量电源，因此使该装置适合于汽车照明装置；(6)因为该结构是简单的，因此制造是容易的和廉价的，以及维修也是容易的。因此，可以预计本发明可以广泛地用于包括汽车照明装置的不同类型的照明产品。

Claims (13)

1.一种发光装置，包括：氮化物半导体衬底；位于所述氮化物半导体衬底的第一主表面侧上的n-型氮化物半导体层；与所述n-型氮化物半导体层相比更远离所述氮化物半导体衬底设置的p-型氮化物半导体层；以及位于所述n-型氮化物半导体层和所述p-型氮化物半导体层之间的发光层；
所述发光装置，其中：
所述p-型氮化物半导体层侧被向下安装并且光从第二主表面发出，所述第二主表面是与所述氮化物半导体衬底的所述第一主表面相对的主表面；
在所述氮化物半导体衬底的所述第二主表面上形成沟槽；以及
对所述沟槽的内周表面进行表面处理，以便使所述内周表面光滑。
2.根据权利要求1的发光装置，其中：
所述沟槽具有至少50微米并且不超过300微米的深度；以及
沿所述氮化物半导体衬底的厚度轴，其上未形成所述沟槽的部分的厚度至少是100微米并且不超过600微米。
3.根据权利要求1或权利要求2的发光装置，其中：
通过使用切割刀片的切割操作来形成所述沟槽；
其上执行表面处理的所述部分是通过除去所述沟槽的所述内周表面的表面层所获得的部分；以及
所述被除去的表面层的厚度大于所述切割刀片中包含的磨粒的平均直径。
4.一种发光装置，包括：氮化物半导体衬底；位于所述氮化物半导体衬底的第一主表面侧上的n-型氮化物半导体层；与所述n-型氮化物半导体层相比更远离所述氮化物半导体衬底设置的p-型氮化物半导体层；以及位于所述n-型氮化物半导体层和所述p-型氮化物半导体层之间的发光层；
所述发光装置，其中：
所述p-型氮化物半导体层侧被向下安装并且光从第二主表面发出，所述第二主表面是与所述氮化物半导体衬底的所述第一主表面相对的主表面；
所述氮化物半导体衬底的侧表面包括相对于所述第二主表面倾斜的倾斜表面；以及
对所述倾斜表面应用表面处理，以便使所述倾斜表面光滑。
5.根据权利要求1至权利要求4的任意一项的发光装置，其中进行所述表面处理的所述部分是通过反应离子刻蚀形式的所述表面处理而光滑的部分。
6.根据权利要求1至权利要求5的任意一项的发光装置，其中：
所述氮化物半导体衬底是GaN衬底；以及
所述GaN衬底通过氧掺杂而形成n-型，具有至少1E17氧原子/cm3并且不超过2E19氧原子/cm3的氧浓度。
7.根据权利要求1至权利要求6的任意一项的发光装置，其中进行了所述表面处理的部分具有不超过10nm的Ra的表面粗糙度。
8.根据权利要求1至权利要求7的任意一项的发光装置，其中，在所述氮化物半导体衬底中，在通过进行了所述表面处理的所述部分从所述第一主表面透射的光中，具有至少420nm并且不超过480nm的波长的光具有至少50％的透射率。
9.一种用于制造具有氮化物半导体衬底的发光装置的方法，
用于制造发光装置的所述方法包括：
通过在与所述氮化物半导体衬底的其上形成发光层的第一主表面相对的第二主表面上执行切割来形成沟槽的步骤；以及
用于执行表面处理以使所述沟槽的内周表面光滑的步骤。
10.根据权利要求9的用于制造发光装置的方法，其中在所述表面处理步骤中，通过执行反应离子刻蚀除去所述沟槽的所述内周表面的表面层。
11.根据权利要求10的用于制造发光装置的方法，其中在所述表面处理步骤中，通过在所述沟槽的所述内周表面上执行的所述反应离子刻蚀而除去的所述表面层的厚度大于在沟槽形成步骤中使用的切割刀片中包含的磨粒的平均直径。
12.根据权利要求10或权利要求11的用于制造发光装置的方法，其中在所述表面处理步骤中，在所述反应离子刻蚀中使用的反应气体包含氯气。
13.一种氮化物半导体衬底，其中：
在一个主表面上形成沟槽；以及
所述沟槽的内周表面包括在其上执行了为使所述内周表面光滑的表面处理的部分。
CN2006100773113A 2005-04-26 2006-04-26 发光装置、用于制造该发光装置的方法及氮化物半导体衬底 Expired - Fee Related CN1855564B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005128245A JP4244953B2 (ja) 2005-04-26 2005-04-26 発光装置およびその製造方法
JP2005128245 2005-04-26
JP2005-128245 2005-04-26

Publications (2)

Publication Number Publication Date
CN1855564A true CN1855564A (zh) 2006-11-01
CN1855564B CN1855564B (zh) 2012-01-25

Family

ID=36616989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100773113A Expired - Fee Related CN1855564B (zh) 2005-04-26 2006-04-26 发光装置、用于制造该发光装置的方法及氮化物半导体衬底

Country Status (8)

Country Link
US (1) US7560740B2 (zh)
EP (1) EP1717870A3 (zh)
JP (1) JP4244953B2 (zh)
KR (1) KR20060112203A (zh)
CN (1) CN1855564B (zh)
CA (1) CA2529870A1 (zh)
SG (1) SG126899A1 (zh)
TW (1) TW200638562A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325910A (zh) * 2013-06-19 2013-09-25 华南理工大学 基于微切削的led表面强化出光结构的制作方法及多齿刀具
CN103681644A (zh) * 2012-09-14 2014-03-26 台积固态照明股份有限公司 具有改进的热耗散和光提取的高压led

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781789B2 (en) * 2006-11-15 2010-08-24 The Regents Of The University Of California Transparent mirrorless light emitting diode
US8294166B2 (en) * 2006-12-11 2012-10-23 The Regents Of The University Of California Transparent light emitting diodes
JP2006324587A (ja) * 2005-05-20 2006-11-30 Toshiba Corp 半導体発光素子
US7943953B2 (en) * 2006-01-31 2011-05-17 Kyocera Corporation Light emitting device and light emitting module
DE102006017356B4 (de) * 2006-04-11 2015-12-17 Flabeg Deutschland Gmbh Verfahren zur Herstellung eines Mehrschichtsystems auf einem Träger, insbesondere in einem elektrochromen Element
KR100735496B1 (ko) * 2006-05-10 2007-07-04 삼성전기주식회사 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
JP5318353B2 (ja) * 2007-02-14 2013-10-16 三菱化学株式会社 ＧａＮ系ＬＥＤ素子および発光装置
JP4276684B2 (ja) * 2007-03-27 2009-06-10 株式会社東芝 半導体発光装置及びその製造方法
JP5493252B2 (ja) * 2007-06-28 2014-05-14 日亜化学工業株式会社 半導体発光素子
US7985979B2 (en) * 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
WO2013132762A1 (ja) * 2012-03-09 2013-09-12 パナソニック株式会社 発光素子およびその製造方法
JP6024432B2 (ja) * 2012-12-10 2016-11-16 日亜化学工業株式会社 半導体発光素子
US9105807B2 (en) * 2013-04-22 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor optical emitting device with grooved substrate providing multiple angled light emission paths
CN103346235A (zh) * 2013-06-03 2013-10-09 华南理工大学 一种led基板的强化出光结构及其制造方法
CN103682062B (zh) * 2013-12-27 2016-08-17 中山职业技术学院 一种具有分形特征的多尺度微结构封装基板及其制造方法
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0405757A3 (en) * 1989-06-27 1991-01-30 Hewlett-Packard Company High efficiency light-emitting diode
JPH03129882A (ja) * 1989-10-16 1991-06-03 Mitsubishi Monsanto Chem Co 発光ダイオードチップ
JP2706660B2 (ja) * 1996-01-26 1998-01-28 豊田合成株式会社 窒化ガリウム系化合物半導体の電極形成方法
JPH09237918A (ja) * 1996-02-28 1997-09-09 Hitachi Cable Ltd 発光ダイオードの製造方法
US6229160B1 (en) * 1997-06-03 2001-05-08 Lumileds Lighting, U.S., Llc Light extraction from a semiconductor light-emitting device via chip shaping
JP3707279B2 (ja) * 1998-03-02 2005-10-19 松下電器産業株式会社 半導体発光装置
JP3788104B2 (ja) * 1998-05-28 2006-06-21 住友電気工業株式会社 窒化ガリウム単結晶基板及びその製造方法
JP3795298B2 (ja) * 2000-03-31 2006-07-12 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
JP2002319708A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ｌｅｄチップおよびｌｅｄ装置
EP1263058B1 (en) * 2001-05-29 2012-04-18 Toyoda Gosei Co., Ltd. Light-emitting element
JP4046485B2 (ja) * 2001-06-05 2008-02-13 シャープ株式会社 窒化物系化合物半導体発光素子
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
JP2004056088A (ja) 2002-05-31 2004-02-19 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
DE10234977A1 (de) * 2002-07-31 2004-02-12 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Dünnschicht-Halbleiterbauelement auf GaN-Basis
JP4325160B2 (ja) 2002-08-28 2009-09-02 日亜化学工業株式会社 窒化物半導体発光素子
JP2004103672A (ja) * 2002-09-06 2004-04-02 Toshiba Corp 半導体発光素子および半導体発光装置
JP2004253743A (ja) * 2003-02-21 2004-09-09 Nichia Chem Ind Ltd 付活剤を含有した基板を用いた発光装置
JP4699681B2 (ja) * 2003-06-27 2011-06-15 パナソニック株式会社 Ｌｅｄモジュール、および照明装置
TWI247437B (en) * 2003-07-28 2006-01-11 Toyoda Gosei Kk Light-emitting semiconductor device, manufacturing method thereof, and electrode forming method
JP4279631B2 (ja) * 2003-08-20 2009-06-17 三菱化学株式会社 窒化物系半導体素子の製造方法
JP3841092B2 (ja) * 2003-08-26 2006-11-01 住友電気工業株式会社 発光装置
US7419912B2 (en) * 2004-04-01 2008-09-02 Cree, Inc. Laser patterning of light emitting devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681644A (zh) * 2012-09-14 2014-03-26 台积固态照明股份有限公司 具有改进的热耗散和光提取的高压led
CN103681644B (zh) * 2012-09-14 2016-08-17 晶元光电股份有限公司 具有改进的热耗散和光提取的高压led
CN103325910A (zh) * 2013-06-19 2013-09-25 华南理工大学 基于微切削的led表面强化出光结构的制作方法及多齿刀具

Also Published As

Publication number Publication date
KR20060112203A (ko) 2006-10-31
JP4244953B2 (ja) 2009-03-25
SG126899A1 (en) 2006-11-29
US7560740B2 (en) 2009-07-14
JP2006310394A (ja) 2006-11-09
US20060237732A1 (en) 2006-10-26
CA2529870A1 (en) 2006-10-26
EP1717870A3 (en) 2011-05-04
TW200638562A (en) 2006-11-01
CN1855564B (zh) 2012-01-25
EP1717870A2 (en) 2006-11-02

Similar Documents

Publication Publication Date Title
CN1855564A (zh) 发光装置、用于制造该发光装置的方法及氮化物半导体衬底
CN1220283C (zh) 使用led芯片的发光装置
US9673366B2 (en) Light emitting device and light emitting apparatus
CN1993837A (zh) 用于半导体发光器件的正电极
CN1866557A (zh) 发光器件及其制造方法,以及氮化物半导体衬底
KR101935611B1 (ko) 반도체 발광 장치 및 반도체 발광 장치의 제조 방법
CN1367540A (zh) GaN基Ⅲ－Ⅴ族氮化物发光二极管及其制造方法
EP3131129A1 (en) Light-emitting element and lighting system
CN1870312A (zh) 制造发光二极管的方法
CN1934720A (zh) 半导体发光元件及照明装置
CN1741294A (zh) 半导体发光器件和制造半导体发光器件的方法
CN1674313A (zh) 固态元件和固态元件装置
CN113039653B (zh) 发光二极管封装
CN1734802A (zh) 氮化物半导体发光元件及制造氮化物半导体发光元件的方法
US20140203317A1 (en) Semiconductor light emitting device and light emitting apparatus
US11695031B2 (en) Light-emitting device, light source module, and method of manufacturing light-emitting device
US9583685B2 (en) Light-emitting-device package and production method therefor
CN1761079A (zh) 光发射装置和光发射元件
JP5234219B1 (ja) 発光ダイオード素子および発光装置
CN1853284A (zh) 半导体发光装置
CN1874018A (zh) 半导体发光元件和半导体发光装置
CN1630112A (zh) GaN基Ⅲ－Ⅴ族氮化物发光二极管及其制造方法
CN1641891A (zh) 覆晶式发光二极管封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120125

Termination date: 20170426

CF01 Termination of patent right due to non-payment of annual fee