JP3707279B2 - 半導体発光装置 - Google Patents
半導体発光装置 Download PDFInfo
- Publication number
- JP3707279B2 JP3707279B2 JP01013599A JP1013599A JP3707279B2 JP 3707279 B2 JP3707279 B2 JP 3707279B2 JP 01013599 A JP01013599 A JP 01013599A JP 1013599 A JP1013599 A JP 1013599A JP 3707279 B2 JP3707279 B2 JP 3707279B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- light emitting
- electrode
- type semiconductor
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32052—Shape in top view
- H01L2224/32055—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【発明の属する技術分野】
本発明は、赤、オレンジ、アンバー、黄緑や緑等の発光色が得られるGaP系,GaAsP系,GaAlAs系,GaN系などの化合物半導体を積層した半導体発光素子を含む半導体発光装置に係り、特に半導体発光素子自身の発光輝度の向上と主光取出し面以外から放出される漏光を効率的に発光方向に反射回収できるようにした半導体発光装置に関する。
【0002】
【従来の技術】
結晶基板の上に半導体薄膜層を成長させた半導体発光素子の中で、赤、オレンジ、アンバー、黄緑や緑などの発光色を持つものとして、GaP系,GaAsP系,GaAlAs系等が、あるいは緑色や青色などの発光色を持つものとしてGaN系等のIII−V族の化合物半導体が従来から利用されている。
【0003】
これらのGaP系,GaAsP系,GaAlAs系等の化合物半導体を利用する半導体発光素子では、結晶基板として導電性の半導体材料が用いられる。このため、半導体発光素子の形態は、たとえばn導電型半導体基板(以下、「n型半導体基板」と記す)を用いる場合は、このn型半導体基板の上面(第1の主面)にエピタキシャル成長にてn型半導体層を形成し、その上面に同じくエピタキシャル成長にてp型半導体層を形成させる。そして、電極は、n型半導体基板の下面(第2の主面)にn電極を、またp型半導体層の上面にp電極を形成した構成をとっている。
【0004】
また、この半導体発光素子を用いた発光装置は、半導体基板を下にしてリードフレームや基板等の搭載面に搭載されるので、半導体基板が厚くてその上に形成されるエピタキシャル層が薄いこの半導体発光素子は、発光層すなわちp−n接合域が上側にくるような配置で搭載されている。
【0005】
また、この半導体発光素子の発光波長に対して半導体基板が透光性の基板(以下、透明基板と記す)を用いているものは、p−n接合域の発光層からの主光取出し面側とは反対の向き、すなわち半導体基板側へ向かう光をリードフレームや基板側に抜けさせることができるので、リードフレームや基板の搭載面を光反射に好適なものと成るように構成されている。
【0006】
一方、GaN系の化合物半導体を利用する半導体発光素子では、結晶基板として絶縁性のサファイアを用いるのが近来では主流である。このような絶縁性の結晶基板を用いる場合では、上述の導電性の半導体基板を用いる場合と異なり、n電極およびp電極を基板の半導体層形成面側に形成すると同時に主光取出し面側とする構成が用いられている。
【0007】
しかしながら、最近になり、GaNに代表されるGaN系化合物半導体からなる基板が得られるようになり、これを結晶基板として用いたGaN系化合物半導体からなる半導体発光素子が作製されるようになっている。このため、GaN等の半導体材料を結晶基板として用いる半導体発光素子の場合においても、GaN系の化合物半導体は半導体発光素子の発光波長に対して透明であるので、上述のGaP系,GaAsP系,GaAlAs系等の化合物半導体を利用する半導体発光素子の場合と同様の素子構成とすることが可能となっているのが現状である。
【0008】
図7はGaP系,GaAsP系,GaAlAs系化合物半導体を利用した半導体発光素子を含む従来のLEDランプの典型的な構造を示す概略断面図、図8は半導体発光素子搭載部分の拡大図である。
【0009】
図7に示すように、従来のLEDランプは、リードフレーム21の一方のリード21aの上端にすり鉢状のマウント部21bが形成され、このマウント部21bの上に半導体発光素子22を搭載したものである。この半導体発光素子22にはワイヤ23がリード21cとの間にボンディングされ、これらの半導体発光素子22及びワイヤ23を含めてエポキシ樹脂24によって封止してLEDランプが構成される。
【0010】
半導体発光素子22は、例えばGaP系,GaAsP系の場合は、n型半導体基板22aが用いられ、その上にn型半導体層22b及びp型半導体層22cがエピタキシャル成長により順次積層形成される。発光層は、p−n接合域22dである。n型半導体基板22aは導電性であって、その下面には複数のドット形状のn電極22a−1が形成され、p型半導体層22cの上面には中央に1つドット形状のp電極22b−1が形成され、このp電極22b−1にワイヤ23がボンディングされている。そして、n型半導体基板22aをリード21aのマウント部21b側に導通させるために導電性の接着剤25によって半導体発光素子22はマウント部21bに搭載され電気的かつ機械的に接続固定される。この接着剤25は、たとえば透明のエポキシ樹脂を主剤としこれにフィラーとしてAgを混入したものが好適に利用できることが既に知られていて、混入したAgによって十分な導電性が得られる。
【0011】
そして、n型半導体基板22aが透明基板の場合には、導電性の接着剤25によって固定されるものでは、接着剤25の光透過度が高くてマウント部21bの搭載面も銀鏡面等のように光反射が可能な面としておけば、発光層すなわちp−n接合域22dから下に抜ける光をマウント部21bで反射させて発光方向に回収することが可能である。
【0012】
GaN等の透明基板を用いるGaN系化合物半導体発光素子の場合でも、このようなGaP系,GaAsP系,の場合と同様の構成とすることができる。
【0013】
図9はGaAlAs系の化合物半導体を利用したLEDランプの要部を示す縦断面図である。
【0014】
このGaAlAs系の発光素子31ではp型半導体基板が用いられ、その上にp型半導体層32b、活性層32d及びn型半導体層32cがエピタキシャル成長により順次積層形成され、n型半導体層32cの上面にはドット形状のn電極32b−1を形成している。p型半導体基板はGaAs基板であって、透明基板ではないので、高輝度化のためにはこれをエッチングで除去した図9に示すような構成をとる。その場合、p型半導体層32bの下面に複数のドット形状のp電極32a−1が形成される。
【0015】
上記いずれの場合においても、発光層であるp−n接合域は半導体発光素子の上側にくるような配置で搭載されている。
【0016】
【発明が解決しようとする課題】
図10は半導体発光素子22からの光の取り出しの形態を説明するための概略図である。
【0017】
図において、発光層Aの1点から等方的に発せられる光は、上方に向かう光、下方に向かう光、および側方に向かう光に分けて考えることが出来る。上方に向かう光の場合、半導体発光素子22の上面Suへの入射角が臨界角θを越えると上面Suで全反射される。臨界角θはGaP系の場合が、θ=25°で最も小さい。
【0018】
すなわち、図10の(b)に示すように、上方には+Y方向を中心に2θの範囲に向かう光Luのみを外に取り出すことができる。また、下方に向かう光の場合も同じく、下面Sdへの入射角が臨界角θを越えると下面Sdで全反射されるので、下方には−Y方向を中心に2θの範囲に向かう光Ldのみを外に取り出すことができる。下方の場合は、裏面電極やその合金層、及びAgペーストなどが存在するが、それを無視すると(これに関しては、後で考察する)外に出た光はリードフレームのマウント部21bの銀メッキ面で反射され、再度半導体発光素子22内を通り上方に取り出される。側方に向かう光の場合は、半導体発光素子22の形状が立方体の場合は、同じように側面Ssへの入射角が臨界角θを越えると側面Ssで全反射されるので、側方には±X方向を中心に2θの範囲に向かう光Lsのみを外に取り出すことができる。上記以外の方向に向かう光Lは、半導体発光素子22内に閉じこめられ外に取り出すことはできない。
【0019】
ここで、光の取り出しについて生じる問題点は次のとおりである。
【0020】
まず、半導体発光素子22の発光層であるp−n接合域22dあるいは活性層32dが上側にくる配置で搭載されている場合、特に側方に向かう光がその影響を受ける。すなわち、側方に向かう光のうち外に取り出される光Lsの大部分が、図10に示すように下方に向かう。下方に向かう光は、リードフレームのマウント部21bの銀メッキ面で反射され上方に向かうものや、再度半導体発光素子22内にはいるものや、Agペーストで吸収されるものなどがあり、直接上方に向かう光に比べると光の強さが弱くなり光の取り出し効率が悪くなるといった問題が生じる。
【0021】
また、チップの形状はダイシング工程におけるダイヤモンドカッタの刃先形状に依存して、チップの切断面はカッタ側と逆のテーパ面が形成される。すなわち、図8に示すように、半導体発光素子22の四方の側壁はp型半導体層22c側に向けて先細りするテーパ状となることが製造上からどうしても避けられない。ところが、p−n接合域22dが半導体発光素子の上方にある場合は、n型半導体基板22aの側壁がテーパ状となっているために、光を外に取り出すことができるトータル角度は、図10におけるテーパがない場合の8θの範囲に比べて狭くなり、取り出せる光の量が減少するという問題がある。
【0022】
また、p−n接合域22dから下に向かう光は、マウント部21bを反射面としておけばこの部分から主光取出し面側に反射させることができる。ところが、n型半導体基板22aの下面には複数の金属のn電極22a−1があり、半導体層とこの電極との界面は合金層が形成されており、この合金層は光を吸収するため、これらのn電極22a−1が占める面積に比例して光の吸収量が多くなる。
【0023】
また、接着剤25にAgを含ませたAgペーストでは、Ag自身は外部からの入射光に対して光を反射させるのに対し、Agを混入したペースト状の接着剤では光が封じ込められやすく、むしろ入射光を吸収してしまうように作用する。したがって、導電性の接着剤25としてAgペーストを用いると、マウント部21bを反射面としていても、Agペーストによる光の吸収によって主光取出し面からの発光輝度は低下してしまう。そして、この発光輝度を補うためには、印加電流を大きくする必要があり、消費電力の低減もできなくなる。
【0024】
また、通電時には発光素子22の発熱を伴うので、この発熱によって接着剤25として用いたAgペーストが加熱され、これによってペーストに含まれている樹脂が変色してしまう。この変色した樹脂は光を吸収するように作用し、Agペースト自身の光吸収に加えて樹脂による光吸収が起こる。したがって、発光素子22の発光輝度の低下を招くことになり、機能が劣化したものと判断されやすく、信頼性にも大きく影響する。
【0025】
以上のように下方に向かう光についても、その全てを本来の発光方向に反射させて回収することはできないという問題がある。
【0026】
さらに、GaN系の半導体発光素子を備える発光装置においては、上述の問題に加え、以下のような問題がある。すなわち、GaN系の化合物半導体は一般に有機金属気相成長法やMBE法のように成長速度の比較的遅い方法で成長されるため、これらの化合物半導体を用いる場合は、GaP系やGaAlAs系のように簡便に厚膜成長を行うことが可能な液相成長法を用いる場合とは異なり、基板の上に形成する発光のための半導体層の厚さを十分厚くすることができない。このため、発光層から上側に向かう光のうち素子の上面側から取り出される光の量はより一層制限される傾向にある。さらに、GaN系の化合物半導体はGaP系等の化合物半導体に比べ抵抗率が高く、半導体層に形成された側に形成される電極を介して注入され発光に寄与する電流は、半導体層内で広がりにくく、電極の直下に集中しやすい。このため、発光層における発光も電極の直下に集中し、発光層から上方へ向かう光は電極に遮られてしまう結果、素子の上面からの光の取り出しはより一層困難となる傾向があるという問題がある。
【0027】
このように、従来のGaP系,GaAsP系,GaAlAs系,GaN系などの発光素子を備える発光装置では、透明基板等を用いた場合でも、主光取出し面以外からの漏光を十分に回収できないので、発光輝度の向上にも限界がある。
【0028】
本発明において解決すべき課題は、GaP系,GaAsP系,GaAlAs系,GaN系などの透明基板等を持つ発光素子による発光輝度を向上させ得る半導体発光装置を提供することにある。
【0029】
【課題を解決するための手段】
本発明は、第1導電型半導体基板と、前記第1導電型半導体基板の第1の主面上にエピタキシャル成長された第1導電型半導体層と、前記第1導電型半導体層の上にエピタキシャル成長された第2導電型半導体層と、前記第1導電型半導体基板側の第2の主面上に形成された第1の電極と、前記第2導電型半導体層の上に形成された第2の電極と、を少なくとも備えた半導体発光素子と、この半導体発光素子を導通搭載するリードフレームまたは基板等の搭載面とを備えた半導体発光装置であって、前記第1導電型半導体基板側が発光方向であって、前記第1導電型半導体層と前記第2導電型半導体層とによって形成されるp−n接合による発光層が前記搭載面側となる姿勢として、前記半導体発光素子を前記搭載面に搭載したことを特徴とする半導体発光装置である。
【0030】
このような構成では、発光層から側方に向かう光の取り出し効率を上げることができ、発光輝度の向上が可能となる。
【0031】
【発明の実施の形態】
請求項1に記載の発明は、GaN系化合物半導体からなる基板と、前記基板の第1の主面の下に配置され、少なくともn型半導体層とp型半導体層とを有するGaN系化合物半導体層と、前記基板の第2の主面の上に配置されたn電極と、前記GaN系化合物半導体層のp型半導体層の下のほぼ全面に配置されたp電極と、を少なくとも有する発光素子と、前記発光素子を搭載するすり鉢状の反射面を有するマウント部と、前記発光素子を前記マウント部の反射面に搭載固定するとともに前記p電極を前記マウント部と導通接続するマイクロバンプとを備え、前記第1の主面は前記第2の主面より面積の大きい発光装置であり、特に発光層から側方に向かう光の取り出し効率を上げることができ、マウント部側への透過光の増大により反射光の回収を向上させるという作用を有する。
【0032】
請求項2に記載の発明は、前記p電極は光透過可能であることを特徴とする請求項1に記載の発光装置であり、発光層から搭載部側に抜ける光をこの搭載部から発光方向側へ反射させて光を回収するという作用を有する。
【0033】
請求項3に記載の発明は、前記基板は、テーパ状である請求項1又は請求項2に記載の発光装置である。
【0034】
請求項4に記載の発明は、前記マウント部はリードフレーム又は基板上に設けられ、前記マイクロバンプによって前記p電極と前記搭載面とが導通接続されている請求項3に記載の発光装置である。
【0035】
請求項5に記載の発明は、前記n電極は、平面形状が直径が10μm以上でかつ150μm以下の円またはこの円に内包される多角形、あるいは、前記円または前記多角形から放射状に伸びた枝をもつ形状である請求項1から請求項4のいずれか 1 つに記載の発光装置である。
【0036】
請求項6に記載の発明は、前記GaN系化合物半導体層は、有機金属気層成長法又はMBE法を用いて形成された請求項1から請求項5のいずれか1つに記載の発光装置である。
【0037】
以下に、本発明の実施の形態の具体例を図面を参照しながら説明する。
【0038】
図1は本発明の半導体発光装置の要部を示す拡大図である。図示の例は、図7及び図8に示したLEDランプのリードフレームのリード21aのマウント部21bに発光素子を搭載したものとして示す。
【0039】
図1において、発光素子1は、GaP系,GaAsP系,GaN系の化合物半導体を利用したもので、透明のn型半導体基板2に透明または光透過性のn型半導体層3とp型半導体層4とを積層し、これらによるp−n接合域を発光層5としたものである。すなわち、n型半導体基板2はn型半導体層3の積層面を第1の主面とするとともに、図示の姿勢において上面を第2の主面としてこの第2の主面の表面にドット形式の1個のn電極2aを形成し、p型半導体層4の表面には複数のp電極4aを同様にドット形式のものとして形成している。そして、図8で示した従来構造のものを上下反転させて、n型半導体基板2が上側であって発光層5がその下側となる姿勢としてマウント部21bの上に搭載するものとし、これにより発光層5を下側に偏らせた配置とすることができる。
【0040】
発光素子1は、マウント部21bに塗布した導電性の接着剤6によって、このマウント部21bに固定するとともにリード21aと電気的に導通させる。この接着剤6は先に述べたように、透明のエポキシ樹脂を主剤としこれにフィラーとしてAgを混入したものであり、混入したAgによってp電極4aをリード21aに導通させることができる。また、n電極2aはワイヤ23によってリード21c側にボンディングされ、発光素子1はリード21a,21cとの間で導通接続される。
【0041】
以上の構成において、発光素子1に通電すると発光層5が活性化されて発光し、透明または光透過性のn型半導体層3から透明のn型半導体基板2を抜けてその上面を主光取出し面として光を放出する。そして、発光層5からの光は、主光取出し面側だけでなく側方へも透明または光透過性のp型半導体層4を抜けて下向きにも放出される。
【0042】
ここで、発光層5はその上面を主光取出し面としたn型半導体基板2よりも下側に位置し、図8で示した従来構造のものに比べると発光層5はマウント部21bの表面側に近くなるように偏在している。一方、図10の(a)で示したように、発光層が上側に配置の構成であれば、特に側方に向かう光のうち取り出される光Lsの大部分が下側に向かうので、光の取出し効率が低下することは既に述べた。
【0043】
これに対し、図10の(a)に示すように発光層A’がマウント部21bの表面に近くなるような下側配置であれば、この発光層A’から側方に向かう光は図10の(b)で示したL’sのように±X方向の2θの角度範囲内の方向に放出された光が、半導体発光素子22の外に取り出すことができ、この放出光はマウント部21bの内周面に向かう方向や、図10の(a)においてL’sの光路として描いているように発光層A’の上方のn型層の側面から主光取出し面方向へ屈折する方向に取り出すことができる。したがって、発光層が上側配置となっている場合と比べると、発光層から側方に向かう光の回収効率を上げることができる。
【0044】
また、図10の(b)で示したLd,L’dの2θの範囲で下方に向けて放出される光は、接着剤6の中に含まれたAg及びマウント部21bの底面部から反射されて主光取出し面からの発光に加えられる。
【0045】
図2は別の構成を示す要部の概略図であり、図1に示したものと同じ部材については共通の符号で指示しその詳細な説明は省略する。
【0046】
発光素子1のn電極2aを上面に形成したn型半導体基板2と、n型半導体層3及びp型半導体層4の外郭形状は図1のものと全く同じであるが、p型半導体層4の下面には1個のp電極4aを設けていること及び導電性の接着剤は使用しないことの2点で相違している。
【0047】
すなわち、発光素子1をマウント部21bに搭載固定するとともにリード21aと導通接続するため、p電極4aにはマイクロバンプ7を形成している。このマイクロバンプ7はp電極4aにワイヤをボンディングした後に、このボンディング部分だけを残して引きちぎることによって、p電極4aに一体に形成されたものである。そして、マウント部21bに搭載して固定するアセンブリは、マイクロバンプ7をマウント部21bの上面に超音波振動及び加熱を負荷することによって一体に接合する方法による。
【0048】
このようなマイクロバンプ7を用いた発光装置においても、発光層5から側方に放出される光の回収効率が高いことは、図1の例のものと同様である。
【0049】
これに加えて、p型半導体層4の底面には1個のp電極4aだけを設けていて遮光面積を小さくしているので、発光層5から下に抜ける光の透過面積を広げることができる。したがって、マウント部21bを光反射膜等による反射面としておけば、下に抜けた光を主光取出し面側に反射させることができ、漏光を回収することができる。そして、Agペースト等による導電性の接着剤が介在しないので、この接着剤の中に光が閉じ込められてしまうこともない。
【0050】
このように、マイクロバンプ7を利用した発光素子1の搭載構造であれば、マウント部21b側への透過光の増大が図れると同時に接着剤による光の減衰もなくなり、図1の構成のものと比較しても発光輝度が格段に向上する。
【0051】
なお、GaN系の化合物半導体を利用する半導体発光素子を用いる場合においては、p型半導体層4内で電流が広がりにくくp電極4aの直上のみで発光する傾向があるため、p型半導体層4の表面のほぼ全面にp電極4aを設ける構成とすることにより、電流を層全体に均一に広げ発光層5のほぼ全面からの発光が得られる。そして、このp電極4aを光透過可能な構成とする場合には、上述の例と同様に発光層5から下方へ向かう光を、マウント部21bに設けた反射面を用いて主光取出し面側へ反射させることが可能となる。また、p電極4aを発光層5からの発光に対し反射可能なものとする場合には、発光層5から下方へ向かう光をこのp電極4aにより発光素子の側方または上方へ反射させて主光取出し面側へ向かわせることが可能となる。
【0052】
図3は図1の例におけるn電極2a及び図2の例におけるn電極2a及びp電極4aの好適な例を示す平面図である。
【0053】
図3の例におけるnまたはpの電極2a,4aは、その平面形状が円形であって直径を10μm以上でかつ150μm以下としたものである。そして、このような円形の平面形状に代えて、10μm〜150μmの円の範囲に内包される多角形状としてもよい。
【0054】
また、同図の(b)に示すように、中央部に円形部を備えるとともにこの円形部分から放射状に伸ばした4本の枝を持つような形状としてもよい。この場合、枝部分の先端までの距離は先の150μmの円の領域の中に納まるものとしてもよいし、図示のように発光素子1のコーナ部に向けて伸ばすような場合では、150μmの円の範囲を越える長さであってもよい。
【0055】
このようなn電極2a及びp電極4aの形状や大きさとすることによって、発光層であるp−n接合域への十分な電流注入が行えるとともに、発光層からの光の取り出しを妨げる面積を最小限にとどめることができる。
【0056】
図4は更に別の発光素子の構成例を示す要部の断面図であり、図1及び図2の例と同じ部材については共通の符号で指示している。
【0057】
図1及び図2の例は、発光素子1の側面はダイシングによって下側が少しテーパ状となる形状となっているのに対し、図4の例では、n型半導体基板2はその下端側の一部を除いて上側に向けてテーパを形成した四角錐台の外郭を持つ。すなわち、n型半導体基板2はn電極2aを形成する上面の平面積はn型半導体層3を積層する下面よりも狭く、その周囲の4側面のいずれもが図示のような台形状の面を持ち、これらの面は全て上端側すなわち主光取出し面側に向けて収斂するテーパを形成している。
【0058】
図5はこのようなテーパを持つn型半導体基板2の場合に、発光層5の位置によってどのような発光形態が得られるかを平面的に説明するための図である。
【0059】
図5の(a)のように発光層が下側にある場合において、発光層Aの中央一点からこの平面内で四方に向かう光のうち、n型半導体基板2が点線で示す外郭を持っている場合は、点線で示す4θの範囲内に向かう光のみが発光素子外に取り出されるのに対し、n型半導体基板2の外郭が先細りするテーパ状となっている実線の場合は、実線で示す範囲のように4θよりも大きくなる。具体的には、GaP系の場合は、θ=25°であるから、点線と実線との比は、200°:297°と約1.5倍になる。したがって、発光層Aから放出される光は、n型半導体基板2の外郭を先細りするテーパ状とすることによって効率よく取り出され、発光輝度の向上が図られる。
【0060】
図5の(b)は、発光素子の側面が図5の(a)と同様であって発光層Aが上側に位置する場合の例である。発光素子の側面がテーパ状となっていても、発光層Aが上側にあることから側方に向かう光の成分の中で斜め上向きのものは発光素子の上面で全反射される。また、斜め下に向かう光の成分は発光素子の側面に対する入射角度が大きくなるので、全反射される割合が大きくなる。したがって、側面がテーパ面であってこのテーパ面に対して発光層Aが上側に偏って位置する場合では、取り出すことのできる光の範囲は4θよりも小さくなり、具体的にGaP系の場合では、点線と実線との比は、200°:131°となり、取り出し可能な光の量は減少してしまう。
【0061】
以上のように、発光方向に対して先細りするようなn型半導体基板2の外郭形状であってその下側に発光層Aを位置させることにより、発光層Aから四方に向かう光を有効に取り出すことができることが判る。
【0062】
図6は、更にまた別の発光素子の構成例を示す要部の断面図であり、図1及び図2の例と同じ部材については共通の符号で指示している。
【0063】
発光素子1のn電極2aを上面に形成したn型半導体基板2と、n型半導体層3及びp型半導体層4の外郭形状は図1のものとほぼ同じであるが、p型半導体層4の表面のほぼ全面にわたってp電極4aを設けていること、発光素子1の側面においてp型半導体層4の一部からn型半導体層3の一部にかけて光透過性の絶縁性膜8を設けていること、及びマウント部21bにおける半導体発光素子1の下面の周囲部に導電性の接着剤6の一部が流入するための溝部21dを設けていることの3点で相違している。このような構成は、半導体層の厚さを十分厚くすることが困難な化合物半導体、すなわち、GaN系の化合物半導体を利用する半導体発光素子の場合に特に有効である。
【0064】
図6におけるp電極4aは、図1の構成のものにおいてGaN系等の化合物半導体を利用する半導体発光素子を用いる場合について述べたように、発光層5から下方へ向かう光を透過することが可能なものとしてもよいし、反射させて発光素子の側方または上方から取り出せる構成としてもよい。
【0065】
絶縁性膜8は、光透過可能なものとすることにより、発光層5から側方へ向かう光を透過させマウント部21bの反射面で反射させて上方へ取り出すことができる。また、発光素子1の側面における接着剤6のせり上がりによる短絡を防止することができる。絶縁性膜8は、絶縁性を有し、かつ光透過可能なものであればよく、例えば、酸化珪素や窒化珪素等の絶縁性を有する材料を好ましく用いることができる。
【0066】
さらに、光透過可能なものに限らず導電性の接着剤を用いる場合には、発光素子1の周囲部に接着剤6の一部が流入することができる溝部21dを設けることにより、上述の接着剤6のせり上がりをさらに一層低減することができ、絶縁性膜8の作用とも併せて短絡防止の効果を高め、半導体発光装置の信頼性を高めることができる。
【0067】
【発明の効果】
請求項1の発明では、発光層から側方に放出される光の取り出し効率を上げることができ、マイクロバンプによってp側電極を搭載部に接合するので、接着剤を使用した場合のような光の封じ込みがなくなり、発光輝度をさらに向上させることができる。
【0068】
請求項2の発明では、発光層から搭載部側に抜ける光をこの搭載部から発光方向側へ反射させて光を回収するという作用を有する。
【0069】
請求項5の発明では、電極の大きさ形状の最適化によって、電極が金属であって光透過しないものでも、発光層から搭載部側へ抜けて反射される光の光路を確保するという作用を有する。
【0070】
請求項6の発明では、有機金属気相成長法またはMBE法のように厚膜成長が困難な成長方法を用いて作製された半導体発光素子においても、半導体基板の主面および側面からの光回収率を改善し、発光素子の発光輝度を向上させることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態による発光装置の要部を示す概略図
【図2】発光装置の別の構成例を示す要部の概略図
【図3】n型半導体基板またはp型半導体層にそれぞれ形成するn電極及びp電極の形状を示す平面図
【図4】n型半導体基板をほぼ四角錐台状とした発光装置の要部を示す概略図
【図5】図4の例における発光層の位置による発光形態を示す説明図
【図6】発光装置の更にまた別の構成例を示す要部の概略図
【図7】従来のLEDランプの概略図
【図8】図7のLEDランプの発光素子の搭載構造を示す要部の概略図
【図9】GaAlAs系の発光素子の搭載構造を示す要部の概略図
【図10】(a)は発光素子の発光層からの上方,側方及び下方への発光形態を示す概略図
(b)は各方向への臨界角θの分布を示す概略図
【符号の説明】
1 発光素子
2 n型半導体基板
2a n電極
3 n型半導体層
4 p型半導体層
4a p電極
5 発光層
6 接着剤
7 マイクロバンプ
8 絶縁性膜
21 リードフレーム
21a リード
21b マウント部
21c リード
21d 溝部
23 ワイヤ
Claims (6)
- GaN系化合物半導体からなる基板と、前記基板の第1の主面の下に配置され、少なくともn型半導体層とp型半導体層とを有するGaN系化合物半導体層と、前記基板の第2の主面の上に配置されたn電極と、前記GaN系化合物半導体層のp型半導体層の下のほぼ全面に配置されたp電極と、を少なくとも有する発光素子と、前記発光素子を搭載するすり鉢状の反射面を有するマウント部と、前記発光素子を前記マウント部の反射面に搭載固定するとともに前記p電極を前記マウント部と導通接続するマイクロバンプとを備え、前記第1の主面は前記第2の主面より面積の大きい発光装置。
- 前記p電極は光透過可能であることを特徴とする請求項1に記載の発光装置。
- 前記基板は、テーパ状である請求項1又は請求項2に記載の発光装置。
- 前記マウント部はリードフレーム又は基板上に設けられ、前記マイクロバンプによって前記p電極と前記搭載面とが導通接続されている請求項3に記載の発光装置。
- 前記n電極は、平面形状が直径が10μm以上でかつ150μm以下の円またはこの円に内包される多角形、あるいは、前記円または前記多角形から放射状に伸びた枝をもつ形状である請求項1から請求項4のいずれか1つに記載の発光装置。
- 前記GaN系化合物半導体層は、有機金属気層成長法又はMBE法を用いて形成された請求項1から請求項5のいずれか1つに記載の発光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01013599A JP3707279B2 (ja) | 1998-03-02 | 1999-01-19 | 半導体発光装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4914198 | 1998-03-02 | ||
JP10-49141 | 1998-03-02 | ||
JP01013599A JP3707279B2 (ja) | 1998-03-02 | 1999-01-19 | 半導体発光装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004204397A Division JP2004289182A (ja) | 1998-03-02 | 2004-07-12 | 半導体発光装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11317546A JPH11317546A (ja) | 1999-11-16 |
JP3707279B2 true JP3707279B2 (ja) | 2005-10-19 |
Family
ID=26345345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01013599A Expired - Fee Related JP3707279B2 (ja) | 1998-03-02 | 1999-01-19 | 半導体発光装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3707279B2 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1113506A3 (en) | 1999-12-28 | 2005-03-16 | Toyoda Gosei Co., Ltd. | Light emitting diode |
DE10039433B4 (de) | 2000-08-11 | 2017-10-26 | Osram Opto Semiconductors Gmbh | Halbleiterchip für die Optoelektronik |
JP2004514285A (ja) * | 2000-11-17 | 2004-05-13 | エムコア・コーポレイション | 光抽出を改善するためのテーパーづけ側壁を有するレーザ分離ダイ |
US6791119B2 (en) | 2001-02-01 | 2004-09-14 | Cree, Inc. | Light emitting diodes including modifications for light extraction |
US7233028B2 (en) * | 2001-02-23 | 2007-06-19 | Nitronex Corporation | Gallium nitride material devices and methods of forming the same |
DE10139798B9 (de) * | 2001-08-14 | 2006-12-28 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Bauelement mit geometrisch optimierter Auskoppelstruktur |
JP3813599B2 (ja) * | 2003-06-13 | 2006-08-23 | ローム株式会社 | 白色発光の発光ダイオード素子を製造する方法 |
JP4238666B2 (ja) * | 2003-07-17 | 2009-03-18 | 豊田合成株式会社 | 発光装置の製造方法 |
JP4766845B2 (ja) * | 2003-07-25 | 2011-09-07 | シャープ株式会社 | 窒化物系化合物半導体発光素子およびその製造方法 |
JP3841092B2 (ja) * | 2003-08-26 | 2006-11-01 | 住友電気工業株式会社 | 発光装置 |
JP2005191530A (ja) | 2003-12-03 | 2005-07-14 | Sumitomo Electric Ind Ltd | 発光装置 |
JP2005203519A (ja) * | 2004-01-14 | 2005-07-28 | Sumitomo Electric Ind Ltd | 半導体発光装置 |
JP3994094B2 (ja) * | 2004-05-27 | 2007-10-17 | ローム株式会社 | 発光ダイオードランプ |
JP4250576B2 (ja) | 2004-08-24 | 2009-04-08 | 株式会社東芝 | 半導体発光素子 |
JP4384019B2 (ja) * | 2004-12-08 | 2009-12-16 | 住友電気工業株式会社 | ヘッドランプ |
JP2006294698A (ja) * | 2005-04-06 | 2006-10-26 | Sumitomo Electric Ind Ltd | 発光素子、発光素子の製造方法、およびGaN基板 |
JP4244953B2 (ja) * | 2005-04-26 | 2009-03-25 | 住友電気工業株式会社 | 発光装置およびその製造方法 |
KR100638819B1 (ko) * | 2005-05-19 | 2006-10-27 | 삼성전기주식회사 | 광추출효율이 개선된 수직구조 질화물 반도체 발광소자 |
KR100870592B1 (ko) | 2005-08-15 | 2008-11-25 | 가부시끼가이샤 도시바 | 반도체 발광 장치 |
US7943946B2 (en) | 2005-11-21 | 2011-05-17 | Sharp Kabushiki Kaisha | Light emitting device |
JP2007142289A (ja) * | 2005-11-21 | 2007-06-07 | Sharp Corp | 発光装置 |
JP5286641B2 (ja) * | 2006-03-29 | 2013-09-11 | 日亜化学工業株式会社 | 半導体発光素子及び半導体発光装置 |
KR101262386B1 (ko) | 2006-09-25 | 2013-05-08 | 엘지이노텍 주식회사 | 질화물 반도체 발광소자의 제조 방법 |
JP2008193006A (ja) * | 2007-02-07 | 2008-08-21 | Mitsubishi Chemicals Corp | GaN系LEDチップ |
JP5350070B2 (ja) * | 2009-05-11 | 2013-11-27 | フューチャー ライト リミテッド ライアビリティ カンパニー | 発光素子 |
KR101628372B1 (ko) * | 2009-10-08 | 2016-06-09 | 엘지이노텍 주식회사 | 발광장치 |
KR102059030B1 (ko) * | 2012-09-24 | 2019-12-24 | 엘지이노텍 주식회사 | 자외선 발광 소자 |
JP5605417B2 (ja) * | 2012-10-24 | 2014-10-15 | 日亜化学工業株式会社 | 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置 |
JP2016111210A (ja) * | 2014-12-08 | 2016-06-20 | 信越化学工業株式会社 | ダイボンド材を用いた導電接続方法及び光半導体装置 |
JP6591254B2 (ja) * | 2015-10-16 | 2019-10-16 | スタンレー電気株式会社 | 半導体発光装置、及び、半導体発光装置の製造方法 |
DE102015119653A1 (de) * | 2015-11-13 | 2017-05-18 | Osram Opto Semiconductors Gmbh | Modul für eine Videowand |
-
1999
- 1999-01-19 JP JP01013599A patent/JP3707279B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11317546A (ja) | 1999-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3707279B2 (ja) | 半導体発光装置 | |
US7560294B2 (en) | Light emitting element and method of making same | |
US7268371B2 (en) | Light extraction from a semiconductor light emitting device via chip shaping | |
JP5432234B2 (ja) | 半導体発光デバイス用の実装 | |
KR100937879B1 (ko) | 역전 발광 소자 제조 방법 및 역전 발광 다이오드 | |
US6169294B1 (en) | Inverted light emitting diode | |
US8426881B2 (en) | Light emitting diodes including two reflector layers | |
US8017967B2 (en) | Light-emitting element including a fusion-bonding portion on contact electrodes | |
US7829911B2 (en) | Light emitting diode | |
JP5591487B2 (ja) | 発光装置、これを含むパッケージとシステム、およびその製造方法 | |
US20060001035A1 (en) | Light emitting element and method of making same | |
JP3896704B2 (ja) | GaN系化合物半導体発光素子 | |
CN102822999B (zh) | 发光二极管及其制造方法以及发光二极管灯 | |
JP2006253298A (ja) | 半導体発光素子及び半導体発光装置 | |
US20200274041A1 (en) | Semiconductor light emitting device | |
JP6024432B2 (ja) | 半導体発光素子 | |
US7126163B2 (en) | Light-emitting diode and its manufacturing method | |
JP2006012916A (ja) | 発光素子 | |
JP2011165799A (ja) | フリップチップ型発光ダイオード及びその製造方法、並びに発光ダイオードランプ | |
JP2006073618A (ja) | 光学素子およびその製造方法 | |
TWI335114B (en) | Optimized contact design for thermosonic bonding of flip-chip devices | |
KR101273481B1 (ko) | 발광소자 및 그 제조방법 | |
JPH10209494A (ja) | 半導体発光素子 | |
JP2004289182A (ja) | 半導体発光装置 | |
JP2001127343A (ja) | 複合発光素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050615 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050725 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |