JP4244953B2 - 発光装置およびその製造方法 - Google Patents

発光装置およびその製造方法 Download PDF

Info

Publication number
JP4244953B2
JP4244953B2 JP2005128245A JP2005128245A JP4244953B2 JP 4244953 B2 JP4244953 B2 JP 4244953B2 JP 2005128245 A JP2005128245 A JP 2005128245A JP 2005128245 A JP2005128245 A JP 2005128245A JP 4244953 B2 JP4244953 B2 JP 4244953B2
Authority
JP
Japan
Prior art keywords
groove
nitride semiconductor
layer
light
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005128245A
Other languages
English (en)
Other versions
JP2006310394A (ja
Inventor
陽一 永井
浩二 片山
弘之 北林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2005128245A priority Critical patent/JP4244953B2/ja
Priority to TW094143758A priority patent/TW200638562A/zh
Priority to CA002529870A priority patent/CA2529870A1/en
Priority to EP05027358A priority patent/EP1717870A3/en
Priority to KR1020060017222A priority patent/KR20060112203A/ko
Priority to US11/361,144 priority patent/US7560740B2/en
Priority to SG200602758A priority patent/SG126899A1/en
Priority to CN2006100773113A priority patent/CN1855564B/zh
Publication of JP2006310394A publication Critical patent/JP2006310394A/ja
Application granted granted Critical
Publication of JP4244953B2 publication Critical patent/JP4244953B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、発光装置およびその製造方法に関し、より具体的には窒化物半導体から形成される発光装置およびその製造方法に関するものである。なお、本発明における発光装置とは、窒化物半導体基板とその上に積層された半導体層とを主体に形成される半導体素子または半導体チップのみを指す場合もあるし、また、半導体チップが実装部品に搭載され樹脂封止されたデバイスのみを指す場合もある。さらに、両方の意味に用いられる場合もある。また、半導体チップを単にチップと呼ぶ場合がある。また、チップのうち基板とその上に形成されたエピタキシャル層とを、単に基板と呼ぶ場合がある。
白色発光ダイオード(ＬＥＤ:Light Emitting Diode)は、今のところ携帯情報端末などの小型電子機器の照明に盛んに用いられているが、今後、大きな空間または大面積の照明に用いられる可能性を秘めている。大空間、大面積の照明に用いられるためには、ＬＥＤの光の出力を大きくする必要がある。
このようにＬＥＤの光の出力を大きくするための方策の１つとして、ＬＥＤの内部で発生した光を効率的に外部に出力させること、すなわち光の取出し効率の向上が上げられる。このような光の取出し効率を向上させる技術として、従来、基板上に積層された窒化物半導体層の上に形成されたｐ電極に近接して、窒化物半導体層の表面から基板に向けて溝を形成した発光装置（特許文献１参照）や、基板において窒化物半導体層の積層される面と反対側の裏面において光の反射面を形成した発光装置（たとえば、特許文献２参照）などが提案されている。
上記特許文献１では、溝の形成方法としてドライエッチングやウェットエッチング、さらにレーザ照射による光学的方法、ダイサーやスクライバーなどの機械的方法を例示している。また、上記特許文献２においては、反射面として基板の上記裏面に断面Ｖ字形の溝をダイサーにより形成することが示されている。
特開２００４−８７９３０号公報 特開２００４−５６０８８号公報
しかし、上述した従来の技術には、以下のような問題があった。すなわち、溝を形成するための方法としてエッチングを用いる場合、窒化物半導体基板の材質にもよるがエッチングレートを十分大きくできない場合がある。このような場合、現実的なエッチング処理工程時間で深さの深い溝を形成することは難しかった。また、上述のように溝を形成するための方法としてエッチングを用いる場合、溝の形状（たとえば溝の底部での対向する側壁の間の角度など）を制御することは困難である。
一方、ダイサーなどの機械的方法により溝を形成する場合、ダイシング面（すなわち溝の側壁面）に、加工変質層や結晶面の乱れた領域が形成される。この場合、これらの加工変質層などの影響により溝の側壁面から光を十分出射させることは難しかった。この結果、発光装置における光の取出し効率を十分向上させることは困難であった。
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、光の取出し効率を向上させることが可能な発光装置およびその製造方法を提供することである。
この発明に従った発光装置は、窒化物半導体基板と、窒化物半導体基板の第１の主表面の側に、ｎ型窒化物半導体層と、窒化物半導体基板から見てｎ型窒化物半導体層より遠くに位置するｐ型窒化物半導体層と、ｎ型窒化物半導体層およびｐ型窒化物半導体層の間に位置する発光層とを備えた発光装置であって、ｐ型窒化物半導体層の側をダウン実装する。また、窒化物半導体基板の第１の主表面と反対側の主表面である第２の主表面から光を放出する。窒化物半導体基板の第２の主表面には溝が形成される。溝の内周面は当該内周面を平滑化するための表面処理が施された部分を含む。溝の深さは５０μｍ以上３００μｍ以下であり、窒化物半導体基板の厚み方向において、溝が形成されていない部分の厚みは１００μｍ以上６００μｍ以下である。溝はダイシングブレードを用いたダイシングにより形成されている。表面処理が施された部分は、当該表面処理として反応性イオンエッチングを用いることにより溝の内周面の表面層を除去して平滑化された部分である。除去された表面層の厚みはダイシングブレードに含まれる砥粒の平均径より大きい。
このようにすれば、窒化物半導体基板の光の出射面である第２の主表面に溝８０を形成するので、溝８０の側壁からも光を取出すことができる。この結果、発光装置における光の利用効率を向上させることができる。
さらに、光の出射面である第２の主表面に形成された溝はその内周面を平滑化するための表面処理が施された部分を含むので、第２の主表面に溝を形成する際に加工変質層や結晶面の乱れた領域などが形成されていても、上記表面処理によりそのような加工変質層や結晶面の乱れた領域を変質または除去することができる。（たとえば、表面処理として溝の内周面の平滑化のため当該溝の内周面を含む第２の主表面の表面層をある程度の厚みだけ除去する場合には、そのような加工変質層や結晶面の乱れた領域を除去することができる。）この結果、加工変質層などの影響で第２の主表面からの光の取出し効率が低下することを防止できる。
上記発光装置の製造方法は、窒化物半導体基板を備える発光装置の製造方法であって、溝形成工程と表面処理工程とを備える。溝形成工程では、窒化物半導体基板において発光層が形成される側である第１の主表面と反対側の第２の主表面に、ダイシングを実施することにより溝を形成する。表面処理工程では、溝の内周面を平滑化する。表面処理工程では、反応性イオンエッチングを行なうことにより溝の内周面の表面層を除去する。表面処理工程では、溝の内周面において反応性イオンエッチングにより除去される表面層の厚みは、溝形成工程において用いられるダイシングブレードに含まれる砥粒の平均径より大きい。このようにすれば、本発明による発光装置を得ることができる。
本発明によれば、発光装置における光の出射面に溝を形成し、さらに溝の形成工程において発生した加工変質層や結晶面の乱れた領域を表面処理により変質または除去することで、発光装置の光の取出し効率を向上させることができる。
次に図面を用いて、本発明の実施の形態および実施例について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
（実施の形態１）
図１は、本発明に従った発光装置としてのＬＥＤの実施の形態１を示す図である。図２は、図１のＬＥＤの発光層を含む積層構造を示す図である。図１および図２を参照して、本発明によるＬＥＤの実施の形態１を説明する。
図１に示すように、ＧａＮ基板１の第１の主表面の側に後で詳細に説明する発光層などを含む積層構造が形成され、ｐ電極１２が設けられている。本実施の形態では、このｐ電極１２が導電性接着剤１４によってリードフレームマウント部２１ａにダウン実装されている。
ＧａＮ基板１の第２の主表面１ａは、発光層で発光した光を放出する面であり、この面にｎ電極１１が設けられている。この第２の主表面１ａには、図１の紙面に垂直な方向および紙面に平行な方向にそれぞれ延びる複数の溝８０が形成されている。このｎ電極１１は、第２の主表面全体を覆わないように、第２の主表面１ａにおける溝８０の間に位置する平坦な部分上に形成される。ｎ電極１１は第２の主表面１ａのほぼ中央部に配置されている。ｎ電極１１に被覆されていない部分の比率を大きくとることが重要である。開口率を大きくすれば、ｎ電極によって遮られる光が減り、光を外に放出する放出効率を高めることができる。
ｎ電極１１はワイヤ１３によりリードフレームのリード部２１ｂと電気的に接続されている。ワイヤ１３および上記の積層構造は、封止部材としてのエポキシ系樹脂１５により封止されている。上記の構成のうち、ＧａＮ基板１からｐ電極１２にいたる間の積層構造が拡大されて図２に示されている。図２では、図１における積層構造が上下逆になっている。
図２を参照して、ＧａＮ基板１の上にｎ型ＧａＮエピタキシャル層２が位置し、その上にｎ型ＡｌxＧａ1-xＮ層３が形成されている。その上にＡｌxＧａ1-xＮ層とＡｌxＩｎyＧａ1-x-yＮ層とからなる量子井戸(MQW:Multi-Quantum Well)４が形成されている。その量子井戸４をｎ型ＡｌxＧａ1-xＮ層３とはさむようにｐ型ＡｌxＧａ1-xＮ層５が配置されている。また、ｐ型ＡｌxＧａ1-xＮ層５の上にｐ型ＧａＮ層６が配置されている。上記の構造においては、量子井戸４において発光する。また、図１に示すように、ｐ型ＧａＮ層６の上に、ｐ電極１２がｐ型ＧａＮ層６の上部表面の全面を被覆するように形成され、ダウン実装される。
次に、図３〜図５を参照して、図１および図２に示したＬＥＤの製造方法について簡単に説明する。図３は、図１および図２に示したＬＥＤを構成するチップの製造方法を示すフローチャートである。図４は、図２に示した構造のチップをウエハから採取するときのウエハの状態を示す図である。図５は、図４に示した電極の配置を示す図である。
まず、図３に示した基板準備工程（Ｓ１０）を実施する。具体的には、まず、ＧａＮ基板を準備する。そして、当該ＧａＮ基板の第１の主表面上にＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition)などの成膜方法を用いて積層構造（Ｓｉドープｎ型ＧａＮ層／クラッド層のＳｉドープｎ型Ａｌ0.2Ｇａ0.8Ｎ層／ＧａＮ層とＩｎ0.15Ｇａ0.85Ｎ層との２層構造が複数層重ねられたＭＱＷ(Multi-Quantum Well)／クラッド層のＭｇドープｐ型Ａｌ0.2Ｇａ0.8Ｎ層／Ｍｇドープｐ型ＧａＮ層）を形成する。次に、このウエハを活性化処理して、Ｍｇドープｐ型層の低抵抗化を行なってもよい。このウエハをさらに、フォトリソグラフィ技術とＲＩＥ(Reactive Ion Etching)により、Ｍｇドープｐ型層側からＳｉドープｎ型層までＣｌ系ガスでエッチングする。このエッチングにより、図４に示すように、素子分離溝２５を形成し、素子分離を行なう。
次に、ＧａＮ基板の第２の主面（主表面）である裏面のＮ面に、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより所定の間隔（距離Ｌ２）でチップの中心に平面形状が四角形状のｎ電極１１を形成する（図４および図５参照）。ｎ電極１１としては、ＧａＮ基板に接して下から順に（Ｔｉ層／Ａｌ層／Ｔｉ層／Ａｕ層）という積層構造を形成してもよい。そして、ｎ電極１１とＧａＮ基板の裏面との接触抵抗を所定の値とするため、窒素（Ｎ2）雰囲気中でＧａＮ基板を加熱する。
次に、ｐ電極としてはｐ型ＧａＮ層に接して所定の厚みを有する導電体層を形成する。導電体層としては、たとえばＧａＮ層に接するように所定の厚みのＮｉ層を形成し、その上に所定の厚みのＡｕ層を全面に形成してもよい（図４および図５参照）。この場合、ｐ電極とｐ型ＧａＮ層との接触抵抗を所定の値とするため、ＧａＮ基板を不活性ガス雰囲気中で加熱処理してもよい。
次に、図３の溝形成工程（Ｓ２０）を実施する。具体的には、ＧａＮ基板の裏面（Ｎ面）に、ダイシングにより断面形状がＶ字状の溝８０を形成する。溝８０としては、図５に示すように縦方向の溝８０ａと横方向の溝８０ｂとをそれぞれ複数本形成する。このとき、溝８０の間の平坦な表面上にｎ電極１１が位置する。
次に、図３の表面処理工程（Ｓ３０）を実施する。具体的には、表面処理としてＲＩＥを用いて、ＧａＮ基板の溝が形成された被加工面（Ｎ面）の鏡面化を行なった。ＲＩＥで用いる反応ガスとしては、たとえば塩素ガス（Ｃｌガス）を用いることができる。ＧａＮ基板のＮ面においてこのＲＩＥにより除去される表面層の厚みは、上述した溝形成工程（Ｓ２０）におけるダイシングに用いられたダイシングブレードに含まれる砥粒の平均径以上とすることが好ましい。
その後に、図４および図５に示すように、チップ境界５０が側面として現れるようにスクライブを行ない、チップ化したものを発光装置とした。そして、図１を参照して、リードフレームのマウント部２１ａに、上記チップのｐ型ＧａＮ層側が接するように搭載して、発光装置を形成した。マウント部に塗布した導電性接着剤１４によって発光装置とマウントとを固定するとともに、導通が得られるようにしている。そして、ｎ電極１１とリードフレームのリード部とをワイヤボンドにより導通させた後、エポキシ系樹脂１５により樹脂封止を行なって発光装置をランプ化した。なお、発光装置からの放熱性を良くするために、発光装置のｐ型ＧａＮ層が全面マウント部と接するように搭載してもよい。また導電性接着剤１４は熱伝導の良いＡｇ系のものを、またリードフレームも熱伝導の良いＣｕＷ系のものを選択してもよい。
図６は、図１〜図５に示した本発明によるＬＥＤの実施の形態１の第１の変形例を示す図である。図７は、図６に示したＬＥＤの平面形状を示す図である。図６および図７を参照して、本発明によるＬＥＤの実施の形態１の第１の変形例を説明する。
図６および図７に示したＬＥＤは、基本的には図１および図２に示したＬＥＤと同様の構造を備えるが、ｎ電極１１をＧａＮ基板の四隅、すなわち４つのコーナー近傍に配置した点が図１及び図２に示したＬＥＤと異なる。また、図６および図７に示したＬＥＤでは、半導体チップの実装において半導体チップを取り囲むようにリードフレームに反射カップ３７を配置している。
図６および図７に示したＬＥＤの製造方法は、基本的に図１および図２に示したＬＥＤの製造方法と同様である。ただし、図８に示すように、隣接する溝８０の間隔（ピッチＰ）は図４に示したピッチＰより小さく、１つのチップあたりの溝８０の数は図１および図２に示したＬＥＤより多くなっている。ここで、図８は、図６および図７に示したＬＥＤを構成する積層構造のチップをウエハから採取するときのウエハの状態を示す図である。この場合、ｎ電極１１の数が増えたことに対応して、ｎ電極１１のそれぞれの面積は図１および図２に示したＬＥＤのｎ電極１１の面積より小さくできる。
図９は、図１〜図５に示した本発明によるＬＥＤの実施の形態１の第２の変形例を示す図である。図９を参照して、本発明によるＬＥＤの実施の形態１の第２の変形例を説明する。
図９に示したＬＥＤは、基本的には図１および図２に示したＬＥＤと同様の構造を備えるが、ＧａＮ基板１の第２の主表面１ａに形成された溝８０の側壁の形状が異なっている。すなわち、溝８０の側壁は、底部側に位置し、第２の主表面１ａに対する角度θ１が相対的に大きな底部側側壁８４と、底部側側壁８４に連なり、第２の主表面１ａに対する角度θ２が相対的に小さい開口側側壁８６とにより構成されている。このようにすれば、図１および図２に示したＬＥＤよりも、第２の主表面１ａから出射する光の光量をより大きくできる。
図９に示したＬＥＤの製造方法は、基本的には図１および図２に示したＬＥＤの製造方法と同様である。ただし、ＧａＮ基板１の第２の主表面１ａに溝８０を形成する溝形成工程（Ｓ２０）（図３参照）では、２回のダイシングを行なう。すなわち、ダイシングを行なう刃先の角度が相対的に小さい刃物を用いて１回目のダイシングを行なうことにより、底部側側壁８４を形成する。そして、刃先の角度が相対的に大きい刃物を用いて、１回目のダイシングを行なった部分をなぞるように２回目のダイシングを行なうことにより、開口側側壁８６を形成する。このとき刃先がＧａＮ基板１の第２の主表面１ａに切り込む切込み深さは、１回目のダイシングにおける切込み深さより浅くなっている。このようにして、図９に示すように、第２の主表面と平行な面に対する角度がθ１である底壁側側壁８４と、第２の主表面と平行な面に対する角度がθ２（ただしθ２＜θ１）である開口側側壁８６とを有する側壁からなる溝８０を形成できる。また、異なる観点から言えば、溝８０においては側壁が２段階の角度を有する部分（底壁側側壁８４および開口側側壁８６）からなる。なお、上述した１回目のダイシングと２回目のダイシングとは、その順番を入れ替えて実施してもよい。
図１０は、図１〜図５に示した本発明によるＬＥＤの実施の形態１の第３の変形例を示す図である。図１０を参照して、本発明によるＬＥＤの実施の形態１の第３の変形例を説明する。
図１０に示したＬＥＤは、基本的には図１および図２に示したＬＥＤと同様の構造を備えるが、ＧａＮ基板１の第２の主表面１ａに形成された溝の配置が異なっている。すなわち、ＧａＮ基板１においては、チップの外周部となるべき部分に沿って溝が形成され、当該溝にそってウエハからチップが採取されている。そのため、チップの外周部に溝の一方の側壁である傾斜面９２が形成されている。このようにすれば、ＧａＮ基板１の第２の主表面１ａにおいて溝や傾斜した側面（傾斜面）が形成されていない従来のＬＥＤより、第２の主表面１ａに対して垂直方向に光を出射するための光の出射面を広くすることができる。このため、第２の主表面１ａに垂直な方向に向けて出射する光の光量を従来より大きくできる。
図１０に示したＬＥＤの製造方法は、基本的には図１および図２に示したＬＥＤの製造方法と同様である。ただし、ＧａＮ基板１の第２の主表面１ａに溝８０を形成する溝形成工程（Ｓ２０）（図３参照）では、チップ境界５０（図４参照）に沿ってダイシングを行なう。そして、表面処理工程（Ｓ３０）を実施した後、スクライブを行なうことによりチップ化したものを、図１０に示すような発光装置とした。上述したスクライブによりチップ化された後では、チップ境界５０に沿って形成された溝の側壁がチップの外周部における傾斜面９２となる。
（実施の形態２）
上述した実施の形態１においては、ＧａＮ基板１をスクライブによりチップ化したものをリードフレームに搭載して発光装置とした場合を説明した。しかし、発光装置を構成するチップとなるようにＧａＮ基板１を分割することなく、たとえば図１１に示すように、ＧａＮ基板１において溝８０を形成した後表面処理工程（Ｓ３０）（図３参照）を行なった状態の基板として取り扱う方が、ハンドリングが容易な場合がある。図１１は、本発明による発光装置を構成するチップとなるべき領域を複数個含む、本発明によるＧａＮ基板の実施の形態２を示す模式図である。図１１に示すように、ＧａＮ基板１の１つの主表面である第２の主表面１ａには複数の溝８０が形成されている。また、第２の主表面に対しては表面処理が施されている。このため、溝８０の内周面はＲＩＥなどの当該表面処理によりその表面層が所定の厚みだけ除去されることによって平滑化されている。このような複数のチップを、分割する前のＧａＮ基板１として取り扱うことで、当該複数のチップのハンドリングが容易になる。
本発明による発光装置の効果を確認するべく、以下のような試料を準備して所定の電流を入力した場合の青色光出力の値を測定した。以下、準備した試料についてまず説明する。
（本発明例１）：本発明例１のＬＥＤは、基本的に図１および図２に示したＬＥＤと同様の構造を備える。発明例１のＬＥＤの製造方法も、基本的に図３〜図５を参照して説明した発光装置の製造方法と同様である。以下、具体的に説明する。
（Ｓ1−1）ｃ面から０．５°ずらしたＧａＮのオフ基板を使用した。この基板の酸素濃度は５Ｅ１８／ｃｍ3、転位密度は１Ｅ７／ｃｍ2であり、厚みは４００μｍとした。
（Ｓ1−2）ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition)でＧａＮ基板の第１の主面であるＧａ面上に次の積層構造を形成した。（Ｓｉドープｎ型ＧａＮ層／クラッド層のＳｉドープｎ型Ａｌ0.2Ｇａ0.8Ｎ層／ＧａＮ層とＩｎ0.15Ｇａ0.85Ｎ層との２層構造が３層重ねられたＭＱＷ(Multi-Quantum Well)／クラッド層のＭｇドープｐ型Ａｌ0.2Ｇａ0.8Ｎ層／Ｍｇドープｐ型ＧａＮ層）
（Ｓ1−3）発光波長は４５０ｎｍである。
（Ｓ1−4）このウエハを活性化処理して、Ｍｇドープｐ型層の低抵抗化を行なった。ホール測定によるキャリア濃度は、Ｍｇドープｐ型Ａｌ0.2Ｇａ0.8Ｎ層が５Ｅ１７／ｃｍ3、Ｍｇドープｐ型ＧａＮ層が１Ｅ１８／ｃｍ3であった。
（Ｓ1−5）このウエハをさらに、フォトリソグラフィ技術とＲＩＥ(Reactive Ion Etching)により、Ｍｇドープｐ型層側からＳｉドープｎ型層までＣｌ系ガスでエッチングする。このエッチングにより、図４に示すように、素子分離溝２５を形成し、素子分離を行なった。素子分離溝の幅Ｌ3は１００μｍである。
（Ｓ1−6）ＧａＮ基板の第２の主面である裏面のＮ面には、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより、図４に示した距離Ｌ2＝２ｍｍおきにチップの中心に平面形状が正方形状であり、１辺の幅（Ｄ）が２００μｍの（２００μｍ□の）ｎ電極をつけた（図４および図５参照）。ｎ電極として、ＧａＮ基板１に接して下から順に（Ｔｉ層２０ｎｍ／Ａｌ層１００ｎｍ／Ｔｉ層２０ｎｍ／Ａｕ層２００ｎｍ）の積層構造を形成した。これを窒素（Ｎ2）雰囲気中で加熱することにより、接触抵抗を１Ｅ−５Ω・ｃｍ2以下とした。
（Ｓ1−7）ｐ電極としてはｐ型ＧａＮ層に接して厚み４ｎｍのＮｉ層を形成し、その上に厚み４ｎｍのＡｕ層を全面に形成した（図４および図５参照）。これを不活性ガス雰囲気中で加熱処理することにより、接触抵抗を５Ｅ−４Ω・ｃｍ2とした。
（Ｓ1−8）その後、ダイシングにより基板のＮ面上に断面形状がＶ字状の溝８０を形成した。図４に示すように、溝の深さＴ3は２００μｍ、溝８０の側壁とＧａＮ基板１の第２の主表面と平行な平面との成す角度θは６０°、隣接する溝８０のピッチＰは５００μｍとした。また、ダイシングには、砥粒の平均径が１０μｍのダイシングブレードを用いた。この結果、図１２に示すように、ダイシングにより形成された溝８０の内周面（側壁面）には、ダイシングブレードの砥粒の平均径に対応する高さの凹凸が形成されていた。図１２は、ダイシングにより形成された溝の内周面の表面状態を示すための断面模式図である。
（Ｓ1−9）その後、ＲＩＥを用いて、ＧａＮ基板１において溝８０が形成された被加工面（Ｎ面）の鏡面化を行なった。具体的には、ＲＩＥ装置の処理容器内部にＧａＮ基板１のＮ面が上を向くように設置した。そして、プロセス条件として、処理容器内部の圧力を２０ｍｔｏｒｒ、印加パワーを１００Ｗ、反応ガスを１００％塩素（Ｃｌ2）ガス、反応ガスとして塩素ガスの流量を５０ｓｃｃｍ（standard cc/min）（すなわち０．０５リットル／分）、処理時間を１６０分、といった条件を用いて、ＲＩＥ処理を行なった。なお、このときのＧａＮ基板１のＮ面におけるエッチングレートは７０ｎｍ／分であったので、上記表面処理(ＲＩＥ処理）により除去されたＮ面の表面層の厚みは約１１μｍである。この結果、図１３および図１４に示すように、溝８０の内周面（側壁面）はその表面層が上記の厚みだけ除去されることにより、平滑化された。図１３は、ＲＩＥを用いた鏡面化処理後の溝の内周面の状態を示す断面模式図である。図１４は、図１３に示した矢印９０の方向から見た溝の内周面の状態を示す模式図である。図１３および図１４から分かるように、鏡面処理後の溝８０の内周面では、比較的平坦な曲面部９３が連なった状態になっている。曲面部９３は溝８０の延在方向（溝８０の底部における角部を示す線が延びる方向）に沿って延びるように形成されている。そのため、隣り合う曲面部９３の境界部を示す境界線９１も溝８０の延在方向に延びるように形成される。図１２〜図１４から分かるように、ＲＩＥを用いた鏡面処理により溝８０の内周面が平滑化される。
（Ｓ1−10）その後に、図４および図５に示すように、チップ境界５０が側面として現れるようにスクライブを行ない、チップ化したものを発光装置とした。チップ化した発光装置は、光の放出面が１．９ｍｍ□（１辺の長さが１．９ｍｍの四角形）の形状で、発光層が１．９ｍｍ□の形状をとる。すなわち図５において、Ｌ1＝１．９ｍｍであり、Ｌ2＝２ｍｍである。また、素子分離溝の幅Ｌ3＝１００μｍであり、ｎ電極の１つの辺の幅Ｄ＝２００μｍ（ｎ電極は２００μｍ□）である。
（Ｓ1−11）図１を参照して、リードフレームのマウント部２１ａに、上記チップのｐ型ＧａＮ層側が接するように搭載して、発光装置を形成した。マウント部に塗布した導電性接着剤１４によって発光装置とマウントとを固定するとともに、導通が得られるようにしている。
（Ｓ1−12）発光装置からの放熱性を良くするために、発光装置のｐ型ＧａＮ層が全面マウント部と接するように搭載した。また接着剤は熱伝導の良いＡｇ系のものを、またリードフレームも熱伝導の良いＣｕＷ系のものを選択した。これにより、得られた熱抵抗は８℃／Ｗであった。
（Ｓ1−13）さらに、ｎ電極とリードフレームのリード部とをワイヤボンドにより導通させた後、エポキシ系樹脂により樹脂封止を行なって発光装置をランプ化した。
(比較例１）：比較例１のＬＥＤは、基本的に上記本発明例１のＬＥＤと同様の構造を備えるが、ＧａＮ基板１のＮ面が平滑化されていない点が本発明例１のＬＥＤと異なる。したがって、比較例１のＬＥＤでは、その溝８０の内周面においてはダイシングされたままの凹凸（ダイシングブレードの砥粒の大きさに比例した大きさの凹凸）が形成されている。
比較例１のＬＥＤの製造方法は、以下のようなものである。
（Ｓ2−１）〜（Ｓ2−8）：基本的に本発明例１の（Ｓ1−1）〜（Ｓ1−8）と同様である。
（Ｓ2−９）〜（Ｓ2−12）：基本的に本発明例１の（Ｓ1−10）〜（Ｓ1−13）と同様である。つまり、比較例１のＬＥＤの製造方法は、本発明例１の製造方法と基本的に同様であるが、本発明例１の工程（Ｓ1−9）（表面処理としてのＲＩＥによる鏡面化処理）を実施しない点が異なる。
（比較例２）：比較例２のＬＥＤは、基本的に上記、基本的に上記比較例１のＬＥＤと同様の構造を備えるが、図１２に示すようにＧａＮ基板１のＮ面に溝が形成されていない点が異なる。図１５は、比較例２のＬＥＤを示す模式図である。
比較例２のＬＥＤの製造方法は、以下の通りである。
（Ｓ3−1）〜（Ｓ3−7）：基本的に本発明例１の（Ｓ1−1）〜（Ｓ1−7）と同様である。
（Ｓ3−8）〜（Ｓ3−11）：基本的に本発明例１の（Ｓ1−10）〜（Ｓ1−13）と同様である。
（試験およびその結果）
本発明例１および比較例１、２を、それぞれ積分球内に搭載した後所定の電流（１Ａ）を印加して、集光されディテクタから出力される光出力値の比較を行なった。その結果、本発明例１は０．５Ｗの出力が得られた。一方、比較例１の出力は０．４２Ｗ、比較例２の出力は０．４Ｗであった。このように、ＧａＮ基板の光出射面側（第２の主面側）を溝８０により凹凸加工し、さらに表面処理を実施することで溝８０の内周面を平滑化した本発明例１は、ＧａＮ基板１とエポキシ樹脂１５との接触界面の面積が比較的大きいこと、当該界面が発光層の面に対して様々な角度を有することから界面での全反射が防止されやすいこと、さらに当該界面が平滑化されているので当該界面での光の損失を比較例より抑制できること、などの理由により、比較例１、２より本発明例１は高い光出力を得ることができる。
次に、上記本発明例１において溝８０の形成後に実施された表面処理による、ＧａＮ基板１の光の透過率への影響について検討した。
まず、上記本発明例１の製造に用いたのと同様の厚みおよび透過率を示す平板状のＧａＮ基板を３枚用意した。３枚のＧａＮ基板のうち、２枚についてそのＮ面全体を平均粒径が１０μｍの砥粒で研磨した。その後、研磨した２枚のＧａＮ基板のうちの１枚のＮ面について、上記本発明例１の工程（Ｓ1−9）と同様の条件によりＲＩＥを行なった。なお、上記研磨のみを行なったＧａＮ基板のＮ面の表面状態は、上述した本発明例１の工程（Ｓ1−8）において形成された溝８０のダイシングされたままの表面状態を模擬したものである。また、上記研磨後ＲＩＥ処理を施されたＧａＮ基板のＮ面の表面状態は、上記本発明例１の工程（Ｓ1−9）を実施した後（平坦化処理後）の溝８０の内周面の状態を模擬したものである。
そして、上述した３枚のＧａＮ基板について、分光光度計による透過率測定を行なった。当該透過率測定では、波長が４５０ｎｍの光に対する、ＧａＮ基板の厚さ方向での透過率を測定した。その結果、研磨もＲＩＥも行なっていないＧａＮ基板の透過率を１００％とした場合、研磨のみを行なったＧａＮ基板の透過率は４０％、研磨後ＲＩＥ処理を施されたＧａＮ基板の透過率は８０％であった。つまり、平均砥粒径が１０μｍの砥粒により研磨された部分（加工変質層または表面結晶構造の乱れが発生した部分）について、そのままでは波長４５０ｎｍの光の透過率が研磨前の状態の４０％であったものが、ＲＩＥ処理を行なうことにより研磨前の状態（１００％）にまでは戻らないものの、その透過率が研磨前の状態の８０％まで回復していることがわかる。なお、ＲＩＥ処理を行なったＧａＮ基板の表面における表面粗度はＲａで０．３ｎｍであった。
本発明の実施例３では、ＧａＮ基板の酸素濃度と比抵抗および光の透過率との関係を把握した。その関係に基づいてｐダウン実装、すなわちＧａＮ基板を光放出面とする発光素子において、所定の光放出面積の場合に最適なＧａＮ基板厚みと酸素濃度との関係を樹立した点に特徴がある。上述のようにｐダウン実装では光放出面がＧａＮ基板となるので、つぎに示すように、比抵抗と光透過率とに大きな影響を有する酸素濃度はとくに重要である。
図１６は、ＧａＮ基板の比抵抗に及ぼす酸素濃度の影響を示す図である。図１６より、比抵抗０.５Ωｃｍ以下は、酸素濃度１Ｅ１７個／ｃｍ3以上とすることにより実現することができる。また、図１７は、ＧａＮ基板４００μｍのときの波長４５０ｎｍの光の透過率に及ぼす酸素濃度の影響を示す図である。同図より酸素濃度が２Ｅ１９個／ｃｍ3を超えると波長４５０ｎｍの光の透過率が急激に低下することが分かる。図１６と図１７とから、酸素濃度の増大は、ＧａＮ基板の比抵抗を減少させ、発光面を拡大するのに有効であるが光の透過率を低下させることが分かる。したがって、ｐダウン実装される発光素子に用いられるＧａＮ基板としては酸素濃度、ＧａＮ基板の厚さ、発光の平面サイズをどのように設定するかが非常に重要となる。
図１８は図１に示した本発明によるＬＥＤに対して厚みおよび酸素濃度を変化させたＧａＮ基板からランプを作製したとき、そのランプの光出力および電流が均一に流れる平面サイズを測定した結果を示す図である。なお、検討したＬＥＤは、基本的に上述した本発明例１と同様の処理工程により作成した。
図１８から分かるように、ランプの光出力についていえば、厚みが厚いほど、また酸素濃度が高いほど光出力は低下する傾向にある。また電流が均一に流れる最大の平面サイズについていえば、厚みが厚いほど、また酸素濃度が高いほど大きくなる傾向にある。
図１８から、たとえば電流が均一に流れる平面サイズが一辺４ｍｍ（一辺５ｍｍ）の正方形とする場合、光出力として、光の放出面が３００μｍ□（１辺の長さが３００μｍの四角形）の形状で、発光層が３００μｍ□の形状をとる本発明によるＬＥＤで２０ｍＡ印加時に８ｍＷ相当以上を得たいとき、厚み２００μｍのＧａＮ基板では酸素濃度を６Ｅ１８個／ｃｍ3以上（一辺５ｍｍ正方形では８Ｅ１８個／ｃｍ3以上）とすれば、上記本発明によるＬＥＤの大きさで２０ｍＡ印加時に光出力８ｍＷ以上を確保した上で、均一な発光を得ることができる。つまり上記本発明によるＬＥＤの大きさ一辺３００μｍの正方形における２０ｍＡ印加と電流密度を合わせた場合、一辺４ｍｍ（一辺５ｍｍ）の正方形では３.６Ａ（５.６Ａ）印加に相当し、３.６Ａ（５.６Ａ）印加時に印加電流に比例して光出力１.４Ｗ（２.３Ｗ）以上確保した上で、均一な発光を得ることができる。
また、厚み４００μｍのＧａＮ基板では、上記厚み２００μｍの場合と同じ目標性能としたとき、一辺４ｍｍ正方形では３Ｅ１８個／ｃｍ3以上（一辺５ｍｍ正方形の場合、酸素濃度４Ｅ１８個／ｃｍ3以上）とすればよい。ただし、厚み４００μｍでは酸素濃度を２Ｅ１９個／ｃｍ3以下にしないと上記本発明によるＬＥＤの大きさで２０ｍＡ印加時に８ｍＷ相当以上の光出力を得ることができない。
さらに、厚み６００μｍのＧａＮ基板では、一辺４ｍｍ正方形の領域を電流が均一に流れる酸素濃度２.５Ｅ１８個／ｃｍ3以上に比して、上述した本発明によるＬＥＤの大きさで２０ｍＡ印加時に光出力８ｍＷ相当以上となる酸素濃度の限界値は２.５Ｅ１８個／ｃｍ3よりわずかに高いだけである。したがって、上記２つの条件を満たす酸素濃度範囲は狭い範囲しかない。一方、一辺３ｍｍ正方形の領域に均一に電流が流れる酸素濃度２Ｅ１８個／ｃｍ3程度以上なので、一辺４ｍｍ正方形に比較して酸素濃度の許容範囲はわずかに広くなる。
また、図１８によれば、ＧａＮ基板の厚みが２００μｍ〜４００μｍの場合、一辺１０ｍｍの正方形に均一に電流を流し、上記本発明によるＬＥＤの大きさで２０ｍＡ印加時に８ｍＷ相当以上の出力を得ることを可能にする酸素濃度範囲は実用上十分広いことが分かる。厚み２００μｍでは酸素濃度２Ｅ１９個／ｃｍ3より低い酸素濃度以上で可能であることが分かる。また厚み４００μｍでは酸素濃度８Ｅ１８／ｃｍ3以上で可能である。
次に、上記の実施例と重複するものもあるが本発明の実施例を羅列的に挙げて説明する。
この発明に従った発光装置は、窒化物半導体基板（ＧａＮ基板１）と、窒化物半導体基板の第１の主表面の側に、ｎ型窒化物半導体層（ｎ型ＡｌxＧａ1-xＮ層３）と、窒化物半導体基板から見てｎ型窒化物半導体層より遠くに位置するｐ型窒化物半導体層（ｐ型ＡｌxＧａ1-xＮ層５）と、ｎ型窒化物半導体層およびｐ型窒化物半導体層の間に位置する発光層（量子井戸(MQW:Multi-Quantum Well)４）とを備えた発光装置であって、ｐ型窒化物半導体層の側をダウン実装する。また、窒化物半導体基板の第１の主表面と反対側の主表面である第２の主表面１ａから光を放出する。窒化物半導体基板の第２の主表面には溝８０が形成される。溝８０の内周面は当該内周面を平滑化するための表面処理が施された部分（曲面部９３）を含む。
このようにすれば、窒化物半導体基板の光の出射面である第２の主表面１ａに溝８０を形成するので、溝８０の側壁からも光を取出すことができる。この結果、発光装置における光の利用効率を向上させることができる。
さらに、光の出射面である第２の主表面１ａに形成された溝はその内周面を平滑化するための表面処理が施された部分である曲面部９３を含むので、第２の主表面１ａに溝８０を形成する際に加工変質層や結晶面の乱れた領域などが形成されていても、上記表面処理によりそのような加工変質層や結晶面の乱れた領域を変質または除去することができる。（たとえば、表面処理として、当該溝の内周面を含む第２の主表面１ａの表面層をある程度の厚みだけ除去する場合には、そのような加工変質層や結晶面の乱れた領域を除去することができる。）この結果、加工変質層などの影響で第２の主表面１ａからの光の取出し効率が低下することを防止できる。
また、上述した構成では、電気抵抗の低い窒化物半導体基板（ＧａＮ基板１）の裏面（第２の主表面）にｎ型電極１１を設けるので、小さな被覆率すなわち大きな開口率でｎ電極１１を設けても電流を窒化物半導体基板全体にゆきわたらせて流すことができる。このため、放出面で光を吸収される率が小さくなり、発光効率を高くすることができる。なお、光の放出は第２の主表面だけでなく側面からなされてもよいことは言うまでもない。以下の発光装置においても同様である。
また、電気抵抗が高いｐ型窒化物半導体層の側は光放出面にならないので、ｐ型窒化物半導体層の全面にｐ型電極層（ｐ電極１２）を形成することができ、大電流を流し発熱を抑える上でも、また発生した熱を伝導で逃がす上でも好都合の構造をとることが可能となる。すなわち、熱的要件のために受ける制約が非常に緩和される。このため、電気抵抗を低下させるために、ｐ電極とｎ電極とを入り組ませた櫛型形状などにする必要がない。
さらに、ＧａＮ基板１が導電性に優れることから、サージ電圧に対する保護回路をとくに設ける必要がなく、また耐圧性も非常に優れたものにできる。また、複雑な加工工程を行なうことがないので、製造コストを低減することも容易化される。
上記発光装置において、溝８０の深さは５０μｍ以上３００μｍ以下であってもよい。窒化物半導体基板の厚み方向において、溝８０が形成されていない部分の厚みは１００μｍ以上６００μｍ以下であってもよい。
この場合、光の出射面となる溝８０の側壁の面積を十分確保することができるので、第２の主表面１ａから十分な光量の光を取出すことができる。なお、溝８０の深さが５０μｍ未満である場合、光の出射面の面積を増大させることによる光の取出し光量の増大という効果を十分得ることが困難になる。一方、溝８０の底部における窒化物半導体基板の厚みは当該基板に供給された電流を十分広げた状態で発光層４へ供給するためある程度の厚みが必要であるため、溝８０の底における窒化物半導体基板の厚みをある程度確保する必要がある。そのため、溝８０の深さを３００μｍ超えとすると、結果的に溝８０の形成されていない部分での当該基板の厚みが大きくなりすぎる。このため、当該溝８０の形成されていない部分での光の透過率が小さくなり、結果的に第２の主表面１ａから出射する光の光量を増大させることが困難になる。
また、溝８０の形成された部分における窒化物半導体基板の厚み（溝８０の底部における窒化物半導体基板の厚み）を５０μｍ以上３００μｍ以下としてもよい。このようにすれば、溝８０が形成された状態であっても基板内において十分広がった状態で電流を発光層４へ供給できるので、十分な光出力を得ることができる。なお、溝８０が形成されていない部分における窒化物半導体基板の厚みが１００μｍ未満（溝８０の底部における窒化物半導体基板の厚みが５０μｍ未満）であると、当該基板の厚みが薄くなりすぎて、当該基板へ供給された電流が十分広がらずに発光層４へ供給されることになる。この結果、十分な光出力を得ることができない。一方、溝８０が形成されていない部分における窒化物半導体基板の厚みが６００μｍ超え（溝８０の底部における窒化物半導体基板の厚みが３００μｍ超え）であると、上述のような供給された電流が十分広がるという効果についてはあまり向上効果が見られない一方で、当該基板の厚みが厚くなって基板の材料コストが大きくなりすぎる。また、基板の厚みが厚くなりすぎると、基板での光の透過率が小さくなり、結果的に第２の主表面１ａから出射する光の光量を増大させることが困難になる。
上記発光装置において、溝８０はダイシングブレードを用いたダイシングにより形成されていてもよい。表面処理が施された部分（曲面部９３）は、溝の内周面の表面層を除去することにより得られた部分であってもよい。除去された表面層の厚みはダイシングブレードに含まれる砥粒の平均径より大きくてもよい。
この場合、ダイシングにより溝８０を形成するので、エッチングなどにより溝８０を形成する場合より効率的に溝８０を形成できる。そして、このようにダイシングにより溝８０を形成した場合、溝の内周面（たとえば側壁表面）では、図１２に示すようにダイシングブレードに含まれる砥粒の径と同程度の凹凸が形成される。そのため、溝８０の内周面において、当該表面処理で除去される表面層の厚みをダイシングブレードに含まれる砥粒の平均径より大きくすることで、図１３および図１４に示すように、図１２に示したような凹凸を除去できる。この結果、溝８０の内周面を効果的に平滑化することができる。したがって、溝８０の内周面を介して出射する光の光量が、上記凹凸の存在により低下するといった問題の発生を抑制できるので、発光装置の光の取出し効率を向上させることができる。
たとえば、ダイシングブレードに含まれる砥粒の平均径は０．５μｍ以上２０μｍ以下であってもよい。ここで、砥粒径が大きくなる程、溝８０の内周面に形成される凹凸の大きさが大きくなるので、結果的に表面処理により除去するべき層の厚みが大きくなる。この結果、表面処理に要する時間（処理時間）が増えるため、発光装置の製造コストが増大することになる。一方、砥粒径が小さすぎると、溝８０の形成が困難になる。具体的には、溝８０を形成するためのダイシング工程において窒化物半導体基板（ＧａＮ基板１）が割れる、あるいはダイシングブレードの送り速度を極端に小さくする必要が出てくる、などの問題が発生する。このため、溝８０の形成工程においてある程度の処理速度を確保するとともに、表面処理での処理時間も一定レベルに抑えることで、トータルでの発光装置の製造コストを低減するためには、上記のような砥粒径の範囲とすることが好ましい。
上記発光装置において、図１に示すように溝８０の断面形状はＶ字状であってもよい。この場合、窒化物半導体基板の第２の主表面１ａにおいて傾斜した溝８０の側壁を形成できる。したがって、側壁が第２の主表面１ａに対してほぼ垂直な場合より、側壁から取出した光を第２の主表面１ａの法線方向（第２の主表面に対して垂直な方向）に効率的に出射させることができる。この結果、光の利用効率を向上させることができる。
この発明に従った発光装置は、図１０に示すように、窒化物半導体基板（ＧａＮ基板１）と、窒化物半導体基板の第１の主表面の側に、ｎ型窒化物半導体層（ｎ型ＡｌxＧａ1-xＮ層３）と、窒化物半導体基板から見てｎ型窒化物半導体層より遠くに位置するｐ型窒化物半導体層（ｐ型ＡｌxＧａ1-xＮ層５）と、ｎ型窒化物半導体層およびｐ型窒化物半導体層の間に位置する発光層（量子井戸(MQW:Multi-Quantum Well)４）とを備えた発光装置であって、ｐ型窒化物半導体層の側をダウン実装し、窒化物半導体基板の第１の主表面と反対側の主表面である第２の主表面１ａから光を放出する。窒化物半導体基板の側面は、第２の主表面に対して傾斜した傾斜面９２を含む。傾斜面９２は当該傾斜面９２を平滑化するための表面処理が施された部分（図１３および図１４に示した曲面部９３）を含む。
このようにすれば、窒化物半導体基板の光の出射面である第２の主表面１ａに傾斜面９２を形成するので、当該傾斜面９２からも第２の主表面に垂直な方向に向かう光を取出すことができる。この結果、発光装置における光の利用効率を向上させることができる。
さらに、上記傾斜面９２では、当該傾斜面を平滑化するための表面処理が施された部分（曲面部９３）を含むので、当該傾斜面を形成する際に加工変質層や結晶面の乱れた領域などが形成されていても、上記表面処理によりそのような加工変質層や結晶面の乱れた領域を変質または除去することができる。この結果、加工変質層などの影響で傾斜面９２からの光の取出し効率が低下することを防止できる。
なお、上記発光装置において窒化物半導体基板は、ＧａＮまたはＡｌxＧａ1-xＮ（０＜ｘ≦１）のいずれかにより構成されていてもよい。この場合、窒化物半導体基板としてＧａＮ基板１を用いれば、大電流密度を印加することができるため、発光装置において高輝度（および大きな光束）の光を出射できる。また、ＧａＮまたはＡｌxＧａ1-xＮ（０≦ｘ≦１）により窒化物半導体基板を構成すれば、熱伝導のよい、つまり放熱性に優れた窒化物半導体基板を用いて発光装置としてのＬＥＤを構成できる。このため、大電流密度を印加しても、十分放熱を行なうことができるので、熱によりＬＥＤが損傷する可能性を低減できる。したがって、長時間にわたって安定した光を出力できる発光装置を実現できる。
上記発光装置において、上記表面処理が施された部分（曲面部９３）は、表面処理として反応性イオンエッチング（Reactive Ion Etching）を用いることにより平滑化された部分であってもよい。
この場合、第２の主表面１ａに対して反応性イオンエッチングを行なうことにより、溝８０の内周面を含む第２の主表面１ａの表面層を所定の厚さだけ除去するとともに、エッチング後の第２の主表面１ａの表面（溝８０の内周面を構成する側壁の表面や溝８０の形成されていない部分の表面）を容易に平滑化することができる。なお、表面処理としては、溝８０の内周面を含む第２の主表面１ａを平滑化できれば、上述した反応性イオンエッチング以外の任意の方法を用いてもよい。たとえば、表面処理として酸溶液やアルカリ溶液（たとえばＫＯＨ、ＮａＯＨなど）を用いたウェットエッチング、レーザを用いた加工、他のドライエッチング、イオンミリング、スパッタエッチングなどを行なうことができる。
上記発光装置において、窒化物半導体基板はＧａＮ基板１であってもよい。ＧａＮ基板１は酸素ドープによりｎ型化されており、酸素濃度が、酸素原子１Ｅ１７（１×１０17）個／ｃｍ3以上２Ｅ１９（２×１０19）個／ｃｍ3以下の範囲にあってもよい。この場合、ＧａＮ基板１の全体に均一に電流を流すことができるので、発光装置においてＧａＮ基板１の第２の主表面のほぼ全体から十分な光を出射することができる。
なお、窒化物半導体基板としてのＧａＮ基板１における酸素濃度については、酸素濃度が２Ｅ１９個／ｃｍ3を超える場合、ＧａＮ基板１の光（特に青色光）に対する透過率が小さくなるので、結果的にＧａＮ基板１での光の透過量が小さくなってしまう。また、ＧａＮ基板１における酸素濃度が１Ｅ１７個／ｃｍ3未満の場合、ＧａＮ基板１の比抵抗が小さくなるので、電極からＧａＮ基板１に供給された電流が十分広がった状態で発光層４に供給されない。このため、発光装置からの光出力が小さくなる。
上記発光装置において、表面処理が施された部分（曲面部９３）の表面粗度はＲａで１０ｎｍ以下であってもよい。この場合、表面処理が施された部分の表面が十分平滑化されているので、当該部分の表面状態に起因して窒化物半導体基板における光の透過率が低下するという問題の程度を十分無視できる程度に抑制できる。この結果、第２の主表面１ａからの光の取出し効率を高くすることができる。
上記発光装置では、窒化物半導体基板において、第１の主表面から表面処理が施された部分を介して透過する光のうち、波長４２０ｎｍ以上４８０ｎｍ以下の光に関する透過率が５０％以上であってもよい。
この場合、表面処理が施された部分（溝８０の側壁における曲面部９３）において、上記波長の光の透過率が５０％未満であると、溝８０を形成して表面処理を行なっても、かえって当該溝８０が形成された部分で光の吸収や反射が大きくなる。このため、上記波長の光の透過率が５０％未満であると、結果的に当該部分において光の取出し効率が低下する。そのため、上述のように表面処理が施された部分での光の透過率を５０％以上とすれば、このような光の取出し効率の低下を防止できる。なお、透過率を検討する光の波長を上記のように４２０ｎｍ以上４８０ｎｍ以下としたのは、発光装置における発光層４から出射される光の波長が上記波長領域に含まれるためである。
上記発光装置の製造方法は、窒化物半導体基板を備える発光装置の製造方法であって、溝形成工程（Ｓ２０）と表面処理工程（Ｓ３０）とを備える。溝形成工程（Ｓ２０）では、窒化物半導体基板において発光層４が形成される側である第１の主表面と反対側の第２の主表面１ａに、ダイシングを実施することにより溝８０を形成する。表面処理工程では、溝８０の内周面を平滑化する。このようにすれば、本発明による発光装置を得ることができる。
上記発光装置の製造方法において、表面処理工程（Ｓ３０）では、反応性イオンエッチングを行なうことにより溝８０の内周面の表面層を除去することが好ましい。この場合、溝８０の内周面を確実に平滑化できるので、従来より光の取出し効率が向上した発光装置を得ることができる。
上記発光装置の製造方法において、表面処理工程（Ｓ３０）では、溝８０の内周面において反応性イオンエッチングにより除去される表面層の厚みが、溝形成工程（Ｓ２０）において用いられるダイシングブレードに含まれる砥粒の平均径より大きくてもよい。
この場合、溝形成工程（Ｓ２０）においてダイシングを行った結果、溝８０の内周面に形成された、ダイシングブレードの砥粒径に対応する大きさの凹凸を、表面処理工程（Ｓ３０）により確実に除去できる。この結果、溝８０の内周面を確実に平坦化できる。
上記発光装置の製造方法において、表面処理工程（Ｓ３０）では、反応性イオンエッチングにおいて用いる反応ガスが塩素ガスを含んでいてもよい。この場合、窒化物半導体基板に形成された溝８０の内周面を確実に平坦化できる。
この発明に従った窒化物半導体基板（ＧａＮ基板１）は、図１１に示すように、１つの主表面に溝８０が形成され、当該溝８０の内周面は、当該内周面を平滑化するための表面処理が施された部分（図１３および図１４の曲面部９３）を含む。
このようにすれば、当該窒化物半導体基板を発光装置の構成要素として用いた場合に、当該溝８０の形成された主表面を光の出射面として利用することにより、光の取出し効率の高い発光装置を実現できる。
上記窒化物半導体基板において、上記表面処理が施された部分は、表面処理として反応性イオンエッチングを用いることにより平滑化された部分であってもよい。この場合、表面処理により溝８０の内周面を確実に平滑化できる。
上記窒化物半導体基板はＧａＮ基板であってもよく、当該ＧａＮ基板１は酸素ドープによりｎ型化されており、酸素濃度が、酸素原子１Ｅ１７個／ｃｍ3以上２Ｅ１９個／ｃｍ3以下の範囲にあってもよい。この場合、ＧａＮ基板１の全体に均一に電流を流すことができるので、当該ＧａＮ基板１を用いて発光装置を製造すれば、当該発光装置においてＧａＮ基板１の第２の主表面のほぼ全体から十分な光を出射することができる。
上記窒化物半導体基板において、上記溝８０の断面形状はＶ字状であってもよい。この場合、窒化物半導体基板の主表面１ａにおいて傾斜した溝８０の側壁を形成できる。したがって、本発明による窒化物半導体基板を発光装置に適用すれば、溝の側壁が主表面１ａに対してほぼ垂直な場合より、側壁から取出した光を主表面１ａの法線方向（主表面に対して垂直な方向）に効率的に出射させることができる。この結果、光の利用効率の高い発光装置を実現できる。
上記窒化物半導体基板において、溝８０の深さは５０μｍ以上３００μｍ以下であってもよく、窒化物半導体基板の厚み方向において、溝８０が形成されていない部分の厚みは１００μｍ以上６００μｍ以下であってもよい。この場合、上記窒化物半導体基板を発光装置に適用したときに光の出射面の一部となる溝８０の側壁の面積を十分確保することができるので、出射面から十分な光量の光を取出すことができる発光装置を実現できる。
上記窒化物半導体基板において、上記表面処理が施された部分（溝８０の側壁において曲面部９３が形成された部分）の表面粗度はＲａで１０ｎｍ以下であってもよい。この場合、表面処理が施された部分の表面が十分平滑化されているので、当該部分の表面状態に起因して窒化物半導体基板における光の透過率が低下するという問題の程度を十分無視できる程度に抑制できる。この結果、当該窒化物半導体基板を用いて発光装置を作成すれば、発光装置の光の取出し効率を高くすることができる。
上記窒化物半導体基板において、上記溝８０が形成された主表面１ａと反対側の主表面から上記溝８０が形成された部分を介して透過する光のうち、波長４２０ｎｍ以上４８０ｎｍ以下の光に関する透過率が５０％以上であってもよい。この場合、上記窒化物半導体基板を用いて発光装置を製造すれば、良好な光の取出し効率を有する発光装置を得ることができる。
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
本発明の発光装置は、導電性の高い窒化物半導体基板を用い、光の出射面に溝を形成するとともに当該溝が形成された面に平滑化のための表面処理を行ない、ｐダウン実装した構造を用いた結果、（１）光の取出し効率を向上させることができ、（２）放熱性に優れ、複雑な電極構造を設ける必要がなく、大出力の発光を可能にし、（３）導電性に優れ、過渡電圧や静電放電から発光素子を保護するための保護回路を設ける必要がなく、大面積発光および静電耐圧に優れ、（４）発光層から基板にかけて屈折率の大から小への大きな不連続性がないため、発光層から放出面にいたる間で全反射が生じ難く、したがって全反射に起因する、効率低下や側面部の樹脂劣化がなく、（５）低電圧で発光するので、大容量の電源を必要とせず、とくに自動車用の照明装置用に適しており、（６）その構造が簡単なために、製造しやすく安価であり、メインテナンス性にも優れている。このため、今後、自動車の照明装置を含めて各種の照明製品に広範に利用されることが期待される。
本発明に従った発光装置としてのＬＥＤの実施の形態１を示す図である。 図１のＬＥＤの発光層を含む積層構造を示す図である。 図１および図２に示したＬＥＤを構成するチップの製造方法を示すフローチャートである。 図２に示した構造のチップをウエハから採取するときのウエハの状態を示す図である。 図４に示した電極の配置を示す図である。 図１〜図５に示した本発明によるＬＥＤの実施の形態１の第１の変形例を示す図である。 図６に示したＬＥＤの平面形状を示す図である。 図６および図７に示したＬＥＤを構成する積層構造のチップをウエハから採取するときのウエハの状態を示す図である。 図１〜図５に示した本発明によるＬＥＤの実施の形態１の第２の変形例を示す図である。 図１〜図５に示した本発明によるＬＥＤの実施の形態１の第３の変形例を示す図である。 本発明による発光装置を構成するチップとなるべき領域を複数個含む、本発明によるＧａＮ基板の実施の形態２を示す模式図である。 ダイシングにより形成された溝の内周面の表面状態を示すための断面模式図である。 ＲＩＥを用いた鏡面化処理後の溝の内周面の状態を示す断面模式図である。 図１３に示した矢印９０の方向から見た溝の内周面の状態を示す模式図である。 比較例２のＬＥＤを示す模式図である。 ＧａＮ基板の比抵抗に及ぼす酸素濃度の影響を示す図である。 ＧａＮ基板４００μｍのときの波長４５０ｎｍの光の透過率に及ぼす酸素濃度の影響を示す図である。 図１に示した本発明によるＬＥＤに対して厚みおよび酸素濃度を変化させたＧａＮ基板からランプを作製したとき、そのランプの光出力および電流が均一に流れる平面サイズを測定した結果を示す図である。
符号の説明
１ ＧａＮ基板、１ａ 光放出面（第２の主表面）、２ ｎ型ＧａＮ層、３ ｎ型ＡｌxＧａ1-xＮ層、４ ＭＱＷ（発光層）、５ ｐ型ＡｌxＧａ1-xＮ層、６ ｐ型ＧａＮ層、１１ ｎ電極、１２ ｐ電極、１３ ワイヤ、１４ 導電性接着剤、１５ エポキシ系樹脂、２１ａ リードフレームのマウント部、２１ｂ リードフレームのリード部、２５ 素子分離溝、５０ チップ境界、Ｌ1 ｐ電極辺長さ、Ｌ2 スクライブ線間隔（チップ辺長さ）、Ｌ3 素子分離溝幅、９０ 矢印、９１ 境界線、９２ 傾斜面、９３ 曲面部。

Claims (6)

  1. 窒化物半導体基板と、前記窒化物半導体基板の第１の主表面の側に、ｎ型窒化物半導体層と、前記窒化物半導体基板から見て前記ｎ型窒化物半導体層より遠くに位置するｐ型窒化物半導体層と、前記ｎ型窒化物半導体層およびｐ型窒化物半導体層の間に位置する発光層とを備えた発光装置であって、
    前記ｐ型窒化物半導体層の側をダウン実装し、前記窒化物半導体基板の前記第１の主表面と反対側の主表面である第２の主表面から光を放出し、
    前記窒化物半導体基板の前記第２の主表面には溝が形成され、
    前記溝の内周面は当該内周面を平滑化するための表面処理が施された部分を含み、
    前記溝の深さは５０μｍ以上３００μｍ以下であり、
    前記窒化物半導体基板の厚み方向において、前記溝が形成されていない部分の厚みは１００μｍ以上６００μｍ以下であり、
    前記溝はダイシングブレードを用いたダイシングにより形成され、
    前記表面処理が施された部分は、前記表面処理として反応性イオンエッチングを用いることにより前記溝の内周面の表面層を除去して平滑化された部分であり、
    前記除去された表面層の厚みは前記ダイシングブレードに含まれる砥粒の平均径より大きい、発光装置。
  2. 前記窒化物半導体基板はＧａＮ基板であり、
    前記ＧａＮ基板は酸素ドープによりｎ型化されており、酸素濃度が、酸素原子１Ｅ１７個／ｃｍ3以上２Ｅ１９個／ｃｍ3以下の範囲にある、請求項１に記載の発光装置。
  3. 前記表面処理が施された部分の表面粗度はＲａで１０ｎｍ以下である、請求項１または２に記載の発光装置。
  4. 前記窒化物半導体基板において、前記第１の主表面から前記表面処理が施された部分を介して透過する光のうち、波長４２０ｎｍ以上４８０ｎｍ以下の光に関する透過率が５０％以上である、請求項１〜３のいずれか１項に記載の発光装置。
  5. 窒化物半導体基板を備える発光装置の製造方法であって、
    前記窒化物半導体基板において発光層が形成される側である第１の主表面と反対側の第２の主表面に、ダイシングを実施することにより溝を形成する溝形成工程と、
    前記溝の内周面を平滑化する表面処理工程とを備え、
    前記表面処理工程では、反応性イオンエッチングを行なうことにより前記溝の内周面の表面層を除去し、
    前記表面処理工程では、前記溝の内周面において前記反応性イオンエッチングにより除去される表面層の厚みは、前記溝形成工程において用いられるダイシングブレードに含まれる砥粒の平均径より大きい、発光装置の製造方法。
  6. 前記表面処理工程では、前記反応性イオンエッチングにおいて用いる反応ガスが塩素ガスを含む、請求項５に記載の発光装置の製造方法。
JP2005128245A 2005-04-26 2005-04-26 発光装置およびその製造方法 Expired - Fee Related JP4244953B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2005128245A JP4244953B2 (ja) 2005-04-26 2005-04-26 発光装置およびその製造方法
TW094143758A TW200638562A (en) 2005-04-26 2005-12-09 Light-emitting device, method for making the same, and nitride semiconductor substrate
CA002529870A CA2529870A1 (en) 2005-04-26 2005-12-12 Light-emitting device, method for making the same, and nitride semiconductor substrate
EP05027358A EP1717870A3 (en) 2005-04-26 2005-12-14 Light-emitting device, method for making the same, and nitride semiconductor substrate
KR1020060017222A KR20060112203A (ko) 2005-04-26 2006-02-22 발광 장치, 발광 장치의 제조 방법 및 질화물 반도체 기판
US11/361,144 US7560740B2 (en) 2005-04-26 2006-02-23 Light-emitting device
SG200602758A SG126899A1 (en) 2005-04-26 2006-04-21 Light-emitting device, method for making the same,and nitride semiconductor substrate
CN2006100773113A CN1855564B (zh) 2005-04-26 2006-04-26 发光装置、用于制造该发光装置的方法及氮化物半导体衬底

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005128245A JP4244953B2 (ja) 2005-04-26 2005-04-26 発光装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006310394A JP2006310394A (ja) 2006-11-09
JP4244953B2 true JP4244953B2 (ja) 2009-03-25

Family

ID=36616989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005128245A Expired - Fee Related JP4244953B2 (ja) 2005-04-26 2005-04-26 発光装置およびその製造方法

Country Status (8)

Country Link
US (1) US7560740B2 (ja)
EP (1) EP1717870A3 (ja)
JP (1) JP4244953B2 (ja)
KR (1) KR20060112203A (ja)
CN (1) CN1855564B (ja)
CA (1) CA2529870A1 (ja)
SG (1) SG126899A1 (ja)
TW (1) TW200638562A (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781789B2 (en) * 2006-11-15 2010-08-24 The Regents Of The University Of California Transparent mirrorless light emitting diode
JP2006324587A (ja) * 2005-05-20 2006-11-30 Toshiba Corp 半導体発光素子
DE112007000290B4 (de) * 2006-01-31 2017-06-14 Kyocera Corp. Lichtemittierende Vorrichtung und lichtemittierendes Modul
DE102006017356B4 (de) * 2006-04-11 2015-12-17 Flabeg Deutschland Gmbh Verfahren zur Herstellung eines Mehrschichtsystems auf einem Träger, insbesondere in einem elektrochromen Element
KR100735496B1 (ko) * 2006-05-10 2007-07-04 삼성전기주식회사 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
JP2010512662A (ja) 2006-12-11 2010-04-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 透明発光ダイオード
JP5318353B2 (ja) * 2007-02-14 2013-10-16 三菱化学株式会社 ＧａＮ系ＬＥＤ素子および発光装置
JP4276684B2 (ja) * 2007-03-27 2009-06-10 株式会社東芝 半導体発光装置及びその製造方法
JP5493252B2 (ja) * 2007-06-28 2014-05-14 日亜化学工業株式会社 半導体発光素子
US7985979B2 (en) 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
WO2013132762A1 (ja) * 2012-03-09 2013-09-12 パナソニック株式会社 発光素子およびその製造方法
CN106206558B (zh) * 2012-09-14 2019-04-09 晶元光电股份有限公司 具有改进的热耗散和光提取的高压led
JP6024432B2 (ja) * 2012-12-10 2016-11-16 日亜化学工業株式会社 半導体発光素子
US9105807B2 (en) * 2013-04-22 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor optical emitting device with grooved substrate providing multiple angled light emission paths
CN103346235A (zh) * 2013-06-03 2013-10-09 华南理工大学 一种led基板的强化出光结构及其制造方法
CN103325910A (zh) * 2013-06-19 2013-09-25 华南理工大学 基于微切削的led表面强化出光结构的制作方法及多齿刀具
CN103682062B (zh) * 2013-12-27 2016-08-17 中山职业技术学院 一种具有分形特征的多尺度微结构封装基板及其制造方法
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0405757A3 (en) * 1989-06-27 1991-01-30 Hewlett-Packard Company High efficiency light-emitting diode
JPH03129882A (ja) * 1989-10-16 1991-06-03 Mitsubishi Monsanto Chem Co 発光ダイオードチップ
JP2706660B2 (ja) * 1996-01-26 1998-01-28 豊田合成株式会社 窒化ガリウム系化合物半導体の電極形成方法
JPH09237918A (ja) * 1996-02-28 1997-09-09 Hitachi Cable Ltd 発光ダイオードの製造方法
US6229160B1 (en) * 1997-06-03 2001-05-08 Lumileds Lighting, U.S., Llc Light extraction from a semiconductor light-emitting device via chip shaping
JP3707279B2 (ja) * 1998-03-02 2005-10-19 松下電器産業株式会社 半導体発光装置
JP3788104B2 (ja) * 1998-05-28 2006-06-21 住友電気工業株式会社 窒化ガリウム単結晶基板及びその製造方法
JP3795298B2 (ja) * 2000-03-31 2006-07-12 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
JP2002319708A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ｌｅｄチップおよびｌｅｄ装置
EP1263058B1 (en) * 2001-05-29 2012-04-18 Toyoda Gosei Co., Ltd. Light-emitting element
JP4046485B2 (ja) * 2001-06-05 2008-02-13 シャープ株式会社 窒化物系化合物半導体発光素子
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
JP2004056088A (ja) 2002-05-31 2004-02-19 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
DE10234977A1 (de) * 2002-07-31 2004-02-12 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Dünnschicht-Halbleiterbauelement auf GaN-Basis
JP4325160B2 (ja) 2002-08-28 2009-09-02 日亜化学工業株式会社 窒化物半導体発光素子
JP2004103672A (ja) * 2002-09-06 2004-04-02 Toshiba Corp 半導体発光素子および半導体発光装置
JP2004253743A (ja) * 2003-02-21 2004-09-09 Nichia Chem Ind Ltd 付活剤を含有した基板を用いた発光装置
JP4699681B2 (ja) * 2003-06-27 2011-06-15 パナソニック株式会社 Ｌｅｄモジュール、および照明装置
WO2005011007A1 (ja) * 2003-07-28 2005-02-03 Toyoda Gosei Co., Ltd. 発光ダイオード及びその製造方法
JP4279631B2 (ja) * 2003-08-20 2009-06-17 三菱化学株式会社 窒化物系半導体素子の製造方法
JP3841092B2 (ja) * 2003-08-26 2006-11-01 住友電気工業株式会社 発光装置
US7419912B2 (en) * 2004-04-01 2008-09-02 Cree, Inc. Laser patterning of light emitting devices

Also Published As

Publication number Publication date
TW200638562A (en) 2006-11-01
EP1717870A3 (en) 2011-05-04
CA2529870A1 (en) 2006-10-26
JP2006310394A (ja) 2006-11-09
US7560740B2 (en) 2009-07-14
KR20060112203A (ko) 2006-10-31
CN1855564A (zh) 2006-11-01
CN1855564B (zh) 2012-01-25
US20060237732A1 (en) 2006-10-26
EP1717870A2 (en) 2006-11-02
SG126899A1 (en) 2006-11-29

Similar Documents

Publication Publication Date Title
JP4244953B2 (ja) 発光装置およびその製造方法
KR101384056B1 (ko) 반도체 발광 소자
KR102059030B1 (ko) 자외선 발광 소자
JP4297084B2 (ja) 発光装置の製造方法および発光装置
US8878214B2 (en) Semiconductor light emitting device
JP2006324324A (ja) 発光装置、発光装置の製造方法および窒化物半導体基板
JP5671982B2 (ja) 半導体発光素子および半導体発光素子の製造方法
EP2587542A1 (en) Light emitting device and light emitting device package
KR20140019383A (ko) 질화물계 발광 다이오드 소자와 그 제조 방법
JP2006253298A (ja) 半導体発光素子及び半導体発光装置
US10629790B2 (en) Light-emitting device
KR20080091249A (ko) 광전자 반도체 칩
JP2013232479A (ja) 半導体発光装置
JP2009004625A (ja) 半導体発光装置
US20180145216A1 (en) Semiconductor light emitting device and method of manufacturing the same
JP7224020B2 (ja) 半導体素子、半導体素子パッケージ、およびこれを含む照明システム
CN102456796B (zh) 半导体发光装置
JP2015056650A (ja) 発光装置
JP2006066449A (ja) 半導体発光素子
WO2020101920A1 (en) Light emitting diode packages
KR100601143B1 (ko) 반도체 발광 소자
JP2009123908A (ja) 発光装置
JP2007073789A (ja) 半導体発光素子用電極
JPWO2017154975A1 (ja) 半導体発光装置
JP5234219B1 (ja) 発光ダイオード素子および発光装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081229

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees