JP4297084B2 - 発光装置の製造方法および発光装置 - Google Patents

発光装置の製造方法および発光装置 Download PDF

Info

Publication number
JP4297084B2
JP4297084B2 JP2005172364A JP2005172364A JP4297084B2 JP 4297084 B2 JP4297084 B2 JP 4297084B2 JP 2005172364 A JP2005172364 A JP 2005172364A JP 2005172364 A JP2005172364 A JP 2005172364A JP 4297084 B2 JP4297084 B2 JP 4297084B2
Authority
JP
Japan
Prior art keywords
electrode
emitting device
light emitting
nitride semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005172364A
Other languages
English (en)
Other versions
JP2006351596A (ja
Inventor
陽一 永井
浩二 片山
弘之 北林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2005172364A priority Critical patent/JP4297084B2/ja
Priority to TW094141771A priority patent/TW200644281A/zh
Priority to CA002528736A priority patent/CA2528736A1/en
Priority to EP05026743.4A priority patent/EP1734590A3/en
Priority to KR1020060002994A priority patent/KR101200595B1/ko
Priority to CNB2006100092386A priority patent/CN100552989C/zh
Priority to US11/365,642 priority patent/US7491974B2/en
Priority to SG200603978A priority patent/SG128595A1/en
Publication of JP2006351596A publication Critical patent/JP2006351596A/ja
Application granted granted Critical
Publication of JP4297084B2 publication Critical patent/JP4297084B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B7/00—Barrages or weirs; Layout, construction, methods of, or devices for, making same
    • E02B7/20—Movable barrages; Lock or dry-dock gates
    • E02B7/40—Swinging or turning gates
    • E02B7/48—Roof or double shutter gates
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B8/00—Details of barrages or weirs ; Energy dissipating devices carried by lock or dry-dock gates
    • E02B8/04—Valves, slides, or the like; Arrangements therefor; Submerged sluice gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B7/00—Barrages or weirs; Layout, construction, methods of, or devices for, making same
    • E02B7/20—Movable barrages; Lock or dry-dock gates
    • E02B7/40—Swinging or turning gates
    • E02B7/44—Hinged-leaf gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Structural Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Civil Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

この発明は、発光装置の製造方法および発光装置に関し、より具体的には窒化物半導体から形成される発光装置の製造方法および発光装置に関するものである。なお、本発明における発光装置とは、窒化物半導体基板とその上に積層された半導体層とを主体に形成される半導体素子または半導体チップのみを指す場合もあるし、また、半導体チップが実装部品に搭載され樹脂封止されたデバイスのみを指す場合もある。さらに、両方の意味に用いられる場合もある。また、半導体チップを単にチップと呼ぶ場合がある。また、チップのうち基板とその上に形成されたエピタキシャル層とを、単に基板と呼ぶ場合がある。
白色発光ダイオード(ＬＥＤ:Light Emitting Diode)は、今のところ携帯情報端末などの小型電子機器の照明に盛んに用いられているが、今後、大きな空間または大面積の照明に用いられる可能性を秘めている。大空間、大面積の照明に用いられるためには、ＬＥＤの光の出力を大きくする必要がある。
このようにＬＥＤの光の出力を大きくするための方策の１つとして、ＬＥＤの内部で発生した光を効率的に外部に出力させること、すなわち光の取出し効率の向上が上げられる。このような光の取出し効率を向上させる技術として、従来、ＬＥＤを構成する基板であって、サファイアなどからなるベース基板上に窒化物半導体層を成長させ、当該成長した窒化物半導体層からベース基板を除去することにより得られる上記窒化物半導体層からなる窒化物半導体基板の表面に、ウェットエッチング、ドライエッチング、研磨加工などを用いて凹凸を形成すること（非鏡面化処理を施すこと）が提案されている（たとえば、特許文献１参照）。特許文献１では、上記のような凹凸を形成することにより、窒化物半導体基板内での多重反射による光の干渉を抑えることができるので、光の取出し効率を向上させることができるとしている。
特開２００３−６９０７５号公報
しかし、上述した特許文献１に記載された技術では、凹凸を形成するための最も簡便な方法であるウェットエッチングを利用するときに、先に窒化物半導体基板の表面に電極が形成されていると、当該ウェットエッチングにより電極が損傷を受ける（あるいは電極が除去されてしまう）場合があった。この場合、電極から所定の電流を発光装置へ供給できなくなるので、発光装置としての機能を発揮できなくなり、結果的に光の取出し効率を向上させた発光装置を得られないことになっていた。
この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、光の取出し効率を向上させた発光装置およびその製造方法を得ることである。
この発明に従った発光装置の製造方法は、窒化物半導体基板を準備する工程と、窒化物半導体基板の第１の主表面の側に、ｎ型窒化物半導体層と、窒化物半導体基板から見てｎ型窒化物半導体層より遠くに位置するｐ型窒化物半導体層と、ｎ型窒化物半導体層およびｐ型窒化物半導体層の間に位置する発光層とを形成する工程と、窒化物半導体基板の第１の主表面と反対側の主表面である第２の主表面にｎ電極を形成する工程と、ｎ電極の側壁を覆うように保護膜を形成する工程と、保護膜が形成された状態で、窒化物半導体基板の第２の主表面に対してウエットエッチングにより非鏡面化処理を行なう工程と、ｐ型窒化物半導体層上にｐ電極を形成する工程と、窒化物半導体基板をチップ化する工程とを備える。
このように、本発明に従った発光装置の製造方法では、電極の側壁を保護するように側壁上に保護膜が形成されているので、ＧａＮ基板の第２の主表面（Ｎ面）をエッチングにより非鏡面化処理する（凹凸部を形成する）際、当該エッチングによって電極の側壁が侵食され、結果的に電極がＧａＮ基板の第２の主表面から除去されるといったトラブルの発生確率を低減できる。また、このように電極の側壁（側面）上に保護膜を形成しておけば、上述した非鏡面化処理を行なう前に予めＧａＮ基板の第２の主表面上に電極を形成しておくことができる。このため、第２の主表面の非鏡面化処理を行なった後に、当該第２の主表面上に電極を形成しようとした場合に、非鏡面化処理された（凹凸部が形成された）第２の主表面上に電極を確実に形成できない（電極が第２の主表面からはがれやすい、もしくは後にリードフレームに実装する際にワイヤボンディングし難い）といった問題の発生を防止できる。
また、このように保護膜を電極の側壁上に形成しておくという手法を採用すれば、他の手法（たとえば、当該電極が形成されるべき第２の主表面の領域上に被覆膜を予め設けておき、この状態で非鏡面化処理を実施した後、当該被覆膜を除去して、改めて電極を形成するといった方法）を採用する場合に比べて、発光装置の製造工程数を削減できる。この結果、発光装置の製造コストを低減できる。
また、上述のように保護膜を電極の側壁上に形成することで、非鏡面化処理の前の第２の主表面が平坦なときに予め電極を形成できるので、電極と窒化物半導体基板との間の接触部の密着性を良好に保つことが出来る。このため、当該接触部での接触抵抗を十分小さくできるので、発光装置の駆動電圧（消費電力）を大きくすることなく、発光効率の良好な発光装置を実現できる。
また、上述のように第２の主表面に凹凸部を形成しているので、凹凸部が形成されていない場合より第２の主表面の表面積を大きくできる。このため、凹凸部から効率的に光を取出すことができるので、光の取出し効率の高い発光装置を実現できる。
上記発光装置の製造方法では、非鏡面化処理を行なう工程において、エッチング液としてＫＯＨ溶液を用いることを特徴とする。
上記発光装置の製造方法では、保護膜の材質は、Ｎｉ、Ａｕ、Ｐｔ、Ａｇ、Ｗ、Ｍｏ、Ｐｄ、Ｃｕ、Ｃｒからなる群から選択される１種であることを特徴とする。
上記発光装置の製造方法において、保護膜の材質は、ＳｉＯ X 、ＳｉＯ X Ｎ 1-X 、ＳｉＮ X からなる群から選択される１種であることを特徴とする。
この発明に従った発光装置は、上記発光装置の製造方法により製造される。
上記発光装置は、リードフレームマウント部をさらに備えていてもよく、ｐ電極がリードフレームマウント部に固定されることによりダウン実装されていることを特徴とする。
このように、本発明によれば、電極の側壁上に保護膜を形成しておくことで、当該電極を消失させることなく窒化物半導体基板の第２の主表面に凹凸部を形成できる。このため、光の取出し効率の高い発光装置を得ることが出来る。
次に図面を用いて、本発明の実施の形態および実施例について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
図１は、本発明に従った発光装置としてのＬＥＤの実施の形態を示す図である。図２は、図１に示したＬＥＤのｎ電極を示す斜視図である。図３は、図１のＬＥＤの発光層を含む積層構造を示す図である。図１〜図３を参照して、本発明によるＬＥＤの実施の形態を説明する。
図１に示すように、ＧａＮ基板１の第１の主表面の側に後で詳細に説明する発光層などを含む積層構造が形成され、ｐ電極１２が設けられている。本実施の形態では、このｐ電極１２が導電性接着剤１４によってリードフレームマウント部２１ａにダウン実装されている。
ＧａＮ基板１の第２の主表面１ａは、発光層で発光した光を放出する面であり、この面にｎ電極１１が設けられている。この第２の主表面１ａには、ＫＯＨをエッチング溶液として用いたウェットエッチングにより非鏡面化処理された部分（凹凸部）が形成されている。ｎ電極１１は、第２の主表面全体を覆わないように、第２の主表面１ａのほぼ中央部に配置されている。ただし、ｎ電極１１に被覆されていない部分の比率を大きくとることが重要である。開口率を大きくすれば、ｎ電極１１によって遮られる光が減り、光を外に放出する放出効率を高めることができる。
ｎ電極１１の側壁上には、保護膜３０が形成されている。保護膜３０は、たとえばニッケルなどの金属といった導電体であってもよいが、絶縁体であってもよい。保護膜３０の材料は、上述したウェットエッチングにおいて使用するエッチング溶液に対して耐性のある材質であれば任意の材料を選択できる。保護膜３０は、図２に示すように、ｎ電極１１の側壁を覆うと共に、ｎ電極１１に隣接する第２の主表面１ａ上にまで延在する、外径Ｄ２のフランジ部３０ａを有する。また、保護膜３０は、ｎ電極１１の上部表面の外周部を覆う延在部も有している。保護膜３０には、ｎ電極１１の上部表面上において、ｎ電極１１の上部表面の一部を露出させる直径Ｄ３の開口部３５が形成されている。
上記開口部３５から露出するｎ電極１１の上部表面はワイヤ１３によりリードフレームのリード部２１ｂと電気的に接続されている。ワイヤ１３および上記の積層構造は、封止部材としてのエポキシ系樹脂１５により封止されている。上記の構成のうち、ＧａＮ基板１からｐ電極１２にいたる間の積層構造が拡大されて図３に示されている。図３では、図１における積層構造が上下逆になっている。
図３を参照して、ＧａＮ基板１の上にｎ型ＧａＮエピタキシャル層２が位置し、その上にｎ型ＡｌxＧａ1-xＮ層３が形成されている。その上にＡｌxＧａ1-xＮ層とＡｌxＩｎyＧａ1-x-yＮ層とからなる量子井戸(ＭＱＷ:Multi-Quantum Well)４が形成されている。その量子井戸４をｎ型ＡｌxＧａ1-xＮ層３とはさむようにｐ型ＡｌxＧａ1-xＮ層５が配置されている。また、ｐ型ＡｌxＧａ1-xＮ層５の上にｐ型ＧａＮ層６が配置されている。上記の構造においては、量子井戸４において発光する。また、図１に示すように、ｐ型ＧａＮ層６の上に、ｐ電極１２がｐ型ＧａＮ層６の上部表面の全面を被覆するように形成され、ダウン実装される。
次に、図４および図５を参照して、図１〜図３に示したＬＥＤの製造方法について簡単に説明する。図４は、図２に示した構造のチップをウェハから採取するときのウェハの状態を示す図である。図５は、図４に示した電極の配置を示す図である。
まず、基板準備工程（Ｓ１０）を実施する。具体的には、まず、ＧａＮ基板を準備する。そして、当該ＧａＮ基板の第１の主表面上にＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition)などの成膜方法を用いて積層構造（Ｓｉドープｎ型ＧａＮ層／クラッド層のＳｉドープｎ型Ａｌ0.2Ｇａ0.8Ｎ層／ＧａＮ層とＩｎ0.15Ｇａ0.85Ｎ層との２層構造が複数層重ねられたＭＱＷ(Multi-Quantum Well)／クラッド層のＭｇドープｐ型Ａｌ0.2Ｇａ0.8Ｎ層／Ｍｇドープｐ型ＧａＮ層）を形成する。次に、このウェハを活性化処理して、Ｍｇドープｐ型層の低抵抗化を行なってもよい。このウェハをさらに、フォトリソグラフィ技術とＲＩＥ(Reactive Ion Etching)により、Ｍｇドープｐ型層側からＳｉドープｎ型層までＣｌ系ガスでエッチングする。このエッチングにより、図４に示すように、素子分離溝２５を形成し、素子分離を行なう。
次に、電極形成工程（Ｓ２０）を実施する。具体的には、ＧａＮ基板の第２の主面（主表面）である裏面のＮ面に、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより所定の間隔（距離Ｌ２）でチップの中心に平面形状が円形状のｎ電極１１を形成する（図４および図５参照）。ｎ電極１１としては、ＧａＮ基板に接して下から順に（Ｔｉ層／Ａｌ層／Ｔｉ層／Ａｕ層）という積層構造を形成してもよい。そして、ｎ電極１１とＧａＮ基板の裏面との接触抵抗を所定の値とするため、窒素（Ｎ2）雰囲気中でＧａＮ基板を加熱する。
次に、保護膜形成工程（Ｓ３０）を実施する。具体的には、ｎ電極１１の側璧を覆うように図２に示したような保護膜３０を形成する。保護膜３０の開口部３５の中心とｎ電極１１の上部表面の中心とが実質的に一致するように、保護膜３０は形成される。保護膜３０の形成方法としては蒸着法など任意の方法を利用できる。
次に、非鏡面化処理工程（Ｓ４０）を実施する。具体的には、ＧａＮ基板１の第２の主表面１ａに対してウェットエッチングを行なうことにより非鏡面化処理を実施する。このウェットエッチングにおいては、エッチング液としてＫＯＨ溶液を用いることができる。
次に、ｐ電極としてはｐ型ＧａＮ層に接して所定の厚みを有する導電体層を形成する。導電体層としては、たとえばＧａＮ層に接するように所定の厚みのＮｉ層を形成し、その上に所定の厚みのＡｕ層を全面に形成してもよい（図４および図５参照）。この場合、ｐ電極とｐ型ＧａＮ層との接触抵抗を所定の値とするため、ＧａＮ基板を不活性ガス雰囲気中で加熱処理してもよい。
その後に、図４および図５に示すように、チップ境界５０が側面として現れるようにスクライブを行ない、チップ化したものを発光装置とした。そして、図１を参照して、リードフレームのマウント部２１ａに、上記チップのｐ型ＧａＮ層側が接するように搭載して、発光装置を形成した。マウント部に塗布した導電性接着剤１４によって発光装置とマウントとを固定するとともに、導通が得られるようにしている。そして、ｎ電極１１とリードフレームのリード部とをワイヤボンドにより導通させた後、エポキシ系樹脂１５により樹脂封止を行なって発光装置をランプ化した。なお、発光装置からの放熱性を良くするために、発光装置のｐ型ＧａＮ層が全面マウント部と接するように搭載してもよい。また導電性接着剤１４は熱伝導の良いＡｇ系のものを、またリードフレームも熱伝導の良いＣｕＷ系のものを選択してもよい。
図６は、図１〜図５に示した本発明によるＬＥＤの実施の形態の第１の変形例を示す図である。図７は、図６に示したＬＥＤのｎ電極を示す斜視模式図である。図６および図７を参照して、本発明によるＬＥＤの実施の形態の第１の変形例を説明する。
図６および図７に示したＬＥＤは、基本的には図１〜図３に示したＬＥＤと同様の構造を備えるが、保護膜３０の形状が異なっている。具体的には、図７に示すように、保護膜３０は、平面形状が円形状のｎ電極ベース部３１の全体を覆うように形成されている。また、異なる観点から言えば、ｎ電極ベース部３１の側壁上から、ｎ電極ベース部３１の上部表面を覆うように、当該上部表面上にまで保護膜３０は延在している。また、保護膜３０は、第２の主表面１ａ上においてｎ電極ベース部３１の中心から外側へ広がるように形成されたフランジ部３０ａを有する。保護膜３０は導電体からなり、保護膜３０とｎ電極ベース部３１とによりｎ電極１１が構成されている。このような構成によっても、図１〜図３に示したＬＥＤと同様の効果を得ることが出来る。さらに、ｎ電極ベース部３１の全体を覆うように保護膜３０が形成されているので、凹凸部を形成するためのエッチングを行なう際にすでにｎ電極１１が形成されていても、当該ｎ電極１１のｎ電極ベース部３１がエッチングにより損傷を受けることを防止できる。
図８は、図１〜図５に示した本発明によるＬＥＤの実施の形態の第２の変形例を示す図である。図９は、図８に示したＬＥＤのｎ電極を示す斜視模式図である。図８および図９を参照して、本発明によるＬＥＤの実施の形態の第２の変形例を説明する。
図８および図９に示したＬＥＤは、基本的には図６および図７に示したＬＥＤと同様の構造を備えるが、保護膜３０の上部表面上に上部導電部３２が形成されている点が異なっている。つまり、ｎ電極１１は、ｎ電極ベース部３１、保護膜３０および上部導電部３２からなる。ｎ電極ベース部３１、保護膜３０および上部導電部３２はいずれも導電体により構成される。そして、ワイヤ１３の一方の端部は、上部導電部３２の上部表面に接続されている。このような構成によっても、本願の図６および図７に示したＬＥＤと同様の効果を得ることが出来る。さらに、上部導電部３２の構成材料としてワイヤ１３との接続に適した導電体材料を選択すれば、ワイヤ１３と上部導電部３２との接続を容易に行なうことができる。
本発明による発光装置の効果を確認するべく、以下のような試料を準備して所定の電流を入力した場合の青色光出力の値を測定した。以下、準備した試料についてまず説明する。
（本発明例１）：本発明例１のＬＥＤは、基本的に図１〜図３に示したＬＥＤと同様の構造を備える。本発明例１のＬＥＤの製造方法も、基本的に図４および図５を参照して説明した発光装置の製造方法と同様である。以下、具体的に説明する。
（Ｓ1−1）ｃ面から０．５°ずらしたＧａＮのオフ基板を使用した。この基板の比抵抗は０．０１Ω・ｃｍ、転位密度は１Ｅ７／ｃｍ2であり、厚みは４００μｍとした。
（Ｓ1−2）ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition)でＧａＮ基板の第１の主面であるＧａ面上に次の積層構造を形成した。（Ｓｉドープｎ型ＧａＮ層／クラッド層のＳｉドープｎ型Ａｌ0.2Ｇａ0.8Ｎ層／ＧａＮ層とＩｎ0.15Ｇａ0.85Ｎ層との２層構造が３層重ねられたＭＱＷ(Multi-Quantum Well)／クラッド層のＭｇドープｐ型Ａｌ0.2Ｇａ0.8Ｎ層／Ｍｇドープｐ型ＧａＮ層）
（Ｓ1−3）発光波長は４５０ｎｍであり、低温４．２ＫでのＰＬ(Photo Luminescence)強度と室温２９８ＫでのＰＬ強度を比較することにより便宜的に算出した内部量子効率は５０％であった。
（Ｓ1−4）このウェハを活性化処理して、Ｍｇドープｐ型層の低抵抗化を行なった。ホール測定によるキャリア濃度は、Ｍｇドープｐ型Ａｌ0.2Ｇａ0.8Ｎ層が５Ｅ１７（５×１０17）／ｃｍ3、Ｍｇドープｐ型ＧａＮ層が１Ｅ１８（１×１０18）／ｃｍ3であった。
（Ｓ1−5）このウェハをさらに、フォトリソグラフィ技術とＲＩＥ(Reactive Ion Etching)により、Ｍｇドープｐ型層側からＳｉドープｎ型層までＣｌ系ガスでエッチングする。このエッチングにより、図４に示すように、素子分離溝２５を形成し、素子分離を行なった。素子分離溝２５の幅Ｌ３は１００μｍである。
（Ｓ1−6）ＧａＮ基板の第２の主面である裏面のＮ面には、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより、図４に示した距離Ｌ２＝２ｍｍおきにチップの中心に平面形状が円形状であるｎ電極をつけた（図５参照）。ｎ電極として、ＧａＮ基板１に接して下から順に（Ｔｉ層２０ｎｍ／Ａｌ層１００ｎｍ／Ｔｉ層２０ｎｍ／Ａｕ層２００ｎｍ）の積層構造を形成した。これを窒素（Ｎ2）雰囲気中で加熱することにより、接触抵抗を低抵抗化した。
（Ｓ1−7）ｎ電極の側壁を覆うと共に、ｎ電極の上部表面の外周部にまで延在する、図２に示すような保護膜３０を形成した。また、保護膜３０は、ｎ電極に隣接する第２の主表面上にまで伸びるフランジ部３０ａを有している。当該保護膜３０においてｎ電極の上部表面に形成された開口部３５の直径（内径）は７０μｍである。また、保護膜３０の外径（フランジ部３０ａの外周部の径）Ｄ２は１３０μｍとした。図２からも分かるように、保護膜３０の中心（開口部３５の中心）の位置とｎ電極１１の中心の位置とはほぼ一致する。保護膜３０を構成する材料はニッケル（Ｎｉ）を用いた。また、保護膜３０の厚みは５００ｎｍとした。
（Ｓ1−8）次に、ＧａＮ基板１の第２の主表面であるＮ面に非鏡面化処理を施した。当該非鏡面化処理では、エッチャントとしてＫＯＨ水溶液を用いた選択性ウェットエッチングを行なった。エッチャントとしては、８ｍｏｌ／リットル（ｌ）のＫＯＨ水溶液を用いた。当該エッチャントと試料（上述した工程によりｎ電極１１および保護膜３０とがＮ面上に形成されたＧａＮ基板）とを密閉容器に入れ、試料がエッチャントに浸漬した状態とした。そして、密閉容器を密閉した状態で、密閉容器内部の温度を１１０度にして１時間保持した。この結果、ＧａＮ基板１の第２の主表面（Ｎ面）には凹凸部が形成された。当該凹凸部における平均的な凸部の高さは１５μｍであった。なお、ＧａＮ基板の積層構造が形成された面であるＧａ面側は、特にエッチングされることなく鏡面のままであった。また、密閉容器としては、エッチャントと試料とを内部に保持でき、外部と隔離（密閉）できればどのような容器を用いてもよい。上記のように密閉容器の内部の温度を所定の温度に設定するため、密閉容器にはヒータなどの加熱部材および容器内部の温度を測定する測温部材、さらに測温部材の検出した温度データに基づいてヒータなどの加熱部材の制御（ＯＮ／ＯＦＦ制御やヒータに供給する電流量を増減させる制御）を行なう制御部が設置されていてもよい。
（Ｓ1−9）ｐ電極としてはｐ型ＧａＮ層に接して厚み４ｎｍのＮｉ層を形成し、その上に厚み４ｎｍのＡｕ層を全面に形成した（図４参照）。これを不活性ガス雰囲気中で加熱処理することにより、接触抵抗を５Ｅ−４Ω・ｃｍ2とした。
（Ｓ1−10）その後に、図４に示すように、チップ境界５０が側面として現れるようにスクライブを行ない、チップ化したものを発光装置とした。チップ化した発光装置は、光の放出面が１．９ｍｍ□（１辺の長さが１．９ｍｍの四角形）の形状で、発光層が１．９ｍｍ□の形状をとる。すなわち図５において、Ｌ１＝１．９ｍｍであり、Ｌ２＝２ｍｍである。また、素子分離溝の幅Ｌ３＝１００μｍである。
（Ｓ1−11）図１を参照して、リードフレームのマウント部２１ａに、上記チップのｐ型ＧａＮ層側が接するように搭載して、発光装置を形成した。マウント部に塗布した導電性接着剤１４によって発光装置とマウントとを固定するとともに、導通が得られるようにしている。
（Ｓ1−12）発光装置からの放熱性を良くするために、発光装置のｐ型ＧａＮ層が全面マウント部と接するように搭載した。また接着剤は熱伝導の良いＡｇ系のものを、またリードフレームも熱伝導の良いＣｕＷ系のものを選択した。これにより、得られた熱抵抗は８℃／Ｗであった。
（Ｓ1−13）さらに、ｎ電極とリードフレームのリード部とをワイヤボンドにより導通させた後、エポキシ系樹脂により樹脂封止を行なって発光装置をランプ化した。
（比較例１）：比較例１のＬＥＤは、基本的に上記本発明例１のＬＥＤと類似の構造を備えるが、図１０に示すように、ＧａＮ基板１のＮ面に凹凸部が形成されていない（Ｎ面が鏡面状態である）点、さらにｎ電極１１の側璧上に保護膜３０（図１参照）が形成されていない点が異なる。図１０は、比較例１のＬＥＤを示す模式図である。
比較例１のＬＥＤの製造方法は、以下の通りである。
（Ｓ2−1）〜（Ｓ2−6）：基本的に本発明例１の（Ｓ1−1）〜（Ｓ1−6）と同様である。
（Ｓ2−7）〜（Ｓ2−11）：基本的に本発明例１の（Ｓ1−9）〜（Ｓ1−13）と同様である。
つまり、比較例１の製造方法では、上述した本発明例１の製造方法の保護膜を形成する工程（Ｓ1−7）およびＫＯＨ水溶液によるエッチングにより凹凸部を形成する工程（Ｓ1−8）を実施していない。
（比較例２）：比較例２のＬＥＤは、基本的に上記比較例１のＬＥＤと同様の構造を備えるが、図１１に示すように、ＧａＮ基板１の第２の主表面であるＮ面にＫＯＨ水溶液を用いたエッチングにより凹凸部が形成されている点が異なる。図１１は、比較例２のＬＥＤを示す模式図である。
比較例２のＬＥＤの製造方法は、以下の通りである。
（Ｓ3−1）〜（Ｓ3−6）：基本的に本発明例１の（Ｓ1−1）〜（Ｓ1−6）と同様である。
（Ｓ3−7）上述した本発明例１の製造方法における工程（Ｓ1−8）と同様の工程（選択性ウェットエッチングを行なう工程）を実施した。しかし、このエッチングの結果、ｎ電極がＧａＮ基板のＮ面上から除去されていた。また、ｎ電極が形成されていた部分には、Ｎ面の他の部分と同様に凹凸部が形成されていた。当該凹凸部における凸部の平均高さは１５μｍであった。そこで、ｎ電極を再度ＧａＮ基板のＮ面上に形成しようとしたが、上述した本発明例１の製造方法の工程（Ｓ1−6）で説明したようなフォトリソグラフィ技術と蒸着とリフトオフ法とを利用した方法では、所定のｎ電極を形成することは困難であった。これは、フォトリソグラフィ技術において用いるレジストが、現像処理の際に凹凸部の凹部に部分的に残存し、ｎ電極を形成するときの妨げになるからであると思われる。そこで、比較実験を行なうため、再度メタルマスク法を用いて、上記工程で形成したｎ電極と同様の構成のｎ電極１１を形成した。そのあと、窒素（Ｎ2）雰囲気中で試料を加熱処理することにより、接触抵抗を低抵抗化した。
（Ｓ3−8）〜（Ｓ3−11）：基本的に本発明例１の（Ｓ1−9）〜（Ｓ1−12）と同様である。
（Ｓ3−12）：ｎ電極とリードフレームのリード部とをワイヤボンドにより導通させようとしたが、ｎ電極の上部表面とワイヤとをボンディングできなかった。そこで、比較実験を行なうために、図１１に示すようにワイヤ１３とｎ電極１１とを導電性のペースト４０により接着し、ランプ化した。
（試験およびその結果）
本発明例１および比較例１、２を、それぞれ積分球内に搭載した後所定の電流（４Ａ）を印加して、集光されディテクタから出力される光出力値の比較を行なった。その結果、本発明例１では１．９５Ｗの出力が得られた。一方、比較例１および比較例２の出力はそれぞれ１．６Ｗ、１．９５Ｗであった。
また、本発明例１および比較例１、２について、ｎ電極の接触抵抗をＴＬＭ（Transmission Line Model）法を用いて測定した。その結果、本発明例１ではｎ電極の接触抵抗が１Ｅ−５Ω・ｃｍ2となった。一方、比較例１および比較例２の接触抵抗出力はそれぞれ１Ｅ−５Ω・ｃｍ2、１Ｅ−３Ω・ｃｍ2であった。また、駆動電圧については、本発明例１および比較例１が４Ｖ、比較例２が６Ｖであった。
また、ＧａＮ基板１のＮ面に形成された凹凸部における凸部の高さ（凹凸サイズ）と、光出力との関係をシミュレーションにより求めた。その結果を図１２に示す。図１２は、凹凸のサイズと光出力との関係を示すグラフである。図１２を参照して、横軸は凹凸部（非鏡面化面）の凸部の平均高さ（平均的な凹凸サイズ）であり、単位はμｍである。また、縦軸は光出力であり、単位はＷ（ワット）である。図１２からわかるように、凸部の高さが１μｍを超えると、とくに光出力が向上している。図１２には、本発明例１のデータが黒四角でプロットされており、ほぼシミュレーションにより得られた結果と同等の結果を示していることがわかる。
次に、上記の実施例と重複するものもあるが本発明の実施例を羅列的に挙げて説明する。
この発明に従った発光装置は、図１、図６および図８などに示すように、窒化物半導体基板（ＧａＮ基板１）と、窒化物半導体基板の第１の主表面の側に、ｎ型窒化物半導体層（ｎ型ＡｌxＧａ1-xＮ層３）と、窒化物半導体基板から見てｎ型窒化物半導体層より遠くに位置するｐ型窒化物半導体層（ｐ型ＡｌxＧａ1-xＮ層５）と、ｎ型窒化物半導体層およびｐ型窒化物半導体層の間に位置する発光層（量子井戸(ＭＱＷ:Multi-Quantum Well)４）とを備えた発光装置である。発光装置は、ｐ型窒化物半導体層の側をダウン実装し、窒化物半導体基板の第１の主表面と反対側の主表面である第２の主表面１ａから光を放出するものである。窒化物半導体基板の第２の主表面１ａは凹凸部が形成された領域を含む。また、上記発光装置は、窒化物半導体基板の第２の主表面１ａ上に形成された電極（ｎ電極１１またはｎ電極ベース部３１）と、電極の側壁を覆うように形成された保護膜３０とを備える。
このように、本発明に従った発光装置では、電極（ｎ電極１１またはｎ電極ベース部３１）の側壁を保護するように側壁上に保護膜３０が形成されているので、ＧａＮ基板の第２の主表面１ａをエッチングにより非鏡面化処理する（つまり凹凸部を形成する）際、当該エッチングによってｎ電極１１またはｎ電極ベース部３１の側壁が侵食され、結果的に当該ｎ電極１１などがＧａＮ基板１の第２の主表面１ａから除去されるといったトラブルの発生確率を低減できる。また、このように電極の側壁（側面）上に保護膜３０を形成しておけば、上述した非鏡面化処理を行なう前に予めＧａＮ基板１の第２の主表面１ａ上に電極を形成しておくことができる。このため、第２の主表面１ａの非鏡面化処理を行なった後に、当該第２の主表面１ａ上に電極を形成しようとした場合に、非鏡面化処理された（凹凸部が形成された）第２の主表面１ａ上に電極を確実に形成できない（ｎ電極１１などが第２の主表面１ａからはがれやすい）といった問題の発生を防止できる。
また、このように保護膜３０を電極の側壁上に形成しておくという手法を採用すれば、他の手法（たとえば、当該電極（ｎ電極１１またはｎ電極ベース部３１）が形成されるべき第２の主表面１ａの領域上に被覆膜を予め設けておき、この状態で非鏡面化処理を実施した後、当該被覆膜を除去して、改めて電極を形成するといった方法）を採用する場合に比べて、発光装置の製造工程数を削減できる。この結果、発光装置の製造コストを低減できる。
また、上述のように保護膜３０をｎ電極１１またはｎ電極ベース部３１の側壁上に形成することで、非鏡面化処理の前の第２の主表面１ａが平坦なときに予め電極を形成できるので、電極とＧａＮ基板１との間の接触部の密着性を良好に保つことが出来る。このため、当該接触部での接触抵抗を十分小さくできるので、発光装置の駆動電圧（消費電力）を大きくすることなく、発光効率の良好な発光装置を実現できる。
また、上述のように第２の主表面１ａに凹凸部を形成しているので、凹凸部が形成されていない場合より第２の主表面の表面積を大きくできる。このため、凹凸部から効率的に光を取出すことができるので、光の取出し効率の高い発光装置を実現できる。
また、上述した構成では、電気抵抗の低い窒化物半導体基板（ＧａＮ基板１）の裏面（第２の主表面）にｎ型電極１１を設けるので、小さな被覆率すなわち大きな開口率でｎ電極１１を設けても電流を窒化物半導体基板全体にゆきわたらせて流すことができる。このため、放出面で光を吸収される率が小さくなり、発光効率を高くすることができる。なお、光の放出は第２の主表面だけでなく側面からなされてもよいことは言うまでもない。以下の発光装置においても同様である。
また、電気抵抗が高いｐ型窒化物半導体層の側は光放出面にならないので、ｐ型窒化物半導体層の全面にｐ型電極層（ｐ電極１２）を形成することができ、大電流を流し発熱を抑える上でも、また発生した熱を伝導で逃がす上でも好都合の構造をとることが可能となる。すなわち、熱的要件のために受ける制約が非常に緩和される。このため、電気抵抗を低下させるために、ｐ電極とｎ電極とを入り組ませた櫛型形状などにする必要がない。
さらに、ＧａＮ基板１が導電性に優れることから、サージ電圧に対する保護回路を特に設ける必要がなく、また耐圧性も非常に優れたものにできる。また、複雑な加工工程を行なうことがないので、製造コストを低減することも容易化される。
なお、上記発光装置において窒化物半導体基板は、ＧａＮまたはＡｌxＧａ1-xＮ（０＜ｘ≦１）のいずれかにより構成されていてもよい。この場合、窒化物半導体基板としてＧａＮ基板１を用いれば、大電流密度を印加することができるため、発光装置において高輝度（および大きな光束）の光を出射できる。また、ＧａＮまたはＡｌxＧａ1-xＮ（０≦ｘ≦１）により窒化物半導体基板を構成すれば、熱伝導のよい、つまり放熱性に優れた窒化物半導体基板を用いて発光装置としてのＬＥＤを構成できる。このため、大電流密度を印加しても、十分放熱を行なうことができるので、熱によりＬＥＤが損傷する可能性を低減できる。したがって、長時間にわたって安定した光を出力できる発光装置を実現できる。
上記発光装置において、保護膜３０は、図２に示すように、電極としてのｎ電極１１の側壁を覆うと共にｎ電極１１の外周に沿った環状の外形を有していてもよい。ｎ電極１１の上部表面は保護膜３０に覆われることなく露出している部分を含んでいてもよい。また、上記発光装置において、保護膜３０の材質は絶縁体および導電体のいずれかであってもよい。具体的には、保護膜３０の材質として、導電体としてはＮｉ、Ａｕ、Ｐｔ、Ａｇ、Ｗ、Ｍｏ、Ｐｄ、Ｃｕ、Ｃｒ、また、絶縁体としてはＳｉＯX、ＳｉＯXＮ1-X、ＳｉＮXなどを用いることができる。
この場合、ｎ電極１１の当該露出した上部表面の部分に、チップの外部との接続用のワイヤ１３をボンディングするといった加工を容易に行なうことができる。さらに、このようにｎ電極１１の上部表面を部分的に露出させておき、当該露出した部分によってワイヤ１３などによる外部との接続を確保するので、ｎ電極１１の側壁上に形成される保護膜３０の材質として導電性の材質のみならず絶縁性の材質など任意の材質を採用できる。このため、保護膜３０の材質について選択の自由度を大きくすることができる。
上記発光装置において、保護膜３０は、図６または図８に示すように、導電体からなり、電極としてのｎ電極ベース部３１の側壁から上部表面を覆うように延在していてもよい。この場合、ｎ電極ベース部３１の全体を保護膜３０により覆うことになるので、非鏡面化処理を行なうためのエッチングに用いるエッチャントによって、ｎ電極ベース部３１が損傷を受ける可能性を低減できる。このため、当該エッチングによってｎ電極ベース部３１が第２の主表面１ａから除去される可能性を低減することができるので、非鏡面化処理を行なった（凹凸部が形成された）ことにより光の取出し効率が向上した発光装置を確実に得ることが出来る。
上記発光装置は、図８および図９に示すように、保護膜３０上に形成された上部電極部（上部導電部３２）をさらに備えていてもよい。この場合、ワイヤボンディングを行なうのに適した材料によって当該上部導電部３２を形成しておけば、外部の端子などと上部導電部３２とを接続するためのワイヤボンディングを容易かつ確実に行なうことができる。なお、上部導電部３２の材質としては、Ａｕ、Ａｌなどを用いることができる。
上記発光装置において、凹凸部は、第２の主表面に対してエッチング処理を行なうことにより形成されていてもよい。ここで、凹凸部を形成するためのエッチング処理により電極（ｎ電極１１またはｎ電極ベース部３１）の側壁が損傷を受ける可能性があるが、本発明はそのようなエッチングによる電極の側壁の損傷を保護膜３０により確実に防止できる。つまり、凹凸部をエッチング処理により形成する発光装置において特に効果的である。
上記発光装置において、窒化物半導体基板はＧａＮ基板１であってもよく、エッチング処理ではＫＯＨ溶液をエッチャント（エッチング溶液）として用いるウェットエッチングを実施することが好ましい。また、第２の主表面１ａはＮ面であることが好ましい。
この場合、エッチャントとしてＫＯＨを用いれば、第２の主表面であるＮ面において容易に凹凸部を形成することができる。このため、ダイシングなどの機械加工を用いて凹凸部を形成する場合に比べて、工程を簡略化できる。この結果、発光装置の製造コストを低減できる。
上記発光装置において、電極（ｎ電極１１またはｎ電極ベース部３１）を構成する材料はアルミニウム（Ａｌ）、タングステン（Ｗ）および白金（Ｐｔ）からなる群から選択される少なくとも１つを含んでいてもよい。電極は複数の層からなる積層構造を有するとともに、複数の層のうち第２の主表面１ａから見て最も外側に位置する層（最上層）は金（Ａｕ）を含んでいてもよい。この場合、窒化物半導体基板（ＧａＮ基板１）との接触抵抗の低い電極を構成することができる。このため、発光装置の駆動電圧（消費電力）を大きくすることなく、発光効率の良好な発光装置を実現できる。また、電極の最上層が金を含むので、たとえば図１などに示すように、金からなるワイヤを当該電極の最上層に容易に接続（ワイヤボンド）できる。
上記発光装置において、電極（ｎ電極１１またはｎ電極ベース部３１）の構造は、第２の主表面１ａ側からチタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）／金（Ａｕ）という積層構造、Ｔｉ／Ａｌ／Ａｕという積層構造、Ｗ／Ａｕという積層構造、またはＴｉ／白金（Ｐｔ）／Ａｕという積層構造のいずれかであってもよい。
上記発光装置において、ＧａＮ基板１の第２の主表面１ａに形成された凹凸部における凸部の高さは１μｍ以上３００μｍ以下であってもよい。また、凸部の高さの下限については、好ましくは２μｍ以上、さらに好ましくは３μｍ以上である。また、凸部の高さの上限については、好ましくは２００μｍ以下、より好ましくは１００μｍ以下、さらに好ましくは５０μｍ以下である。
ここで、発明者は発光装置から取出す光が青色光である場合、凸部の高さを１μｍ以上とすれば光の取出し効率が飛躍的に向上することを見出した。このため、凸部の高さの下限を１μｍとすることが好ましい。また、当該凸部の高さを２μｍ以上とすれば、確実に光の取出し効率の向上効果を得ることができる。さらに、凸部の高さの上限については、凸部の高さを３００μｍ程度にすると、光の取出し効率の向上効果が飽和する。そのため、凸部の高さの上限を３００μｍとした。なお、凸部の高さを３００μｍより大きくしても、光の取出し効率はほとんど向上しないため、凸部の加工に要する工程時間が増えるだけであって発光装置の製造コストが上昇することになる。また、凸部の高さを３００μｍより大きくすると、最初に準備された窒化物半導体基板の厚みによっては当該基板に部分的に貫通孔が発生する、もしくは貫通孔はできないまでも基板の凹凸部における凹部の底での基板の厚みが薄くなりすぎて、後工程において基板が割れやすくなるといった問題が発生する。
なお、上記凸部の高さは凸部の平均の高さであってもよい。平均の高さとは、たとえば所定個数の凸部についてその高さを測定し、平均値を算出することにより決定してもよい。具体的には、基板のＮ面での任意の３箇所について、所定の倍率で観察した視野内において任意に選択した５つの凸部に関して、高さを測定する。そして、こられ３箇所×５つの凸部＝１５個の凸部について高さのデータを測定し、これらの高さのデータについて平均値を算出することにより、上記平均の高さを決定してもよい。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の発光装置は、導電性の高い窒化物半導体基板を用い、光の出射面に選択性ウェットエッチングを行なうことにより凹凸部を形成し、またｎ電極の側壁上に保護膜を予め形成しておくので、（１）光の取出し効率を向上させることができるとともに、ｎ電極が上記ウェットエッチングにより除去されてしまう（損傷を受ける）可能性を低減でき、（２）放熱性に優れ、複雑な電極構造を設ける必要がなく、大出力の発光を可能にし、（３）導電性に優れ、過渡電圧や静電放電から発光素子を保護するための保護回路を設ける必要がなく、大面積発光および静電耐圧に優れ、（４）発光層から基板にかけて屈折率の大から小への大きな不連続性がないため、発光層から放出面にいたる間で全反射が生じ難く、したがって全反射に起因する、効率低下や側面部の樹脂劣化がなく、このため、今後、自動車の照明装置を含めて各種の照明製品に広範に利用されることが期待される。
本発明に従った発光装置としてのＬＥＤの実施の形態を示す図である。 図１に示したＬＥＤのｎ電極を示す斜視図である。 図１のＬＥＤの発光層を含む積層構造を示す図である。 図２に示した構造のチップをウェハから採取するときのウェハの状態を示す図である。 図４に示した電極の配置を示す図である。 図１〜図５に示した本発明によるＬＥＤの実施の形態の第１の変形例を示す図である。 図６に示したＬＥＤのｎ電極を示す斜視模式図である。 図１〜図５に示した本発明によるＬＥＤの実施の形態の第２の変形例を示す図である。 図８に示したＬＥＤのｎ電極を示す斜視模式図である。 比較例１のＬＥＤを示す模式図である。 比較例２のＬＥＤを示す模式図である。 凹凸のサイズと光出力との関係を示すグラフである。
符号の説明
１ ＧａＮ基板、１ａ 光放出面（第２の主表面）、２ ｎ型ＧａＮ層、３ ｎ型ＡｌxＧａ1-xＮ層、４ ＭＱＷ（発光層）、５ ｐ型ＡｌxＧａ1-xＮ層、６ ｐ型ＧａＮ層、１１ ｎ電極、１２ ｐ電極、１２ａ 離散配置のＮｉ/Ａｕのｐ電極、１３ ワイヤ、１４ 導電性接着剤、１５ エポキシ系樹脂、２１ａ リードフレームのマウント部、２１ｂ リードフレームのリード部、２５ 素子分離溝、３０ 保護膜、３０ａ フランジ部、３１ ｎ電極ベース部、３２ 上部導電部、３５ 開口部、４０ 導電性ペースト、５０ チップ境界。

Claims (6)

  1. 窒化物半導体基板を準備する工程と、
    前記窒化物半導体基板の第１の主表面の側に、ｎ型窒化物半導体層と、前記窒化物半導体基板から見て前記ｎ型窒化物半導体層より遠くに位置するｐ型窒化物半導体層と、前記ｎ型窒化物半導体層およびｐ型窒化物半導体層の間に位置する発光層とを形成する工程と、
    前記窒化物半導体基板の前記第１の主表面と反対側の主表面である第２の主表面にｎ電極を形成する工程と、
    前記ｎ電極の側壁を覆うように保護膜を形成する工程と、
    前記保護膜が形成された状態で、前記窒化物半導体基板の前記第２の主表面に対してウエットエッチングにより非鏡面化処理を行なう工程と、
    前記ｐ型窒化物半導体層上にｐ電極を形成する工程と、
    前記窒化物半導体基板をチップ化する工程とを備える、発光装置の製造方法。
  2. 前記非鏡面化処理を行なう工程において、エッチング液としてＫＯＨ溶液を用いることを特徴とする、請求項１に記載の発光装置の製造方法。
  3. 前記保護膜の材質は、Ｎｉ、Ａｕ、Ｐｔ、Ａｇ、Ｗ、Ｍｏ、Ｐｄ、Ｃｕ、Ｃｒからなる群から選択される１種であることを特徴とする、請求項１または２に記載の発光装置の製造方法。
  4. 前記保護膜の材質は、ＳｉＯ X 、ＳｉＯ X Ｎ 1-X 、ＳｉＮ X からなる群から選択される１種であることを特徴とする、請求項１または２に記載の発光装置の製造方法。
  5. 請求項１〜４のいずれか１項に記載の発光装置の製造方法により製造された発光装置。
  6. リードフレームマウント部をさらに備え、
    前記ｐ電極が前記リードフレームマウント部に固定されることによりダウン実装されていることを特徴とする、請求項５に記載の発光装置。
JP2005172364A 2005-06-13 2005-06-13 発光装置の製造方法および発光装置 Expired - Fee Related JP4297084B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2005172364A JP4297084B2 (ja) 2005-06-13 2005-06-13 発光装置の製造方法および発光装置
TW094141771A TW200644281A (en) 2005-06-13 2005-11-28 Light-emitting device
CA002528736A CA2528736A1 (en) 2005-06-13 2005-12-02 Light-emitting device
EP05026743.4A EP1734590A3 (en) 2005-06-13 2005-12-07 Light-Emitting device
KR1020060002994A KR101200595B1 (ko) 2005-06-13 2006-01-11 발광장치
CNB2006100092386A CN100552989C (zh) 2005-06-13 2006-02-15 发光器件
US11/365,642 US7491974B2 (en) 2005-06-13 2006-02-28 Light-emitting device
SG200603978A SG128595A1 (en) 2005-06-13 2006-06-12 Light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005172364A JP4297084B2 (ja) 2005-06-13 2005-06-13 発光装置の製造方法および発光装置

Publications (2)

Publication Number Publication Date
JP2006351596A JP2006351596A (ja) 2006-12-28
JP4297084B2 true JP4297084B2 (ja) 2009-07-15

Family

ID=36933575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005172364A Expired - Fee Related JP4297084B2 (ja) 2005-06-13 2005-06-13 発光装置の製造方法および発光装置

Country Status (8)

Country Link
US (1) US7491974B2 (ja)
EP (1) EP1734590A3 (ja)
JP (1) JP4297084B2 (ja)
KR (1) KR101200595B1 (ja)
CN (1) CN100552989C (ja)
CA (1) CA2528736A1 (ja)
SG (1) SG128595A1 (ja)
TW (1) TW200644281A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735496B1 (ko) * 2006-05-10 2007-07-04 삼성전기주식회사 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
JP5037980B2 (ja) * 2007-03-22 2012-10-03 京セラ株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
DE102007057756B4 (de) * 2007-11-30 2022-03-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
EP2234182B1 (en) * 2007-12-28 2016-11-09 Nichia Corporation Semiconductor light emitting element and method for manufacturing the same
JP5146817B2 (ja) * 2008-03-24 2013-02-20 スタンレー電気株式会社 半導体発光素子の製造方法
JP5169959B2 (ja) * 2009-04-08 2013-03-27 信越半導体株式会社 発光素子の製造方法
TWI466323B (zh) 2011-11-07 2014-12-21 Ind Tech Res Inst 發光二極體
CN103094428A (zh) * 2013-01-30 2013-05-08 合肥彩虹蓝光科技有限公司 Led自对准粗化制程方法
KR101504331B1 (ko) * 2013-03-04 2015-03-19 삼성전자주식회사 발광소자 패키지
KR101967837B1 (ko) 2013-03-11 2019-04-10 삼성전자주식회사 반도체 발광 소자
JP6268724B2 (ja) * 2013-03-18 2018-01-31 沖電気工業株式会社 窒化物半導体のテクスチャ構造、窒化物半導体発光素子、及びテクスチャ構造形成方法
KR102415075B1 (ko) * 2015-09-30 2022-06-30 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
JP6668863B2 (ja) * 2016-03-22 2020-03-18 日亜化学工業株式会社 発光素子

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783141B2 (ja) * 1986-08-22 1995-09-06 株式会社東芝 ガラス封止型発光半導体装置
JPH05102524A (ja) * 1991-10-11 1993-04-23 Oki Electric Ind Co Ltd 半導体素子
JP3232152B2 (ja) * 1992-05-14 2001-11-26 株式会社リコー 発光ダイオードアレイ
JPH11251629A (ja) * 1998-02-27 1999-09-17 Daido Steel Co Ltd 半導体発光素子の製造方法
JP3625377B2 (ja) 1998-05-25 2005-03-02 ローム株式会社 半導体発光素子
JP3665243B2 (ja) * 1999-11-19 2005-06-29 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
US20020136932A1 (en) * 2001-03-21 2002-09-26 Seikoh Yoshida GaN-based light emitting device
JP4244542B2 (ja) 2001-08-28 2009-03-25 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP3802424B2 (ja) * 2002-01-15 2006-07-26 株式会社東芝 半導体発光素子及びその製造方法
WO2003100873A1 (fr) 2002-05-28 2003-12-04 Matsushita Electric Works, Ltd. Element electroluminescent, dispositif electroluminescent et dispositif d'eclairage par emission de surface utilisant ledit element
JP3841092B2 (ja) 2003-08-26 2006-11-01 住友電気工業株式会社 発光装置
JP2005116615A (ja) * 2003-10-03 2005-04-28 Dowa Mining Co Ltd 半導体発光素子及びその製造方法
JP4474892B2 (ja) 2003-10-14 2010-06-09 日亜化学工業株式会社 フリップチップ型ｌｅｄ
JP2005191530A (ja) * 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
US7385226B2 (en) * 2004-03-24 2008-06-10 Epistar Corporation Light-emitting device

Also Published As

Publication number Publication date
KR101200595B1 (ko) 2012-11-12
US20060278864A1 (en) 2006-12-14
KR20060129937A (ko) 2006-12-18
US7491974B2 (en) 2009-02-17
CA2528736A1 (en) 2006-12-13
EP1734590A3 (en) 2013-10-09
JP2006351596A (ja) 2006-12-28
TW200644281A (en) 2006-12-16
EP1734590A2 (en) 2006-12-20
SG128595A1 (en) 2007-01-30
CN100552989C (zh) 2009-10-21
CN1881628A (zh) 2006-12-20

Similar Documents

Publication Publication Date Title
JP4297084B2 (ja) 発光装置の製造方法および発光装置
US8937327B2 (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
KR101017395B1 (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
JP4244953B2 (ja) 発光装置およびその製造方法
JP5777879B2 (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
JP5462433B2 (ja) 集積電子構成要素を有する半導体発光装置
JP4804485B2 (ja) 窒化物半導体発光素子及び製造方法
EP2587542A1 (en) Light emitting device and light emitting device package
EP1724845A2 (en) Light-emitting device, method for making the same, and nitride semiconductor substrate
KR101093117B1 (ko) 교류용 발광 소자 및 그것을 제조하는 방법
JP2013232479A (ja) 半導体発光装置
TWI443869B (zh) 半導體發光元件及其製造方法
JP4449919B2 (ja) 発光装置の製造方法
KR20100108906A (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
JP6385680B2 (ja) 発光素子
JP4474892B2 (ja) フリップチップ型ｌｅｄ
KR20100075420A (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR102413447B1 (ko) 발광소자
KR20100108907A (ko) 복수개의 발광셀들을 갖는 발광 소자
JP4622426B2 (ja) 半導体発光素子
KR101689164B1 (ko) 발광소자
KR20150052513A (ko) 발광 소자 및 그 제조 방법
JP2006332267A (ja) 発光装置、発光装置の製造方法および窒化物半導体基板
JP6964421B2 (ja) 半導体発光装置
KR100600374B1 (ko) 수직형 발광 다이오드 어레이 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090406

R150 Certificate of patent or registration of utility model

Ref document number: 4297084

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees