CN100552989C - 发光器件 - Google Patents

发光器件 Download PDF

Info

Publication number
CN100552989C
CN100552989C CNB2006100092386A CN200610009238A CN100552989C CN 100552989 C CN100552989 C CN 100552989C CN B2006100092386 A CNB2006100092386 A CN B2006100092386A CN 200610009238 A CN200610009238 A CN 200610009238A CN 100552989 C CN100552989 C CN 100552989C
Authority
CN
China
Prior art keywords
electrode
type
luminescent device
nitride
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100092386A
Other languages
English (en)
Other versions
CN1881628A (zh
Inventor
永井阳一
片山浩二
北林弘之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN1881628A publication Critical patent/CN1881628A/zh
Application granted granted Critical
Publication of CN100552989C publication Critical patent/CN100552989C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B7/00—Barrages or weirs; Layout, construction, methods of, or devices for, making same
    • E02B7/20—Movable barrages; Lock or dry-dock gates
    • E02B7/40—Swinging or turning gates
    • E02B7/48—Roof or double shutter gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B8/00—Details of barrages or weirs ; Energy dissipating devices carried by lock or dry-dock gates
    • E02B8/04—Valves, slides, or the like; Arrangements therefor; Submerged sluice gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B7/00—Barrages or weirs; Layout, construction, methods of, or devices for, making same
    • E02B7/20—Movable barrages; Lock or dry-dock gates
    • E02B7/40—Swinging or turning gates
    • E02B7/44—Hinged-leaf gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

根据本发明的发光器件具有：GaN衬底(1)；GaN衬底(1)的第一主表面侧上的n型AlxGa1-xN层(3)；比n型AlxGa1-xN层(3)更远离GaN衬底(1)设置的p型AlxGa1-xN层(5)；以及位于n型AlxGa1-xN层(3)和p型AlxGa1-xN层(5)之间的多量子阱(MQW)(4)。在该发光器件中，p型AlxGa1-xN层(5)侧被向下安装，并且光从第二主表面(1a)发射，其中第二主表面是与GaN衬底(1)的第一主表面相对的主表面。GaN衬底(1)的第二主表面(1a)包括其上形成凹腔和凸出的区域。此外，该发光器件包括在GaN衬底(1)的第二主表面(1a)上形成的n电极(11)和覆盖n电极(11)的侧壁而形成的保护膜(30)。

Description

发光器件
技术领域
本发明涉及一种发光器件。更具体地说，本发明涉及由氮化物半导体形成的发光器件。在本发明中，“发光器件”可以单独地指主要由氮化物半导体衬底和在其上层叠的半导体层形成的半导体元件或半导体芯片，或可以单独地指其中半导体芯片被贴装在安装部件上并被密封在树脂中的器件。此外，可以同时以这两种含义使用该术语。半导体芯片也可以被简单地称为“芯片”。此外，在芯片中，衬底和其上形成的外延层可以简单地称为“衬底”。
背景技术
目前，白色发光二极管(LED)通常用于照明和紧凑的电子设备，如便携式信息终端。但是，存在它们将来可以用于大空间中或大面积上的照明的可能性。为了使LED用于大空间和大面积的照明成为可能，必须增加LED的光输出。
用于增加LED光输出的一个策略是允许LED内产生的光被有效地输出到外面，即，增加光提取效率。在一个提出的用于增加光提取效率的技术中，例如，参见日本特许专利公开号2003-69075，在由蓝宝石等形成的基本衬底上生长氮化物半导体层。从生长的氮化物半导体层除去该基本衬底，以及通过湿法刻蚀、干法刻蚀、研磨等处理由该氮化物半导体层形成的所得氮化物半导体衬底的表面，以形成凹腔和凸部(即，形成非镜面)。在日本特许公开专利公开号2003-69075中，这些凹腔和凸部的形成减小了由氮化物半导体衬底中的多次反射所引起的光学干涉，因此增加了光提取效率。
但是，在日本特许公开专利公开号2003-69075中所描述的技术中，如果使用作为形成凹腔和凸部的最简单方法的湿法刻蚀，并且在氮化物半导体衬底表面上已形成电极，则该湿法刻蚀操作可能会损坏该电极(或可能除去该电极)。这些阻止从电极提供预定电流到发光器件，导致不能用作发光器件和不能提供具有增加的光提取效率的发光器件。
本发明的目的是克服上述问题和提供一种具有增加的光提取效率的发光器件。
发明内容
根据本发明的发光器件，包括：氮化物半导体衬底；氮化物半导体衬底的第一主表面侧上的n型氮化物半导体层；与n型氮化物半导体层相比，更远离氮化物半导体衬底的p型氮化物半导体衬底；以及位于n型氮化物半导体层和p型氮化物半导体层之间的发光层。p型氮化物半导体层侧被向下安装，并且光从第二主表面发射，其中第二主表面是与氮化物半导体衬底的第一主表面相对的主表面。氮化物半导体衬底的第二主表面包括形成有凹腔和凸部的区域。此外，上述发光器件包括在氮化物半导体衬底的第二主表面上形成的电极和覆盖电极的侧壁而形成的保护膜。
在本发明的发光器件中，由于在侧壁上形成保护膜，以保护电极的侧壁，当第二主表面(GaN衬底的N表面)将具有非镜面化处理(形成有凹腔和凸部)时，可以减小电极的侧壁将被刻蚀操作腐蚀，导致从GaN衬底的第二主表面去除电极的机会。此外，通过以此方式在电极的侧壁(侧表面)上形成保护膜，可以在应用非镜面化处理之前提前在GaN衬底的第二主表面上形成电极。结果，当第二主表面已经接受非镜面化处理之后在第二主表面上的主表面上形成电极时，可以防止诸如在已接受非镜面化处理的第二主表面(形成有凹腔和凸部)上不能可靠地形成电极的问题，即，电极易于从第二主表面剥离或在后续安装到引线框的过程中引线结合变得困难的问题。
此外，通过在电极的侧壁上形成保护膜，与其他方法(例如，在其上将形成电极的第二主表面的区域上形成膜、应用非镜面化处理、除去覆层和形成电极)相比可以减小用于发光器件的制作步骤的数目。
此外，如上所述通过在电极的侧壁上形成保护膜，当第二主表面平坦时，可以在非镜面化处理之前形成电极，因此在电极和氮化物半导体衬底之间的接触部分保持良好的粘附性。结果，可以使该接触部分的接触电阻足够地低，提供具有优越的发光效率的发光器件，而不增加发光器件的驱动电压(功耗)。
此外，由于在第二主表面上形成凹腔和凸部，因此与未形成凹腔和凸部时相比，可以提供在第二主表面上的更大的表面面积。结果，可以从凹腔和凸部有效地取出光，因此提供具有高的光提取效率的发光器件。
如上所述的本发明，在电极的侧壁上形成保护膜，以便可以在氮化物半导体衬底的第二主表面上形成凹腔和凸部，而不会除去电极。结果，可以提供具有高的光提取效率的发光器件。
附图说明
图1是示出了用作根据本发明的发光器件的LED的实施例的图。
图2是示出了图1所示的LED的n电极的透视图。
图3是示出了包含图1中的LED的发光层的层状结构的图。
图4是示出了由晶片得到具有图2所示结构的芯片时晶片的状态的图。
图5是示出了图4所示的电极的布置的图。
图6是示出了根据图1至图5所示的本发明的LED的实施例的第一选择性例子的图。
图7是示出了图6所示的LED的n电极的简化透视图。
图8是示出了根据图1至图5所示的本发明的LED的实施例的第二选择性例子的图。
图9是示出了图8所示的LED的n电极的简化透视图。
图10是示出了第一比较样品的LED的简化图。
图11是示出了第二比较样品的LED的简化图。
图12是示出了凹腔/凸部尺寸和光输出之间的关系的曲线。
具体实施方式
下面将参考附图描述本发明的实施例和例子。在图中，相似的元件将被指定相似的数字，以及它们的描述将不被重复。
图1示出了用作根据本发明的发光器件的LED的实施例。图2示出图1中的LED的n电极的透视图。图3示出了包含图1中的LED的发光层的层状结构。下面将参考图1至图3描述根据本发明的LED的实施例。
如图1所示，在GaN衬底1的第一主表面侧布置包含发光层等和p电极12的层状结构，之后将详细描述发光层。在该实施例中，使用导电粘结剂14将p电极12向下安装在引线框座21a上。
GaN衬底1的第二主表面1a是发射由发光层发出的光的表面，在该表面上布置n电极11。该第二主表面1a形成有通过使用KOH作为蚀刻液的湿法刻蚀形成的非镜面化处理部分(具有凹腔和凸部的粗糙部分)。n电极11被大致地布置在第二主表面1a的中心，以便不覆盖第二主表面1a的所有表面。但是，重要的是使n电极11的大部分未被覆盖。利用大的开口率，减小被n电极11阻挡的光，以及增加发射到外面的光的发射效率。
在n电极11的侧壁上形成保护膜30。保护膜30可以是导体，诸如例如镍的金属，或是绝缘体。保护膜30可以由任意材料形成，只要它抵抗如上所述的湿法刻蚀中使用的蚀刻液。如图2所示，保护膜30覆盖n电极11的侧壁，并且包括具有外径D2的凸-缘30a，其在邻近于n电极11的第二主表面1a上延伸。此外，保护膜30包括覆盖n电极11的上表面的外周边截面的延伸部分。在n电极11的上表面上，保护膜30形成有具有直径D3的开口35，其露出n电极11的上表面的部分。
通过开口35露出的n电极11的上表面通过引线13电连接到引线框的引线21b。引线13和上述层状结构用环氧基树脂15密封，环氧基树脂15用作密封部件。在上述结构中，在图3中详细地示出了从GaN衬底1至p电极12的层状结构。在图3中，层状结构相对于图1垂直地反转。
如图3所示，n型GaN外延层2位于GaN衬底1的顶上，在n型GaN外延层2的顶上形成n型AlxGa1-xN层3。在n型AlxGa1-xN层3的顶上，由AlxGa1-xN层和AlxInyGa1-x-yN层形成多量子阱(MQW)4。p型AlxGa1-xN层5被布置为多量子阱4插入在p型AlxGa1-xN和n型AlxGa1-xN层3之间。此外，在p型AlxGa1-xN层5的顶上布置p型GaN层6。在上述结构中，在多量子阱4处发生发光。此外，如图1所示，在p型GaN层6上形成和向下安装p电极12，以便p型GaN层6的整个上表面被覆盖。
接下来，参考图4和图5，将描述用于制造图1至图3所示的LED的方法。图4示出了从该晶片获得具有图2所示结构的芯片时的晶片的状态。图5是示出了图4所示的电极布置的图。
首先，执行衬底制备步骤(S10)。更具体地说，制备GaN衬底。然后，使用薄膜形成方法，如MOCVD(金属有机物化学气相淀积)，在GaN衬底的第一主表面上形成层状结构(Si掺杂的n型GaN层/用作限制层(clad layer)的Si掺杂的n型Al0.2Ga0.8N层/通过层叠由GaN层和In0.15Ga0.85N层构成的多个双层结构形成的多量子阱/用作限制层的Mg掺杂的p型Al0.2Ga0.8N层/Mg掺杂的p型GaN层)。接下来，该晶片可以被活化，以及可以减小Mg掺杂的p型层的电阻。使用光刻和RIE(反应离子刻蚀)从Mg掺杂的p型层侧至Si-掺杂的n型层用Cl基气体刻蚀该晶片。如图4所示，该刻蚀形成隔离元件的元件隔离沟槽25。
接下来，执行电极形成步骤(S20)。更具体地说，在作为GaN衬底的第二主表面的背面的N表面上执行光刻、气相淀积和剥离，以预定间距(距离L2)在芯片的中心形成从上面观看时具有圆形形状的n电极11(参见图4和图5)。n电极11可以形成为与GaN衬底接触的层状结构(从底部开始，Ti层/Al层/Ti层/Au层)。为了使n电极11和GaN衬底的背表面之间的接触电阻是预定值，在氮气(N2)气氛中加热该GaN衬底。
接下来，执行保护膜形成步骤(S30)。更具体地说，形成如图2所示的保护膜30，以覆盖n电极11的侧壁。保护膜30形成为保护膜30的开口35的中心基本上与n电极11的上表面的中心对准。保护膜30可以用任意方法形成，例如，气相淀积。
接下来，执行非镜面化处理步骤(S40)。更具体地说，通过在GaN衬底1的第二主表面1a上执行湿法刻蚀，来执行非镜面化处理。在该湿法刻蚀中，可以使用KOH溶液作为蚀刻液。
接下来，形成邻近于p型GaN层和具有预定厚度的导体层作为p电极。对于导体层，例如可以形成具有预定厚度的Ni层，以便它与GaN层接触，并且在该整个表面上的Ni层上可以形成具有预定厚度的Au层(参见图4和图5)。在此情况下，为了使p电极和p型GaN电极的接触电阻是预定值，可以在惰性气体气氛中加热该GaN衬底。
如图4和图5所示，执行划片，以便芯片边界作为侧表面出现，以及所得的芯片形成发光器件。如图1所示，通过安装该芯片形成发光器件，以便芯片的p型GaN层侧与引线框的安装部件21a接触。涂覆到安装部件的导电粘结剂14固定发光器件和安装部件并提供导电性。然后，在执行引线结合之后，在n电极11和引线框的引线之间提供导电性，使用环氧基树脂15将该结构密封在树脂中，以及由该发光器件形成灯。为了增加发光器件的散热，可以使发光器件的p型GaN层的整个表面与安装部件接触。此外，导电粘结剂14可以使用具有良好的导热性的Ag基粘合剂，以及引线框可以使用具有良好的导热性的CuW基材料。
图6示出了图1至图5所示的根据本发明的实施例的LED实施例的第一选择性例子。图7是示出了图6所示的LED的n电极的简化透视图。下面将参考图6和7描述根据本发明的LED实施例的第一选择性例子。
图6和图7所示的LED具有与图1至图3所示的LED基本上相同的结构，但是保护膜30的形状是不同的。更具体地说，如图7所示，形成保护膜30以完全覆盖n电极基体31，当从上面观看时n电极基体31具有圆形形状。换言之，保护膜30在n电极基体31的顶表面上延伸，以便它覆盖从n电极基体31的侧壁至顶表面的全部。此外，保护膜30包括形成为在第二主表面1a上从n电极基体31的中心向外延伸的凸缘30a。保护膜30由导体形成，以及n电极11由保护膜30和n电极基体31形成。利用该结构可以提供图1至图3所示的LED的优点。此外，由于形成完全地覆盖n电极基体31的保护膜30，因此在执行用于形成凹腔和凸部的刻蚀之前可以形成n电极11，而不刻蚀损坏n电极11的n电极基体31。
图8示出了根据图1至图5所示的本发明的实施例的第二选择性例子。图9示出了图8所示的LED的n电极的简化透视图。
下面将参考图8和图9描述根据本发明的LED的实施例的第二选择性例子。图8和图9所示的LED具有与图6和图7所示的LED基本上相同的结构，但是在保护膜30的上表面上形成上导体32。更具体地说，n电极11由n电极基体31、保护膜30和上导体32形成。n电极基体31、保护膜30和上导体32全部由导体形成。利用该结构也可以提供由本申请的图6和图7所示的LED提供的优点。此外，通过选择适于连接到引线13的导电材料作为上导体32的材料，可以容易地连接引线13和上导体32。
[第一例子]
为了研究根据本发明的发光器件的优点，制备如下所述的样品和测量响应于预定电流的蓝光输出值。首先将描述制备的样品。
(第一发明样品)：第一样品的LED具有与图1至图3所示的LED基本上相同的结构。用于制造第一样品的LED的方法也基本上与用于制造参考图4和图5描述的发光器件的方法相同。下面将进一步详细描述该方法。
(S1-1)使用具有从c-面偏移0.5度的GaN的偏向衬底(off-substrate)。衬底的比电阻是0.01Ω·cm，位错密度是1E7/cm2，以及厚度是400微米。
(S1-2)使用MOCVD(金属氧化物化学气相淀积)在Ga表面上形成以下层状结构，Ga表面是GaN衬底的第一主表面：(Si-掺杂的n型GaN层/用作限制层的Si-掺杂的n型Al0.2Ga0.8N层/通过层叠GaN和In0.15Ga0.85N层的三个两层结构形成的多量子阱/用作限制层的Mg掺杂的p型Al0.2Ga0.8N层/Mg掺杂的p型GaN层)
(S1-3)发射的光的波长是450nm，以及当通过比较4.2K的低温下的PL(光致发光)强度和298K的室温下的PL强度来评估时，发现内量子效率是50％。
(S1-4)该晶片被活化并且Mg掺杂的p型层的电阻被降低。对于Mg掺杂的p型Al0.2Ga0.8N层，通过霍尔测量决定的载流子浓度是5E17(5×1017)/cm3，对于Mg掺杂的p型GaN层，通过霍尔测量决定的载流子浓度是1E18(1×1018)/cm3。
(S1-5)使用光刻和RIE(反应离子刻蚀)从Mg掺杂的p型层侧至Si-掺杂的n型层用Cl基气体进一步刻蚀该晶片。
如图4所示，该刻蚀导致形成隔离元件的元件隔离沟槽25。元件隔离沟槽25的宽度L3是100微米。
(S1-6)在N表面上执行光刻、气相淀积和剥离，N表面是GaN衬底的第二主表面，导致n电极的形成，其以L2＝2mm的间距在芯片的中心形成具有从上面观看时的圆形形状，如图4所示(参见图5)。n电极形成为与GaN衬底1接触的层状结构(从底部开始，Ti层20nm/Al层100nm/Ti层20nm/Au层200nm)。通过在氮气(N2)气氛中加热该结构减小接触电阻。
(S1-7)如图2所示形成保护膜30，以便它覆盖n电极的侧壁和延伸至n电极的上表面的外周边。此外，保护膜30包括在邻近于n电极的第二主表面上延伸的凸缘30a。在保护膜30中，在n电极的上表面上形成的开口35的直径(内径)是70微米。此外，保护膜30的外径(凸缘30a的外周边的直径)D2是130微米。如由图2可以看到，保护膜30的中心位置(开口35的中心)大致与n电极11的中心位置对准。使用镍(Ni)作为形成保护膜30的材料。此外，保护膜30的厚度是500nm。
(S1-8)接下来，对N表面应用非镜面化处理，N表面是GaN衬底1的第二主表面。在非镜面化处理操作中，使用KOH水溶液作为蚀刻剂，执行选择性的湿法刻蚀。8mol/升(1)的KOH水溶液用作蚀刻剂。蚀刻剂和样品(如上所述的在N表面上形成n电极11和保护膜30的GaN衬底)被放入密闭容器中，该样品被浸入蚀刻剂中。然后，密闭容器处于密封状态，密闭容器内的温度被设为110度，达1小时。结果，在GaN衬底1的第二主表面(N表面)上形成凹腔和凸部。凹腔和凸部的平均凸部高度是15微米。Ga表面侧被留下镜面表面，而不被刻蚀，其中Ga表面侧是其上形成层状结构的GaN衬底侧。对于密闭容器，可以使用任意容器，只要它可以在内部容纳蚀刻剂和样品以及可以提供与外面的隔离(密封)。如上所述，为了设置密闭容器内的温度为预定温度，密闭容器也可以安装有加热部件如加热器、用于测量容器内的温度的温度测量部件，以及基于由温度测量部件(通过开启和关闭加热器或通过增加或减小提供给加热器的电流)探测的温度数据来控制加热部件的控制器，如加热器。
(S1-9)对于p电极，形成与p型GaN层接触的具有4nm厚度的Ni层，以及在Ni层之上的整个表面上形成具有4nm厚度的Au层(参见图4)。其在惰性气体气氛中加热，产生5E-4Ω·cm2的接触电阻。
(S1-10)然后，如图4所示，执行划片，以便芯片边界50作为侧表面出现并且所得的芯片形成发光器件。形成发光器件芯片，以便发光表面是1.9mm□(具有1.9mm长度的侧边的正方形)并且发光层是1.9mm□。更具体地说，在图5中，L1＝1.9mm，以及L2＝2mm。此外，元件隔离沟槽宽度L3＝100微米。
(S1-11)参考图1，芯片被安装为芯片的p型GaN层侧与引线框的安装部件21a接触，得到发光器件。涂覆到安装部件的导电粘结剂14固定发光器件和安装部件以及提供导电性。
(S1-12)为了增加发光器件的散热，芯片被安装为发光器件的p型GaN层的整个表面与安装部件接触。此外，为导电粘结剂14选择具有良好导热性的Ag基粘合剂，为引线框选择具有良好导热性的CuW基材料。结果，获得的热阻是8℃/W。
(S1-13)此外，在引线结合n电极和引线框的引线以提供连续性之后，使用环氧基树脂将该结构密封在树脂中，由该发光器件形成灯。
(第一比较样品)：第一比较样品的LED具有基本上类似于本发明的第一例子的LED的结构，但是，如图10所示，在GaN衬底1的N表面(N表面处于镜面状态)上未形成凹腔和凸部，以及在n电极11的侧壁上未形成保护膜30(参见图1)。图10示出了第一比较样品的LED的简化图。
用于制造第一比较样品的LED的方法如下。
(S2-1)-(S2-6)：与本发明的第一例子的(S1-1)-(S1-6)基本上相同。
(S2-7)-(S2-11)：与本发明的第一例子的(S1-9)-(S1-13)基本上相同。
更具体地说，用于制造第一比较样品的方法不包括用于制造本发明的第一例子的方法中的用于形成保护膜的步骤(S1-7)或用于通过用KOH水溶液刻蚀形成凹腔和凸部的步骤(S1-8)。
(第二比较样品)：第二比较样品的LED具有与如上所述的第一比较样品的LED基本上相同的结构，但是，如图11所示，使用KOH水溶液，在N表面上形成凹腔和凸部，其中N表面是GaN衬底1的第二主表面。图11示出了第二比较样品的LED的简化图。
用于制造第二比较样品的LED的方法如下。
(S3-1)-(S3-6)：与本发明的第一例子的(S1-1)-(S1-6)基本上相同。
(S3-7)执行与用于制造本发明的第一例子的方法中的步骤(S1-8)相同的步骤(选择性的湿法刻蚀步骤)。但是，作为该刻蚀的结果，从GaN衬底的N表面除去了n电极。此外，在其上形成了n电极的部分中，形成类似N表面的另一部分上的凹腔和凸部。这些凹腔和凸部的平均凸部高度是15微米。试图在GaN衬底的N表面上再次形成n电极，但是使用包括用于制造本发明的第一例子的方法的步骤(S1-6)所述的光刻、气相淀积和剥离方法形成预定的n电极是困难的。这些被认为是因为在显影步骤中在凹腔和凸部中的凹腔处以局部化方式剩下光刻技术中使用的抗蚀剂，因此阻碍n电极的形成。为了执行比较测试，使用金属掩模形成具有与以上步骤中的n电极相同结构的n电极11。然后，在氮气(N2)气氛中加热该样品，以降低接触电阻。
(S3-8)-(S3-11)：与本发明的第一例子的(S1-9)-(S1-12)基本上相同。
(S3-12)：试图引线结合n电极和引线框的引线，但是不可能结合引线和n电极的上表面。为了执行比较测试，使用导电胶40结合引线13和n电极11，如图11所示，以及形成灯。
(测试和结果)
在积分球中安装本发明的第一例子以及第一和第二比较样品。施加预定电流(4A)，光被聚焦，并且比较来自探测器的光输出值。结果，从本发明的第一例子获得1.95W的输出。从第一比较样品和第二比较样品获得1.6W、1.95W的输出。
此外，使用TLM(传输线模型)方法测量本发明的第一例子和第一和第二比较样品的n电极的接触电阻。结果，发现本发明的第一例子的n电极的接触电阻是1E-5Ω·cm2。第一比较样品和第二比较样品的接触电阻输出分别是1E-5Ω·cm2、1E-3Ω·cm2。用于本发明的第一例子和第一比较样品的驱动电压是4V，以及用于第二比较样品驱动的电压是6V。
使用模拟来确定GaN衬底1的N表面上形成的凹腔和凸部中的凸部的高度(凹腔/凸部尺寸)和光输出之间的关系。在图12中示出了该结果。图12是示出了凹腔/凸部尺寸和光输出之间的关系的曲线。参考图12，水平轴是以微米为单位的凹腔/凸部部分(非镜面)的平均凸部高度(平均凹腔/凸部尺寸)。此外，垂直轴是以W(瓦特)为单位的光输出。如图12所示，当凸部高度超过1微米时，光输出特别地增加。在图12中，用黑色方块绘制本发明的第一例子的数据，可见该结果与由模拟获得的结果大致相同。
接下来，尽管与上述的例子可能有某些重叠，但是下面将概述本发明的例子。
如图1、图6和图8所示，根据本发明的发光器件具有：氮化物半导体衬底(GaN衬底1)；布置在氮化物半导体衬底的第一主表面侧上的n型氮化物半导体层(n型AlxGa1-xN层3)；与n型氮化物半导体层相比更远离氮化物半导体衬底的p型氮化物半导体层(p型AlxGa1-xN层5)；以及位于n型氮化物半导体层和p型氮化物半导体层之间的发光层(MQW：多量子阱)。该发光器件的p型氮化物半导体层侧面被向下贴装，以及从第二主表面1a发射光，其中第二主表面1a是与氮化物半导体衬底的第一主表面相对的主表面。氮化物半导体衬底的第二主表面1a包括其上形成凹腔和凸部的区域。
此外，上述发光器件包括：在氮化物半导体衬底的第二主表面1a上形成的电极(n电极11或n电极基体31)；以及形成为覆盖电极的侧壁的保护膜30。
由于，如上所述，在根据本发明的发光器件中，保护膜30形成在电极(n电极11或n电极基体31)的侧壁上，以便保护侧壁，当通过刻蚀GaN衬底的第二主表面1a来应用非镜面化处理时，可以减小发生如该刻蚀腐蚀n电极11或n电极基体31的侧壁，最终从GaN衬底1的第二主表面1a去除n电极11等问题的概率。此外，通过以此方式在电极的侧表面上形成保护膜30，在进行上述非镜面化处理之前，可以提前在GaN衬底1的第二主表面1a上形成电极。结果，如果在进行了第二主表面1a的非镜面化处理之后在第二主表面1a上形成电极，那么可以防止如在进行了非镜面化处理之后(已形成凹腔和凸部)在第二主表面1a上形成电极的不可靠性的问题，例如，n电极11等被剥离第二主表面1a的趋势。
通过以此方式在电极的侧壁上形成保护膜30，与其他方法(例如，在其上将形成电极(n电极11或n电极基体31)的第二主表面1a的区域上提前涂覆膜，进行非镜面化处理，除去薄膜，然后形成电极的方法)相比，可以减小用于发光器件的制作步骤的数目。
此外，通过在上述n电极11或n电极基体31的侧壁上形成保护膜30，当第二主表面1a平坦时，可以在应用非镜面化处理之前，提前形成电极，因此在电极和GaN衬底1之间的接触部分保持良好的粘附力。结果，可以使该接触部分处的接触电阻足够地小，因此提供具有良好发光效率的发光器件，而不增加发光器件的驱动电压(功耗)。
由于如上所述在第二主表面1a上形成凹腔和凸部，因此与如果不形成凹腔和凸部相比，通过第二主表面可以提供更大的表面积。结果，光可以从凹腔和凸部有效地取出，因此可以提供具有高的光提取效率的发光器件。
在上述结构中，在具有低电阻的氮化物半导体衬底(GaN衬底1)的背表面(第二主表面)上形成n型电极11。因此，即使以小的覆盖比率，即，大的开口比率来形成n电极11，电流也可以流过整个氮化物半导体衬底。结果，发射表面处的光吸收率被减小，并且发光效率被提高。当然，光不仅可以从第二主表面而且可以从侧表面发射。这些也适用于下述的发光器件。
此外，具有高电阻的p型氮化物半导体层侧不是发光表面，因此在p型氮化物半导体层的整个表面上可以形成p型电极层(p电极12)，因此即使响应于大电流需要散热，也可以提供适合于散发产生的热量的结构。更具体地说，由于与热量有关的因数所施加的限制可以被显著地减轻。结果，不必通过例如使用具有交错的p电极和n电极的梳状结构来减小电阻。
此外，因为GaN衬底1具有优越的导电性，所以不必为浪涌电压提供特殊的保护电路，因此产生优越的电压阻抗。此外，由于不必执行复杂的处理，可以较低廉地进行制作和更容易地执行制作。
在上述发光器件中，氮化物半导体衬底可以由GaN或AlxGa1-xN(0＜x＜＝1)形成。如果使用GaN衬底1作为氮化物半导体衬底，那么可以施加高电流密度，这允许发光器件发射具有高亮度和高光通量的光。此外，通过由GaN或AlxGa1-xN(0＜＝x＜＝1)形成氮化物半导体衬底，可以使用具有良好导热性即良好散热的氮化物半导体衬底形成LED(发光器件)。因此，甚至当施加高电流密度时，也可以提供足够的散热，这使得可以减小热量对LED的损坏。这些使得可以提供能够长时间输出稳定光的发光器件。
在上述发光器件中，保护膜30可以形成有环形外部形状，如图2所示，其覆盖n电极11的侧壁并沿n电极11的外壁延伸。n电极11的上表面可以包括未被保护膜30覆盖的露出部分。此外，在该发光器件中，用于保护膜30的材料可以是绝缘体或导体。更具体地说，对于用于保护膜30的材料，导体的例子包括Ni、Au、Pt、Ag、W、Mo、Pd、Cu、Cr，以及绝缘体的例子包括SiOx、SiOxN1-xSiNx。
在此情况下，可以容易地执行各操作，诸如将用于连接到芯片外部的引线结合到n电极11的上表面的露出部分。而且，由于n电极11的上表面的一部分被露出并且该露出部分用于提供外部与引线13的连接等，因此可以将绝缘材料和导电材料用于n电极11的侧壁上形成的保护膜30。因此，关于保护膜30中使用的材料有更大的自由度。
如图6和图8所示，在上述发光器件中，保护膜30可以由导体形成以及可以从用作电极的n电极基体31的侧壁延伸到上表面，以便它覆盖上表面。在此情况下，由于保护膜30覆盖整个n电极基体31，因此可以减小n电极基体31在为非镜面化处理操作而执行的刻蚀中被蚀刻剂损坏的可能性。因此，由于减小了刻蚀从第二主表面1a除去n电极基体31的可能性，因此非镜面化处理(凹腔和凸部的形成)的应用使得可以可靠地提供具有提高的光提取效率的发光器件。
如图8和图9所示，该发光器件也可以包括在保护膜30上形成的上电极(上导体32)。通过由适于引线结合的材料形成上导体32，可以可靠地和容易地执行将上导体32与外部端子等连接的引线结合。可以用于上导体32的材料的例子包括Au和Al。
在上述发光器件中，可以通过刻蚀第二主表面形成凹腔和凸部。电极(n电极11或n电极基体31)的侧壁可能被为形成凹腔和凸部而执行的刻蚀损坏，但是本发明利用保护膜30能够可靠地阻止刻蚀对电极的侧壁造成的这类损坏。换句话说，在利用刻蚀形成凹腔和凸部的发光器件中本发明是特别有效的。
在上述发光器件中，氮化物半导体衬底可以是GaN衬底1，使用KOH溶液作为蚀刻剂(蚀刻液)的湿法刻蚀所实现的刻蚀是优选的。此外，优选第二主表面1a是N表面。
通过使用KOH作为蚀刻剂，在N表面上可以容易地形成凹腔和凸部，其中N表面是第二主表面。与通过机械加工，例如切割形成凹腔和凸部相比，这简化操作。结果，可以减小发光器件的制作成本。
在上述发光器件中，用于电极(n电极11或n电极基体31)的材料可以是选自铝(Al)、钨(W)和铂(Pt)的组的至少一种元素。电极可以形成为由多个层形成的层状结构，从第二主表面1a看时，该多个层的最外层(最上层)可以包含金(Au)。这使得能够用氮化物半导体衬底(GaN衬底1)形成具有低接触电阻的电极。结果，可以提供具有优越的发光效率的发光器件，而不增加发光器件的驱动电压(功耗)。此外，由于电极的最上层包含金，所以由金形成的引线可以被容易地连接(引线结合)到电极的最上层，如图1等所示。
在上述发光器件中，电极(n电极11或n电极基体31)的结构可以是：从第二主表面1a开始，由钛(Ti)/铝(Al)/钛(Ti)/金(Au)形成的层状结构；由Ti/Al/Au形成的层状结构；由W/Au形成的层状结构；或由Ti/铂(Pt)/Au形成的层状结构。
在上述发光器件中，在GaN衬底1的第二主表面1a上形成的凹腔和凸部的凸部高度可以是至少1微米和不超过300微米。此外，凸部高度优选为至少2微米并且更优选至少3微米。此外，凸部高度优选不超过200微米，更优选不超过100微米，再优选不超过50微米。
本发明人发现如果从发光器件提取的光是蓝光，那么将凸部高度设为至少1微米将显著地增加光取出效率。结果，凸部高度至少是1微米是优选。此外，如果凸部高度至少是2微米，那么可以可靠地提供增加的光提取效率。而且，如果凸部高度约为300微米，那么光提取效率的增加存在饱和。因此，凸部高度的上限设为300微米。大于300微米的凸部高度几乎不提供光提取效率的增加，而会增加处理该凸部需要的处理时间，导致发光器件的制作成本增加。同样，如果凸部高度大于300微米，那么由于最初制备的氮化物半导体衬底的厚度会在衬底部分形成穿通孔，或即使不形成穿通孔，在凹腔和凸部中的凹腔底部的衬底将太薄，导致在后续处理过程中衬底破裂的趋势。
上述凸部高度可以是凸部的平均高度。通过测量凸部预定数目的凸部和计算其平均值可以确定平均高度。更具体地说，可以在衬底的N表面上随机地挑选三个点，以及在以预定的放大倍率观察时对在视野范围内的五个随机地选择的凸部测量高度。可以测量3×5＝15个凸部的高度数据，可以计算高度数据的平均值，以决定平均高度。
在此公开的实施例和例子是简单的例子并且不是限制性的。本发明的范围不在上述说明书中指出，而是在权利要求书中指出，并且包括权利要求的等效物的范围内的所有改进。
在本发明的发光器件中，使用具有高导电性的氮化物半导体衬底，通过执行选择性的湿法刻蚀在出光表面上形成凹腔和凸部，以及在n电极的侧壁上提前形成保护膜。结果：(1)可以增加光提取效率，同时可以减小n电极被湿法刻蚀除去(损坏)的可能性；(2)提供优越的散热，消除了提供复杂电极结构的需要，以及可以进行高输出发光；(3)提供优越的导电性，消除了提供保护电路以保护发光元件受静电放电和瞬态电压影响的需要，以及提供优越的大面积发光和静电电压抵抗力；(4)由于没有从发光层至衬底的从高折射率至低折射率的显著不连续性，在发光层和发射表面之间不易于发生全内反射，这阻止被全内反射引起的效率减小和侧表面处的树脂退化，因此使本发明适合于宽范围的发光产品，如汽车照明设备。

Claims (13)

1.一种发光器件，该发光器件包括：
氮化物半导体衬底；
在所述氮化物半导体衬底的第一主表面侧上的n型氮化物半导体层；
与所述n型氮化物半导体层相比，远离所述氮化物半导体衬底设置的p型氮化物半导体层；以及
位于所述n型氮化物半导体层和所述p型氮化物半导体层之间的发光层，
其中，所述p型氮化物半导体层侧被向下安装，并且光从第二主表面发射，第二主表面是与所述氮化物半导体衬底的所述第一主表面相对的主表面；
所述氮化物半导体衬底的所述第二主表面包括形成有凹腔和凸部的区域；
在所述氮化物半导体衬底的所述第二主表面上形成电极；以及
仅在所述电极的侧壁、与所述电极邻近的所述第二主表面的一部分、以及所述电极的上表面的外周边部分上形成保护膜，以覆盖所述电极的侧壁，
其中，在与所述氮化物半导体衬底的第一主表面相平行的平面方向上，由所述保护膜所覆盖的侧壁是所述电极的最外侧表面，以及
所述保护膜包括绝缘体，该绝缘体包括选自由SiOx、SiOxN1-x以及SiNx所构成的组中的至少一种材料。
2.根据权利要求1的发光器件，其中：
所述保护膜形成有环形的外部形状，其覆盖所述电极的所述侧壁并且沿所述电极的外周边延伸；以及
所述电极的上表面包括被露出并且未被所述保护膜覆盖的部分。
3.根据权利要求1的发光器件，其中：
通过刻蚀所述第二主表面形成所述凹腔和凸部部分。
4.根据权利要求1的发光器件，其中：
用于形成所述电极的材料是选自铝、钨和铂的组中的至少一种材料；
所述电极包括由多个层形成的层状结构，从所述第二主表面看时，所述多个层的最外层包含金。
5.根据权利要求1的发光器件，其中：
所述凹腔和凸部部分的凸部高度至少是1微米且不超过300微米。
6.一种发光器件，该发光器件包括：
氮化物半导体衬底；
在所述氮化物半导体衬底的第一主表面侧上的n型氮化物半导体层；
与所述n型氮化物半导体层相比，远离所述氮化物半导体衬底设置的p型氮化物半导体层；以及
位于所述n型氮化物半导体层和所述p型氮化物半导体层之间的发光层，
其中，所述p型氮化物半导体层侧被向下安装，并且光从第二主表面发射，第二主表面是与所述氮化物半导体衬底的所述第一主表面相对的主表面；
所述氮化物半导体衬底的所述第二主表面包括形成有凹腔和凸部的区域；
在所述氮化物半导体衬底的所述第二主表面上形成电极；以及
仅在所述电极的侧壁以及所述电极的上表面的一部分上形成保护膜，以覆盖所述电极的侧壁，
其中，在与所述氮化物半导体衬底的第一主表面相平行的平面方向上，由所述保护膜所覆盖的侧壁是所述电极的最外侧表面，以及
所述保护膜包括导体。
7.根据权利要求6的发光器件，其中：
所述保护膜形成有环形的外部形状，其覆盖所述电极的所述侧壁并且沿所述电极的外周边延伸；以及
所述电极的上表面包括被露出并且未被所述保护膜覆盖的部分。
8.根据权利要求6的发光器件，其中：
所述保护膜由导体形成，并从所述电极的所述侧壁延伸以覆盖所述所述电极的上表面。
9.根据权利要求8的发光器件，还包括在所述保护膜上形成的上电极。
10.根据权利要求6的发光器件，其中：
通过刻蚀所述第二主表面形成所述凹腔和凸部部分。
11.根据权利要求6的发光器件，其中：
用于形成所述电极的材料是选自铝、钨和铂的组中的至少一种材料；
所述电极包括由多个层形成的层状结构，从所述第二主表面看时，所述多个层的最外层包含金。
12.根据权利要求6的发光器件，其中：
所述凹腔和凸部部分的凸部高度至少是1微米且不超过300微米。
13.根据权利要求6的发光器件，其中：
所述保护膜包括导体，该导体包括选自由Ni、Au、Pt、Ag、W、Mo、Pd、Cu和Cr所构成的组中的至少一种材料。
CNB2006100092386A 2005-06-13 2006-02-15 发光器件 Expired - Fee Related CN100552989C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005172364 2005-06-13
JP2005172364A JP4297084B2 (ja) 2005-06-13 2005-06-13 発光装置の製造方法および発光装置

Publications (2)

Publication Number Publication Date
CN1881628A CN1881628A (zh) 2006-12-20
CN100552989C true CN100552989C (zh) 2009-10-21

Family

ID=36933575

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100092386A Expired - Fee Related CN100552989C (zh) 2005-06-13 2006-02-15 发光器件

Country Status (8)

Country Link
US (1) US7491974B2 (zh)
EP (1) EP1734590A3 (zh)
JP (1) JP4297084B2 (zh)
KR (1) KR101200595B1 (zh)
CN (1) CN100552989C (zh)
CA (1) CA2528736A1 (zh)
SG (1) SG128595A1 (zh)
TW (1) TW200644281A (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735496B1 (ko) * 2006-05-10 2007-07-04 삼성전기주식회사 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
JP5037980B2 (ja) * 2007-03-22 2012-10-03 京セラ株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
DE102007057756B4 (de) * 2007-11-30 2022-03-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
EP2234182B1 (en) * 2007-12-28 2016-11-09 Nichia Corporation Semiconductor light emitting element and method for manufacturing the same
JP5146817B2 (ja) * 2008-03-24 2013-02-20 スタンレー電気株式会社 半導体発光素子の製造方法
JP5169959B2 (ja) * 2009-04-08 2013-03-27 信越半導体株式会社 発光素子の製造方法
TWI466323B (zh) 2011-11-07 2014-12-21 Ind Tech Res Inst 發光二極體
CN103094428A (zh) * 2013-01-30 2013-05-08 合肥彩虹蓝光科技有限公司 Led自对准粗化制程方法
KR101504331B1 (ko) * 2013-03-04 2015-03-19 삼성전자주식회사 발광소자 패키지
KR101967837B1 (ko) 2013-03-11 2019-04-10 삼성전자주식회사 반도체 발광 소자
JP6268724B2 (ja) * 2013-03-18 2018-01-31 沖電気工業株式会社 窒化物半導体のテクスチャ構造、窒化物半導体発光素子、及びテクスチャ構造形成方法
KR102415075B1 (ko) * 2015-09-30 2022-06-30 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
JP6668863B2 (ja) 2016-03-22 2020-03-18 日亜化学工業株式会社 発光素子

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783141B2 (ja) * 1986-08-22 1995-09-06 株式会社東芝 ガラス封止型発光半導体装置
JPH05102524A (ja) * 1991-10-11 1993-04-23 Oki Electric Ind Co Ltd 半導体素子
JP3232152B2 (ja) * 1992-05-14 2001-11-26 株式会社リコー 発光ダイオードアレイ
JPH11251629A (ja) * 1998-02-27 1999-09-17 Daido Steel Co Ltd 半導体発光素子の製造方法
JP3625377B2 (ja) 1998-05-25 2005-03-02 ローム株式会社 半導体発光素子
JP3665243B2 (ja) * 1999-11-19 2005-06-29 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
US20020136932A1 (en) * 2001-03-21 2002-09-26 Seikoh Yoshida GaN-based light emitting device
JP4244542B2 (ja) 2001-08-28 2009-03-25 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP3802424B2 (ja) * 2002-01-15 2006-07-26 株式会社東芝 半導体発光素子及びその製造方法
WO2003100873A1 (fr) 2002-05-28 2003-12-04 Matsushita Electric Works, Ltd. Element electroluminescent, dispositif electroluminescent et dispositif d'eclairage par emission de surface utilisant ledit element
JP3841092B2 (ja) 2003-08-26 2006-11-01 住友電気工業株式会社 発光装置
JP2005116615A (ja) * 2003-10-03 2005-04-28 Dowa Mining Co Ltd 半導体発光素子及びその製造方法
JP4474892B2 (ja) 2003-10-14 2010-06-09 日亜化学工業株式会社 フリップチップ型ｌｅｄ
JP2005191530A (ja) * 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
US7385226B2 (en) * 2004-03-24 2008-06-10 Epistar Corporation Light-emitting device

Also Published As

Publication number Publication date
EP1734590A3 (en) 2013-10-09
CN1881628A (zh) 2006-12-20
CA2528736A1 (en) 2006-12-13
KR101200595B1 (ko) 2012-11-12
US20060278864A1 (en) 2006-12-14
EP1734590A2 (en) 2006-12-20
KR20060129937A (ko) 2006-12-18
SG128595A1 (en) 2007-01-30
JP2006351596A (ja) 2006-12-28
TW200644281A (en) 2006-12-16
JP4297084B2 (ja) 2009-07-15
US7491974B2 (en) 2009-02-17

Similar Documents

Publication Publication Date Title
CN100552989C (zh) 发光器件
KR102452845B1 (ko) 발광 디바이스
CN102194929B (zh) 发光器件
EP2772949B1 (en) Semiconductor light emitting element
US7420221B2 (en) Semiconductor light-emitting device, lighting module, lighting device and method for manufacturing semiconductor light-emitting device
EP2442374B1 (en) Light emitting device
CN104022216B (zh) 发光装置
CN102237460B (zh) 发光器件
CN105531834B (zh) 具有esd保护的led芯片
CN105789236A (zh) 晶片级发光二极管封装件及其制造方法
JPH11340514A (ja) フリップチップ型光半導体素子
KR20060119738A (ko) 발광 장치, 발광 장치의 제조 방법 및 질화물 반도체 기판
CN102270653A (zh) 发光二极管阵列及其制造方法
CN104465970A (zh) 半导体发光装置
TWI443869B (zh) 半導體發光元件及其製造方法
KR101988405B1 (ko) 발광소자
EP3125311A1 (en) Light emitting element and light emitting device having the same
JP4474892B2 (ja) フリップチップ型ｌｅｄ
KR20120045530A (ko) 발광 소자
KR101597326B1 (ko) 복수개의 발광셀들을 갖는 발광 소자
EP2930749A1 (en) Light-emitting device and method of producing the same
KR101901850B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 모듈
KR101826979B1 (ko) 발광 소자 및 발광 소자 패키지
TWI672837B (zh) 半導體發光元件
US20230246137A1 (en) Ultraviolet light emitting diode and light emitting device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091021

Termination date: 20170215