KR20060119738A

KR20060119738A - 발광 장치, 발광 장치의 제조 방법 및 질화물 반도체 기판

Info

Publication number: KR20060119738A
Application number: KR1020060021713A
Authority: KR
Inventors: 요우이치 나가이; 코지 가타야마; 히로유키 기타바야시
Original assignee: 스미토모덴키고교가부시키가이샤
Priority date: 2005-05-17
Filing date: 2006-03-08
Publication date: 2006-11-24
Also published as: TW200642119A; JP2006324324A; EP1724845A2; US7423284B2; US20060273334A1; CN1866557A; SG127832A1; CA2528751A1; TWI380484B; EP1724845A3

Abstract

본 발명에 따른 발광 장치는 GaN 기판(1)과, GaN 기판(1)의 제1 주표면 측에, n형 Al_xGa₁ _- _xN층(3)과, GaN 기판(1)에서 봤을 때 n형 Al_xGa₁ _- _xN층(3)보다 멀리 위치하는 p형 Al_xGa_1-xN층(5)과, n형 Al_xGa_1-xN층(3) 및 p형 Al_xGa_1-xN층(5) 사이에 위치하는 양자 우물(MQW: Multi-Quantum Well)(4)을 구비한 발광 장치이다. 이 발광 장치에서는 p형 Al_xGa₁ _- _xN층(5) 측을 다운 실장하고, GaN 기판(1)의 제1 주표면과의 반대측 주표면인 제2 주표면(1a)으로부터 빛을 방출한다. GaN 기판(1)의 제2 주표면(1a)에는 반구형 볼록부(82)가 형성되어 있다.

Description

발광 장치, 발광 장치의 제조 방법 및 질화물 반도체 기판{LIGHT-EMITTING DEVICE, METHOD FOR MAKING THE SAME, AND NITRIDE SEMICONDUCTOR SUBSTRATE}

도 1은 본 발명에 따른 발광 장치로서의 LED의 실시형태 1을 도시한 도면.

도 2는 도 1의 LED의 발광층을 포함하는 적층 구조를 도시한 도면.

도 3은 도 1 및 도 2에 도시한 LED를 구성하는 칩의 제조 방법을 도시한 흐름도.

도 4는 도 2에 도시한 구조의 칩을 웨이퍼로부터 채취할 때의 웨이퍼의 상태를 도시한 도면.

도 5는 도 4에 도시한 전극의 배치를 도시한 도면.

도 6은 도 1 내지 도 5에 도시한 본 발명에 의한 LED의 실시형태 1의 변형예를 도시한 도면.

도 7은 도 6에 도시한 LED의 평면형상을 도시한 도면.

도 8은 도 6 및 도 7에 도시한 LED를 구성하는 적층 구조의 칩을 웨이퍼로부터 채취할 때의 웨이퍼의 상태를 도시한 도면.

도 9는 본 발명에 의한 발광 장치를 구성하는 칩으로 되어야 하는 영역을 복수 개 포함한 본 발명에 의한 GaN 기판의 실시형태 2를 도시한 모식도.

도 10은 도 9에 도시한 영역 X의 확대 평면 모식도.

도 11은 도 10의 선분 XI-XI에서의 단면 모식도.

도 12는 비교예 2의 LED를 도시한 모식도.

도 13은 반구형 볼록부의 높이와 광 출력의 관계를 시뮬레이션에 의해 구한 결과를 도시한 그래프.

도 14는 GaN 기판의 비저항에 미치는 산소 농도의 영향을 도시한 도면.

도 15는 GaN 기판의 두께가 400 μm일 때의 파장 450 nm의 빛의 투과율에 미치는 산소 농도의 영향을 도시한 도면.

도 16은 도 1에 도시한 본 발명에 의한 LED에 대하여 두께 및 산소 농도를 변화시킨 GaN 기판으로부터 램프를 제작하였을 때, 그 램프의 광 출력 및 전류가 균일하게 흐르는 평면 사이즈를 측정한 결과를 도시한 도면.

<도면의 주요 부분에 대한 부호의 설명>

1 : GaN 기판

1a : 제2 주표면

2 : n형 GaN 에피택셜층

3 : n형 Al_xGa₁ _- _xN층

4 : 양자 우물(MQW: Multi-Quantum Well)

5 : p형 Al_xGa₁ _- _xN층

6 : p형 GaN층

11 : n 전극

12 : p 전극

13 : 와이어

14 : 도전성 접착제

15 : 에폭시계 수지

21a : 리드 프레임 마운트부

21b : 리드 프레임 리드부

82 : 반구형 볼록부

본 발명은 발광 장치, 발광 장치의 제조 방법 및 질화물 반도체 기판에 관한 것으로, 보다 구체적으로는 질화물 반도체로부터 형성되는 발광 장치, 발광 장치의 제조 방법 및 질화물 반도체 기판에 관한 것이다. 또한, 본 발명에서의 발광 장치란, 질화물 반도체 기판과 그 위에 적층된 반도체층을 주체로 형성되는 반도체 소자 또는 반도체 칩만을 가리키는 경우도 있고, 또한 반도체 칩이 실장 부품에 탑재되어 수지 밀봉된 디바이스만을 가리키는 경우도 있다. 또한, 양쪽 모두의 의미로 이용되는 경우도 있다. 또한, 반도체 칩을 단순히 칩이라고 부르는 경우가 있다. 또한, 칩 중 기판과 그 위에 형성된 에피택셜층을 단순히 기판이라고 부르는 경우가 있다.

백색 발광 다이오드(LED: Light Emitting Diode)는 지금으로서는 휴대 정보 단말 등의 소형 전자 기기의 조명에 활발히 이용되고 있지만, 이후, 넓은 공간 또는 넓은 면적의 조명에 이용될 가능성을 품고 있다. 넓은 공간, 넓은 면적의 조명에 이용되기 위해서는 LED의 빛의 출력을 크게 해야 한다.

이와 같이 LED의 빛의 출력을 크게 하기 위한 방책의 하나로서, LED의 내부에서 발생한 빛을 효율적으로 외부에 출력시키는 것, 즉 빛의 추출 효율의 향상을 들 수 있다. 이러한 빛의 추출 효율을 향상시키는 기술로서, 종래에는, 사파이어 등으로 이루어지는 기판에서 질화물 반도체층의 적층되는 면과의 반대측 이면에, 블래스트(blast) 가공에 의해 요철 형상의 빛의 반사면을 형성한 발광 장치(예컨대, 일본 특허 공개 2004-56088호 공보 참조), 사파이어 등으로 이루어지는 기판의 상기 이면에, 홈의 형성과 연마를 조합함으로써, 렌즈 효과를 갖는 곡면 형상을 형성한 발광 장치(예컨대, 일본 특허 제3362836호 명세서 참조), 또한 사파이어 기판상에 적층된 질화갈륨(GaN) 디바이스로서, n-GaN층상에 전극이 형성되는 동시에 n-GaN층 표면이 에칭됨으로써 이 n-GaN층 표면에 0.5 내지 1 μm 직경의 반구형 볼록부가 형성된 디바이스{예컨대, 비 특허 문헌 D. W. Kim, 외 3 명, 「캐소드 구조의 최적화에 의해 형성된 고효율 종형 레이저 리프트 오프 GaN 베이스 발광 다이오드(Highly efficient vertical laser-liftoff GaN-based light-emitting diodes formed by optimization of the cathode structure)」, 어플라이드 피직스 레터 86, 052108 (2005) [APPLIED PHYSICS LETTERS 86, 052108(2005)] 참조} 등이 제안되어 있다.

일본 특허 공개 2004-56088호 공보에 개시된 발광 장치에서는, 블래스트 가공에 의해 요철 형상을 형성하고 있지만, 이러한 가공 방법에서는 요철 형상부의 형상을 정확히 제어하는 것은 곤란하다. 또한, 일본 특허 공개 2004-56088호 공보에는 반사면을 형성하는 방법으로서 다이서(dicer) 가공이나 레이저 가공도 예시되어 있지만, 이러한 가공 방법에 의해 예컨대 반구형 곡면을 형성하는 것은 어렵다.

또한, 일본 특허 제3362836호 명세서에서는 다이서 가공이나 레이저 가공에 의해 홈을 형성한 후 연마함으로써 곡면 형상을 형성하는 것으로 하고 있지만, 이 경우에는 다이서 가공 등과 연마 가공을 조합하고 있기 때문에, 단순한 다이서 가공만의 경우 등과 비교하면 제조 공정수가 늘어나게 된다. 이 때문에, 발광 장치의 제조 비용이 증대하게 된다.

또한, 전술의 비특허 문헌에서는 사파이어 기판상에 적층된 GaN층(n-GaN층)의 표면에 에칭에 의해 반구형 볼록부를 형성하고 있기 때문에, 형성되는 볼록부의 직경이 적층된 GaN층의 두께로 제한된다. 즉, 보다 큰 직경의 볼록부를 형성하기 위해서는 GaN층을 충분히 두텁게 적층해야 하지만, 이와 같이 두텁게 GaN층을 적층하기 위해서는 적층 공정의 처리 시간이 길어지고, 결과적으로 발광 장치의 제조 비용이 증대된다.

본 발명은 상기와 같은 과제를 해결하기 위해 이루어진 것으로, 본 발명의 목적은 제조 비용을 증대시키지 않고 빛의 추출 효율을 향상시키는 것이 가능한 발광 장치, 이 발광 장치의 제조 방법 및 이 발광 장치의 제조에 이용할 수 있는 질화물 반도체 기판을 제공하는 것이다.

본 발명에 따른 발광 장치는 질화물 반도체 기판과, 질화물 반도체 기판의 제1 주표면 측에, n형 질화물 반도체층과, 질화물 반도체 기판에서 봤을 때 n형 질화물 반도체층보다 멀리 위치하는 p형 질화물 반도체층과, n형 질화물 반도체층 및 p형 질화물 반도체층 사이에 위치하는 발광층을 구비한 발광 장치이다. 이 발광 장치에서는 p형 질화물 반도체층 측을 다운 실장하고, 질화물 반도체 기판의 제1 주표면과의 반대측 주표면인 제2 주표면으로부터 빛을 방출한다. 질화물 반도체 기판의 제2 주표면에는 반구형 볼록부가 형성되어 있다.

이와 같이 하면, 질화물 반도체 기판의 빛의 출사면인 제2 주표면(1a)에 반구형 볼록부를 형성하기 때문에, 이 볼록부가 렌즈 효과를 나타냄으로써 제2 주표면에 수직인 방향으로 향하는 빛을 효율적으로 추출할 수 있다. 이 결과, 볼록부가 형성되어 있지 않은 경우나, 단순히 제2 주표면을 KOH 용액 등을 이용하여 비경면화한 경우, 또는 제2 주표면에 다이싱 등을 이용하여 홈을 형성한 경우보다 발광 장치에서의 빛의 이용 효율을 향상시킬 수 있다.

본 발명에 따른 질화물 반도체 기판을 구비하는 발광 장치의 제조 방법은 질화물 반도체 기판을 준비하는 공정과, 반구형 볼록부를 형성하는 공정을 구비한다. 반구형 볼록부를 형성하는 공정은 질화물 반도체 기판에서 발광층이 형성되는 측인 제1 주표면과 반대측인 제2 주표면에 반응성 이온 에칭을 행하여 제2 주표면의 일부를 제거함으로써 반구형 볼록부를 형성한다.

이와 같이 하면, 다이싱이나 연마 가공 등을 행하지 않고, 반응성 이온 에칭 에 의해서 상기 볼록부를 형성할 수 있다. 이 때문에, 다이싱 등을 행하는 경우보다 발광 장치의 제조 공정을 간략화할 수 있다. 이 결과, 본 발명에 의한 발광 장치를 저비용으로 제조할 수 있다.

본 발명에 따른 질화물 반도체 기판은 하나의 주표면에 반구형 볼록부가 형성되어 있다. 이 경우, 이 질화물 반도체 기판을 발광 장치의 제조에 이용하여, 이 볼록부가 형성된 면을 발광 장치의 빛의 추출면으로 하면, 볼록부가 형성되어 있지 않은 기판을 이용하는 경우보다 빛의 추출 효율이 높은 발행 장치를 제조할 수 있다.

또한, 질화물 반도체 「기판」은 독립적으로 운반할 수 있는 두께에 상응하는 두꺼운 판형 물체를 가르키고, 운반에 있어서 단독으로는 자신의 형상을 유지하기 어려운 「막」이나 「층」과는 구별된다.

다음에 도면을 이용하여, 본 발명의 실시형태 및 실시예에 관해서 설명한다. 또한, 이하의 도면에서 동일 또는 상당하는 부분에는 동일한 참조 번호를 붙이고 그 설명은 반복하지 않는다.

(실시형태 1)

도 1은 본 발명에 따른 발광 장치로서의 LED의 실시형태 1을 도시한 도면이다. 도 2는 도 1의 LED의 발광층을 포함하는 적층 구조를 도시한 도면이다. 도 1 및 도 2를 참조하여 본 발명에 의한 LED의 실시형태 1을 설명한다.

도 1에 도시한 바와 같이, GaN 기판(1)의 제1 주표면 측에 나중에 상세히 설명하는 발광층 등을 포함하는 적층 구조가 형성되고, p 전극(12)이 설치되어 있다. 본 실시형태에서는 이 p 전극(12)이 도전성 접착제(14)에 의해 리드 프레임 마운트부(21a)에 다운 실장되어 있다.

GaN 기판(1)의 제2 주표면(1a)은 발광층에서 발광한 빛을 방출하는 면으로, 이 면에 n 전극(11)이 설치되어 있다. 이 제2 주표면(1a)에는 반응성 이온 에칭(Reactive Ion Etching: RIE)에 의해 형성된 반구형 볼록부(82)가 복수 형성되어 있다. n 전극(11)은 제2 주표면 전체를 덮지 않도록, 제2 주표면(1a)의 거의 중앙부에 배치되어 있다. n 전극(11)은 하나의 볼록부(82)의 정상부를 덮도록 배치되어 있다. 또한, n 전극(11)은 하나의 볼록부(82) 전체를 덮도록 배치되어 있더라도 좋고, 또한 복수의 볼록부(82)를 덮도록 배치되어 있더라도 좋다. 다만, n 전극(11)에 피복되어 있지 않은 부분의 비율을 크게 잡는 것이 중요하다. 개구율을 크게 하면, n 전극(11)에 의해 차단되는 빛이 줄어, 빛을 밖으로 방출하는 방출 효율을 높일 수 있다.

n 전극(11)은 와이어(13)에 의해 리드 프레임의 리드부(21b)와 전기적으로 접속되어 있다. 와이어(13) 및 상기한 적층 구조는 밀봉 부재로서의 에폭시계 수지(15)에 의해 밀봉되어 있다. 상기한 구성 중, GaN 기판(1)으로부터 p 전극(12)에 이르는 동안의 적층 구조가 확대되어 도 2에 도시되어 있다. 도 2에서는 도 1에서의 적층 구조가 상하 반대로 되어 있다.

도 2를 참조하여 GaN 기판(1) 위에 n형 GaN 에피택셜층(2)이 위치하고, 그 위에 n형 Al_xGa_1-xN층(3)이 형성되어 있다. 그 위에 Al_xGa_1-xN층과 Al_xIn_yGa_1-x-yN층으로 이루어지는 양자 우물(MQW: Multi-Quantum Well)(4)이 형성되어 있다. 그 양자 우물(4)이 n형 Al_xGa₁ _- _xN층(3)과의 사이에 개재되도록 p형 Al_xGa₁ _- _xN층(5)이 배치되어 있다. 또한, p형 Al_xGa₁ _- _xN층(5) 위에 p형 GaN층(6)이 배치되어 있다. 상기한 구조에서는 양자 우물(4)에서 발광한다. 또한, 도 1에 도시한 바와 같이, p형 GaN층(6) 위에 p 전극(12)이 p형 GaN층(6)의 상부 표면의 전면을 피복하도록 형성되어 다운 실장된다.

다음에 도 3 내지 도 5를 참조하여, 도 1 및 도 2에 도시한 LED의 제조 방법에 관해서 간단히 설명한다. 도 3은 도 1 및 도 2에 도시한 LED를 구성하는 칩의 제조 방법을 도시한 흐름도이다. 도 4는 도 2에 도시한 구조의 칩을 웨이퍼로부터 채취할 때의 웨이퍼의 상태를 도시한 도면이다. 도 5는 도 4에 도시한 전극의 배치를 도시한 도면이다.

우선, 도 3에 도시한 기판 준비 공정(S10)을 실시한다. 구체적으로는, 우선 GaN 기판을 준비한다. 그리고, 이 GaN 기판의 제1 주표면상에 MOCVD(Metal Organic Chemical Vapor Deposition) 등의 성막 방법을 이용하여 적층 구조[Si 도핑 n형 GaN층/클래드층의 Si 도핑 n형 Al_0.2 Ga_0.8 N층/GaN층과 In _0.15 Ga_0.85N층의 2 층 구조가 복수층 중첩된 MQW(Multi-Quantum Well)/클래드층의 Mg 도핑 p형 Al_0.2 Ga_0.8 N층/Mg 도핑 p형 GaN층]를 형성한다. 다음에, 이 웨이퍼를 활성화 처리하여 Mg 도핑 p형층의 저저항화를 행하더라도 좋다. 이 웨이퍼를 또한, 포토리소그래피 기술과 RIE(Reactive Ion Etching)에 의해, Mg 도핑 p형층 측에서 Si 도핑 n형층까지 Cl계 가스로 에칭한다. 이 에칭에 의해 도 4에 도시한 바와 같이, 소자 분리구(25)를 형성하고, 소자 분리를 행한다.

다음에, GaN 기판의 제2 주면(주표면)인 이면의 N면에, 포토리소그래피 기술과, 증착과, 리프트 오프법에 의해 소정의 간격[거리(L₂)]으로 칩의 중심에 평면형상이 사각형상인 n 전극(11)을 형성한다(도 4 및 도 5 참조). n 전극(11)으로서는 GaN 기판에 접하여 아래에서부터 순서대로 (Ti층/Al층/Ti층/Au층)의 적층 구조를 형성하더라도 좋다. 그리고, n 전극(11)과 GaN 기판의 이면과의 접촉 저항을 소정의 값으로 하기 위해, 질소(N₂) 분위기 속에서 GaN 기판을 가열한다.

다음에, p 전극으로서는 p형 GaN층에 접하여 소정의 두께를 갖는 도전체층을 형성한다. 도전체층으로서는 예컨대 GaN층에 접하도록 소정의 두께의 Ni층을 형성하고, 그 위에 소정의 두께의 Au층을 전면에 형성하더라도 좋다(도 4 및 도 5 참조). 이 경우, p 전극과 p형 GaN층의 접촉 저항을 소정의 값으로 하기 위해, GaN 기판을 불활성 가스 분위기 속에서 가열 처리하더라도 좋다.

다음에, 도 3의 RIE에 의한 반구형 볼록부의 형성 공정(S20)을 실시한다. 구체적으로는 GaN 기판의 이면(N면)에, RIE를 실시함으로써 반구형 볼록부(82)를 형성한다. RIE에서 이용하는 반응 가스로서는 예컨대 염소 가스(Cl 가스)를 이용할 수 있다. 이 때, N면에서의 n 전극(11)이 형성된 영역의 외주부도 RIE에 의해 부분적으로 제거되기 때문에, 결과적으로 n 전극(11) 아래에 정상면이 평탄한 볼록부가 형성되게 된다. 이 볼록부의 정상면상에 n 전극(11)이 배치된 상태가 된다. 또한, N면에서의 n 전극(11)이 형성된 영역 이외의 영역에서는 RIE에 의해 반구형 볼록부(82)가 형성된다. 이 볼록부(82)의 폭(W)(도 4 참조)은 볼록부(82)의 높이의 2 배 정도가 된다. 볼록부(82)의 높이는 0.2 μm 이상 100 μm 이하이다. 또한, 전술한 n 전극(11)의 형성 공정보다 먼저 RIE에 의한 반구형 볼록부의 형성 공정(S20)을 실시하더라도 좋다.

그 후에, 도 4 및 도 5에 도시한 바와 같이, 칩 경계(50)가 측면으로서 나타나도록 스크라이브를 행하고, 칩화한 것을 발광 장치로 하였다. 그리고 도 1을 참조하여, 리드 프레임의 마운트부(21a)에, 상기 칩의 p형 GaN층 측이 접하도록 탑재하여 발광 장치를 형성하였다. 마운트부에 도포한 도전성 접착제(14)에 의해 발광 장치와 마운트를 고정하는 동시에, 도통를 얻을 수 있도록 하고 있다. 그리고 n 전극(11)과 리드 프레임의 리드부를 와이어 본드에 의해 도통시킨 후, 에폭시계 수지(15)에 의해 수지 밀봉을 행하여 발광 장치를 램프화하였다. 또한, 발광 장치로부터의 방열성을 좋게 하기 위해, 발광 장치의 p형 GaN층이 전(全)면 마운트부와 접하도록 탑재되더라도 좋다. 또한 도전성 접착제(14)는 열전도가 좋은 Ag계의 것을, 또한 리드 프레임도 열전도가 좋은 CuW계의 것을 선택하더라도 좋다.

도 6은 도 1 내지 도 5에 도시한 본 발명에 의한 LED의 실시형태 1의 변형예를 도시한 도면이다. 도 7은 도 6에 도시한 LED의 평면형상을 도시한 도면이다. 도 6 및 도 7을 참조하여, 본 발명에 의한 LED의 실시형태 1의 변형예를 설명한다.

도 6 및 도 7에 도시한 LED는 기본적으로는 도 1 및 도 2에 도시한 LED와 같은 구조를 갖지만, n 전극(11)을 GaN 기판의 네 모서리, 즉 4 개의 코너 근방에 배 치한 점이 도 1 및 도 2에 도시한 LED와 다르다. 또한, 도 6 및 도 7에 도시한 LED에서는 반도체 칩의 실장에 있어서 반도체 칩을 둘러싸도록 리드 프레임에 반사컵(37)을 배치하고 있다.

도 6 및 도 7에 도시한 LED의 제조 방법은 기본적으로 도 1 및 도 2에 도시한 LED의 제조 방법과 유사하다. 여기서, 도 8은 도 6 및 도 7에 도시한 LED를 구성하는 적층 구조의 칩을 웨이퍼로부터 채취할 때의 웨이퍼의 상태를 도시한 도면이다. 이 경우, 하나의 칩 당 n 전극(11)의 수가 증가한 것에 대응하여, n 전극(11) 각각의 면적을 도 1 및 도 2에 도시한 LED의 n 전극(11)의 면적보다 작게하는 것이 바람직하다.

(실시형태 2)

전술한 실시형태 1에서는 GaN 기판(1)을 스크라이브에 의해 칩화한 것을 리드 프레임에 탑재하여 발광 장치로 한 경우를 설명하였다. 그러나, 발광 장치를 구성하는 칩이 되도록 GaN 기판(1)을 분할하지 않고, 예컨대 도 9에 도시한 바와 같이, GaN 기판(1)에서 반구형 볼록부(82)를 형성하도록 RIE에 의한 반구형 볼록부의 형성 공정(S20)(도 3 참조)을 행한 상태의 기판으로서 취급하는 편이 핸들링이 용이한 경우가 있다. 도 9는 본 발명에 의한 발광 장치를 구성하는 칩이 되어야 하는 영역을 복수 개 포함하는 본 발명에 의한 GaN 기판의 실시형태 2를 도시한 모식도이다. 도 10은 도 9에 도시한 영역 X의 확대 평면 모식도이다. 도 11은 도 10의 선분 XI-XI에서의 단면 모식도이다. 도 9 내지 도 11에 도시한 바와 같이, GaN 기판(1)의 하나의 주표면인 제2 주표면(1a)에는 복수의 반구형 볼록부(82)가 형성되어 있다. 이러한 복수의 칩을 분할하기 전의 GaN 기판(1)으로서 취급함으로써, 이 복수의 칩의 핸들링이 용이해진다.

[실시예 1]

본 발명에 의한 발광 장치의 효과를 확인하기 위해, 이하와 같은 시료를 준비하여 소정의 전류를 입력한 경우의 청색광 출력의 값을 측정하였다. 이하, 준비한 시료에 관해서 우선 설명한다.

(본 발명예 1): 본 발명예 1의 LED는 기본적으로 도 1 및 도 2에 도시한 LED와 같은 구조를 갖는다. 발명예 1의 LED의 제조 방법도 기본적으로 도 3 내지 도 5를 참조하여 설명한 발광 장치의 제조 방법과 유사하다. 이하, 구체적으로 설명한다.

(S1-1) c면으로부터 0.5° 벗어난 GaN의 오프 기판을 사용하였다. 이 기판의 산소 농도는 5E18/cm³이고, 전위 밀도는 1E7/cm²이며, 두께는 400 μm로 하였다.

(S1-2) MOCVD(Metal Organic Chemical Vapor Deposition)로 GaN 기판의 제1 주면인 Ga면상에 다음의 적층 구조를 형성하였다. (Si 도핑 n형 GaN층/클래드층의 Si 도핑 n형 Al₀ _.2Ga₀ _.8N층/GaN층과 In₀ _.5Ga₀ _.85N층의 2층 구조가 3층 중첩된 MQW(Multi-Quantum Well)/클래드층의 Mg 도핑 p형 Al_0.2Ga_0.8N층/Mg 도핑 p형 GaN층)

(S1-3) 발광 파장은 450 nm이다.

(S1-4) 이 웨이퍼를 활성화 처리하여, Mg 도핑 p형층의 저저항화를 행하였 다. 홀 측정에 의한 캐리어 농도는 Mg 도핑 p형 Al_0.2Ga_0.8N층이 5E17/cm³, Mg 도핑 p형 GaN층이 1E18/cm³이었다.

(S1-5) 이 웨이퍼를 포토리소그래피 기술과 RIE(Reactive Ion Etching)에 의해, Mg 도핑 p형층 측으로부터 Si 도핑 n형층까지 Cl계 가스로 에칭한다. 이 에칭에 의해, 도 4에 도시한 바와 같이, 소자 분리구(25)를 형성하여, 소자 분리를 행하였다. 소자 분리구의 폭(L3)은 100 μm이다.

(S1-6) GaN 기판의 제2 주면인 이면의 N면에는 포토리소그래피 기술과, 증착과, 리프트 오프법에 의해, 도 4에 도시한 거리(L2) = 2 mm 간격으로 칩의 중심에 평면형상이 정방형상이며, 한 변의 폭(D)이 200 μm인(200 μm □의) n 전극을 부착하였다(도 4 및 도 5 참조). n 전극으로서, GaN 기판(1)에 접하여 아래에서부터 순서대로 (Ti층 20 nm/Al층 100 nm/Ti층 20 nm/Au층 200 nm)의 적층 구조를 형성하였다. 이것을 질소(N₂) 분위기 속에서 가열함으로써, 접촉 저항을 1E-5 Ω·cm² 이하로 하였다.

(S1-7) p 전극으로서는 p형 GaN층에 접하여 두께 4 nm의 Ni층을 형성하고, 그 위에 두께 4 nm의 Au층을 전면에 형성하였다(도 4 및 도 5 참조). 이것을 불활성 가스 분위기 속에서 가열 처리함으로써, 접촉 저항을 5E-4 Ω·cm²로 하였다.

(S1-8) 그 후, 기판의 N면에 대하여 반응성 이온 에칭(RIE)을 행하였다. 이 결과, 이 N면의 표면층을 부분적으로 제거함으로써 이 N면에서 반구형 볼록부(82) 를 복수 개 형성하였다. 도 4에 도시한 바와 같이, 돔형 볼록부(82)의 높이(T₃)는 평균치가 30 μm, 볼록부(82)의 폭은 60 μm로 하였다. 또한, 반응성 이온 에칭의 구체적인 프로세스 조건은 다음과 같다. 우선, RIE 장치의 처리 용기 내부에 GaN 기판(1)의 N면이 위를 향하도록 설치하였다. 그리고, 프로세스 조건으로서, 처리 용기 내부의 압력을 20 mtorr, 인가 전력을 300 W, 반응 가스를 100 % 염소(Cl₂) 가스, 반응 가스로서의 염소 가스의 유량을 50 sccm(standard cc/min)(즉 0.05 리터/분), 처리 시간을 120 분으로 한 조건을 이용하여 RIE 처리를 행하였다. 이 결과, 도 1, 도 4 및 도 5에 도시한 바와 같이, 기판의 N면에는 반구형 볼록부(82)가 복수 개 형성되었다.

(S1-9) 그 후에, 도 4 및 도 5에 도시한 바와 같이, 칩 경계(50)가 측면으로서 나타나도록 스크라이브를 행하여, 칩화한 것을 발광 장치로 하였다. 칩화한 발광 장치는 빛의 방출면이 1.9 mm □(한 변의 길이가 1.9 mm인 사각형)의 형상이고, 발광층이 1.9 mm □의 형상을 취한다. 즉 도 5에 있어서, L1 = 1.9 mm이며, L2 = 2 mm이다. 또한, 소자 분리구의 폭(L3) = 100 μm이며, n 전극의 한 변의 폭(D) = 200 μm(n 전극은 200 μm □)이다.

(S1-10) 도 1을 참조하여, 리드 프레임의 마운트부(21a)에, 상기 칩의 p형 GaN층 측이 접하도록 탑재하여 발광 장치를 형성하였다. 마운트부에 도포한 도전성 접착제(14)에 의해 발광 장치와 마운트를 고정하는 동시에, 도통을 얻을 수 있도록 하고 있다.

(S1-11) 발광 장치로부터의 방열성을 좋게 하기 위해서, 발광 장치의 p형 GaN층이 전면 마운트부와 접하도록 탑재하였다. 또한 접착제는 열전도가 좋은 Ag계의 것을, 또한 리드 프레임도 열전도가 좋은 CuW계의 것을 선택하였다. 이에 따라, 얻은 열 저항은 8 ℃/W 이었다.

(S1-12) 또한, n 전극과 리드 프레임의 리드부를 와이어 본드에 의해 도통시킨 후, 에폭시계 수지에 의해 수지 밀봉을 행하여 발광 장치를 램프화하였다.

(비교예 1): 비교예 1의 LED는 기본적으로 상기 본 발명예 1의 LED와 같은 구조를 갖지만, GaN 기판(1)의 N면에 형성된 반구형 볼록부의 사이즈가 본 발명예 1의 LED와 다르다. 즉, 비교예 1의 LED에서는 GaN 기판(1)의 N면에 형성된 반구형 볼록부의 평균적인 높이가 20 nm(0.02 μm)이며, 이 볼록부의 폭이 40 nm(0.04 μm)이다.

비교예 1의 LED의 제조 방법은 다음과 같다.

(S2-1) 내지 (S2-7): 기본적으로 본 발명예 1의 (S1-1) 내지 (S1-7)과 유사하다.

(S2-8): 기본적으로 본 발명예 1의 (S1-8)과 유사하지만, RIE의 프로세스 조건이 다르다. 구체적으로는 RIE의 처리 시간을 5 초로 하고 있다. 이 결과, 형성되는 반구형 볼록부(82)의 평균적인 높이는 20 nm(0.02 μm), 볼록부(82)의 폭은 40 nm(0.04 μm)로 되었다.

(S2-9) 내지 (S2-12): 기본적으로 본 발명예 1의 (S1-9) 내지 (S1-12)와 유사하다. 즉, 비교예 1의 LED의 제조 방법은 본 발명예 1의 제조 방법과 기본적으로 유사하지만, 본 발명예 1의 공정(S1-8)에 대응하는 공정(S2-8)에서의 RIE의 처리 시간이 다르다(비교예 1에서는 RIE의 처리 시간이 짧아져 있다). 이 때문에, 형성되는 볼록부(82)의 높이나 폭이 본 발명예 1의 해당 높이나 폭보다 작아져 있다.

(비교예 2): 비교예 2의 LED는 기본적으로 상기 비교예 1의 LED와 같은 구조를 갖지만, 도 12에 도시한 바와 같이 GaN 기판(1)의 N면에 반구형 볼록부가 형성되어 있지 않은 점이 다르다. 도 12는 비교예 2의 LED를 도시한 모식도이다.

비교예 2의 LED의 제조 방법은 다음과 같다.

(S3-1) 내지 (S3-7): 기본적으로 본 발명예 1의 (S1-1) 내지 (S1-7)과 유사하다.

(S3-8) 내지 (S3-11): 기본적으로 본 발명예 1의 (S1-9) 내지 (S1-12)와 유사하다.

(시험 및 그 결과)

본 발명예 1 및 비교예 1, 2를 각각 적분구 내에 탑재한 후 소정의 전류(2A)를 인가하고, 집광되어 디텍터로부터 출력되는 광 출력치를 비교하였다. 그 결과, 본 발명예 1은 1.1 W의 출력를 얻을 수 있었다. 한편, 비교예 1의 출력은 0.8 W, 비교예 2의 출력은 0.8 W이었다. 이와 같이, GaN 기판의 광 출사면측(제2 주면측)을 RIE에 의해 가공함으로써 소정의 크기의 반구형 볼록부(82)를 형성한 본 발명예 1은 GaN 기판(1)과 에폭시 수지(15)의 접촉 계면의 면적이 비교적 크다는 것과, 이 계면이 발광층면에 대하여 여러 가지 각도를 갖기 때문에 계면에서의 전 반사가 방지되기 쉽다는 것 등의 이유에 의해, 비교예 1, 2보다 본 발명예 1은 높은 광 출력 을 얻을 수 있다.

또한, 전술한 본 발명예 1과 비교예 1은 반구형 볼록부(82)의 사이즈만이 다르지만, 그와 같은 반구형 볼록부(82)의 사이즈(높이)와 얻은 광 출력의 관계를 시뮬레이션에 의해 구하였다. 그 결과를 도 13에 도시한다. 도 13은 반구형 볼록부의 높이와 광 출력의 관계를 시뮬레이션에 의해 구한 결과를 도시한 그래프이다. 도 13의 횡축은 반구형 볼록부의 높이(단위:μm)를 도시하고 있다. 횡축은 로그 눈금으로 도시되어 있다. 또한, 도 13의 종축은 얻은 광 출력(단위: W)을 도시하고 있다. 도 13에서는 전술한 본 발명예 1 및 비교예 1의 실험 결과가 검은 사각으로 도시되고, 시뮬레이션에 의해 구한 반구형 볼록부의 높이와 광 출력의 관계가 실선으로 도시되어 있다. 도 13으로부터 알수 있는 바와 같이, 반구형 볼록부(82)의 높이가 1 μm을 넘으면, LED로부터의 광 출력이 급격히 향상한다.

또한, 시뮬레이션의 전제로서는 LED의 기본적인 구성은 본 발명예 1과 유사하게, 밀집되어 형성된 반구형 볼록부(돔 구조)가 모두 반구형이라고 가정하였다. 또한, 반구형 볼록부의 높이는 이 볼록부의 높이의 평균적인 높이로 하였다. 여기서, 평균적인 높이(및 폭)란, 예컨대 소정 개수의 볼록부에 관해서 그 높이(및 폭)를 측정하고, 평균치를 산출함으로써 결정한다. 구체적으로는 기판의 N면에서의 임의의 3 개소에 관해서 소정의 배율로 관찰한 시야 내에서 임의로 선택한 5 개의 볼록부에 관해서 높이 및 폭을 측정한다. 그리고, 이들 3 개소 × 5 개의 볼록부 = 15 개의 볼록부에 관해서 높이 및 폭의 데이터를 측정하고, 이들 높이 및 폭의 각각의 데이터에 관해서 평균치를 산출한다. 이와 같이 하여, 볼록부의 평균적인 높 이 및 폭을 얻을 수 있다.

[실시예 2]

본 발명의 실시예 2에서는 GaN 기판의 산소 농도와 비저항 및 빛의 투과율의 관계를 파악하였다. 그 관계에 기초하여 p 다운 실장, 즉 GaN 기판을 광 방출면으로 하는 발광 소자에서, 소정의 광 방출 면적의 경우에 최적의 GaN 기판 두께와 산소 농도와의 관계를 수립한 점이 특징이다. 전술한 바와 같이 p 다운 실장에서는 광 방출면이 GaN 기판으로 되기 때문에, 이어서 도시하는 바와 같이, 비저항과 광 투과율에 큰 영향을 갖는 산소 농도는 특히 중요하다.

도 14는 GaN 기판의 비저항에 미치는 산소 농도의 영향을 도시한 도면이다. 도 14에서 비저항 0.5 Ωcm 이하는 산소 농도 1E17개/cm³이상으로 함으로써 실현할 수 있다. 또한, 도 15는 GaN 기판의 두께가 400 μm일 때의 파장 450 nm의 빛의 투과율에 미치는 산소 농도의 영향을 도시한 도면이다. 동 도면에서 산소 농도가 2E19개/cm³를 넘으면 파장 450 nm의 빛의 투과율이 급격히 저하하는 것을 알 수 있다. 도 14와 도 15에서 산소 농도의 증대는 GaN 기판의 비저항을 감소시키고, 발광면을 확대하는 데 유효하지만, 빛의 투과율을 저하시키는 것을 알 수 있다. 따라서, p 다운 실장되는 발광 소자에 이용되는 GaN 기판으로서는 산소 농도, GaN 기판의 두께, 발광의 평면 사이즈를 어떻게 설정할 것인가가 매우 중요해진다.

도 16은 도 1에 도시한 본 발명에 의한 LED에 대하여 두께 및 산소 농도를 변화시킨 GaN 기판으로부터 램프를 제작했을 때, 그 램프의 광 출력 및 전류가 균 일하게 흐르는 평면 사이즈를 측정한 결과를 도시한 도면이다. 또한, 검토한 LED는 기본적으로 전술한 본 발명예 1과 같은 처리 공정에 의해 제조하였다.

도 16으로부터 알 수 있는 바와 같이, 램프의 광출력에 관해서 말하자면, 두께가 두꺼울수록, 또한 산소 농도가 높을수록 광 출력은 저하되는 경향이 있다. 또한 전류가 균일하게 흐르는 최대의 평면 사이즈에 관해서 말하자면, 두께가 두꺼울수록, 또한 산소 농도가 높을수록 커지는 경향이 있다.

도 16에서, 예컨대 전류가 균일하게 흐르는 평면 사이즈가 한 변 4 mm(한 변 5 mm)의 정방형으로 하는 경우, 광 출력으로서, 빛의 방출면이 300 μm □(한 변의 길이가 300 μm인 사각형)인 형상이고, 발광층이 300 μm □의 형상을 취하는 본 발명에 의한 LED에서 20 mA 인가시에 8 mW 상당 이상을 얻고 싶을 때, 두께 200 μm의 GaN 기판에서는 산소 농도를 6E18개/cm³ 이상(한 변 5 mm의 정방형에서는 8E18개/cm³이상)으로 하면, 상기 본 발명에 의한 LED의 크기로 20 mA 인가시에 광 출력 8 mW 이상을 확보한 후에, 균일한 발광을 얻을 수 있다. 즉 상기 본 발명에 의한 LED의 크기 한 변 300 μm의 정방형에서의 20 mA 인가와 전류 밀도를 일치시킨 경우, 한 변 4 mm(한 변 5 mm)의 정방형에서는 3.6 A(5.6 A) 인가에 상당하고, 3.6 A(5.6 A) 인가시에 인가 전류에 비례하여 광 출력 1.4 W(2.3 W) 이상 확보한 후에, 균일한 발광을 얻을 수 있다.

또한, 두께 400 μm의 GaN 기판에서는, 상기 두께 200 μm인 경우와 같은 목표 성능으로 하였을 때, 한 변 4 mm의 정방형에서는 3E18개/cm³ 이상(한 변 5 mm의 정방형인 경우, 산소 농도 4E18개/cm³ 이상)으로 하면 된다. 다만, 두께 400 μm에서는 산소 농도를 2E19개/cm³이하로 하지 않으면 상기 본 발명에 의한 LED의 크기로 20 mA 인가시에 8 mW 상당 이상의 광 출력을 얻을 수 없다.

또한, 두께 600 μm의 GaN 기판에서는, 한 변 4 mm의 정방형의 영역을 전류가 균일하게 흐르는 산소 농도 2.5E18개/cm³이상에 비해, 전술한 본 발명에 의한 LED의 크기로 20 mA 인가시에 광 출력 8 mW 상당 이상이 되는 산소 농도의 한계치는 2.5E18개/cm³보다 약간 높을 뿐이다. 따라서, 상기 2 개의 조건을 만족시키는 산소 농도 범위는 좁은 범위밖에 없다. 한편, 한 변 3 mm의 정방형 영역에 균일하게 전류가 흐르는 산소 농도 2E18개/cm³ 정도 이상이기 때문에, 한 변 4 mm의 정방형에 비교하여 산소 농도의 허용 범위는 약간 넓어진다.

또한, 도 16에 의하면, GaN 기판의 두께가 200 μm 내지 400 μm인 경우, 한 변 10 mm의 정방형에 균일하게 전류를 흘리고, 상기 본 발명에 의한 LED의 크기로 20 mA 인가시에 8 mW 상당 이상의 출력을 얻을 수 있게 하는 산소 농도 범위는 실용상 충분히 넓은 것을 알 수 있다. 두께 200 μm에서는 산소 농도 2E19개/cm³보다 낮은 산소 농도 이상에서 가능한 것을 알 수 있다. 또한 두께 400 μm에서는 산소 농도 8E18/cm³ 이상에서 가능하다.

다음에, 상기한 실시예와 중복되는 것도 있지만 본 발명의 실시예를 나열하 면서 예를 들어 설명한다.

본 발명에 따른 발광 장치는 도 1이나 도 6에 도시한 바와 같이, 질화물 반도체 기판[GaN 기판(1)]과, 질화물 반도체 기판의 제1 주표면 측에, n형 질화물 반도체층[n형 Al_xGa₁ _- _xN층(3)]과, 질화물 반도체 기판에서 봤을 때 n형 질화물 반도체층보다 멀리 위치하는 p형 질화물 반도체층[p형 Al_xGa_1-x N층(5)]과, n형 질화물 반도체층 및 p형 질화물 반도체층 사이에 위치하는 발광층[양자 우물(MQW: Multi-Quantum Well)(4)]을 구비한 발광 장치이다. 이 발광 장치에서는 p형 질화물 반도체층 측을 다운 실장하고, 질화물 반도체 기판의 제1 주표면과의 반대측 주표면인 제2 주표면(1a)으로부터 빛을 방출한다. 질화물 반도체 기판의 제2 주표면(1a)에는 반구형 볼록부(82)가 형성되어 있다.

이와 같이 하면, 질화물 반도체 기판의 빛의 출사면인 제2 주표면(1a)에 반구형 볼록부(82)를 형성하기 때문에, 이 볼록부(82)가 렌즈 효과를 나타냄으로써 제2 주표면(1a)에 수직인 방향으로 향하는 빛을 효율적으로 추출할 수 있다. 이 결과, 볼록부(82)가 형성되어 있지 않은 경우나, 단순히 제2 주표면(1a)을 KOH 용액 등을 이용하여 비경면화한 경우, 또한 제2 주표면(1a)에 다이싱 등을 이용하여 홈을 형성한 경우보다 발광 장치에서의 빛의 이용 효율을 향상시킬 수 있다.

또한, 전술한 구성에서는 전기 저항이 낮은 질화물 반도체 기판[GaN 기판(1)]의 이면(제2 주표면)에 n형 전극(11)을 설치하기 때문에, 작은 피복율 즉 큰 개구율로 n 전극(11)을 설치하더라도 전류를 질화물 반도체 기판 전체에 골고루 미 치게 흘릴 수 있다. 이 때문에, 방출면에서 빛이 흡수되는 비율이 작아져, 발광 효율을 높일 수 있다. 또한, 빛의 방출은 제2 주표면뿐만 아니라 측면으로부터 이루어져도 되는 것은 물론이다. 이하의 발광 장치에 있어서도 마찬가지이다.

또한, 전기 저항이 높은 p형 질화물 반도체층 측은 광 방출면으로 되지 않기 때문에, p형 질화물 반도체층의 전면에 p형 전극층[p 전극(12)]을 형성할 수 있어, 대전류를 흘리고 발열을 억제함에 있어서도 또한 발생한 열을 전도로 방출함에 있어서도 매우 적합한 구조를 취하는 것이 가능해진다. 즉, 열적 요건 때문에 받는 제약이 매우 완화된다. 이 때문에, 전기 저항을 저하시키기 위해 p 전극과 n 전극을 뒤얽히게 한 빗형 형상 등으로 할 필요가 없다.

또한, GaN 기판(1)이 도전성이 우수하기 때문에, 서지 전압에 대한 보호 회로를 특별히 설치할 필요가 없고, 또한 내압성도 매우 우수한 것으로 할 수 있다. 또한, 복잡한 가공 공정을 행하지 않기 때문에, 제조 비용도 용이하게 저감할 수 있다.

또한, 상기 발광 장치에서 질화물 반도체 기판은 GaN 또는 Al_xGa_l-xN(0<x≤1) 중 어느 하나에 의해 구성되어 있더라도 좋다. 이 경우, 질화물 반도체 기판으로서 GaN 기판(1)을 이용하면, 기판에 인가하는 전류 밀도를 높일 수 있기 때문에(대전류 밀도를 인가할 수 있다), 발광 장치에서 고휘도(및 큰 광속)의 빛을 출사할 수 있다. 또한, GaN 또는 Al_xGa₁ _- _xN(0≤x≤1)에 의해 질화물 반도체 기판을 구성하면, 열전도가 좋다, 즉 방열성이 우수한 질화물 반도체 기판을 이용하여 발광 장치로서 의 LED를 구성할 수 있다. 이 때문에, 대전류 밀도를 인가하더라도 충분히 방열을 행할 수 있으므로, 열에 의해 LED가 손상할 가능성을 저감할 수 있다. 따라서, 장시간에 걸쳐 안정된 빛을 출력할 수 있는 발광 장치를 실현할 수 있다.

상기 발광 장치에서, 질화물 반도체 기판은 GaN 기판(1)이더라도 좋다. 이 GaN 기판(1)은 산소 도핑에 의해 n형화되어 있고, 산소 농도가 산소 원자 1E17(1×10¹⁷) 개/cm³ 이상 2E19(2×10¹⁹)개/cm³ 이하의 범위에 있더라도 좋다. 이 경우, GaN 기판(1)의 전체에 균일하게 전류를 흘릴 수 있기 때문에, 발광 장치에서 GaN 기판(1)의 제2 주표면의 거의 전체로부터 충분한 빛을 출사할 수 있다.

상기 발광 장치에 있어서, 반구형 볼록부(82)의 높이(T3)(도 4 참조)는 0.2 μm 이상 100 μm 이하이더라도 좋고, 질화물 반도체 기판[GaN 기판(1)]의 두께 방향에서, 볼록부(82)가 형성되어 있지 않은 부분의 두께(T2)(도 4 참조)는 100 μm 이상 600 μm 이하이더라도 좋다. 또한, 볼록부(82)의 폭(W)(도 4 참조)은 이 볼록부(82)의 높이(T3)의 2 배 정도, 구체적으로는 0.4 μm 이상 200 μm 이하이더라도 좋다. 또한, 상기 볼록부(82)의 높이(T2)나 폭(W)은 각각 볼록부(82)의 평균 높이나 평균 폭이더라도 좋다. 평균 높이 및 폭이란, 예컨대 소정 개수의 볼록부에 관해서 그 높이 및 폭을 측정하고, 평균치를 산출함으로써 결정하더라도 좋다. 구체적으로는, 기판의 N면에서의 임의의 3 개소에 관해서 소정의 배율로 관찰한 시야 내에서 임의로 선택한 5 개의 볼록부에 관해서 높이 및 폭을 측정한다. 그리고, 이들 3 개소×5 개의 볼록부 = 15 개의 볼록부에 관해서 높이 및 폭의 데이터를 측정 하고, 이들 높이 및 폭의 각각의 데이터에 관해서 평균치를 산출함으로써, 상기 평균 높이 및 폭을 결정하더라도 좋다.

여기서, 일반적으로 빛의 프레넬 반사에 있어서, 질화물 반도체 기판[GaN 기판(1)]에서의 구조의 효과가 나타나 빛의 추출 효율이 향상하는 것은 (추출하는 빛의 파장:λ)/(질화물 반도체 기판의 굴절률: n) 정도 이상의 사이즈의 구조이기 때문이다. 그리고, 발광 장치로부터 추출하는 빛의 파장을 420 nm 내지 480 nm로 생각하고, 질화물 반도체 기판이 GaN 기판(1)인 경우를 생각하면, 이 GaN 기판(1)의 굴절률은 2.5이다. 이들 데이터에 기초하여 빛의 추출 효율이 향상하는 구조의 사이즈의 하한을 생각한다. 그 결과, 이 구조의 사이즈가 0.2 μm(200 nm) 이상이면, 구조의 효과가 나타나 빛의 추출면인 제2 주표면(1a)으로부터의 빛의 추출 효율이 향상한다고 생각할 수 있다. 또한, 이 구조의 사이즈는 크면 클수록 빛의 추출 효율의 향상에는 기여하지만, 이 구조[볼록부(82)]의 사이즈[예컨대 높이(T3)]가 지나치게 크면, 이 볼록부(82)의 형성에 시간이 걸리게 된다. 이와 같이 볼록부(82)의 형성에 시간이 걸리면 발광 장치의 제조 기간이 길어지기 때문에, 결과적으로 발광 장치의 제조 비용을 증대시키게 된다. 이 때문에, 현실적인 처리 시간으로 형성 가능한 볼록부(82)의 사이즈(높이)로서는 100 μm 정도의 수치를 생각할 수 있다. 또한, 볼록부(82)의 폭(W)은 높이의 2 배 정도가 되기 때문에, 상기한 바와 같이 이 폭(W)은 0.4 μm 이상 200 μm 이하로 된다.

또한, 볼록부(82)가 형성되어 있지 않은 부분에서의 질화물 반도체 기판의 두께[인접하는 볼록부(82) 사이에서 GaN 기판(1)의 두께가 가장 얇은 부분의 두께 (T2)]에 관해서는, 발광층(MQW4)에 공급되는 전류를 널리 퍼지게 하기 위해 필요한 두께를 확보할 필요가 있다. [즉, GaN 기판(1)의 두께(T1)(도 4 참조)가 지나치게 얇으면, 제2 주표면(1a) 측에 설치된 n 전극(11)으로부터 공급된 전류가 발광층의 전면에 골고루 미치도록 충분히 널리 퍼지지 않아, 발광층의 전면으로부터 효율적으로 빛을 출사할 수 없게 된다.] 따라서, GaN 기판에 공급된 전류를 충분히 널리 퍼지게 하기 위해서는 볼록부(82)가 형성되어 있지 않은 부분에서의 질화물 반도체 기판의 두께(T2)를 100 μm 이상으로 하는 것이 바람직하다.

한편, 가능한 한 사이즈가 큰 볼록부(82)를 형성한다고 하는 관점으로 보아, 이 GaN 기판(1)의 두께(T1)는 두꺼우면 두꺼울수록 좋아진다. 그러나, GaN 기판(1)의 두께(T1)가 지나치게 두꺼우면, GaN 기판(1)을 투과하여 제2 면(1a)으로부터 출사하는 빛의 이 GaN 기판(1)에서의 투과량이 적어진다. 또한, GaN 기판(1)이 두꺼워지면 GaN 기판(1)의 재료 비용도 상승하기 때문에, 결과적으로 발광 장치의 제조 비용을 증대시키게 된다. 이러한 관점으로 보아, 볼록부(82)가 형성되어 있지 않은 부분에서의 GaN 기판(1)의 두께(T2)의 상한을 600 μm 정도로 하면, 상기와 같은 빛의 투과량의 문제나 제조 비용의 문제의 정도를 허용 범위 내에 수용할 수 있다.

상기 발광 장치에 있어서, 반구형 볼록부(82)의 높이(T3) 범위의 하한에 관해서는 1 μm 이상, 더 바람직하게는 2 μm 이상인 것이 바람직하다. 또한, 상기 볼록부(82)의 높이(T3) 범위의 상한에 관해서는 보다 바람직하게는 80 μm 이하이다.

여기서, 발명자는 발광 장치로부터 추출하는 빛이 청색광인 경우, 볼록부 (82)의 높이를 1 μm 이상으로 하면, 빛의 추출 효율이 비약적으로 향상하는 것을 발견하였다. 이 때문에, 볼록부(82) 높이의 하한을 1 μm로 하는 것이 바람직하다. 또한, 이 볼록부(82) 높이를 2 μm 이상으로 하면, 확실하게 빛의 추출 효율의 향상 효과를 얻을 수 있다.

상기 발광 장치에 있어서, 볼록부(82)는 제2 주표면(1a)에 대하여 반응성 이온 에칭을 행함으로써 형성되어 있더라도 좋다. 이 경우, 다이싱이나 연마 가공 등을 행하지 않고, 반응성 이온 에칭의 실시에 의해 상기 볼록부(82)를 형성할 수 있다. 이 때문에, 다이싱 등을 행하는 경우보다 발광 장치의 제조 공정을 간략화할 수 있다. 이 결과, 발광 장치의 제조 비용을 저감할 수 있다.

본 발명에 따른 질화물 반도체 기판을 구비하는 발광 장치의 제조 방법은 질화물 반도체 기판을 준비하는 공정[기판을 준비하는 공정(S10)]과, 반구형 볼록부를 형성하는 공정[RIE에 의한 반구형 볼록부의 형성 공정(S20)]을 구비한다. 반구형 볼록부를 형성하는 공정(S20)은 질화물 반도체 기판[GaN 기판(1)]에서 발광층이 형성되는 측인 제1 주표면과 반대측인 제2 주표면(1a)에 반응성 이온 에칭을 행하여 제2 주표면(1a)의 일부를 제거함으로써 반구형 볼록부(82)를 형성한다.

이와 같이 하면, 다이싱이나 연마 가공 등을 행하지 않고, 반응성 이온 에칭에 의해 상기 볼록부(82)를 형성할 수 있다. 이 때문에, 다이싱 등을 행하는 경우보다 발광 장치의 제조 공정을 간략화할 수 있다. 이 결과, 본 발명에 의한 발광 장치를 저비용으로 제조할 수 있다.

본 발명에 따른 질화물 반도체 기판[GaN 기판(1)]은 하나의 주표면[제2 주표 면(1a)]에 반구형 볼록부(82)가 형성되어 있다. 이 경우, 이 질화물 반도체 기판[GaN 기판(1)]을 발광 장치의 제조에 이용하여, 이 볼록부(82)가 형성된 면을 발광 장치의 빛의 추출면으로 하면, 볼록부(82)가 형성되어 있지 않은 기판을 이용하는 경우보다 빛의 추출 효율이 높은 발광 장치를 제조할 수 있다.

상기 질화물 반도체 기판은 GaN 기판(1)이더라도 좋다. 이 GaN 기판(1)은 산소 도핑에 의해 n형화되어 있고, 산소 농도가 산소 원자 1E17 개/cm³이상 2E19 개/cm³이하의 범위에 있는 것이 바람직하다. 이 경우, GaN 기판(1) 전체에 균일하게 전류를 흘릴 수 있기 때문에, 이 GaN 기판(1)을 이용하여 제조된 발광 장치에 있어서, GaN 기판(1)의 제2 주표면의 거의 전체로부터 충분한 빛을 출사할 수 있다.

또한, 질화물 반도체 기판으로서의 GaN 기판(1)에서의 산소 농도에 관해서는, 산소 농도가 2E19 개/cm³를 넘는 경우, GaN 기판(1)의 빛(특히 청색광)에 대한 투과율이 작아지기 때문에, 결과적으로 GaN 기판(1)에서의 빛의 투과량이 적어진다. 또한, GaN 기판(1)에서의 산소 농도가 1E17 개/cm³ 미만인 경우, GaN 기판(1)의 비저항이 작아지기 때문에, 전극으로부터 GaN 기판(1)에 공급된 전류가 충분히 널리 퍼진 상태로 발광층(4)에 공급되지 않는다. 이 때문에, 발광 장치로부터의 광 출력이 작아진다.

상기 질화물 반도체 기판에 있어서, 반구형 볼록부(82)의 높이는 0.2 μm 이상 100 μm 이하이더라도 좋다. 질화물 반도체 기판의 두께 방향에서, 볼록부(82) 가 형성되어 있지 않은 부분의 두께(T2)(도 4 참조)는 100 μm 이상 600 μm 이하이더라도 좋다. 또한, 볼록부(82)의 폭(W)(도 4 참조)은 이 볼록부(82)의 높이(T3)(도 4 참조)의 2 배 정도, 구체적으로는 0.4 μm 이상 200 μm 이하이더라도 좋다.

이 경우, 볼록부(82)의 구조의 효과가 나타나 이 볼록부(82)가 형성된 면을 빛의 추출면으로 한 발광 장치에서의 빛의 추출 효율을 향상시킬 수 있다. 또한, 볼록부(82)의 높이를 전술한 바와 같이 0.2 μm 이상으로 하면 볼록부(82)의 구조의 효과를 발휘시킬 수 있다. 또한, 볼록부(82)의 높이(T3)를 100 μm 이하로 하면, 볼록부(82)를 형성하기 위한 반응성 이온 에칭의 처리 시간을 현실적인 처리 시간으로 할 수 있다.

또한, 볼록부(82)가 형성되어 있지 않은 부분에서의 질화물 반도체 기판의 두께(T2)를 100 μm 이상으로 하면, 이 질화물 반도체 기판을 이용하여 발광 장치를 제조한 경우에, 발광 장치의 발광층(MQW4) 전체에 골고루 미치도록, 이 기판을 통해 전류를 공급할 수 있다. 또한, 볼록부(82)가 형성되어 있지 않은 부분에서의 해당 기판의 두께(T2)를 600 μm 이하라고 하면, 이 기판에서의 빛의 투과량이 저하한다고 하는 문제의 발생을 억제할 수 있다.

상기 질화물 반도체 기판에 있어서, 반구형 볼록부(82)의 높이(T3) 범위의 하한에 관해서, 1 μm 이상, 더 바람직하게는 2 μm 이상인 것이 바람직하다. 또한, 상기 볼록부(82)의 높이(T3) 범위의 상한에 관해서, 보다 바람직하게는 80 μm 이하이다.

이와 같이, 볼록부(82)의 높이(T3)를 1 μm 이상으로 하면, 이 GaN 기판(1)을 이용하여 발광 장치를 제조하였을 때에, 볼록부(82)가 형성된 면[제2 주표면(1a)]으로부터의 빛의 추출 효율을 볼록부(82)가 형성되어 있지 않은 경우에 비해 비약적으로 향상시킬 수 있다. 또한, 볼록부(82)의 높이(T3)를 2 μm 이상으로 하면, 상기 빛의 추출 효율의 향상 효과를 확실하게 얻을 수 있다.

상기 질화물 반도체 기판에 있어서, 볼록부(82)는 제2 주표면(1a)에 대하여 반응성 이온 에칭을 행함으로써 형성되어 있더라도 좋다. 이 경우, 다이싱이나 연마 가공 등을 행하지 않고, 반응성 이온 에칭의 실시에 의해 상기 볼록부(82)를 형성할 수 있다. 이 때문에, 다이싱 등을 행하는 경우보다 질화물 반도체 기판의 제조 공정을 간략화할 수 있다.

상기에 있어서, 본 발명의 실시형태 및 실시예에 관해서 설명하였지만, 상기에 개시된 본 발명의 실시형태 및 실시예는 어디까지나 예시로서, 본 발명의 범위는 이들 발명의 실시형태에 한정되지 않는다. 본 발명의 범위는 특허 청구의 범위의 기재에 의해 나타나고, 또한 특허청구의 범위의 기재와 균등한 의미 및 범위 내에서의 모든 변경을 포함하는 것이다.

본 발명의 발광 장치는 도전성이 높은 질화물 반도체 기판을 이용하고, 빛의 출사면에 반구형 볼록부를 형성하며, p 다운 실장한 구조를 이용한 결과, (1) 빛의 추출 효율을 향상시킬 수 있고, (2) 방열성이 우수하여, 복잡한 전극 구조를 설치할 필요가 없고, 큰 출력의 발광을 가능하게 하며, (3) 도전성이 우수하여, 과도 전압이나 정전 방전으로부터 발광 소자를 보호하기 위한 보호 회로를 설치할 필요 가 없고, 대면적 발광 및 정전 내압에 우수하며, (4) 발광층부터 기판에 걸쳐서 굴절률의 대에서부터 소로의 큰 불연속성이 없기 때문에, 발광층으로부터 방출면에 이르는 동안에 전 반사가 잘 생기지 않고, 따라서 전 반사에 기인하는 효율 저하나 측면부의 수지 저하가 없으며, (5) 저전압으로 발광하기 때문에, 대용량의 전원을 필요로 하지 않아, 특히 자동차용의 조명 장치용에 적합하고, (6) 그 구조가 간단하기 때문에, 제조하기 쉽고 저렴하며 유지성도 우수하다. 이 때문에 이후, 자동차의 조명 장치를 포함해서 각종 조명 제품에 광범위하게 이용되는 것이 기대된다.

이와 같이, 본 발명에 의하면, 질화물 반도체 기판의 제2 주표면에 반구형 볼록부를 형성하기 때문에, 이 질화물 반도체 기판을 이용한 발광 장치에서의 빛의 추출 효율을 향상시킬 수 있다.

Claims

질화물 반도체 기판과, 상기 질화물 반도체 기판의 제1 주표면 측에, n형 질화물 반도체층과, 상기 질화물 반도체 기판에서 봤을 때 상기 n형 질화물 반도체층보다 멀리 위치하는 p형 질화물 반도체층과, 상기 n형 질화물 반도체층 및 p형 질화물 반도체층 사이에 위치하는 발광층을 구비한 발광 장치로서,

상기 p형 질화물 반도체층 측을 다운 실장하고, 상기 질화물 반도체 기판의 상기 제1 주표면과의 반대측 주표면인 제2 주표면으로부터 빛을 방출하며,

상기 질화물 반도체 기판의 상기 제2 주표면에는 반구형 볼록부가 형성되어 있는 것인 발광 장치.
제1항에 있어서, 상기 질화물 반도체 기판은 GaN 기판이며,

상기 GaN 기판은 산소 도핑에 의해 n형화되어 있고, 산소 농도가 산소 원자 1E17 개/cm³ 이상 2E19 개/cm³ 이하의 범위에 있는 것인 발광 장치.
제1항 또는 제2항에 있어서, 상기 반구형 볼록부의 높이는 0.2 μm 이상 100 μm 이하이며,

상기 질화물 반도체 기판의 두께 방향에서, 상기 볼록부가 형성되어 있지 않은 부분의 두께는 100 μm 이상 600 μm 이하인 것인 발광 장치.
제1항 또는 제2항에 있어서, 상기 볼록부는 상기 제2 주표면에 대하여 반응성 이온 에칭을 행함으로써 형성되어 있는 것인 발광 장치.
질화물 반도체 기판을 구비하는 발광 장치의 제조 방법으로서,

질화물 반도체 기판을 준비하는 공정과,

상기 질화물 반도체 기판에서 발광층이 형성되는 측인 제1 주표면과 반대측인 제2 주표면에 반응성 이온 에칭을 행하여 상기 제2 주표면의 일부를 제거함으로써 반구형 볼록부를 형성하는 공정

을 포함하는 발광 장치의 제조 방법.
하나의 주표면에 반구형 볼록부가 형성되어 있는 질화물 반도체 기판.