KR20160089068A - 리드 프레임 - Google Patents

리드 프레임 Download PDF

Info

Publication number
KR20160089068A
KR20160089068A KR1020150008503A KR20150008503A KR20160089068A KR 20160089068 A KR20160089068 A KR 20160089068A KR 1020150008503 A KR1020150008503 A KR 1020150008503A KR 20150008503 A KR20150008503 A KR 20150008503A KR 20160089068 A KR20160089068 A KR 20160089068A
Authority
KR
South Korea
Prior art keywords
layer
conductive ceramic
disposed
light emitting
conductive
Prior art date
Application number
KR1020150008503A
Other languages
English (en)
Inventor
김감곤
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150008503A priority Critical patent/KR20160089068A/ko
Publication of KR20160089068A publication Critical patent/KR20160089068A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는 알루미늄 또는 알루미늄 합금으로 이루어진 몸체, 및 상기 몸체의 제1면에 배치되는 제1 다중층, 및 상기 몸체의 제2면에 배치되는 제2 다중층을 포함하며, 상기 제1 다중층은 상기 몸체의 제1면에 배치되는 제1 도전성 세라믹층, 상기 제1 도전성 세라믹층 상에 배치되는 반사층, 상기 반사층 상에 배치되는 제2 도전성 세라믹층, 및 상기 제2 도전성 세라믹층 상에 배치되는 전도성 산화물층을 포함하고, 상기 제2 다중층은 상기 몸체의 제2면에 배치되는 제3 도전성 세라믹층, 및 상기 제3 도전성 세라믹층 상에 배치되는 표면 실장층을 포함한다.

Description

리드 프레임{LEAD FRAME}
실시 예는 리드 프레임 및 이를 포함하는 발광 소자 패키지에 관한 것이다.
GaN, AlGaN 등의 3-5 족 화합물 반도체는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점으로 인해 광 전자 공학 분야(optoelectronics)와 전자 소자를 위해 등에 널리 사용된다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
발광소자는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물이 형성되고, 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 제1 전극과 제2 전극이 배치되고, 제1 전극과 제2 전극은 각각 제1 리드 프레임과 제2 리드 프레임에 전기적으로 연결되어 전류를 공급받을 수 있다.
리드 프레임은 발광소자와의 와이어 본딩시에 와이어와의 양호한 접합성을 가져야 하고, 전기 전도성이 우수하며, 발광소자 패키지 내에 배치될 때 발광소자로부터 방출되는 빛을 용이하게 반사할 수 있어야 한다.
리드 프레임은 전기 전도성이 우수한 구리 등의 재료를 사용하는데, 와이어와의 양호한 접합성 및 광의 반사도를 확보하기 위하여 별도의 재료를 표면 처리할 수도 있다.
실시 예는 부식에 의한 변색이 발생하지 않는다.
실시 예에 따른 리드 프레임임은 알루미늄 또는 알루미늄 합금으로 이루어진 몸체; 상기 몸체의 제1면에 배치되는 제1 다중층; 및 상기 몸체의 제2면에 배치되는 제2 다중층을 포함하며, 상기 제1 다중층은 상기 몸체의 제1면에 배치되는 제1 도전성 세라믹층, 상기 제1 도전성 세라믹층 상에 배치되는 반사층, 상기 반사층 상에 배치되는 제2 도전성 세라믹층, 및 상기 제2 도전성 세라믹층 상에 배치되는 전도성 산화물층을 포함하고, 상기 제2 다중층은 상기 몸체의 제2면에 배치되는 제3 도전성 세라믹층, 및 상기 제3 도전성 세라믹층 상에 배치되는 표면 실장층을 포함한다.
상기 표면 실장층은 구리 도금층, 또는 은 도금층 중 적어도 하나를 포함한다. 상기 제1 내지 제3 도전성 세라믹층은 Al2O3로 이루어질 수 있다.
다른 실시 예에 따른 리드 프레임은 알루미늄 또는 알루미늄 합금으로 이루어진 몸체; 상기 몸체의 제1면에 배치되는 제1 계면층, 제1 반사층, 및 제1 도금층을 포함하는 제1 다중층; 및 상기 몸체의 제2면에 배치되는 제2 계면층, 제2 반사층, 및 제2 도금층을 포함하는 제2 다중층을 포함하며, 상기 제1 및 제2 도금층들 각각은 2족 내지 5족에 속하는 금속 원소 또는 이를 포함하는 합금으로 이루어질 수 있다.
상기 제1 및 제2 도금층들 각각은 인듐(In)과 2족 내지 5족에 속하는 금속 원소 간의 합금으로 이루어질 수 있다.
상기 몸체는 50 계열의 알루미늄 또는 50 계열의 알루미늄 합금으로 이루어질 수 있다.
상기 제1 및 제2 계면층들 각각은 니켈(Ni)을 포함할 수 있다.
실시 예는 부식에 의한 변색이 발생하지 않는다.
도 1은 실시 예에 따른 리드 프레임의 단면도를 나타낸다.
도 2는 다른 실시 예에 따른 리드 프레임의 단면도를 나타낸다.
도 3은 실시 예에 리드 프레임을 포함하는 따른 발광 소자 패키지의 일 실시 예를 나타낸다.
도 4는 실시 예에 따른 리드 프레임을 포함하는 발광 소자 패키지의 다른 실시 예를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
도 1은 실시 예에 따른 리드 프레임의 단면도를 나타낸다.
도 1을 참조하면, 리드 프레임(100)은 몸체(body, 110), 몸체(110)의 제1 면(111)에 배치되는 제1 다중층(multilayer, 120), 및 몸체(110)의 제2 면(112)에 배치되는 제2 다중층(130)을 포함한다.
몸체(110)는 베이스 메탈(base metal)일 수 있고, 알루미늄, 또는 알루미늄 합금일 수 있다. 몸체(110)의 두께(t1)는 1.5 마이크로 미터 내지 2.5 마이크로 미터일 수 있다. 몸체(110)의 두께(t1)가 1.5 마이크로 미터보다 얇으면 리드 프레임(100)의 지지에 불리할 수 있고, 두께(t1)가 2.5 마이크로 미터를 초과하면 제조 비용이 증가하고 리드 프레임(100)의 두께가 증가하여, 발광 소자 패키지의 두께도 증가할 수 있다.
예컨대, 몸체(110)는 가공성이 양호한 50 계열의 알루미늄 또는 50 계열의 알루미늄 합금으로 이루어질 수 있다. 50 계열의 알루미늄은 스탬핑(Stamping) 공정을 용이하게 할 수 있는 강도를 갖기 때문이다.
제1 다중층(120)은 몸체(110)의 제1면(111) 상에 배치 또는 적층되며, 반도체 소자, 예컨대, 발광 다이오드가 본딩되는 층일 수 있다.
몸체(110)의 제1면(111)과 제2면(112)은 서로 마주보는 면일 수 있다. 예컨대, 몸체(110)의 제1면(111)은 몸체(110)의 상면일 수 있고, 몸체(110)의 제2면(112)은 몸체(110)의 하면일 수 있다.
제1 다중층(120)은 제1 도전성 세라믹층(122), 제1 도전성 세라믹층(122) 상에 배치 또는 적층되는 반사층(124), 상기 반사층(124) 상에 배치 또는 적층되는 제2 도전성 세라믹층(126), 및 제2 도전성 세라믹층(126) 상에 배치 또는 적층되는 전도성 산화물층(128)을 포함할 수 있다.
제1 도전성 세라믹층(122) 및 제2 도전성 세라믹층(126)은 열전도성이 우수한 Al2O3를 포함할 수 있다. 제1 및 제2 도전성 세라믹층(122,126) 각각의 두께는 0.5 마이크로 미터 내지 1.5 마이크로 미터일 수 있다.
제1 및 제2 도전성 세라믹층(122,126) 각각의 두께가 0.5 마이크로 미터보다 작으면 열전도성이 떨어질 수 있고, 제1 및 제2 도전성 세라믹층(122,126) 각각의 두께가 1.5 마이크로 미터를 초과하면 도전성이 나빠질 수 있다.
반사층(124)은 제1 도전성 세라믹층(122)과 제2 도전성 세라믹층(126) 사이에 배치된다. 반사층(124)은 반사도가 높은 은(Ag)으로 이루어질 수 있고, 반사층(124)의 두께는 0.1 마이크로 미터 내지 1 마이크로 미터일 수 있다.
반사층(124)의 두께가 0.1 마이크로 미터보다 얇으면 광반사 효과가 충분하지 않을 수 있고, 1 마이크로 미터보다 크면 리드 프레임의 두께가 너무 두껍고 재료비도 증가할 수 있다.
전도성 산화물층(128)은 제2 도전성 세라믹층(126) 상에 배치 또는 적층되며, 리드 프레임(100)의 표면이 산화 또는 부식되는 것을 방지할 수 있다.
전도성 산화물층(128)은 투명 전도성 산화물, 예컨대, TiO2 , 또는 ZnO로 이루어질 수 있다. 또는 전도성 산화물층(128)은 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide) 중 어느 하나로 이루어질 수도 있다.
제2 다중층(130)은 몸체(110)의 제2면(112) 상에 배치 또는 적층되며, 기판(substrate)에 본딩 또는 실장되는 층일 수 있다.
제2 다중층(130)은 몸체(110)의 제2면(112) 상에 배치 또는 적층되는 제3 도전성 세라믹층(132), 및 제3 도전성 세라믹층(132) 상에 배치 또는 적층되는 표면 실장층(134)을 포함한다.
제3 도전성 세라믹층(132)의 재료 및 두께는 제1 도전성 세라믹층(122)과 동일할 수 있다.
표면 실장층(134)은 기판에 리드 프레임(100)을 실장할 수 있도록 하는 층으로서, 적어도 하나의 구리 도금층, 또는 적어도 하나의 은 도금층을 포함할 수 있다.
예컨대, 표면 실장층(134)은 단일의 구리 도금층으로 이루어지거나, 또는 2개의 구리 도금층들로 이루어지거나, 또는 하나의 구리 도금층과 하나의 은 도금층으로 이루어지거나, 또는 2개의 구리 도금층들과 하나의 은 도금층으로 이루어질 수 있다.
실시 예에 따른 리드 프레임(100)은 적어도 하나의 도전성 세라믹층들(122,126,132)을 포함하기 때문에, 방열 효율을 향상시킬 수 있다.
또한 실시 예는 표면 실장층(134)을 포함하기 때문에, SMT(Surface Mounter Technology)에 의한 납땜이 가능할 수 있다.
또한 가공성이 양호한 50 계열의 알루미늄으로 이루어진 몸체(110)를 포함하기 때문에, 실시 예는 스탬핑(Stamping) 가공이 용이할 수 있다.
도 2는 다른 실시 예에 따른 리드 프레임(200)의 단면도를 나타낸다. 도 1과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 생략하거나 간략하게 한다.
도 2를 참조하면, 리드 프레임(200)은 몸체(110), 몸체(110)의 제1 면(111)에 배치되는 제1 다중층(210), 및 몸체(110)의 제2 면(112)에 배치되는 제2 다중층(220)을 포함한다.
제1 다중층(210)은 몸체(110)의 제1면(111) 상에 배치 또는 적층되며, 반도체 소자, 예컨대, 발광 다이오드가 본딩되는 층일 수 있고, 제2 다중층(220)은 몸체(110)의 제2면(112) 상에 배치 또는 적층되며, 기판에 본딩 또는 실장되는 층일 수 있다.
제1 다중층(210)은 제1 계면층(212), 제1 계면층(212) 상에 배치 또는 적층되는 제1 반사층(214), 및 제1 반사층(214) 상에 배치 또는 적층되는 제1 도금층(216)을 포함할 수 있다.
제1 계면층(212)은 반사층(214)과 몸체(110)의 결합 특성을 향상시키고, 열 처리 공정시 몸체(110)의 재료가 외부로 확산되는 것을 방지할 수 있다.
제1 계면층(212)의 두께는 0.1 마이크로 미터 내지 0.5 마이크로 미터일 수 있다. 제1 계면층(212)의 두께가 0.1 마이크로 미터 미만이면 상술한 확산 방지 효과가 충분하지 않을 수 있고, 0.5 마이크로 미터 초과하면 재료비 및 리드 프레임의 두께가 증가할 수 있다. 예컨대, 제1 계면층(212)은 니켈(Ni)을 포함할 수 있다.
제1 반사층(214)은 반사율이 높은 물질, 예컨대, 은(Ag)으로 이루어질 수 있으며, 제1 반사층(214)의 두께는 0.3 마이크로 미터 내지 0.5 마이크로 미터일 수 있다.
제1 반사층(214)의 두께가 0.3 마이크로 미터 미만이면 광반사 효과가 충분하지 않을 수 있고, 0.5 마이크로 미터 초과이면 리드 프레임(200)의 두께가 두꺼워지고 재료비도 증가할 수 있다.
제1 도금층(216)은 2족 내지 5족에 속하는 금속 원소 또는 이를 포함하는 합금으로 이루어질 수 있으며, 은(Ag)이 포함되지 않는다.
예컨대, 제1 도금층(216)은 인듐(In)과 2족 내지 5족에 속하는 금속 원소 간의 합금으로 이루어질 수 있다. 제1 도금층(216)은 반도체 소자, 예컨대, 발광 다이오드가 본딩 또는 실장되는 표면 실장층일 수 있다.
제1 도금층(216)의 두께는 1 나노미터 내지 10 나노미터 이하일 수 있다. 제1 도금층(216)의 두께가 1 나노미터 미만이면 부식 방지를 하지 못하여 리드 프레임(200)에 변색이 발생할 수 있고, 10 나노미터 초과이면 전도성이 나빠지거나 SMT 실장이 어려울 수 있다.
제2 다중층(220)은 제2 계면층(222), 제2 계면층(222) 상에 배치 또는 적층되는 제2 반사층(224), 및 제2 반사층(224) 상에 배치 또는 적층되는 제2 도금층(226)을 포함할 수 있다.
제2 계면층(222)의 재료, 및 기능은 제1 계면층(212)과 동일할 수 있다. 제2 계면층(222)의 두께는 제1 계면층(212)과 동일할 수 있으나, 이에 한정되는 것은 아니다.
제2 반사층(224)의 재료, 및 기능은 제1 반사층(214)과 동일할 수 있다. 제2 반사층(224)의 두께는 제1 반사층(214)과 동일할 수 있으나, 이에 한정되는 것은 아니다.
제2 도금층(226)의 재료, 및 기능은 제1 도금층(216)과 동일할 수 있다. 제2 도금층(226)의 두께는 제1 도금층(216)과 동일할 수 있으나, 이에 한정되는 것은 아니다. 제2 도금층(226)은 기판 표면에 실장되는 표면 실장층일 수 있다.
가공성이 양호한 50 계열의 알루미늄으로 이루어진 몸체(110)를 포함하기 때문에, 실시 예(200)는 스탬핑(Stamping) 가공이 용이할 수 있다.
은(Ag)을 포함하지 않는 제1 및 제2 도금층들(216,226)을 구비하기 때문에, 실시 예는 부식에 의한 변색이 발생하지 않을 수 있다.
도 3은 실시 예에 리드 프레임(100 또는 200)을 포함하는 따른 발광 소자 패키지(300)의 일 실시 예를 나타낸다.
도 3을 참조하면, 발광 소자 패키지(300)는 지지 기판(310), 리드 프레임들(401, 402), 발광 소자(405), 및 와이어들(452, 454)을 포함한다.
리드 프레임들(401,402)은 지지 기판(310) 상에 서로 이격하여 배치될 수 있으며, 리드 프레임들(401,402) 각각은 실시 예들(100,200) 중 어느 하나일 수 있다.
발광 소자(405)는 리드 프레임들(401,402)과 와이어들(452,454)을 통하여 전기적으로 연결될 수 있다.
발광 소자(405)는 기판(410), 기판(410) 상에 배치되는 발광 구조물(420), 발광 구조물(420) 상에 배치되는 투광성 도전층(430), 및 발광 구조물(420)과 전기적으로 연결되는 제1 및 제2 전극들(440,445)을 포함할 수 있다.
기판(410)은 사파이어(Al2O3) 등이 사용될 수 있고, 기판(410)의 표면에는 패턴이 형성되어 광추출 구조를 향상시킬 수 있다. 발광 구조물(420)은 제1 도전형 반도체층(422a)과 활성층(422b) 및 제2 도전형 반도체층(422c)을 포함하여 이루어진다.
제1 도전형 반도체층(422a)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(422a)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.
제1 도전형 반도체층(422a)이 n형 반도체층인 경우, 제1 도전형도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(422a)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(422b)은 제1 도전형 반도체층(422a)과 제2 도전형 반도체층(422c) 사이에 배치되며, 단일 우물 구조(Double Hetero Structure), 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.
활성층(422b)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다. 이때, 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.
제2 도전형 반도체층(422c)은 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(422c)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(422c)은 예컨대, InxAlyGa1 -x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaNAlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.
제2 도전형 반도체층(422c)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(422c)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도시되지는 않았으나, 활성층(422b)과 제2 도전형 반도체층(422c)의 사이에는 전자 차단층(Electron blocking layer)가 배치될 수 있다. 전자 차단층은 초격자(superlattice) 구조로 이루어질 수 있는데, 초격자는 예를 들어 제2 도전형 도펀트로 도핑된 AlGaN이 배치될 수 있고, 알루미늄의 조성비를 달리하는 GaN이 층(layer)을 이루어 복수 개 서로 교번하여 배치될 수도 있다.
제2 도전형 반도체층(422c) 상에는 ITO(Indium-Tin-Oxide) 등으로 이루어진 투광성 도전층(430)이 배치되어 제2 도전형 반도체층(422c)에 전류 공급을 원활히 할 수 있다.
투광성 도전층(430)으로부터 제2 도전형 반도체층(422c)과 활성층(422b) 및 제1 도전형 반도체층(422a)의 일부까지 메사 식각되어 제1 도전형 반도체층(422a)의 상부면이 일부 노출되고, 노출된 제1 도전형 반도체층(422a) 상에는 제1 전극(440)이 배치되고, 투광성 도전층(430) 상에는 제2 전극(445)이 배치될 수 있다.
제1 전극(440)과 제2 전극(445)은 도전성 물질로 이루어질 수 있고, 상세하게는 금속으로 이루어질 수 있으며, 보다 상세하게는 은(Ag), 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
발광 구조물(420)의 둘레에는 패시베이션층(미도시)이 형성될 수 있는데, 패시베이션층은 절연물질로 이루어질 수 있으며, 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 패시베이션층은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.
그리고, 도시되지는 않았으나 발광소자와 와이어를 둘러싸고 몰딩부 내지 형광체가 배치될 수 있으며, 하나의 발광 소자 패키지에는 발광 소자가 하나 또는 복수 개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
도 4는 실시 예에 따른 리드 프레임(100, 200)을 포함하는 발광 소자 패키지의 다른 실시 예를 나타낸다.
도 4를 참조하면, 발광 소자 패키지(400)는 패키지 몸체(610), 리드 프레임들(612, 614), 발광 소자(620), 반사판(625), 와이어(630) 및 수지층(640)을 포함한다.
패키지 몸체(610)의 상면에는 캐비티(cavity)가 형성될 수 있다. 상기 캐비티의 측벽은 경사지게 형성될 수 있다. 도 3에 도시된 패키지 몸체(610)는 캐비티를 갖지만, 실시 예는 이에 한정되는 것은 아니며, 다른 실시 예에서 패키지 몸체는 캐비티를 갖지 않을 수 있으며, 발광 소자가 배치되는 편평한 면을 포함할 수 있다.
패키지 몸체(610)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있으나, 패키지 몸체(610)는 상술한 재질, 구조 및 형상으로 한정되지 않는다.
제1 및 제2 리드 프레임들(612, 614)은 열 배출이나 발광 소자(620)의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(610)에 배치될 수 있다.
제1 및 제2 리드 프레임들(612, 614) 각각은 실시 예들(100,200) 중 어느 하나일 수 있다.
발광 소자(620)는 리드 프레임(612, 614)과 전기적으로 연결될 수 있다. 발광 소자(620)는 수직형 발광 다이오드, 수평형 발광 다이오드, 또는 플립칩형 발광 다이오드 중 어느 하나일 수 있다.
반사판(625)은 발광 소자(620)에서 방출된 빛을 소정의 방향으로 지향시키도록 패키지 몸체(610)의 캐비티 측벽에 형성된다. 반사판(625)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다. 다른 실시 예에서 반사판(625)은 생략될 수 있다.
수지층(640)은 패키지 몸체(610)의 캐비티 내에 위치하는 발광 소자(620)를 포위하여 발광소자(620)를 외부 환경으로부터 보호할 수 있다. 수지층(640)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어질 수 있다. 수지층(640)은 발광 소자(620)로부터 발생하는 빛의 파장을 변화시키는 형광체를 포함할 수 있다. 또한 수지층(640)은 광을 확산시키는 확산제를 포함할 수도 있다.
리드 프레임들(612,614)은 적어도 하나의 도전성 세라믹층들(122,126,132)을 포함할 수 있기 때문에, 실시 예에 따른 발광 소자 패키지(300)는 방열 효율을 향상시킬 수 있다.
리드 프레임들(612,614)은 표면 실장층(134)을 포함하기 때문에, SMT(Surface Mounter Technology)에 의하여 발광 소자 패키지(300)는 기판 등에 납땜이 가능할 수 있다.
또한 은(Ag)을 포함하지 않는 제1 및 제2 도금층들(216,226)을 구비하기 때문에, 리드 프레임들(612,614)은 부식에 의한 변색이 발생하지 않을 수 있고, 이로 인하여 실시 예에 따른 발광 소자 패키지는 신뢰성을 보장할 수 있고, 수명이 단축되는 것을 방지할 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 몸체 120: 제1 다중층
122: 제1 도전성 세라믹층 124: 반사층
126: 제2 도전성 세라믹층 128: 전도성 산화물층
130,210: 제2 다중층 132,220: 제3 도전성 세라믹층
134: 표면 실장층 212: 제1 계면층
214: 제1 반사층 216: 제1 도금층
222: 제2 계면층 224: 제2 반사층
226: 제2 도금층.

Claims (7)

  1. 알루미늄 또는 알루미늄 합금으로 이루어진 몸체; 및
    상기 몸체의 제1면에 배치되는 제1 다중층; 및
    상기 몸체의 제2면에 배치되는 제2 다중층을 포함하며,
    상기 제1 다중층은,
    상기 몸체의 제1면에 배치되는 제1 도전성 세라믹층, 상기 제1 도전성 세라믹층 상에 배치되는 반사층, 상기 반사층 상에 배치되는 제2 도전성 세라믹층, 및 상기 제2 도전성 세라믹층 상에 배치되는 전도성 산화물층을 포함하고,
    상기 제2 다중층은,
    상기 몸체의 제2면에 배치되는 제3 도전성 세라믹층, 및 상기 제3 도전성 세라믹층 상에 배치되는 표면 실장층을 포함하는 리드 프레임.
  2. 제1항에 있어서, 상기 표면 실장층은,
    구리 도금층, 또는 은 도금층 중 적어도 하나를 포함하는 리드 프레임.
  3. 제1항에 있어서,
    상기 제1 내지 제3 도전성 세라믹층은 Al2O3로 이루어지는 리드 프레임.
  4. 알루미늄 또는 알루미늄 합금으로 이루어진 몸체; 및
    상기 몸체의 제1면에 배치되는 제1 계면층, 제1 반사층, 및 제1 도금층을 포함하는 제1 다중층; 및
    상기 몸체의 제2면에 배치되는 제2 계면층, 제2 반사층, 및 제2 도금층을 포함하는 제2 다중층을 포함하며,
    상기 제1 및 제2 도금층들 각각은,
    2족 내지 5족에 속하는 금속 원소 또는 이를 포함하는 합금으로 이루어지는 리드 프레임.
  5. 제4항에 있어서, 상기 제1 및 제2 도금층들 각각은,
    인듐(In)과 2족 내지 5족에 속하는 금속 원소 간의 합금으로 이루어지는 리드 프레임.
  6. 제1항 또는 제4항에 있어서,
    상기 몸체는 50 계열의 알루미늄 또는 50 계열의 알루미늄 합금으로 이루어지는 리드 프레임.
  7. 제4항에 있어서,
    상기 제1 및 제2 계면층들 각각은 니켈(Ni)을 포함하는 리드 프레임.
KR1020150008503A 2015-01-19 2015-01-19 리드 프레임 KR20160089068A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150008503A KR20160089068A (ko) 2015-01-19 2015-01-19 리드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150008503A KR20160089068A (ko) 2015-01-19 2015-01-19 리드 프레임

Publications (1)

Publication Number Publication Date
KR20160089068A true KR20160089068A (ko) 2016-07-27

Family

ID=56616993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150008503A KR20160089068A (ko) 2015-01-19 2015-01-19 리드 프레임

Country Status (1)

Country Link
KR (1) KR20160089068A (ko)

Similar Documents

Publication Publication Date Title
US10290789B2 (en) Light emitting device, manufacturing method for the light emitting device, and lighting module having the light emitting device
US8071973B2 (en) Light emitting device having a lateral passivation layer
US10892390B2 (en) Light-emitting element and light-emitting element package including the same
US9391248B2 (en) Light emitting device, light emitting device package
US8729568B2 (en) Light emitting device
KR20120005756A (ko) 발광소자
KR20140023512A (ko) 질화물 발광장치
KR20130007919A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
US10199540B2 (en) Light emitting diode, light emitting diode package including same, and lighting system including same
KR20130018072A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
US8455882B2 (en) High efficiency LEDs
US20190027647A1 (en) Light emitting diode
CN110246946B (zh) 发光二极管介质镜
KR102075059B1 (ko) 발광 소자 및 발광 소자 패키지
KR101700792B1 (ko) 발광 소자
US10270006B2 (en) Light emitting device and light emitting module
KR20160093311A (ko) 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
KR102445539B1 (ko) 발광소자 및 조명장치
KR20160089068A (ko) 리드 프레임
KR101644501B1 (ko) 발광소자, 발광 소자 패키지 및 조명장치
KR20110127936A (ko) 반도체 발광소자
KR102404655B1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
KR20120087033A (ko) 발광 소자
KR20130022439A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120015882A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination