KR20120087033A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20120087033A
KR20120087033A KR1020110008471A KR20110008471A KR20120087033A KR 20120087033 A KR20120087033 A KR 20120087033A KR 1020110008471 A KR1020110008471 A KR 1020110008471A KR 20110008471 A KR20110008471 A KR 20110008471A KR 20120087033 A KR20120087033 A KR 20120087033A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
emitting device
well
Prior art date
Application number
KR1020110008471A
Other languages
English (en)
Inventor
손효근
정명훈
최은실
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110008471A priority Critical patent/KR20120087033A/ko
Publication of KR20120087033A publication Critical patent/KR20120087033A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

실시 예는 발광 소자에 관한 것이다.
실시 예에 따른 발광 소자는 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 교대로 배치된 복수의 장벽층과 복수의 우물층을 갖는 활성층; 상기 활성층 위에 제2도전형 반도체층을 포함하며, 상기 복수의 우물층 중 적어도 제1우물층은 다른 적어도 2개의 우물층의 인듐 농도에 비해 2~10배 더 많은 인듐 농도를 포함한다.

Description

발광 소자{LIGHT EMITTING DEVICE}
실시 예는 발광 소자 및 이를 구비한 발광 소자 패키지에 관한 것이다.
III-V족 질화물 반도체는 청색/녹색 발광 다이오드(LED)를 비롯한 광 소자, MOSFET(Metal Semiconductor Field Effect Transistor), HEMT(Hetero junction Field Effect Transistors) 등의 고속 스위칭 소자, 조명 또는 표시 장치의 광원 등으로 다양하게 응용되고 있다. 특히 III족 질화물 반도체를 이용한 발광소자는 가시광선에서 자외선까지의 영역에 대응하는 직접 천이형 밴드 갭을 갖고, 고효율 광 방출을 실현할 수 있다.
상기 질화물 반도체는 주로 LED(Light Emitting Diode) 또는 레이저 다이오드(LD)로 활용되고 있으며, 제조 공정이나 광 효율을 개선하기 위한 연구가 지속되고 있다.
실시 예는 새로운 활성층을 갖는 발광 소자를 제공한다.
실시 예는 활성층의 다중 양자 우물 구조 내에서 다른 우물층의 인듐 농도보다 적어도 2배 더 많은 인듐 농도를 갖는 우물층을 포함하는 발광 소자를 제공한다.
실시 예는 발광 소자를 구비한 발광 소자 패키지 및 조명 시스템을 제공한다.
실시 예에 따른 발광 소자는, 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 교대로 배치된 복수의 장벽층과 복수의 우물층을 갖는 활성층; 상기 활성층 위에 제2도전형 반도체층을 포함하며, 상기 복수의 우물층 중 적어도 제1우물층은 다른 적어도 2개의 우물층의 인듐 농도에 비해 2~10배 더 많은 인듐 농도를 포함한다.
실시 예에 따른 발광 소자 패키지는, 몸체; 상기 몸체 위에 복수의 리드 전극; 상기 복수의 리드 전극 중 적어도 한 리드 전극 위에 배치되며, 복수의 리드 전극과 전기적으로 연결된 발광 소자; 및 상기 발광 소자 위에 몰딩 부재를 포함하며, 상기 발광 소자는 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 교대로 배치된 복수의 장벽층과 복수의 우물층을 갖는 활성층; 상기 활성층 위에 제2도전형 반도체층을 포함하며, 상기 복수의 우물층 중 적어도 제1우물층은 다른 적어도 2개의 우물층의 인듐 농도에 비해 2~10배 더 많은 인듐 농도를 포함한다.
실시 예는 활성층의 결정성을 개선시켜 주어, 발광 소자의 ESD(Electrostatic discharge)줄 수 있다.
도 1은 제1실시 예에 따른 발광 소자를 나타낸 도면이다.
도 2는 도 1의 활성층의 에너지 밴드를 나타낸 도면이다.
도 3은 도 1의 활성층의 제조 과정을 나타낸 도면이다.
도 4는 실시 예에 따른 발광 소자의 활성층의 다른 예를 나타낸 도면이다.
도 5는 실시 예에 따른 수평형 전극 구조를 갖는 발광 소자를 나타낸 도면이다.
도 6은 실시 예에 따른 수직형 전극 구조를 갖는 발광 소자를 나타낸 도면이다.
도 7은 실시 예에 따른 발광 소자 패키지를 구비한 표시 장치를 나타낸 도면이다.
도 8은 실시 예에 따른 발광 소자 패키지를 구비한 표시 장치의 다른 예를 나타낸 도면이다.
도 9는 실시 예에 따른 발광 소자 패키지를 구비한 조명 장치를 나타낸 도면이다.
실시 예에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다.
이하, 실시 예를 설명함에 있어서, 각 층의 위 또는 아래에 대한 기준은 도면을 참조하여 설명될 수 있으며, 또한 각 층의 두께는 일 예로 설명된 것이며, 도면의 두께로 한정되지는 않는다.
이하, 실시 예에 따른 반도체 발광소자에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 실시 예에 따른 발광소자의 측 단면도이다.
도 1을 참조하면, 발광소자(100)는 기판(101), 제1반도체층(103), 제1도전형 반도체층(111), 활성층(121), 제2도전형 반도체층(131)을 포함한다.
상기 기판(101)은 사파이어 기판(Al203) 또는 유리와 같은 투광성 기판을 포함할 수 있다. 또한 상기 기판(101)은 전도성 재료, 절연성 재료, 또는 금속성 재료 중에서 선택될 수 있으며, 바람직하게 GaN, SiC, ZnO, Si, GaP, 그리고 GaAs, Ga203 등으로 이루어진 군에서 선택될 수 있으며, 이에 대해 한정하지는 않는다. 또한 상기 기판(101)의 상부에는 광 추출 구조가 형성될 수 있으며, 상기 광 추출 구조는 바람직하게, 상기 기판(101) 상에 렌즈 형상 또는 스트라이프 형상 등과 같은 돌출부가 형성될 수 있다. 본 실시 형태에 있어서, Ⅲ족 질화물 반도체 결정이 표면상에 에피택셜 성장되는 기판은 변경될 수 있다.
상기 기판(101) 위에는 2족 내지 6족 원소의 화합물 반도체층이 층 또는 패턴으로 형성될 수 있으며, 상기 화합물 반도체층은 광 추출 구조 또는 격자 상수의 차이를 개선시켜 줄 수 있는 구조물이나 물질로 형성될 수 있다.
상기 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(101) 위에는 예컨대, 3족-5족 화합물 반도체를 이용한 제1반도체층(103)이 형성될 수 있다. 상기 제1반도체층(103)은 3족-5족 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1반도체층(103)은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성되거나, ZnO와 같은 산화물 계열로 형성될 수 있다. 상기 제1반도체층(103)은 상기 기판(101)과 화합물 반도체층 사이의 격자 상수의 차이를 개선시켜 주는 층 구조 예컨대, 단층 또는 초격자 구조(SLS: Super lattice structures)를 포함할 수 있다. 상기 초격자 구조는 InGaN/GaN 적층 구조를 포함할 수 있다.
상기 언도프드 반도체층은 예컨대 undoped 질화물계 반도체로서, 의도적으로 도전형 도펀트를 도핑하지 않은 반도체층이다. 상기 언도프드 반도체층은 상기 제1도전형 반도체층보다 현저히 낮은 전기 전도성을 갖는 반도체층으로서, 예를 들면 undoped GaN층일 수 있으며 제1도전형의 특성을 가질 수 있다. 상기 제1반도체층(103) 또는/및 상기 언도프드 반도체층은 형성하지 않을 수 있다.
상기 제1반도체층(103) 위에는 발광 구조층이 형성된다. 상기 발광 구조층은 3족-5족 화합물 반도체층을 이용하여 N-P 접합, P-N 접합, N-P-N 접합, 및 P-N-P 접합 중 어느 하나로 형성될 수 있다. 여기서, N은 N형 반도체층이며, P은 P형 반도체층이며, “-“은 N형 반도체층과 P형 반도체층이 활성층의 양측에 배치된 구조이거나, 직접 적층된 구조일 수 있다.
상기 발광 구조층은 바람직하게, 제1도전형 반도체층(111), 활성층(121) 및 제2도전형 반도체층(131)을 포함한다.
상기 제1도전형 반도체층(111)은 상기 활성층(121)과 기판(101) 사이에 배치될 수 있으며, 바람직하게 상기 제1반도체층(103) 위에 형성될 수 있다. 상기 제 1도전형 반도체층(111)은 제1도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전형 반도체층(111)은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
상기 제1도전형 반도체층(111)이 N형 반도체층이며, 상기 N형 반도체층은 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1도전형 반도체층(111)은 전극 접촉층으로 기능할 수 있으며, 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(111)은 제2반도체층(113) 및 제3반도체층(115)을 포함하며, 상기 제2반도체층(113)은 단층 또는 초격자 구조층을 포함한다. 상기 제3반도체층(115)은 서로 다른 반도체층을 적층한 초격자 구조층을 포함할 수 있으며, 상기 초격자 구조층은 GaN/InGaN의 적층 구조, 또는 GaN/AlGaN의 적층 구조를 포함한다. 상기 초격자 구조층은 수 A 이상의 서로 다른 두 층을 적어도 2 페어 이상 교대로 적층한 구조를 포함할 수 있다.
상기 제1도전형 반도체층(111)와 상기 활성층(121) 사이에는 제1도전형 클래드층이 형성될 수 있으며, 상기 제1도전형 클래드층은 GaN계 반도체로 형성될 수 있으며, 상기 활성층(121) 내의 장벽층(11,12,13,1n)의 밴드 갭 보다 큰 밴드 갭을 갖고, 캐리어를 구속시켜 주는 역할을 한다.
상기 활성층(121)은 다중 양자 우물 구조로 형성될 수 있으며, 선택적으로 양자 선 구조 또는 양자 점 구조를 포함할 수 있다.
상기 활성층(121)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 장벽층(11,12,13,1n) 및 우물층(21,22,2n)의 주기, 예를 들면 InaAlbGa(1-a-b)N 장벽층(11,12,13,1n)/InxAlyGa(1-x-y)N 우물층(21,22,2n)의 조성식으로 형성될 수 있으며, 여기서 0<x≤1, 0≤y≤1, 0≤x+y≤1, 0<a≤1, 0≤b≤1, 0<a+b≤1을 만족하게 된다. 상기 장벽층(11,12,13,1n)과 우물층(21,22,2n)의 주기는 3~20주기로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 활성층(121)의 최상측에는 우물층(2n)이 배치될 수 있으며, 다른 예로서 장벽층이 배치될 수 있다.
또한 상기 활성층(121)의 장벽층(11,12,13,1n) 중에서 제1도전형 반도체층(111)에 가깝게 배치된 장벽층(11)은 n형 도펀트가 도핑될 수 있으며, 제2도전형 반도체층(131) 아래에 가깝게 배치된 장벽층은 다른 장벽층의 도펀트 농도보다 낮은 도펀트 농도로서, n형 도펀트 또는/및 p형 도펀트를 포함할 수 있다.
상기 할성층(121)은 제1활성 영역(A1), 제2활성 영역(A2), 및 제3활성 영역(A3)을 포함하며, 상기 활성 영역(A1,A2,A3) 각각은 적어도 하나의 우물층을 포함하며, 바람직하게 제2활성 영역(A2)은 하나의 우물층(22)을 포함하며, 상기 제1 및 제3활성 영역(A1,A3)은 우물층의 개수가 1개 이상이며 서로 동일하거나 다를 수 있다.
제1 내지 제3활성 영역(A1,A2,A3) 내에서의 우물층 개수를 보면, 상기 장벽층/우물층의 주기가 7주기인 경우, A1:A2:A3는 3:1:3, 2:1:4, 4:1:2의 비율로 배치할 수 있으나, , 5:1:1 비율로도 형성될 수 있다. 또한 상기 A1의 우물층은 1이며, 상기 A2의 우물층 개수에 비해 적어도 2배로 배치될 수 있다. 상기 제2활성 영역(A2)의 우물층은 상기 제1도전형 반도체층과 상기 제2도전형 반도체층과 동일한 간격으로 이격될 수 있으며, 상기 제1도전형 반도체층(또는 제2도전형 반도체층)보다 상기 제2도전형 반도체층(또는 제1도전형 반도체층)에 더 가깝게 배치될 수 있다.
또한 상기 장벽층/우물층의 주기가 10~20주기인 경우, 상기 제1활성 영역(A1) 또는 제3활성 영역(A3) 중에서 제1도전형 반도체층 또는 제2도전형 반도체층에 더 가까운 위치에 제2활성 영역(A2)의 우물층과 동일한 구조를 더 배치할 수 있다.
도 2는 우물층의 밴드 갭을 나타낸 도면이며, 도 3은 우물층의 성장 온도 및 인듐 비율을 나타낸 도면이다.
도 2 및 도 3을 참조하면, 상기 활성층(121)의 성장 방법은 680 ~ 900℃ 범위 내에서 질소 또는/및 수소를 캐리어 가스로 공급하고 NH3, TMGa(또는 TEGa), 및 TMln, TMAl을 선택적으로 공급하여 장벽층(11,12,13,1n)과 우물층(21,22,2n)을 교대로 성장시켜 줄 수 있다.
도 3의 (A)와 같이, 상기 장벽층(11,12,13,1n)은 제1온도(T2) 예컨대, 800 ~ 900℃ 범위로 형성하고, 상기 우물층(21,22,2n)은 상기 장벽층(11,12,13,1n)의 제1온도(T2)보다 낮은 성장 온도 예컨대, 680 ~ 790℃로 형성될 수 있다. 바람직하게, 상기 우물층(21,22,2n) 중 적어도 제1우물층(22)을 제외한 제2 및 제3우물층(21,2n)들은 760±10℃ 정도의 제2온도(T1)에서 성장하며, 상기 제1우물층(22)은 상기 제2온도(T1)보다 낮은 제3온도(T0)로 형성될 수 있다. 상기 제3온도(T0)는 상기 제1온도(T1) 보다 80~150℃ 정도 더 낮은 온도로 형성될 수 있으며, 바람직하게 680~710℃의 온도 범위 내에서 형성될 수 있다.
또한 도 3의 (B)와 같이, 활성층(121) 내에서 제1우물층(22)을 제외한 우물층들(21,2n)의 성장 온도를 760℃ 정도로 높여 성장하고 제1우물층(22)을 다른 우물층(21,2n)보다 낮은 온도로 성장함으로써, 제1우물층(22)을 제외한 우물층(21,2n)의 인듐의 몰 비율을 더 낮출 수 있어, 활성층(121)의 결정성을 개선시켜 줄 수 있다. 또한 상기 제1우물층(22) 내의 인듐 분포는 성장 초기에 50% 정도의 인듐 소스가 공급되며 임계치까지 점차 감소하게 된다.
또한 상기 우물층(21,22,2n)과 상기 장벽층(11,12,13,1n)을 교대로 성장할 때, 각 층의 성장 온도를 안정화시키기 위해서 안정화(stabilization) 시간이 요구된다. 예를 들면, 상기 안정화 시간은 상기 장벽층(11,12,13,1n)의 성장 온도에서 상기 우물층(21,22,2n)의 성장 온도로 변화되는 구간 또는 상기 우물층(21,22,2n)의 성장 온도에서 상기 장벽층(11,12,13,1n)의 성장 온도로 변화되는 구간에서 주어진다. 상기 활성층(121)의 안정화 시간은 예컨대, 0<t≤1 초 사이의 시간을 가질 수 있다.
또한 상기 활성층(121)의 제2활성 영역(A2)에 배치된 제3우물층(22)은 다른 제2 및 제3우물층(21,2n)의 성장 온도보다 낮은 온도로 성장된다. 이에 따라 상기 제3우물층(22) 내에서의 인듐 농도는 다른 우물층(21,2n)보다 높은 농도로 형성될 수 있으며, 바람직하게 적어도 2배, 바람직하게 5~10배 높게 형성될 수 있다. 상기 제3우물층(22) 내에서의 인듐 농도는 18~25 mol% 정도이며, 다른 우물층(21,2n)의 인듐 농도는 3~5 mol% 정도로 형성될 수 있다.
또한 상기 장벽층(11,12,13,1n) 중 적어도 한 층은 InGaN 계열로 형성될 수 있으며, 상기 적어도 한 장벽층 내의 인듐 농도는 제3우물층의 1/20 이내로 형성될 수 있다.
상기 활성층(121) 내의 우물층(21,22,2n)의 두께는 상기 장벽층(11,12,13,1n)의 두께보다 낮은 약 1 ~ 3nm의 두께로 형성될 수 있으며, 상기 장벽층(11,12,13,1n)의 두께는 10~50nm의 두께로 형성될 수 있다.
실시 예는 활성층(121)의 우물층(21,22,2n) 중 대부분의 우물층(21,22n)의 성장 온도를 기존보다 수십℃ 정도 높여 성장함으로써, 활성층(212)의 표면에서 결정성을 개선시켜 줄 수 있다. 이는 인듐에 의한 결함을 줄일 수 있다. 또한 활성층(121)의 센터 측에 배치된 적어도 제1우물층(22)에 대해서는 인듐 농도를 다른 우물층들의 인듐 농도에 비해 적어도 2배 이상 높게 형성해 주어, 활성층(121) 내에서의 발광 파장을 조절할 수 있다.
상기 장벽층(11,12,13,1n)의 에너지 밴드 갭은 우물층(21,22,2n)의 에너지 밴드 갭보다 적어도 높게 형성될 수 있다. 상기 활성층(121) 내의 우물층 중에서 제1우물층(22)을 제외한 다른 제2 및 제3우물층(21,2n)은 에너지 밴드 갭은 상기 제1우물층(22)의 밴드 갭보다 높게 형성될 수 있으며, 상기 제1우물층(22)은 에너지 밴드 갭이 가장 낮게 존재하게 된다.
전도대 에너지의 밴드 다이어 그램에서 상기 제2 및 제3우물층(21,2n)과 장벽층(11) 간의 에너지 밴드의 차이(B1)는 존재하며, 상기 제1우물층(22)과 제2 및 제3 우물층(21,2n) 간의 에너지 밴드의 차이(B2)는 존재하게 된다. 이에 따라 제1우물층(22)의 에너지 밴드와 다른 우물층(21,2n)의 에너지 밴드 차이가 존재한다. 이에 따라 제2활성 영역(A2)에서의 에너지 밴드 갭은 제1 및 제3활성 영역(A1,A3)의 에너지 밴드 갭보다 낮은 에너지 밴드 갭을 가지므로, 서로 다른 파장 대역의 광을 방출할 수 있다. 예컨대, 제1 및 제3활성 영역의 에너지 밴드 갭은 약 3.4eV또는 그 이상이 될 수 있으며 청색 대역의 파장을 발생하게 되며, 제2활성 영역은 상기 3.4eV보다 낮은 에너지 밴드 갭을 갖고 있어서 청색 파장보다는 자외선(UV) 에너지 밴드에 가까운 파장을 발생하게 된다. 예를 들면, 상기 제1 및 제3활성 영역(A1,A3)에서는 제1피크 파장 예컨대, 460~470nm의 광이 발생되며, 상기 제2활성 영역(A2)에서는 상기 제1피크 파장보다 40nm 이상 낮은 420nm 대역의 제2피크 파장의 광이 발생될 수 있다.
여기서, 에너지 밴드 갭과 발광 파장의 관계는 다음의 식과 같다.
λ=hc/Eg≒1240/Eg(nm)이며,
λ는 발광 파장(nm)이며, h는 프랭크 상수이고, c는 광 속도이며, Eg는 반도체의 에너지 갭(eV)이다.
상기와 같이 활성층(121)의 성장시 대부분의 우물층에 대한 성장 온도를 높여 주어 우물층 내에서의 인듐 농도를 낮추어 주어 결정성을 좋게 하고, 적어도 제1우물층의 성장 온도를 가장 낮은 온도로 성장하여 제1우물층 내의 인듐 농도를 가장 높게 해 줌으로써, 발광 소자의 발광 파장에는 원하는 파장 대역의 파장으로 조절할 수 있다.
상기 결함 분포를 보면, 상기 활성층(121)과 상기 제1도전형 반도체층(111) 사이의 계면에서의 결함보다 상기 활성층(121)과 상기 제2도전형 반도체층(131) 사이의 계면에서의 결함이 더 적게 나타날 수 있다. 이에 따라 활성층(121)으로 인가되는 비 정상적인 전압(ESD)에 강한 소자를 제공할 수 있다. 상기 활성층(121)의 표면에서의 결함 밀도가 감소됨으로써, 고 품질의 활성층(121)을 제공할 수 있다. 또한 결함 부분에 의한 저 전류 및 내 전압이 개선될 수 있어, 활성층(121)에 의한 내부 양자 효율이 개선될 수 있다.
상기 활성층(121)과 상기 제2도전형 반도체층(131) 사이에는 제2도전형 클래드층이 형성될 수 있으며, 상기 제2도전형 클래드층은 GaN계 반도체로 형성될 수 있으며, 상기 활성층(121) 내의 장벽층의 밴드 갭 보다 큰 밴드 갭을 갖고, 캐리어를 구속시켜 주는 역할을 한다.
상기 활성층(121) 위에는 상기 제 2도전형 반도체층(131)이 형성된다. 상기 제 2도전형 반도체층(131)은 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형 반도체층(131)은 바람직하게, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
상기 제2도전형 반도체층(131)은 다층을 포함하며, 제3반도체층(133)은 AlGaN층 또는 AlGaN/GaN과 같은 초격자 구조층으로 형성될 수 있으며, 제4반도체층(135)은 GaN층 또는 AlGaN/GaN 초격자 구조층으로 형성될 수 있다.
상기 제2도전형 반도체층(131)은 P형 반도체층이며, 상기 P형 반도체층은 Mg, Be, Zn 등과 같은 P형 도펀트를 포함한다. 상기 제2도전형 반도체층(131)은 전극 접촉층으로 기능할 수 있으며, 이에 대해 한정하지는 않는다.
또한 상기 발광 구조층은 상기 제1도전형 반도체층(111)이 P형 반도체이고, 상기 제2도전형 반도체층(131)은 N형 반도체로 형성될 수 있다. 상기 제2도전형 반도체층(131) 위에는 상기 제1도전형과 반대의 극성을 갖는 제3도전형 반도체층(미도시)이 형성될 수 있다.
상기 활성층 또는/및 제2도전형 반도체층의 성장 후 열 어닐링을 수행할 수 있다.
이에 따라 발광소자의 광도 개선이나 ESD 내성과 동작전압 등의 전기적 특성이 개선되며, 이로 인해 고 광도/고 신뢰성을 가지는 발광소자를 구현할 수 있다.
도 4는 제2실시 예에 따른 활성층의 나타낸 도면이다.
도 4를 참조하면, 활성층은 제2활성 영역(A2) 내의 제1우물층(22)은 상기 제2도전형 반도체층보다 제1도전형 반도체층에 더 가깝게 배치될 수 있으며, 제1활성 영역(A1)의 우물층 개수가 제3활성 영역(A3)의 우물층 개수보다 더 적을 수 있다.
도 5는 도 1의 발광 소자를 이용한 수평형 전극 구조를 갖는 소자이다.
도 5를 참조하면, 발광 소자(101)은 제2도전형 반도체층(131) 위에 전극층(140)을 배치하고, 상기 전극층(140) 위에 제2전극(153)이 전기적으로 연결된다. 상기 제2전극(153)은 상기 전극층(140) 위에 배치될 수 있으며, 상기 전극층(140)과 상기 제2도전형 반도체층(131)에 전기적으로 연결될 수 있으며, 그 물질은 Ag, Ag alloy, Ni, Al, Al alloy, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나 또는 합금을 포함할 수 있다.
상기 전극층(140)은 오믹 접촉 또는/및 투광성 기능을 할 수 있으며, 그 물질은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide),IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중하나이상을 이용하여 단층 또는 다층으로 형성될 수 있다.
상기 제1도전형 반도체층(111)의 제2반도체층(113)에는 제1전극(151)이 전기적으로 연결된다. 상기 제1전극(151)은 상기 제1도전형 반도체층(111)의 제2반도체층(113) 위에 배치될 수 있으며, 그 물질은 Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au 중 적어도 하나 또는 합금을 포함할 수 있다.
도 6은 도 1의 발광 소자의 다른 예를 나타낸 도면이다.
도 6을 참조하면, 발광소자(102)는 발광 구조층(111,121,131), 제1전극(152), 채널층(148), 복수의 전도층(145), 지지부재(147)를 포함한다.
상기 발광 구조층(111,121,131)은 2족 내지 6족 화합물 반도체를 포함하며, 예컨대 3족-5족 화합물 반도체로 형성될 수 있다. 상기 발광 구조층(111,121,131)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 형성될 수 있다.
상기 발광 구조층은 제 1도전형 반도체층(111), 활성층(121), 제 2도전형 반도체층(131)을 포함하며, 상기 제 1 및 제2도전형 반도체층(111,139) 사이에 활성층(121)이 개재된 구성이다.
상기 제1도전형 반도체층(111)의 제2반도체층(113)의 상면에는 제1전극(152)이 형성된다. 상기 제1도전형 반도체층(111)의 상면은 n-face로서, 일부 또는 전 영역에는 러프니스(113A)가 형성될 수 있다. 상기 제1전극(152)과 상기 제1도전형 반도체층(111) 사이에 다른 반도체층 예컨대, 상기 제1도전형 반도체층(111)의 도펀트 농도보다 낮은 도펀트 농도를 갖는 언도프드 반도체층 또는 저 전도성 반도체층이 더 형성될 수 있다.
상기 제1전극(152)은 오믹 접촉되며, 일부가 본딩 패드로 사용된다. 상기 제1전극(152)은 단층 또는 다층 구조로 형성될 수 있으며, 소정 선 폭을 갖는 암 전극이 전기적으로 연결될 수 있다. 상기 제1전극(152)은 Cr, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Cu 및 Au 중 어느 하나 또는 복수의 혼합 물질로 형성할 수 있다.
상기 제 1도전형 반도체층(111) 아래에는 상기 활성층(121)이 형성된다. 상기 활성층(121) 아래에는 상기 제2도전형 반도체층(131)이 형성될 수 있다.
상기 발광 구조층(111,121,131)은 측면이 상기 제2도전형 반도체층(131)의 하면에 대해 수직하거나 경사지게 형성될 수 있다.
상기 제 2도전형 반도체층(131)의 아래에는 채널층(148) 및 전도층(145)이 형성된다. 상기 채널층(148)의 내측부는 상기 제2도전형 반도체층(131)과 전도층(145) 사이에 배치되고, 외측부는 상기 발광 구조층의 측면보다 더 외측에 노출된다. 상기 채널층(148)의 외측부 하면은 복수의 전도층(145) 중 적어도 한 전도층이 배치될 수 있다. 상기 채널층(148)은 절연성 물질 또는 전도성 산화막 물질, 예컨대, ITO, IZO, IZON, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 , TiO2 등과 같은 물질로 형성될 수 있다.
상기 채널층(148)은 다른 전도층과 상기 발광 구조층(111,121,131) 사이의 간격을 이격시켜 줄 수 있다. 또한 상기 채널층(148)은 상기 제2도전형 반도체층(131)와의 접착력을 개선시켜 줄 수 있다.
상기 복수의 전도층(145)은 제1전도층(141), 제2전도층(142), 및 제3전도층(143)을 포함한다.
상기 제1전도층(141)은 오믹층을 포함할 수 있으며, 상기 오믹층은 상기 제2도전형 반도체층(131)의 아래에 오믹 접촉되며, 그 물질은 ITO, IZO, IZON, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO 등과 같은 물질이거나 Ni, Ag 등의 금속을 이용할 수 있다.
상기 제1전도층(141) 아래에 제2전도층(142)이 배치되며, 상기 제2전도층(142)은 반사 율이 50% 이상인 금속 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다.
상기 제1전도층(141) 및 상기 제2전도층(143) 중 적어도 하나는 상기 채널층(148)의 아래에 연장될 수 있다.
제3전도층(143)은 상기 제2전도층(142)의 아래에 베리어층 또는 본딩층으로 형성될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, 및 Ta 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.
상기 제3전도층(142)의 아래에는 지지부재(145)가 형성될 수 있다. 상기 지지부재(145)는 전도성 재질일 수 있으며, 예컨대 구리, 금, 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등) 등과 같은 물질로 형성될 수 있다. 상기 지지부재(145)의 두께 또는 강도에 따라 상기 지지부재(145)는 형성되지 않을 수 있거나, 두 층이 단일 층으로 형성될 수 있다. 또한 다른 예로서, 상기 지지부재(145)는 전도성 시트이거나, 사파이어와 같은 절연성 재질로 구현될 수 있다.
도 7은 도 5의 발광 소자를 패키징한 발광 소자 패키지의 단면도이다.
도 7을 참조하면, 발광 소자 패키지(30)는 몸체(10)와, 상기 몸체(10)에 설치된 제1 리드 전극(31) 및 제2리드 전극(32)과, 상기 몸체(10)에 설치되어 상기 제1리드전극(31) 및 제2리드전극(32)과 전기적으로 연결되는 실시 예에 따른 발광 소자(101)와, 상기 발광 소자(101)를 포위하는 몰딩 부재(40)를 포함한다.
상기 몸체(10)는 실리콘과 같은 도전성 기판, PPA 등과 같은 합성수지 재질, 세라믹 기판, 절연 기판, 또는 금속 기판(예: MCPCB)을 포함하여 형성될 수 있다. 상기 몸체(10) 상부에 캐비티(15)가 배치될 수 있으며, 상기 리드 전극(31,33) 사이에 분리부가 배치될 수 있다. 상기 캐비티(15)의 주위에 경사면이 형성될 수 있다. 상기 몸체(10)는 쓰루 홀 구조를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1리드 전극(31) 및 제2리드 전극(32)은 서로 전기적으로 분리되며, 상기 발광 소자(101)에 전원을 제공한다. 또한, 상기 제1리드 전극(31) 및 제2 리드 전극(32)은 상기 발광 소자(101)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(101)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(101)는 상기 몸체(10) 상에 설치되거나 상기 제1 리드전극(31) 또는 제2리드 전극(32) 상에 설치될 수 있다.
상기 발광 소자(101)는 와이어를 통해 상기 제1 리드 전극(31)과 전기적으로 연결되며, 제2리드 전극(32)와는 다이 본딩 형태로 연결될 수 있다.
상기 몰딩부재(40)는 실리콘 또는 에폭시와 같은 투광성의 수지 계열의 재질로 형성될 수 있다. 상기 몰딩부재(40)는 상기 발광 소자(101)를 포위하여 상기 발광 소자(101)를 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(101)에서 방출된 광의 파장을 변화시킬 수 있다. 상기 몰딩 부재(40) 위에는 렌즈가 배치될 수 있으며, 상기 렌즈는 상기 몰딩 부재와 접촉되거나 비 접촉되는 형태로 구현될 수 있다.
상기 발광 소자(101)는 쓰루 홀을 통해 몸체부 또는 기판의 하면과 전기적으로 접촉될 수 있다.
상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나가 탑재될 수 있으며, 이에 대해 한정하지는 않는다.
실시 예의 패키지는 탑뷰 형태로 도시하고 설명하였으나, 사이드 뷰 방식으로 구현하여 상기와 같은 방열 특성, 전도성 및 반사 특성의 개선 효과가 있으며, 이러한 탑뷰 또는 사이드 뷰 방식의 발광 소자는 상기와 같이 수지층으로 패키징한 후, 렌즈를 상기 수지층 위에 형성하거나, 접착할 수 있으며, 이에 대해 한정하지는 않는다.
<조명 시스템>
실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 8 및 도 9에 도시된 표시 장치, 도 10에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
도 8은 실시 예에 따른 표시 장치의 분해 사시도이다.
도 8을 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자 패키지(30)를 포함하며, 상기 발광 소자 패키지(30)는 상기 기판(1033) 상에 소정 간격으로 어레이될 수 있다.
상기 기판(1033)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(30)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.
그리고, 상기 복수의 발광 소자 패키지(30)는 상기 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(30)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 9는 실시 예에 따른 표시 장치를 나타낸 도면이다.
도 9를 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자 패키지(30)가 어레이된 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 기판(1120)과 상기 발광 소자 패키지(30)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛으로 정의될 수 있다.
상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 10은 실시 예에 따른 조명 장치의 사시도이다.
도 10을 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.
상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 탑재되는 실시 예에 따른 발광 소자 패키지(30)를 포함할 수 있다. 상기 발광 소자 패키지(30)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다.
상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다.
또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.
상기 기판(1532) 상에는 적어도 하나의 발광 소자 패키지(30)가 탑재될 수 있다. 상기 발광 소자 패키지(30) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색 등과 같은 가시 광선 대역의 발광 다이오드 또는 자외선(UV, Ultra Violet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광 소자 패키지(30)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
101: 기판, 103: 제1반도체층, 111: 제1도전형 반도체층, 113:제2반도체층, 115: 제3반도체층, 121: 활성층, 131: 제2도전형 반도체층, 133: 제4반도체층, 135: 제5반도체층, 11,12,13,1n: 장벽층, 21,22,2n:우물층, A1,A2,A3:활성 영역

Claims (13)

  1. 제1도전형 반도체층;
    상기 제1도전형 반도체층 위에 교대로 배치된 복수의 장벽층과 복수의 우물층을 갖는 활성층;
    상기 활성층 위에 제2도전형 반도체층을 포함하며,
    상기 복수의 우물층 중 적어도 제1우물층은 다른 적어도 2개의 우물층의 인듐 농도에 비해 2~10배 더 많은 인듐 농도를 포함하는 발광 소자.
  2. 제1항에 있어서, 상기 복수의 우물층 중 적어도 제1우물층의 인듐 농도는 18~25mol%인 발광 소자.
  3. 제1항에 있어서, 상기 복수의 우물층 중 적어도 제1우물층을 제외한 우물층들의 인듐 농도는 5mol%이하인 발광 소자.
  4. 제1항에 있어서, 상기 복수의 우물층 중 제1우물층의 밴드 갭은 다른 우물층의 밴드 갭보다 더 작은 밴드 갭을 갖는 발광 소자.
  5. 제1항에 있어서, 상기 우물층은 InGaN 계열의 반도체층이며,
    상기 장벽층은 상기 우물층의 밴드 갭보다 높은 GaN 계열의 반도체층을 포함하는 발광 소자.
  6. 제1항에 있어서, 상기 각 우물층의 두께는 2~3nm인 발광 소자.
  7. 제1항에 있어서, 상기 활성층과 상기 제2도전형 반도체층 사이의 계면의 결함 밀도는 상기 활성층과 상기 제1도전형 반도체층 사이의 계면의 결함 밀도보다 더 낮은 발광 소자.
  8. 제1항에 있어서, 상기 제1우물층은 상기 활성층 내에 복수개 배치되는 발광 소자.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 복수의 우물층 중 적어도 제1우물층은 상기 활성층의 중앙에 배치되는 발광 소자.
  10. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 복수의 우물층 중 적어도 제1우물층은 상기 제2도전형 반도체층보다 상기 제1도전형 반도체층에 더 가깝게 배치되는 발광 소자.
  11. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 복수의 우물층 중 적어도 제1우물층은 상기 제1도전형 반도체층보다 상기 제2도전형 반도체층에 더 가깝게 배치되는 발광 소자.
  12. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 복수의 우물층과 복수의 장벽층은 적어도 7주기인 발광 소자.
  13. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 제1우물층과 상기 제1도전형 반도체층 또는 상기 제2도전형 반도체층 사이에 적어도 2개의 우물층이 배치되는 발광 소자.
KR1020110008471A 2011-01-27 2011-01-27 발광 소자 KR20120087033A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110008471A KR20120087033A (ko) 2011-01-27 2011-01-27 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110008471A KR20120087033A (ko) 2011-01-27 2011-01-27 발광 소자

Publications (1)

Publication Number Publication Date
KR20120087033A true KR20120087033A (ko) 2012-08-06

Family

ID=46872690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110008471A KR20120087033A (ko) 2011-01-27 2011-01-27 발광 소자

Country Status (1)

Country Link
KR (1) KR20120087033A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018212416A1 (ko) * 2017-05-19 2018-11-22 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 소자 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018212416A1 (ko) * 2017-05-19 2018-11-22 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 소자 패키지

Similar Documents

Publication Publication Date Title
JP6215255B2 (ja) 発光素子、発光素子パッケージ、及び照明システム
US20110198645A1 (en) Light emitting device and light emitting device package
US8575644B2 (en) Light emitting device having an electro-static discharge protection part
US8436383B2 (en) Light emitting device, light emitting device package, and lighting system
US8399948B2 (en) Light emitting device, light emitting device package and lighting system
US8610107B2 (en) Light emitting device having a well structure different of a multi-quantum well structures
US8115230B2 (en) Light emitting device, light emitting device package and lighting system
US8809884B2 (en) Light emitting device including an electrode on a textured surface, light emitting device package and lighting system
US8624221B2 (en) Light emitting device having a well structure different of a multi-quantum well structures
KR20130028291A (ko) 발광소자 및 발광 소자 패키지
KR101843420B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102085957B1 (ko) 발광소자
KR20130022439A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120087033A (ko) 발광 소자
KR101826980B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
US8692278B2 (en) Light emitting device
KR20130107781A (ko) 발광소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20130035075A (ko) 발광소자
KR20130011484A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application