WO2018212416A1 - 반도체 소자 및 이를 포함하는 반도체 소자 패키지 - Google Patents

반도체 소자 및 이를 포함하는 반도체 소자 패키지 Download PDF

Info

Publication number
WO2018212416A1
WO2018212416A1 PCT/KR2017/012345 KR2017012345W WO2018212416A1 WO 2018212416 A1 WO2018212416 A1 WO 2018212416A1 KR 2017012345 W KR2017012345 W KR 2017012345W WO 2018212416 A1 WO2018212416 A1 WO 2018212416A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor layer
point
semiconductor
active layer
Prior art date
Application number
PCT/KR2017/012345
Other languages
English (en)
French (fr)
Inventor
백광선
나종호
한대섭
황정현
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to CN201780004004.9A priority Critical patent/CN109417110B/zh
Priority to JP2018530837A priority patent/JP7209338B2/ja
Priority to EP17882283.9A priority patent/EP3428976A4/en
Priority to US15/751,264 priority patent/US10446715B2/en
Publication of WO2018212416A1 publication Critical patent/WO2018212416A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3215—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities graded composition cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3216—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities quantum well or superlattice cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3403—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers having a strained layer structure in which the strain performs a special function, e.g. general strain effects, strain versus polarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Definitions

  • the embodiment relates to a semiconductor device and a semiconductor device package including the same, and more particularly, to a semiconductor device capable of improving the crystallinity of the semiconductor device to improve optical characteristics, electrical characteristics, and reliability, and to prevent blue transition. It relates to a semiconductor device.
  • Nitride semiconductors containing compounds such as GaN, AlGaN, etc. have many advantages, such as having a wide and easy-to-adjust band gap energy, and can be used in a variety of semiconductor devices, light receiving devices, and various diodes.
  • light emitting devices such as light emitting diodes and laser diodes using semiconductors of Group 3-5 or Group 2-6 compound semiconductors have been developed through the development of thin film growth technology and device materials.
  • Various colors such as blue and ultraviolet light can be realized, and efficient white light can be realized by using fluorescent materials or combining colors.Low power consumption, semi-permanent lifespan, and fast response speed compared to conventional light sources such as fluorescent and incandescent lamps can be realized. It has the advantages of safety, environmental friendliness.
  • nitride semiconductors are receiving great attention in the field of optical devices and high power electronic devices due to their high thermal stability and wide bandgap energy.
  • blue light emitting devices, green light emitting devices, and ultraviolet light emitting devices using nitride semiconductors are commercially used and widely used.
  • a light-receiving device such as a photodetector or a solar cell
  • a group 3-5 or 2-6 compound semiconductor material of a semiconductor the development of device materials absorbs light in various wavelength ranges to generate a photocurrent.
  • light in various wavelengths can be used from gamma rays to radio wavelengths. It also has the advantages of fast response speed, safety, environmental friendliness and easy control of device materials, making it easy to use in power control or microwave circuits or communication modules.
  • EBL electron blocking layer
  • the embodiment provides a semiconductor device capable of preventing the blue transition phenomenon.
  • the embodiment is to provide a semiconductor device capable of gradually reducing the stress applied to the active layer to improve the optical, electrical properties and reliability of the semiconductor device.
  • the semiconductor device may include a substrate, a substrate, a first conductive semiconductor layer disposed on the substrate, an active layer disposed on the first conductive semiconductor layer, and a second conductive semiconductor layer disposed on the active layer.
  • the first conductive semiconductor layer includes a first layer, a second layer, and a third layer having different indium (In) composition ratios from each other, and is formed by time-of-flight secondary ion mass spectrometry (TOF-SIMS).
  • TOF-SIMS time-of-flight secondary ion mass spectrometry
  • the standardized secondary ionic strength of indium (In) ions includes a plurality of inflection points, and the inflection point includes a first high point and a first low point appearing in the active layer.
  • the second high point of the first layer is higher in intensity of the standardized secondary ions of indium (In) ions than the first low point of the active layer, and the third high point of the second layer is of the first layer.
  • the standardized secondary ionic strength of the indium (In) ions is higher than the second low point, and the fourth high point of the third layer has a standardized secondary ionic strength of the indium (In) ion than the third low point of the second layer. Can be high.
  • the indium content of the first layer may be 60% to 80% of the indium content of the active layer.
  • the indium content of the second layer may be 20% to 30% of the indium content of the active layer, or 30% to 40% of the indium content of the first layer.
  • the indium content of the third layer may be 5% to 10% of the indium content of the active layer or 20% to 30% of the indium content of the second layer.
  • the difference between the third high point of the second layer and the first high point of the active layer is based on the first high point of the active layer based on the first high point of the active layer. It can be 0.5 times the difference.
  • the active layer may have a superlattice structure of InGaN / GaN, and an indium (In) composition ratio may be 14%.
  • the first layer may have a superlattice structure of InGaN / GaN, and an indium (In) composition ratio may be 6% to 9%.
  • the second layer may have a superlattice structure of InGaN / GaN, and an indium (In) composition ratio may be 3% to 6%.
  • the third layer may have a superlattice structure of InGaN / GaN, and a composition ratio of indium (In) may be 1% to 3%.
  • the semiconductor device according to the embodiment may gradually reduce the stress applied to the active layer, thereby improving the light output and improving the light efficiency.
  • the semiconductor device according to the embodiment may improve the light efficiency by preventing blue transition.
  • the semiconductor device according to the embodiment may gradually reduce the stress to improve the electrical characteristics and reliability of the semiconductor device.
  • FIG. 1 is a cross-sectional view of a semiconductor device according to an exemplary embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of a first layer of a semiconductor device according to an embodiment of the present invention.
  • FIG 3 is a cross-sectional view of a second layer of a semiconductor device according to an embodiment of the present invention.
  • FIG. 4 is a cross-sectional view of a third layer of a semiconductor device according to an embodiment of the present invention.
  • FIG. 5 is a cross-sectional view of a semiconductor device according to another embodiment of the present invention.
  • FIG. 6 illustrates indium content from the active layer 150 to the third layer in the ratio in the semiconductor device according to the embodiment of the present invention.
  • FIG. 7 and 8 illustrate results of time of flight secondary ion mass spectrometry (SIMS) of a semiconductor device according to an exemplary embodiment of the present invention.
  • FIG. 9 is a cross-sectional view of a semiconductor device package according to an embodiment of the present invention.
  • first conductive semiconductor layer 142 first semiconductor layer
  • first electrode 194 second electrode
  • the (up) or down (on) or under) when described as being formed on the "on or under” of each element, includes two elements in which the two elements are in direct contact with each other or one or more other elements are formed indirectly between the two elements.
  • the (on) or “under” when expressed as “on” or “under”, it may include the meaning of the downward direction as well as the upward direction based on one element.
  • FIG. 1 is a cross-sectional view of a semiconductor device 100 according to an embodiment of the present invention.
  • a semiconductor device 100 is disposed on a substrate 110, a substrate, and includes a first conductive semiconductor layer 130, a second conductive semiconductor layer 170, and a first conductive semiconductor layer (
  • the semiconductor structure 200 including the active layer 150 disposed between the 130 and the second conductivity type semiconductor layer 170, the first electrode 192 and the second electrode electrically connected to the semiconductor structure 200 ( 194).
  • a plurality of semiconductor layers may be disposed between the first conductive semiconductor layer 130 and the active layer, and a blocking layer 160 may be disposed on the active layer 150 and the second conductive semiconductor layer 170.
  • the first electrode 192 may be disposed on the first conductive semiconductor layer 130, and the transparent electrode layer 180 and the second electrode 194 may be disposed on the second conductive semiconductor layer 170.
  • the substrate 110 may be formed of a material having excellent thermal conductivity, and may be a conductive substrate or an insulating substrate.
  • the substrate 110 may use at least one of sapphire (Al 2 O 3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203.
  • the substrate 110 may be, for example, an AlN template.
  • a plurality of protrusions (not shown) may be formed on an upper surface and / or a lower surface of the substrate 110, and each of the plurality of protrusions may have at least one of a hemispherical shape, a polygon shape, an ellipse shape, and have a stripe shape. It can be arranged in a matrix form. The protrusion can improve the light extraction efficiency.
  • the light emitting structure 200 may be disposed on the substrate 110, and the equipment for arranging the light emitting structure 200 may be an electron beam evaporator, a physical vapor deposition (PVD), a chemical vapor deposition (CVD), or a plasma laser deposition (PLD). , Dual-type thermal evaporator sputtering, metal organic chemical vapor deposition (MOCVD), and the like, but are not limited thereto.
  • the light emitting structure 200 includes the buffer layer 120, the first conductive semiconductor layer 130, the first semiconductor layer 142, the second semiconductor layer 144, the third semiconductor layer 146, and the active layer 150. ), But may include a second conductivity type semiconductor layer 170 and a blocking layer 160, which will be described later.
  • the buffer layer 120 may be disposed on the substrate 110.
  • the buffer layer 120 mitigates lattice mismatch between the substrate 110 and the first conductive semiconductor layer 130 and allows the conductive semiconductors to be easily grown.
  • the buffer layer 110 may be formed of at least one of Group III-V compound semiconductors, for example, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN.
  • An undoped semiconductor layer (not shown) may be formed on the buffer layer.
  • the first conductivity type semiconductor layer 130 may be disposed on the buffer layer 120.
  • the first conductivity-type semiconductor layer 130 may be implemented with compound semiconductors such as -V group and -VI group, and the first dopant may be doped.
  • the first conductivity type semiconductor layer 130 may be formed of a semiconductor material having a compositional formula of Al x Ga 1-x N (0 ⁇ x ⁇ 1).
  • the first conductivity type semiconductor layer 130 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, or the like.
  • the first dopant may be an n-type dopant such as Si, Ge, Sn, Se, or Te.
  • the first conductive semiconductor layer 130 may be an n-type semiconductor layer.
  • the active layer 150 may be disposed on the first conductive semiconductor layer 130.
  • the active layer 150 is a layer where electrons (or holes) injected through the first conductive semiconductor layer 130 and holes (or electrons) injected through the second conductive semiconductor layer 170 meet each other.
  • the active layer 150 transitions to a low energy level as the electrons and holes recombine, and may generate light having a specific wavelength.
  • the active layer 150 may have one of a single well structure, a multi well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum line structure, and the active layer 150.
  • the structure of is not limited to this.
  • the active layer 150 may be implemented with a compound semiconductor.
  • the active layer 150 may be implemented by at least one of a group II-VI and a group III-V compound semiconductor, for example.
  • the active layer 150 When the active layer 150 is implemented in a multi-well structure, the active layer 150 includes a plurality of well layers and a plurality of barrier layers. In this case, the well layer and the barrier layer may be alternately arranged, and the pair of the well layer and the barrier layer may be formed in 2 to 30 cycles.
  • the active layer 150 may have a pair structure of any one of InGaN / GaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, and GaP (InGaP) / AlGaP.
  • the active layer 150 may be an InGaN / GaN stacked structure or an InGaN / InGaN stacked structure, and the indium (In) content of InGaN may be 9% or more and 14% or less.
  • the active layer 150 may include an indium content corresponding to the wavelength of light to emit light.
  • a photo detector such as photo luminescence (PL) or an integrating sphere
  • PL photo luminescence
  • a main peak wavelength having the highest intensity of light at a wavelength of 410 nm or more and 470 nm or less is used.
  • the relationship with the other component is demonstrated with the semiconductor structure 200 which has it as an example.
  • a plurality of semiconductor layers may be disposed between the first conductive semiconductor layer 130 and the active layer 150.
  • the first semiconductor layer 142 may be disposed adjacent to the active layer 150
  • the second semiconductor layer 144 may be disposed below the first semiconductor layer
  • the third semiconductor layer ( 146 may be disposed.
  • the first semiconductor layer, the second semiconductor layer, and the third semiconductor layer may be superlattice layers, and may include an InGaN / GaN, AlGaN / GaN, InGaN / AlGaN structure in which AlGaN, InGaN, and GaN layers are repeatedly stacked. It is not limited to this.
  • the semiconductor structure 200 may include indium (In), and the content of In may gradually increase from the substrate 110 toward the surface of the semiconductor structure 200. For example, as the content of In increases from the lower side to the upper side of the semiconductor structure 200, the In content of the first semiconductor layer 142 may be greater than the In content of the third semiconductor layer 146.
  • the semiconductor structure 200 is made of GaN-based material, the mobility of electrons and the mobility of holes may be different from each other. The mobility of electrons may be 10 to 1000 times higher than the mobility of holes.
  • the first conductivity-type semiconductor layer 130 is an n-type semiconductor including an n-type dopant and the second conductivity-type semiconductor layer 170 is a p-type semiconductor including a p-type dopant
  • the first conductivity type Since the mobility of electrons injected from the semiconductor layer 130 to the active layer 150 is higher than the mobility of holes injected from the second conductive semiconductor layer 170 to the active layer 150, electrons are luminescent in the active layer 150. Compared to the probability of recombination, the probability of non-luminescent recombination after being injected into the second conductivity-type semiconductor layer 170 through the active layer 150 may be high, and the electrons and holes injected into the active layer 150 may not be balanced.
  • the optical characteristics of the semiconductor device 100 may be degraded.
  • the semiconductor material composed of GaN-based materials includes more In, the energy band gap Eg, which is a difference between the conduction band Ec and the consumer electronics band Ev, may be reduced. Therefore, increasing the In content toward the first direction from the substrate 110 toward the active layer 150 may include a meaning that the energy band gap Eg decreases along the first direction.
  • the semiconductor structure 200 is made of a GaN-based material, the mobility of electrons is greater than that of the holes, and thus the substrate 110 and the substrate 110 are arranged along an energy band gap Eg that decreases in the first direction.
  • the stress between the active layers 150 may also be large.
  • the energy of the electrons in the first direction may be lowered by arranging a plurality of semiconductor layers so that the In content increases from the substrate 110 toward the active layer 150, thereby reducing the mobility of the electrons.
  • the mobility of the holes can be balanced and the probability of luminescent recombination in the active layer 150 can be increased.
  • the crystallinity of the active layer 150 may be improved by dispersing a stress applied directly to the active layer 150 to a plurality of semiconductor layers.
  • the In content of the active layer 150 is 9% or more and 14% or less
  • the In content of the first semiconductor layer 142 is 6% or more and 9% or less
  • the In? T amount of the second semiconductor layer 144 is 3 % To 6% or less
  • the In? T amount of the third semiconductor layer 146 may be 1% or more and 3% or less.
  • the In content of the first semiconductor layer 142, the second semiconductor layer 144, and the third semiconductor layer 146 should be small based on the active layer 150.
  • the first semiconductor layer 142 may be disposed closer to the active layer 150 than the second semiconductor layer 144 and the third semiconductor layer 146.
  • the In content of the active layer 150 is greater than or equal to 9% and less than or equal to 14% or less, the In content of the first semiconductor layer 142 may be greater than or equal to 6% and may occur between the active layer 150 and the first conductive semiconductor layer 130.
  • the relative intensity of the light emitted from the active layer 150 may be the strongest when the In content of the first semiconductor layer 142 is 9% or less
  • the relative light intensity of the first semiconductor layer 142 may be weaker than the light intensity emitted from the active layer 150.
  • the relative intensity of light of the first semiconductor layer 142 is greater than the intensity of light emitted from the active layer 150
  • the color reproduction rate of the semiconductor device 100 may be lowered. . Therefore, when the In content of the active layer 150 is greater than or equal to 9% and less than or equal to 14% or less, the In content of the first semiconductor layer 142 may be disposed to be greater than or equal to 6% and less than or equal to 9% to relieve stress of the semiconductor structure 200. The color reproduction rate of the semiconductor device 100 can be secured.
  • the second semiconductor layer 144 may be disposed as a superlattice layer. In order to relieve stress between the active layer 150 and the first conductivity type semiconductor layer 130, the second semiconductor layer 144 may have a second semiconductor layer when the In content of the active layer 150 is 9% or more and 14% or less. The In content of 144 may be greater than or equal to 3% and less than or equal to 6%. If the substrate 110 is not made of the same material as the semiconductor structure 200, a stress due to a lattice constant difference may occur between the substrate 110 and the semiconductor structure 200. For example, when the substrate 110 is a sapphire substrate and the semiconductor structure 200 is made of a GaN-based material, a large stress is generated between the semiconductor structure 200 and the substrate.
  • the active layer 150 having the highest In content in the semiconductor structure 200 may have a large lattice constant in the semiconductor structure 200, and a large stress may occur between the substrate 110 and the active layer 150. Accordingly, the stress between the active layer 150 and the substrate 110 may be reduced by allowing the second semiconductor layer 144 to contain 3% or more to 6% or less of In. As described above, the second semiconductor layer 144 may include an In composition of 3% or more to relieve stress. In addition, the energy band gap Eg of the second semiconductor layer 144 may be higher than the In composition of the first semiconductor layer 142 when the energy band gap Eg of the first semiconductor layer 142 is greater than 6%. May be greater than).
  • the energy bandgap Eg of the second semiconductor layer 144 When the energy bandgap Eg of the second semiconductor layer 144 is larger than the energy bandgap Eg of the first semiconductor layer 142, the energy bandgap Eg has an energy greater than or equal to the conduction band Ec corresponding to the energy bandgap Eg. Electrons may not be injected from the second semiconductor layer 144 to the first semiconductor layer 142. Therefore, in order to secure optical and / or electrical characteristics of the semiconductor device 100, when the In content of the active layer 150 is 9% or more and 14% or less, the In composition of the second semiconductor layer 144 is 3% or more and 6% or less. It may be:
  • the In composition of the third semiconductor layer 146 may be 1% or more and 3% or less.
  • stress between the active layer 150 and the first conductive semiconductor layer 130 may be relaxed.
  • the electron injection characteristic to the second semiconductor layer 144 may be secured, thereby securing the optical and / or electrical characteristics of the semiconductor device 100.
  • FIGS. 2 to 4 are cross-sectional views illustrating the first to third semiconductor layers 142, 144, and 146 in more detail.
  • the first semiconductor layer 142 may have a structure in which InGaN / GaN is stacked in one pair or more and four pairs or less, and an InGaN layer 142a and a GaN 142b layer. The thickness of may be different from each other.
  • the first semiconductor layer 142 is greater than or equal to one pair, the stress between the active layer 150 and the substrate 110 may be relaxed, and when the first semiconductor layer 142 is less than or equal to four pairs, the full width at half maximum of the light emitted from the active layer 150 may be reduced.
  • the color reproducibility of the semiconductor device 100 may be secured by preventing generation of light having a relative intensity greater than the relative intensity of light corresponding to (FWHM: Full Width at Half Maximum).
  • the relative intensity and full width at half maximum (FWHM) of the light are relatively at the wavelength of light emitted by the semiconductor device 100 when the semiconductor structure 200 is measured by a light detector such as PL or integrating sphere. It may be a wavelength region having the greatest intensity.
  • the ratio of the thickness T1 of the InGaN layer 142a to the thickness T2 of the GaN layer 142b may be formed in a range of 1: 7 to 1:25.
  • the thickness T1 of the InGaN layer may be 2 nm to 3 nm
  • the thickness T2 of the GaN layer may be 20 nm to 50 nm.
  • the current spreading characteristic injected into the active layer 150 may be secured to secure electrical and / or optical characteristics of the semiconductor device 100.
  • the second semiconductor layer 144 may have a superlattice structure in which InGaN / GaN is stacked.
  • the thickness of the InGaN layer and GaN of the second semiconductor layer 144 may be the same, or a thicker GaN layer may be formed.
  • the ratio of the thickness T3 of the InGaN layer 144a to the thickness T4 of the GaN layer 144b may be formed in a range of 1: 1 to 1: 2.
  • the thickness T3 of the InGaN layer 144a may be 2 nm to 3 nm
  • the thickness T4 of the GaN 144b layer may be 2 nm to 6 nm.
  • InGaN / GaN may be disposed in the second semiconductor layer 144 at least 3 pairs up to 20 pairs.
  • the InGaN / GaN stacked structure of the second semiconductor layer 144 should be disposed at least three pairs to relieve stress between the active layer 150 and the substrate 110, and the substrate 110 and the semiconductor structure 200 It is possible to secure the function of suppressing the problem that the potential defect due to the lattice constant difference between the active layer 150 extends. Dislocation defects have a problem of lowering the electrical and optical characteristics and reliability of the semiconductor device 100.
  • the InGaN / GaN stacked structure of the second semiconductor layer 144 is three pairs or more, the potential defect problem can be solved. However, if the InGaN / GaN stacked structure is more than 20 pairs, the resistance of the second semiconductor layer 144 may increase.
  • the InGaN / GaN stacked structure of the second semiconductor layer 144 may be arranged in three pairs or more and 20 pairs. It may be desirable.
  • the InGaN / GaN structures may be stacked in the third semiconductor layer 146, and when the InGaN / GaN structures are stacked, one third pair or more and five pairs or less may be disposed. .
  • the thickness of the InGaN layer and the GaN may be different from each other, and the GaN layer may be formed thicker than the InGaN layer.
  • the ratio of the thickness T5 of the InGaN layer 146a to the thickness T6 of the GaN layer 146b may be formed in a range of 1: 3 to 1: 8.
  • the thickness T5 of the InGaN layer 146a of the second semiconductor layer 146 may be 2 nm to 3 nm
  • the thickness T6 of the GaN layer 146b may be 10 nm to 15 nm.
  • the ratio of the thickness T5 of the InGaN layer 146a of the third semiconductor layer 146 and the thickness T6 of the GaN layer 146b is 1: 3 or more.
  • the growth ratio of the inclined surface between the top surface and the side surface of the third semiconductor layer 146 may be controlled to facilitate the recess configuration.
  • the recess may have a shape including a bottom and an inclined surface between the top and bottom surfaces of the third semiconductor layer 146 to form a valley.
  • the density of the recess with respect to the unit area of the third semiconductor layer 146 may be determined by using a substrate ( The stress between the 110 and the active layer 150 can be alleviated, and the crystallinity of the light emitting structure 200 can be improved, thereby preventing the variation of the wavelength emitted by the semiconductor device 100 and the semiconductor device 100.
  • the density known to those skilled in the art may be used as long as the density is such that optical properties, electrical properties, and reliability of the optical fiber can be improved.
  • FIG 5 is a cross-sectional view of a semiconductor device 100 including a recess.
  • the recess R may extend to the second semiconductor layer 144, the first semiconductor layer 142, and the active layer 150, and the recess may improve the optical and electrical characteristics of the semiconductor device 100. If too much is disposed, the electrical and optical characteristics and reliability of the semiconductor device 100 may be degraded. In addition, when the ratio of the thickness T5 of the InGaN layer 146a of the third semiconductor layer 146 and the thickness T6 of the GaN layer 146b is 1: 8 or less, the first conductivity-type semiconductor layer 130 is disposed. ), The current injection characteristic of the current injected into the active layer 150 through the third semiconductor layer 146 can be secured.
  • the In content gradually decreases toward the first semiconductor layer 142, the second semiconductor layer 144, the third semiconductor layer 146, and the active layer 150.
  • the active layer 150 includes In content of 9% or more to 14% or less, the active layer 150 may emit a blue wavelength having the largest relative light intensity at a wavelength of 410 nm or more and 470 nm or less.
  • the stress applied to the active layer 150 may be gradually reduced,
  • the semiconductor device 100 balances the mobility of electrons injected from the first conductive semiconductor layer 130 to the active layer 150 and the mobility of holes injected from the second conductive semiconductor layer 170 to the active layer 150. ) Optical and electrical characteristics can be secured.
  • the active layer 150 may not be limited to emitting a blue wavelength having the largest relative light intensity at a wavelength of 410 nm or more and 470 nm or less. Therefore, if the In content of the active layer 150 is 100%, the In content of the first semiconductor layer 142 may be composed of 60% to 80% of the In content of the active layer 150, the second semiconductor layer 144 In) may be composed of 30% to 40% of the In content of the first semiconductor layer 146, and may be composed of 20% to 30% of the In content of the active layer 150.
  • the In content of the third semiconductor layer 142 may be 20-30% of the In content of the second semiconductor layer 144, and may be 5-10% of the In content of the active layer 150. .
  • the In content of the first semiconductor layer 146, the second semiconductor layer 144, and the third semiconductor layer 142 may be included in the range based on the active layer 150, and the effects thereof may be as described above. have.
  • FIG. 6 illustrates the In content from the active layer 150 to the third semiconductor layer 146 as a ratio.
  • the In content of the active layer is 100%
  • the In content of the first semiconductor layer, the second semiconductor layer, and the third semiconductor layer is 60% to 80%, 20% to 30, based on the active layer. It can be seen that gradually decreases to%, 5% to 10%.
  • a blocking layer 160 may be disposed between the active layer 150 and the second conductive semiconductor layer 170.
  • the blocking layer 160 may block electrons because electron mobility and hole mobility are different from each other, and electron mobility is higher than hole mobility. It can serve as blocking and cladding of the active layer (MQW cladding), thereby improving the luminous efficiency.
  • the present invention is not limited thereto, and the blocking layer 160 may include a carrier having relatively high mobility being injected into the first conductive semiconductor layer 130 or the second conductive semiconductor layer 170 through the active layer 150. In this case, the carrier may be electrons or holes, but the carrier may be selected as a carrier having high mobility.
  • the blocking layer 160 may have a structure in which at least one pair of InAIN / GaN layers are stacked.
  • the InAlN layer of the blocking layer 160 may include a second conductivity type dopant.
  • the blocking layer 160 may control the stress due to lattice mismatch by controlling the composition of In.
  • the second conductive semiconductor layer 170 is formed on the active layer 150, and may be implemented as compound semiconductors such as -V group and -VI group, and a second dopant may be added to the second conductive semiconductor layer 170. Can be doped.
  • the second conductive semiconductor layer 170 may be formed of a semiconductor material having a compositional formula of Al x Ga 1-x N (0 ⁇ x ⁇ 1) or a material selected from AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP.
  • the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, or Ba
  • the second conductive semiconductor layer 170 doped with the second dopant may be a p-type semiconductor layer.
  • the transmissive electrode layer 180 may be disposed on the second conductive semiconductor layer 170.
  • the transparent electrode layer 180 may efficiently inject carriers and may stack a single metal or a metal alloy, metal oxides, metal nitrides, and the like so that light emitted from the active layer 150 may be transmitted.
  • the light transmissive electrode layer 180 may be formed of a material having excellent electrical contact with a semiconductor.
  • the light transmissive electrode layer 180 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), or indium zinc tin oxide (IZTO).
  • IAZO Indium aluminum zinc oxide
  • IGZO indium gallium zinc oxide
  • IGTO indium gallium tin oxide
  • ATO antimony tin oxide
  • GZO gallium zinc oxide
  • IZO Nitride AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO, Ag, Ni, Cr , Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf may be formed including at least one, and is not limited to these materials.
  • the second electrode 194 is disposed on the light transmissive electrode layer 180, and the first electrode 192 is disposed on the first conductive semiconductor layer 120 having a portion thereof exposed.
  • the first electrode 160 and the second electrode 170 for example, Cr, Ti, Ag, Ni, RH, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au. It may be formed of a metal or an alloy containing any one of Hf. Thereafter, the first electrode 192 and the second electrode 194 may be electrically connected to each other, so that the manufacturing of the light emitting device may be completed.
  • FIG. 7 and 8 illustrate another embodiment of the present invention, wherein the semiconductor structure 200 includes time of flight-secondary ion mass spectroscopy (TOF-SIMS).
  • TOF-SIMS time of flight-secondary ion mass spectroscopy
  • Sims data can be analyzed by irradiating primary ions on the surface of the light emitting structure and counting the number of secondary ions released, wherein the primary ions can be selected from O 2 + , Cs + , Bi +, etc.
  • the acceleration voltage can be adjusted within 20 to 30 keV
  • the irradiation current can be adjusted within 0.1 pA to 5.0 pA
  • the irradiation area can be 20 nm X 20 nm.
  • the secondary ions are materials emitted from the light emitting structure 200 and may refer to materials such as In, Al, Ga, Si, Mg, C, and the like.
  • the above analysis conditions are conditions for analyzing a structure composed of a nitride compound semiconductor, but any measurement conditions for analyzing a structure composed of a semiconductor can be freely used.
  • the left vertical axis represents the intensity of In ions detected as secondary ions relatively
  • the right vertical axis represents the concentration of Si and C atoms detected as secondary ions relatively
  • the left Both the right and left vertical axes are based on the log scale.
  • Si atomic weight of the third semiconductor layer 146 may be 0.05 times or more and 0.2 times or less of the Si atomic weight of the first conductivity-type semiconductor layer 130.
  • the active layer 150 is formed through the third semiconductor layer 146 in the first conductivity-type semiconductor layer 130.
  • the electrical and optical characteristics of the semiconductor device 100 can be secured, so that the Si atomic amount of the third semiconductor layer 146 is determined by the Si of the first conductivity type semiconductor layer 130. It is preferable to include the range of 0.05 times or more and 0.2 times or less of an atomic weight. In addition, the C atomic amount of the third semiconductor layer 146 may be higher than the C atomic amount of the first conductive semiconductor layer 130.
  • the semiconductor structure 200 is made of a GaN-based material, the higher the content of C atoms, the higher the resistance.
  • the third semiconductor layer 146 when the C atomic amount of the third semiconductor layer 146 is larger than the C atomic amount of the first conductive semiconductor layer 130, and the Si atomic amount is smaller than the Si atomic amount of the first conductive semiconductor layer 130, the third semiconductor.
  • the resistance of the layer 146 can be high and current spreading characteristics can be ensured.
  • the amount of Si atoms of the third semiconductor layer 146 must be included within the range so that the current injection characteristic from the first conductivity-type semiconductor layer 130 to the active layer 150 through the third semiconductor layer 146 is limited. It can be secured.
  • the In ions of the active layer 150, the first semiconductor layer 142, the second semiconductor layer 144, and the third semiconductor layer 146 are different from each other, ionic strength due to the sims may be different.
  • the concentration of Si atoms may be lowered toward the second conductivity-type semiconductor layer 170 based on the concentration of Si atoms in the first conductivity-type semiconductor layer 130.
  • Si atoms may be configured to act as a dopant in the first conductivity type semiconductor layer 130 so that the polarity of the first conductivity type semiconductor layer 130 is n-type, thereby improving the crystallinity of the semiconductor structure 200. As such, Si atoms may be entirely distributed within the semiconductor structure 200.
  • the concentration of Si atoms included in the first conductivity-type semiconductor layer 130 is within the semiconductor structure 200. Can be the highest.
  • the concentration of Si atoms in the third semiconductor layer 146 is lower than that of the first conductivity-type semiconductor layer 130 and higher than the concentration of Si atoms in the active layer 150 in the first conductivity-type semiconductor layer 130.
  • the property of injecting current into the active layer 150 through the third semiconductor layer 146 may be secured.
  • the second semiconductor layer 144 may include the least amount of Si atoms in the semiconductor structure 200. Accordingly, the spectrum of the concentration of Si atoms in the third semiconductor layer 146 and the concentration of Si atoms in the first semiconductor layer 142 and the concentration of Si atoms in the second semiconductor layer 144 is different from that of the second semiconductor layer 144. It can have an inflection point within it.
  • the second semiconductor layer 144 has a structure in which InGaN / GaN is stacked as described above, the second semiconductor layer 144 may be formed of Si atoms in the semiconductor structure 200 to secure current spreading characteristics. The concentration may be placed at the lowest.
  • the intensity of In ions due to the sim is different. That is, since the content of In ions in the active layer 150 is the highest, the intensity of In ions is also highest in the active layer 150, and the first semiconductor layer 142, the second semiconductor layer 144, and the third semiconductor layer are the highest. It is gradually lowered toward 146.
  • a layer including In ions and a layer not containing the ions are cross-laminated to form a plurality of inflection points. Can be.
  • the intensity of In ions means the intensity of In ions released as secondary ions when the primary ions are irradiated onto the semiconductor device.
  • the intensity of In ions is that of In secondary ions.
  • Each layer may include an inflection point for the intensity of a plurality of In ions, and it can be seen that a plurality of peaks are formed.
  • the inflection point may include a high point where the intensity of In ions is higher than an ambient point and a low point where the intensity of In ions is lower than an ambient point.
  • the high / low point is the point where the slope of the graph changes above or below the intensity of the surrounding In ions.
  • a number of highs and lows can appear in one layer. That is, the active layer 150, the first semiconductor layer 142, the second semiconductor layer 144, and the third semiconductor layer 146 may include a plurality of high and low points, and the plurality of high points included in the same layer may be Each may have different ionic strengths. Likewise, a plurality of low points included in the same layer may have different ionic strengths.
  • the high point and the low point mean an inflection point appearing in the regions of the active layer 150, the first semiconductor layer 142, the second semiconductor layer 144, and the third semiconductor layer 146, and the inflection points appearing at the boundary between the layers are included. It doesn't work. For example, at the interface between the first semiconductor layer 142 and the second semiconductor layer 144, a lower point may appear below the slope of the intensity of In ions than other points around the periphery. It is not included in the low point.
  • the ionization strength is also the strongest in the active layer. That is, the high point which appears in an active layer is higher than the high point of a 1st semiconductor layer, a 2nd semiconductor layer, and a 3rd semiconductor layer, and the low point which appears in an active layer is higher than the low point of a 1st semiconductor layer, a 2nd semiconductor layer, and a 3rd semiconductor layer. Can be high.
  • a plurality of first high points and a plurality of first low points appear in the active layer 150, a plurality of second high points and a plurality of second low points appear in the first semiconductor layer 142, and a plurality of second high points appear in the second semiconductor layer 144.
  • a third high point and a plurality of third low points may appear, and a plurality of fourth high points and a plurality of fourth low points may appear in the third semiconductor layer 146.
  • the second high point may be lower than the first high point
  • the third high point may be lower than the second high point
  • the fourth high point may appear lower than the third high point
  • the second high point may be higher than the first low point
  • the third high point may be higher than the second low point
  • the fourth high point may appear higher than the third low point
  • the content of In ions of the first semiconductor layer 142 is 60% to 80% of the active layer
  • the content of In ions of the second semiconductor layer 144 is 30% to 40% of the active layer
  • the third semiconductor layer 146 Since the content of In ions of the 20) to 20% to 30% of the active layer, it can be seen that similar values appear in the sims analysis.
  • the intensity of In ions of the first semiconductor layer 142 should be at least 60% of that of the active layer 150, so that the active layer 150 and the first conductive semiconductor layer 130 are formed. It is possible to prevent the phenomenon in which the wavelength of the light emitted from the active layer 150 changes depending on the current or voltage applied to the stress generated in between.
  • the relative intensity of light emitted from the active layer 150 may be the strongest, but the intensity of In ions of the first semiconductor layer 142 may be increased by the active layer ( 150, the relative light intensity of the first semiconductor layer 142 may be weaker than that of the light emitted from the active layer 150.
  • the semiconductor structure 200 emits light from the active layer 150 when the semiconductor structure 200 is measured by a light detector such as PL or integrating sphere. It may have an inflection point in the wavelength region shorter than the dominant wavelength.
  • the color reproduction rate of the semiconductor device 100 may be lowered. . Therefore, the stress of the semiconductor structure 200 may be alleviated when the intensity of In ions of the first semiconductor layer 142 is 60% or more and 80% or less based on the intensity of In ions of the active layer 150. The color reproduction rate of the semiconductor device 100 may be secured.
  • the intensity of In ions of the second semiconductor layer 144 is equal to the In ions of the active layer 150.
  • the strength may be 30% or more and 40% or less. If the substrate 110 is not made of the same material as the semiconductor structure 200, a stress due to a lattice constant difference may occur between the substrate 110 and the semiconductor structure 200. For example, when the substrate 110 is a sapphire substrate and the semiconductor structure 200 is made of a GaN-based material, a large stress is generated between the semiconductor structure 200 and the substrate.
  • the active layer 150 having the highest In ion intensity in the semiconductor structure 200 may have a large lattice constant in the semiconductor structure 200, and a large stress may occur between the substrate 110 and the active layer 150.
  • the stress between the active layer 150 and the substrate 110 may be alleviated by making the second semiconductor layer 144 have a strength of 30% or more to 40% or less of In ions compared to the active layer 150.
  • the second semiconductor layer 144 may have a strength of 30% or more of In ions compared to the active layer to relieve stress.
  • the energy band gap Eg of the second semiconductor layer 144 may be higher than that of In ions of the first semiconductor layer 142.
  • the energy bandgap Eg of the second semiconductor layer 144 may be larger than the energy band gap Eg of the first semiconductor layer 142.
  • the energy bandgap Eg has an energy greater than or equal to the conduction band Ec corresponding to the energy bandgap Eg. Electrons may not be injected from the second semiconductor layer 144 to the first semiconductor layer 142. Therefore, in order to secure optical and / or electrical characteristics of the semiconductor device 100, the intensity of In ions of the second semiconductor layer 144 may be 30% or more and 40% or less based on the active layer 150.
  • the intensity of In ions of the third semiconductor layer 146 may be 20% or more to 30% or less than that of In ions of the active layer 150.
  • the intensity of In ions of the third semiconductor layer is 20% or more than that of the active layer 150, the stress between the active layer 150 and the first conductive semiconductor layer 130 may be relaxed.
  • the electron injection characteristic to the second semiconductor layer 144 may be secured, thereby securing optical and / or electrical characteristics of the semiconductor device 100.
  • the second embodiment may be based on the semiconductor structure 200, but it is not necessarily so, and in this case, the second embodiment may be universally applied to all structures composed of semiconductors. Therefore, the first conductive semiconductor layer 130, the first semiconductor layer 142, the second semiconductor layer 144, the third semiconductor layer 146, and the active layer 150, which are terms used for description in the first embodiment. ), The second conductive semiconductor layer 170 and the semiconductor structure 200 will not be used in the description of the second embodiment, and the term light emitting structure is used as a term that can replace the semiconductor structure 200. Do it. Accordingly, the light emitting structure may be the semiconductor structure 200, and may be the semiconductor device 100 more widely.
  • the light emitting structure may include a first region having a highest Si atom concentration in the light emitting structure, and the Si atom concentration is at least 0.05 times that of the first region at a distance closest to the first direction from the first region.
  • a second area of 0.2 times or less may be disposed.
  • the first direction may be a direction from the first area toward the surface of the light emitting structure.
  • the concentration of Si atoms in the second region is in the range of 0.05 times to 0.2 times the Si concentration of the first region. It is desirable to have.
  • each of the first region and the second region may have a relatively uniform concentration within 10% of the point where the concentration of Si atoms is lowest, and the concentrations of Si atoms of the first region and the second region may be different from each other. Therefore, the concentration of Si atoms in the region where the first region and the second region are in contact can be drastically reduced.
  • the first region and the second region will be described on the basis of a case where a relatively uniform concentration is within 10% of the lowest concentration of Si atoms as described above.
  • the concentration of C atoms in the second region may be higher than the concentration of C atoms in the first region.
  • the concentration of C atoms in the second region is higher than the concentration of C atoms in the first region, and the concentration of Si atoms is increased.
  • the concentration of Si atoms in the second region must be included within the above range to ensure current injection characteristics into the active region.
  • the third region and the fourth region may be sequentially disposed closest to each other in the first direction in the above-described second region.
  • the active region may be disposed nearest to the first direction in the fourth region, and a second conductivity type semiconductor region may be disposed between the active region and the surface.
  • the first to fourth regions may be first conductive semiconductor regions for injecting current into the active region.
  • the light emitting structure according to the present exemplary embodiment may also include the first conductive type semiconductor region and the second conductive type semiconductor layer serving as the first conductive type semiconductor layer, similar to the semiconductor structure 200 according to the first exemplary embodiment described above.
  • It may include a second conductive semiconductor region to play a role, and an active region to serve as an active layer 150 between the first conductive semiconductor layer and the second conductive semiconductor layer, and active in the first conductive semiconductor layer
  • a light emitting device that emits light through recombination of electrons injected into the region and holes injected into the active region in the second conductive semiconductor layer may be configured.
  • a first point spaced in the first direction in the second region and having a concentration of Si atoms equal to the lowest concentration of the Si atoms in the second region may be disposed between the second region and the first point.
  • Three regions can be arranged.
  • the third region may include a section in which the concentration of Si atoms decreases and a section in which the concentration of Si atoms increases in the first direction, and further include a second point having the lowest concentration of Si atoms between the two sections. have.
  • the second point may be the concentration of the lowest Si atom in the light emitting structure.
  • the current injected into the active region may be prevented from being concentrated in the partial region, thereby ensuring a larger diffusion characteristic of the current, thereby solving the problem of deterioration of the light emitting structure.
  • a third point spaced in the first direction from the first point and having a concentration of Si atoms equal to the concentration of Si atoms of the first point may be disposed, and a fourth region is disposed between the first point and the third point.
  • the fourth region may have a concentration of Si atoms that is higher than the concentration of Si atoms in the second region and lower than the concentration of Si atoms in the first region.
  • the method may further include a section in which the concentration of Si atoms increases and decreases in the first direction.
  • the fourth region may be disposed between the third region and the active region to compensate for the injection efficiency of electrons for injecting into the active region from the first to third regions in order to secure a current spreading characteristic.
  • the intensity of In ions in the light emitting structure may be the largest in the active region.
  • the intensity of In ions in the active region may vary depending on the wavelength of light emitted, but when the lattice constants of the light emitting structure and the substrate are different, the active region and the substrate may be used to relieve stress applied to the active region and to improve the crystallinity of the light emitting structure.
  • a plurality of semiconductor regions having different In ions may be disposed therebetween. More specifically, when the light emitting structure is composed of a GaN-based compound semiconductor, the substrate is made of a material such as sapphire, the lattice constant of each of the light emitting structure and the substrate may be different from each other and stress may be applied to the light emitting structure .
  • the lattice constants of the semiconductor regions may also be different from each other, and a stress may be applied to the active region.
  • the wavelength of the light emitted may shift. That is, when the light emitting structure composed of the GaN-based compound semiconductor layer has In ion intensity only in the active region, the optical and electrical characteristics and the light emitting structure such as crystalline degradation of the active region or wavelength of light emitted from the active region are changed. The reliability of may be lowered.
  • the intensity of In ions in the active region may have the highest In ion intensity in the light emitting structure.
  • a plurality of regions where the intensity of the In ions decreases and the regions that increase in the first direction may be disposed. Therefore, the intensity of In ions in the active region may have a plurality of inflection points, and the plurality of inflection points may have a plurality of first high points and a plurality of first low points.
  • the first high point having the highest intensity of In ions may be a well layer in which electrons and holes emit luminescent recombination.
  • the plurality of first high points may have the same In ion intensity, but the present invention is not limited thereto and may be different from each other.
  • the plurality of first high points may have different In ion intensities of 5% or less due to process variation.
  • In ions may be formed in the first direction.
  • the intensity of may be higher or lower, but is not limited thereto.
  • the active region may have a plurality of first low points between the high points.
  • the plurality of first low points may be a region having a relatively low content of In ions, and may serve as a barrier layer.
  • the plurality of first low points may be gradually lowered toward the first direction, and may have the same In ion ions.
  • When gradually lowered toward the first direction due to the difference in mobility between electrons injected from the first region and holes injected into the active region, electrons may pass in the surface direction without luminescent recombination in the active region.
  • the energy of electrons injected into the active region may be lowered to increase the luminescence recombination rate in the active region.
  • the fifth region may be disposed between the fourth region and the highest point farthest away from the surface of the first high point of the active region, where the second direction may be opposite to the first direction.
  • the fifth region may include a region where the intensity of In ions increases and decreases toward the first direction from the fourth region, and a plurality of inflection points may be disposed in a region where the two regions contact each other.
  • the plurality of inflection points may include a plurality of second high points and a plurality of second low points.
  • the intensity of In ions at the second high point in the fifth region may be greater than the intensity of In ions at the first low point of the active layer and may be smaller than the intensity of In ions at the first high point.
  • the intensity of In ions in the active region may be determined according to the wavelength of light to be emitted, and the fifth region may be stressed in the active region, crystallinity may be lowered, or injected into the active region by the intensity of In ions in the active region.
  • the electrons may include a second high point lower than the first high point and higher than the first low point.
  • the fourth region may have a section lowered along the first direction and a section higher again, and may include an inflection point disposed therebetween.
  • the inflection point may have only a third low point without a high point.
  • the third low point may be a section in which the composition of In ions in the fourth region is lowered to be as similar as possible to the semiconductor material constituting the first region.
  • the fourth region may play a role of injecting electrons into the active region, and in this case, the fourth region may be disposed to have a third low point to relieve stress caused by the intensity of In ions.
  • the third region may include a region where the intensity of In ions increases and decreases in a region adjacent to the second region, and may include a plurality of inflection points disposed between the two regions.
  • the plurality of inflection points may include at least one fourth high point and at least one fourth low point, and may have only one fourth high point.
  • the intensity of In ions in the third region may have a function of controlling a stress between the fifth region and the first region and preventing a threading defect extending in the first direction from the first region. Intensities of the fourth high ion may be different from each other, and may be the same, but are not limited thereto.
  • the fourth high point is higher than the lowest low point among the second low points of the fifth region and has an intensity of In ions lower than the second high point, thereby controlling the stress applied to the active region.
  • the interval between the fourth high point and the fourth low point may be smaller than the minimum distance between the first high point and the first low point of the active area, and the minimum distance between the second high point and the second low point of the fifth area.
  • the third region may be a structure in which a very thin semiconductor material having a difference in lattice constant is stacked, for example, a superlattice layer.
  • the third region is composed of a superlattice layer, it may have a function of improving current spreading characteristics and reducing a defect density extending from the first region to the active region.
  • the second region may have a section in which the intensity of In ions increases and decreases in a region adjacent to the first region, and may have a plurality of inflection points, and the plurality of inflection points may include a fifth high point and a fifth low point. It may be configured as.
  • the second region may have a plurality of fifth high points to relieve stress applied to the active region and to secure crystallinity, and the fifth high point may have an intensity of In ions lower than the above-described first to fourth high points. have.
  • the fifth high point may be disposed in a region where the concentration of Si atoms is uniform.
  • the first high point may be determined according to the wavelength of light emitted from the active area, and the second to fifth high points may have an intensity of In ions gradually lowered in the second direction to relieve stress applied to the active area and to improve crystallinity. It can have The first ratio of the intensity of In ions between the first high point of the active region and the fourth high point of the third region may be 0.3 times or more and 0.4 times or less. When the intensity of the In ion of the fourth high point is lower than 0.3 times, the stress applied to the active region may increase, and the crystallinity of the active region may also decrease. In addition, when higher than 0.4 times, a problem may occur in that the crystallinity of the third region is lowered and the crystallinity of the plurality of semiconductor layers disposed in the first direction in the third region is lowered.
  • the second ratio of the fifth high point of the second region to the first high point of the active region may be 0.2 times or more and 0.3 times or less.
  • the intensity of the In ion at the fifth high point is lower than 0.2 times, the stress applied to the active region may be increased, and the crystallinity of the active region may be reduced.
  • the crystallinity of the second region may be lowered, which may cause a problem that all of the crystallinities of the plurality of semiconductor layers disposed in the first direction are lowered.
  • the first and second embodiments have been described based on the seamless data shown in FIGS. 7 and 8.
  • the first embodiment has been described based on the semiconductor structure 200
  • the second embodiment has been described based on the light emitting structure.
  • the second embodiment may also be applied to the semiconductor structure 200.
  • the semiconductor structure 200 may also be applied to the semiconductor structure 200.
  • the active layer 150 may be distinguished through a relative intensity spectrum of In ions. More specifically, the surface direction (left) at the point where the relative intensity is lowest among the points that fall within the range of about -70% to -90%, preferably about -80%, with respect to the longitudinal axis from the point where the relative intensity of In ion is highest.
  • the active layer 150 may be located between a point where the relative strength first meets when moved along the same point and a point where the first relative strength meets when moved along the depth direction (right side).
  • the active layer 150 may be located between the first surface direction point and the depth direction point having the same relative strength as.
  • the point where the relative intensity of the In ion is the highest is the second high point to the right of the letter In, and among the points that fall within about -80% of the vertical axis from the high point, the lowest relative intensity is the lowest.
  • the point is the ninth trough to the right of the letter In.
  • the active layer 150 may be located between the points where the relative strength first meets when moved along the surface direction and the depth direction with respect to the corresponding low point, which is shown in FIG. 7 between the points. It can be confirmed through the inclusion of 150.
  • the vertical axis of the sim data is represented by the log scale. something to do. Therefore, even if the point falls within about -80% of the vertical axis, it may not be significantly lowered from the point where the relative intensity of In ions is highest in the spectrum.
  • the third semiconductor layer 146 may be distinguished through a relative intensity spectrum of In ions and a relative concentration spectrum of Si atoms. More specifically, it can be seen that the relative concentration spectrum of Si atoms is high in the depth direction, and is about -80% to -90%, preferably about -87%, based on the longitudinal axis from the point where the relative concentration of Si atoms is the highest.
  • the relative intensity of the In ions within the range of about -20% to -30%, preferably about -25% of the points within and at the deepest point in the depth direction among the points with the lowest relative concentrations and at the points
  • the third semiconductor layer 146 may be located between the points where the relative strengths of the first meeting are the same when they move along the surface direction at the highest point.
  • the point deepest in the depth direction among the points with the lowest relative strength is called point b, and at point b
  • point c The point with the highest relative intensity of In ions within about -25% of the abscissa is called point c, and the third semiconductor is located between the first surface direction points having the same relative strength as that of In ions at point c.
  • Layer 146 may be located.
  • the point where the relative concentration of Si atoms is the highest is the point where the letter Si is written, and among the points with the lowest relative strength among the points that fall within about -87% of the vertical axis from the point.
  • the deepest point in the depth direction is the point where the downward arrow of D2 meets the spectrum of Si atoms.
  • the point where the relative intensity of In ion within about -25% of the horizontal axis at the point is the highest is the point where the downward arrow of D2 meets the spectrum of In ion
  • the point in the first surface direction having a relative intensity equal to the relative intensity is the point at which the last four of 144 is located, between which the third semiconductor layer 146 can be located, which is also between the points. It can be confirmed through the inclusion of the third semiconductor layer 146 shown in FIG. 7, and the third semiconductor layer 146 may be referred to as MT-GaN.
  • the vertical axis of the sim data is represented by the log scale. something to do.
  • the relative concentration of Si atoms in the spectrum may not go down significantly from the point where the highest concentration is found.
  • the first semiconductor layer 142 may be classified through a relative concentration spectrum of Si atoms. More specifically, when the relative concentration of Si atoms in the above-described third semiconductor layer 146 moves along the surface direction at the point where the relative concentration of Si atoms is the highest, the point closest to the surface direction except for the active layer 150 and from the corresponding point When moving along the depth direction, the first semiconductor layer 142 may be located between the points where the first relative concentration is the same.
  • the point at which the relative concentration of Si atoms is the highest in the third semiconductor layer 146 is referred to as point d, and the point closest to the surface direction except for the active layer 150 when moved along the surface direction from point d
  • the first semiconductor layer 142 may be located between the point e and the point of the first depth direction having a relative concentration equal to the relative concentration of Si atoms at the point e.
  • the point where the relative concentration of Si atoms is the highest in the third semiconductor layer 146 corresponds to the rightmost high point of the In ion spectrum, and moves along the surface direction based on the high point. Except for (150), the closest point in the surface direction is the point where the In ion spectrum and the Si atomic spectrum intersect.
  • the point of the first depth direction having a relative concentration equal to the relative concentration of Si atoms at the corresponding point is a point at which the In ion spectrum and the Si atom spectrum at the rightmost point of the corresponding point intersect, and the first semiconductor layer 142 therebetween. ) May be located, and this may be confirmed by including the first semiconductor layer 142 illustrated in FIG. 7, and the first semiconductor layer 142 may be viewed as an n-injector.
  • the first semiconductor layer 142 and the third semiconductor layer 146 may be regarded as the second semiconductor layer 144, and the second semiconductor layer 144 may have un-InGaN having almost no Si atoms. Can be seen.
  • the depths of the first semiconductor layer 142 and the third semiconductor layer 146 are exemplary, and according to the embodiment, the semiconductor structure 200
  • Each layer may be divided by the method described above, and may be universally applied to other semiconductor structures.
  • FIG. 9 is a cross-sectional view illustrating a semiconductor device package including a semiconductor device 100 according to an embodiment of the present invention.
  • the semiconductor device package 10 may include a package body 1, a first lead electrode 2, a second lead 3, and a first lead electrode 2 installed on the package body 1. ) And a semiconductor device 100 electrically connected to the second lead field 3, and a molding member 4 surrounding the semiconductor device 100.
  • the package body 1 may include a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed on the circumference of the semiconductor device 100.
  • the first lead electrode 2 and the second lead electrode 3 are electrically separated from each other, and serve to supply power to the semiconductor device 100.
  • the third lead electrode 2 and the second lead electrode 3 may serve to increase light efficiency by reflecting light generated from the semiconductor device 100, and heat generated from the semiconductor device 100. It may also play a role in discharging it to the outside.
  • the semiconductor device 100 may be disposed on the package body 1 or may be disposed on the third lead electrode 2 or the second electrode layer 3.
  • the semiconductor device 100 may be electrically connected to the first lead electrode 2 and the second lead electrode 3 by any one of a wire method, a flip chip method, or a die bonding method. In the embodiment, the semiconductor device 100 is electrically connected to the first lead electrode 2 and the second lead electrode 3 through wires, respectively, but is not limited thereto.
  • the molding member 4 may surround the semiconductor device 100 to protect the semiconductor device 100.
  • the molding member 4 may include a phosphor 5 to change the wavelength of light emitted from the semiconductor device 100.
  • the above-described semiconductor device may be configured as a light emitting device package and used as a light source of an illumination system.
  • the semiconductor device may be used as a light source or a light source of an image display device.
  • a backlight unit of an image display device When used as a backlight unit of an image display device, it can be used as an edge type backlight unit or a direct type backlight unit, when used as a light source of a lighting device can be used as a luminaire or bulb type, and also used as a light source of a mobile terminal. It may be.
  • the light emitting element includes a laser diode in addition to the light emitting diode described above.
  • the laser diode may include the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer having the above-described structure.
  • an electro-luminescence phenomenon is used in which light is emitted when a current flows, but the direction of emitted light is used.
  • a laser diode may emit light having a specific wavelength (monochromatic beam) in the same direction with the same phase by using a phenomenon called stimulated emission and a constructive interference phenomenon. Due to this, it can be used for optical communication, medical equipment and semiconductor processing equipment.
  • a photodetector may be a photodetector, which is a type of transducer that detects light and converts its intensity into an electrical signal.
  • Such photodetectors include photovoltaic cells (silicon, selenium), photoconductive elements (cadmium sulfide, cadmium selenide), photodiodes (e.g. PDs having peak wavelengths in visible blind or true blind spectral regions), phototransistors , Photomultipliers, phototubes (vacuum, gas encapsulation), infrared (IR) detectors, and the like, but embodiments are not limited thereto.
  • a semiconductor device such as a photodetector may generally be manufactured using a direct bandgap semiconductor having excellent light conversion efficiency.
  • the photodetector has various structures, and the most common structures include a pin photodetector using a pn junction, a Schottky photodetector using a Schottky junction, a metal semiconductor metal (MSM) photodetector, and the like. have.
  • MSM metal semiconductor metal
  • a photodiode may include a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer having the above-described structure, and have a pn junction or pin structure.
  • the photodiode operates by applying a reverse bias or zero bias. When light is incident on the photodiode, electrons and holes are generated and current flows. In this case, the magnitude of the current may be approximately proportional to the intensity of light incident on the photodiode.
  • Photovoltaic cells or solar cells are a type of photodiodes that can convert light into electrical current.
  • the solar cell may include the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer having the above-described structure, similarly to the light emitting device.
  • a general diode using a p-n junction it may be used as a rectifier of an electronic circuit, it may be applied to an ultra-high frequency circuit and an oscillation circuit.
  • the semiconductor device described above is not necessarily implemented as a semiconductor and may further include a metal material in some cases.
  • a semiconductor device such as a light receiving device may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, and may be implemented by a p-type or n-type dopant. It may also be implemented using a doped semiconductor material or an intrinsic semiconductor material.

Abstract

본 발명은 반도체 소자에 관한 것으로, 실시 예에 따른 반도체 소자는 기판; 상기 기판 상에 배치되는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치되는 활성층; 및 상기 활성층 상에 배치되는 제2 도전형 반도체층;을 포함하고, 상기 제1 도전형 반도체층과 상기 활성층 사이에는 인듐(In) 함유량이 서로 상이한 제1 반도체층, 제2 반도체층, 및 제3 반도체층을 포함하고, 상기 제1 반도체층은 상기 활성층에 인접하여 배치되고, 상기 제2 반도체층은 상기 제1 반도체층 아래에 배치되고, 상기 제3 반도체층은 상기 제2 반도체층 아래에 배치되며, 상기 활성층에서 상기 제3 반도체층 방향으로 진행할수록 인듐 함유량이 적어지고, 상기 제3 반도체층의 인듐 함유량은 상기 활성층의 인듐 함유량의 5% 이상 내지 10% 이하일 수 있다.

Description

반도체 소자 및 이를 포함하는 반도체 소자 패키지
실시 예는 반도체 소자 및 이를 포함하는 반도체 소자 패키지에 관한 것으로, 보다 상세하게는 반도체 소자의 결정성을 개선하여 광특성, 전기적 특성 및 신뢰성을 향상시키고 청색변이를 방지할 수 있는 반도체 소자 및 이를 포함하는 반도체 소자에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 질화물 반도체는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 반도체 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
최근 고효율 LED 수요가 증가함에 광도 개선이 이슈가 되고 있다. 발광소자의 광도를 개선하는 방법으로 활성층에 캐리어 집중시키는 것이 중요하다. 모빌리티가 높은 전자를 활성층 내에 트랩하기 위해 에너지 준위가 높은 전자차단층(EBL)을 도입하는 기술이 제안되었다.
하지만, 여전히 청색변이(blue shift) 현상에 때문에 효율이 저하되는 등의 문제점이 있다.
실시 예는 청색 변이 현상을 방지할 수 있는 반도체 소자를 공하고자 한다.
또한, 실시 예는 활성층에 가해지는 응력을 점진적으로 감소시킬 수 있는 반도체 소자를 제공하여 상기 반도체 소자의 광학적, 전기적 특성 및 신뢰성을 개선하고자 한다.
실시 예에 따른 반도체 소자는 기판, 기판, 상기 기판 상에 배치되는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되는 활성층 및 상기 활성층 상에 배치되는 제2 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층은 인듐(In) 조성비가 서로 상이한 제1층, 제2층, 및 제3층을 포함하고, 비행 시간형 2차 이온 질량분석법(TOF-SIMS)에 의해 상기 제1 도전형 반도체층 및 상기 활성층을 측정 시, 인듐(In) 이온의 규격화된 2차 이온 강도가 복수의 변곡점을 포함하고, 상기 변곡점은 상기 활성층에 나타나는 제1 고점과 제1 저점, 상기 제1층에 나타나는 제2 고점과 제2 저점, 상기 제2층에 나타나는 제3 고점과 제3 저점, 및 상기 제3층에 나타나는 제4 고점과 제4 저점을 포함하고, 상기 제1 고점은 상기 제2 고점보다 높고, 상기 제2 고점은 상기 제3 고점보다 높고, 상기 제3 고점은 상기 제4 고점보다 높다.
실시 예에서, 상기 제1 층의 제2 고점은 상기 활성층의 제1 저점보다 인듐(In) 이온의 규격화된 2차 이온의 강도가 높고, 상기 제2층의 제3 고점은 상기 제1층의 제2 저점보다 인듐(In) 이온의 규격화된 2차 이온 강도가 높고, 상기 제3층의 제4 고점은 상기 제2층의 제3 저점보다 인듐(In) 이온의 규격화된 2차 이온 강도가 높을 수 있다.
실시 예에서, 상기 제1층의 인듐 함유량은 상기 활성층 인듐 함유량의 60% 내지 80%일 수 있다.
실시 예에서, 상기 제2층의 인듐 함유량은 상기 활성층 인듐 함유량의 20% 내지 30% 이거나, 제1층 인듐 함유량의 30% 내지 40% 일 수 있다.
실시 예에서, 상기 제3층의 인듐 함유량은 상기 활성층 인듐 함유량의 5% 내지 10% 이거나, 제2층 인듐 함유량의 20% 내지 30%일 수 있다.
실시 예에서, 상기 활성층의 제1 고점을 기준으로, 상기 제2층의 제3고점과 상기 활성층의 제1고점과의 차이는 상기 제3층의 제4 고점과 상기 활성층의 제1고점과의 차이의 0.5배일 수 있다.
실시 예에서, 상기 활성층은 InGaN/GaN의 초격자 구조이고, 인듐(In) 조성비는 14%일 수 있다.
실시 예에서, 상기 제1층은 InGaN/GaN의 초격자 구조이고, 인듐(In) 조성비는 6% 내지 9%일 수 있다.
실시 예에서, 상기 제2층은 InGaN/GaN의 초격자 구조이고, 인듐(In) 조성비는 3% 내지 6%일 수 있다.
실시 예에서, 상기 제3층은 InGaN/GaN의 초격자 구조이고, 인듐(In)의 조성비는 1% 내지 3%일 수 있다.
실시 예에 따른 반도체 소자는 활성층에 가하지는 응력을 점진적으로 감소시켜 광출력을 개선하고 광효율을 향상시킬 수 있다.
또한, 실시 예에 따른 반도체 소자는 청색변이를 방지하여 광효율을 향상시킬 수 있다.
또한, 실시 예에 따른 반도체 소자는 응력을 점진적으로 감소시켜 전기적 특성 및 반도체 소자의 신뢰성을 개선할 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 소자의 단면도이다.
도 2는 본 발명의 실시 예에 따른 반도체 소자의 제1층의 단면도이다.
도 3은 본 발명의 실시 예에 따른 반도체 소자의 제2층의 단면도이다.
도 4는 본 발명의 실시 예에 따른 반도체 소자의 제3층의 단면도이다.
도 5는 본 발명의 다른 실시 예에 따른 반도체 소자의 단면도이다.
도 6은 본 발명의 실시 예에 따른 반도체 소자에서, 활성층(150)부터 제3층까지의 인듐 함유량을 비율로 나타낸 것이다.
도 7 및 도 8은 본 발명의 실시 예에 따른 반도체 소자의 비행시간형 이차이온질량분석(Time of Flight Secondary Ion Mass Spectrometry, SIMS) 결과를 나타낸 것이다.
도 9는 본 발명의 실시 예에 따른 반도체 소자 패키지의 단면도이다.
한편, 도면에 사용된 도면 부호는 다음과 같다.
100: 반도체 소자
110: 기판 120: 버퍼층
130: 제1 도전형 반도체층 142: 제1 반도체층
144: 제2 반도체층 146: 제3 반도체층
150: 활성층 160: 차단층
170: 제2 도전형 반도체층 180: 투광성 전극층
192: 제1 전극 194: 제2 전극
200: 반도체 구조물
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 본 발명의 일실시 예에 따른 반도체 소자(100)의 단면도이다.
도 1을 참조하면, 반도체 소자(100)는 기판(110), 기판상에 배치되며 제1 도전형 반도체층(130), 제2 도전형 반도체층(170), 및 제1 도전형 반도체층(130)과 제2 도전형 반도체층(170) 사이에 배치되는 활성층(150)을 포함하는 반도체 구조물(200), 반도체 구조물(200)과 전기적으로 연결되는 제1 전극(192) 및 제2 전극(194)을 포함할 수 있다.
그리고 제1 도전형 반도체층(130)과 활성층 사이에는 다수의 반도체층이 배치될 수 있고, 활성층(150)과 제2 도전형 반도체층(170)에는 차단층(160)이 배치될 수 있으며, 제1 도전형 반도체층(130) 상에는 제1 전극(192)이 배치될 수 있으며, 제2 도전형 반도체층(170) 상에는 투광성 전극층(180) 및 제2전극(194)이 배치될 수 있다.
기판(110)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어, 기판(110)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 기판(110)은 예컨대, AlN 템플리트(template)일 수 있다. 기판(110)의 상면 및/또는 하면에는 복수의 돌출부(미도시)가 형성될 수 있으며, 복수의 돌출부 각각은 측 단면이, 반구형 형상, 다각형 형상, 타원 형상 중 적어도 하나를 포함하며 스트라이프 형태 또는 매트릭스 형태로 배열될 수 있다. 돌출부는 광 추출 효율을 개선시켜 줄 수 있다.
기판(110) 위에는 발광 구조물(200)이 배치될 수 있으며, 발광 구조물(200)을 배치하기 위한 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등이 있으나, 이에 대해 한정하지는 않는다.
한편, 발광 구조물(200)은 버퍼층(120), 제1 도전형 반도체층(130), 제1 반도체층(142), 제2 반도체층(144), 제3 반도체층(146), 활성층(150), 제2 도전형 반도체층(170) 및 차단층(160)을 포함할 수 있으나, 이들 구성에 대해서는 후술하도록 한다.
기판(110) 상에는 버퍼층(120)이 배치될 수 있다.
버퍼층(120)은 기판(110)과 제1 도전형 반도체층(130) 간의 격자 부정합을 완화하고 도전형 반도체들이 용이하게 성장될 수 있도록 한다. 버퍼층(110)은 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 버퍼층 위에는 언도프드(undoped) 반도체층(미도시)이 형성될 수 있다.
버퍼층(120) 상에는 제1 도전형 반도체층(130)이 배치될 수 있다.
제1 도전형 반도체층(130)은 -Ⅴ족, -Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1도펀트가 도핑될 수 있다. 제1 도전형 반도체층(130)은 AlxGa1-xN (0≤x≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 제1 도전형 반도체층(130)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 그리고 제1 도펀트는 Si, Ge, Sn, Se, Te 와 같은 n형 도펀트일 수 있다. 제1 도펀트가 n형 도펀트일 경우, 제1 도전형 반도체층(130)은 n형 반도체층일 수 있다.
제1 도전형 반도체층 130) 상에는 활성층(150)이 배치될 수 있다.
활성층(150)은 제1도전형 반도체층(130)을 통해서 주입되는 전자(또는 정공)와 제2도전형 반도체층(170)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(150)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 특정 파장을 가지는 빛을 생성할 수 있다.
활성층(150)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(150)의 구조는 이에 한정하지 않는다.
활성층(150)은 화합물 반도체로 구현될 수 있다. 활성층(150)은 예로서 II족-VI족 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.
활성층(150)이 다중 우물 구조로 구현된 경우, 활성층(150)은 복수의 우물층과 복수의 장벽층을 포함한다. 이때 우물층과 장벽층이 교대로 배치될 수 있고, 우물층과 장벽층의 페어는 2~30주기로 형성될 수 있다. 활성층(150)은 InGaN/GaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조일 수 있다. 활성층(150)은 InGaN/GaN 적층 구조 또는 InGaN/InGaN 적층 구조일 수 있고, InGaN의 인듐(In)의 함량은 9% 이상 내지 14%이하일 수 있다. 활성층(150)은 발광하고자 하는 광의 파장에 대응되는 인듐 함량을 포함할 수 있다. 실시 예에서는 photo luminescence (이하 PL) 또는 적분구 등과 같은 광 검출기로 발광 구조물을 측정 시, 410 nm 이상 내지 470 nm 이하의 파장에서 광의 상대적인 세기 (Intensity)가 가장 높은 주파장 (Main peak wavelength)을 갖는 반도체 구조물(200)을 예시로, 다른 구성 요소와의 관계를 설명한다.
제1 도전형 반도체층(130)과 활성층(150) 사이에는 다수의 반도체층이 배치될 수 있다. 활성층(150)에 인접하여 제1 반도체층(142)이 배치될 수 있고, 제1 반도체층 아래에 제2 반도체층(144)이 배치될 수 있으며, 제2 반도체층 아래에 제3 반도체층(146)이 배치될 수 있다. 제1 반도체층, 제2 반도체층, 제3 반도체층은 초격자층일 수 있으며, AlGaN, InGaN층과 GaN층이 반복적으로 적층된 InGaN/GaN, AlGaN/GaN, InGaN/AlGaN 구조를 포함할 수 있고, 이에 한정하지 않는다.
반도체 구조물(200)은 인듐(In)을 포함할 수 있으며, In의 함량은 기판(110)에서 반도체 구조물(200)의 표면 방향으로 향할수록 점차적으로 증가할 수 있다. 예를 들어, 반도체 구조물(200)의 하부에서 상부로 향할수록 In의 함량은 증가되어 제1 반도체층(142)의 In 함량이 제3 반도체층(146)의 In 함량보다 많을 수 있다. 반도체 구조물(200)이 GaN 기반으로 구성되는 물질일 경우, 전자의 이동도와 정공의 이동도가 서로 상이할 수 있다. 전자의 이동도가 정공의 이동도보다 10배 이상 내지 1000배 이하로 높을 수 있다. 예를 들어, 제1 도전형 반도체층(130)이 n 형 도펀트를 포함하는 n 형 반도체이고 제2 도전형 반도체층(170)이 p 형 도펀트를 포함하는 p형 반도체일 경우, 제1 도전형 반도체층(130)에서 활성층(150)으로 주입되는 전자의 이동도가 제2 도전형 반도체층(170)에서 활성층(150)으로 주입되는 정공의 이동도보다 높기 때문에 전자가 활성층(150)에서 발광성 재결합하는 확률에 비해 활성층(150)을 지나 제2 도전형 반도체층(170)으로 주입되어 비발광성 재결합하는 확률이 높을 수 있고, 활성층(150) 내로 주입되는 전자와 정공의 균형이 맞지 않을 수 있는바, 그에 따라 반도체 소자(100)의 광학적 특성이 저하될 수 있다. 또한, GaN 기반의 물질로 구성되는 반도체 물질은 In을 많이 포함할수록 전도대(Ec)와 가전도대(Ev)의 차이인 에너지 밴드갭(Eg)이 작아질 수 있다. 따라서, 기판(110)에서 활성층(150)으로 향하는 제1 방향으로 향할수록 In 함량이 많아진다는 것은 제1 방향을 따라 에너지 밴드갭(Eg)이 작아진다는 의미를 포함할 수 있다. 실시 예에서 반도체 구조물(200)이 GaN 기반의 물질로 구성되는 경우 전자의 이동도는 정공의 이동도에 비해 크기 때문에 제1 방향을 따라 작아지는 에너지 밴드갭(Eg)를 따라 기판(110)과 활성층(150) 사이의 응력도 커질 수 있다. 따라서, 본 실시 예에서는 기판(110)에서 활성층(150)으로 향할수록 In 함량이 많아지도록 복수의 반도체층을 배치함으로써 제1 방향을 따라서 전자가 갖는 에너지가 낮아질 수 있고, 이로 인해 전자의 이동도와 정공의 이동도에 균형을 맞출 수 있으며, 활성층(150)에서 발광성 재결합을 하는 확률을 높일 수 있다. 또한, 활성층(150)에 직접 인가되는 응력을 복수의 반도체층으로 분산함으로써 활성층(150)의 결정성을 개선해줄 수도 있다.
활성층(150)의 In 함량이 9% 이상 내지 14% 이하일 경우, 제1 반도체층(142)의 In 함량은 6% 이상 내지 9% 이하, 제2 반도체층(144)의 In ?t량은 3% 이상 내지 6% 이하, 제3 반도체층(146)의 In ?t량은 1% 이상 내지 3% 이하일 수 있다. 앞서 설명한 바와 같이 활성층(150)을 기준으로 제1 반도체층(142), 제2 반도체층(144) 및 제3 반도체층(146)의 In 함량은 적어야 한다.
제1 반도체층(142)은 제2 반도체층(144), 제3 반도체층(146)에 비해 활성층(150)과 가장 가까이 배치될 수 있다. 활성층(150)의 In 함량이 9% 이상 내지 14% 이하일 경우, 제1 반도체층(142)의 In 함량이 6% 이상이 되어야 활성층(150)과 제1 도전형 반도체층(130) 사이에 발생한 응력을 완화시켜 활성층(150)에서 발광하는 광의 파장이 인가하는 전류나 전압에 따라 변하는 현상을 방지할 수 있다. 또한, PL 또는 적분구 등과 같은 광 검출기로 반도체 구조물(200)을 측정 시, 활성층(150)에서 발광하는 광의 상대적인 세기가 가장 강할 수 있는데 제1 반도체층(142)의 In 함량이 9% 이하일 때 활성층(150)에서 발광하는 광의 세기에 비해 제1 반도체층(142)의 상대적인 광의 세기가 약할 수 있다. 제1 반도체층(142)의 상대적인 광의 세기가 활성층(150)에서 발광하는 광의 세기에 비해 클 경우 반도체 구조물(200)을 PL 또는 적분구 등과 같은 광 검출기로 측정 시 활성층(150)에서 발광하는 주파장보다 짧은 파장 영역에서 변곡점을 가질 수 있다. 변곡점이 활성층(150)에서 발광하는 파장의 반치폭(FWHM:Full Width at Half Maximum)에 해당하는 파장보다 상대적으로 강한 광의 세기(Intensity)를 가질 경우 반도체 소자(100)의 색재현률이 저하될 수 있다. 따라서, 활성층(150)의 In 함량이 9% 이상 내지 14% 이하일 때 제1 반도체층(142)의 In 함량은 6% 이상 내지 9% 이하로 배치되어야 반도체 구조물(200)의 응력을 완화할 수 있고, 반도체 소자(100)의 색재현률을 확보할 수 있다.
제2 반도체층(144)은 초격자층으로 배치될 수 있다. 제2 반도체층(144)은 활성층(150)과 제1 도전형 반도체층(130) 사이의 응력을 완화하기 위해서, 활성층(150)의 In 함량이 9% 이상 내지 14% 이하일 때 제2 반도체층(144)의 In 함량은3% 이상 내지 6% 이하일 수 있다. 기판(110)이 반도체 구조물(200)과 같은 물질로 구성되는 경우가 아니라면 기판(110)과 반도체 구조물(200) 사이에는 격자 상수 차이에 의한 응력이 발생할 수 있다. 예를 들어, 기판(110)이 사파이어 기판이 사용되고 반도체 구조물(200)이 GaN 기반의 물질로 구성되는 경우 반도체 구조물(200)과 기판 사이에는 큰 응력이 발생하게 된다. 따라서, 반도체 구조물(200)에서 가장 높은 In 함량을 갖는 활성층(150)은 반도체 구조물(200)에서 격자 상수가 클 수 있고, 기판(110)과 활성층(150) 사이에서는 큰 응력이 발생할 수 있다. 따라서, 제2 반도체층(144)이 3% 이상 내지 6% 이하의 In을 포함하도록 하여 활성층(150)과 기판(110) 사이의 응력을 완화할 수 있다. 제2 반도체층(144)은 앞서 설명한 바와 같이 3% 이상의 In 조성을 포함하여야 응력을 완화할 수 있다. 또한, 6% 초과일 경우 제1 반도체층(142)의 In 조성보다 높을 수 있기 때문에 제2 반도체층(144)의 에너지 밴드갭(Eg)이 제1 반도체층(142)의 에너지 밴드갭(Eg)보다 클 수 있다. 제2 반도체층(144)의 에너지 밴드갭(Eg)이 제1 반도체층(142)의 에너지 밴드갭(Eg)보다 클 경우, 에너지 밴드갭(Eg)에 대응되는 전도대(Ec) 이상의 에너지를 갖는 전자가 제2 반도체층(144)에서 제1 반도체층(142)으로 주입되지 못할 수 있다. 따라서 반도체 소자(100)의 광학적 및/또는 전기적 특성을 확보하기 위해서 활성층(150)의 In 함량이 9% 이상 내지 14% 이하일 때 제2 반도체층(144)의 In 조성은 3% 이상 내지 6% 이하일 수 있다.
52 활성층(150)의 In 함량이 9% 이상 내지 14% 이하일 때 제3 반도체층(146)의 In 조성은 1% 이상 내지 3% 이하일 수 있다. 제3 반도체층의 In 조성이 1% 이상일 때 활성층(150)과 제1 도전형 반도체층(130) 사이의 응력을 완화할 수 있다. 또한, 3% 이하일 경우 제2 반도체층(144)으로의 전자 주입 특성을 확보할 수 있어 반도체 소자(100)의 광학적 및/또는 전기적 특성을 확보할 수 있다.
도 2 내지 도 4은 제1 내지 제3 반도체층(142, 144, 146)을 보다 상세히 나타낸 단면도이다.
도 2를 참조하면, 제1 반도체층(142)은 InGaN/GaN 이 1 페어(pair) 이상 내지 4페어(pair) 이하로 적층된 구조일 수 있고, InGaN층(142a)과 GaN(142b)층의 두께는 서로 다를 수 있다. 제1 반도체층(142)이 1 페어(pair) 이상일 때, 활성층(150)과 기판(110) 사이의 응력을 완화할 수 있고, 4 페어(pair) 이하일 때 활성층(150)에서 발광하는 광의 반치폭(FWHM:Full Width at Half Maximum)에 해당하는 광의 상대적인 세기보다 큰 상대적인 세기를 갖는 광의 발생을 방지하여 반도체 소자(100)의 색재현율을 확보할 수 있다. 앞서 설명한 바와 같이 광의 상대적인 세기와 반치폭(FWHM:Full Width at Half Maximum)은 PL 또는 적분구 등과 같은 광 검출기로 반도체 구조물(200)을 측정하였을 때 반도체 소자(100)가 방출하는 광의 파장에서 상대적으로 가장 큰 세기를 갖는 파장 영역일 수 있다.
InGaN층(142a)의 두께(T1)와 GaN층(142b)의 두께(T2)의 비율(ratio)은 1:7 내지 1:25 비율 범위 내에서 형성될 수 있다. 예를 들어, InGaN층의 두께(T1)는 2nm 내지 3nm일 수 있으며, GaN층의 두께(T2)는 20nm 내지 50nm 일 수 있다. 제1 반도체층(142)의 InGaN층(142a)의 두께(T1)와 GaN층(142b)의 두께(T2)의 비율(ratio)이 1:7 이상일 때, 활성층(150)에 인가되는 압전 분극(piezoelectric field)을 줄일 수 있고, 활성층(150)의 발광 파장의 파장 변화 현상을 억제할 수 있다. 또한, 1:25 이하일 때, 활성층(150)으로 주입되는 전류 확산(spreading) 특성을 확보하여 반도체 소자(100)의 전기적 및/또는 광학적 특성을 확보할 수 있다.
도 3을 참조하면, 제2 반도체층(144)은 InGaN/GaN 이 적층된 초격자 구조일 수 있다. 제2 반도체층(144)의 InGaN층과 GaN의 두께는 동일하거나, GaN층이 더 두껍게 형성될 수 있다. InGaN층(144a)의 두께(T3)와 GaN층(144b)의 두께(T4)의 비율는 1:1 내지 1:2 비율 범위 내에서 형성될 수 있다. 예를 들어, InGaN층(144a)의 두께(T3)는 2nm 내지 3nm일 수 있으며, GaN(144b)층의 두께(T4)는 2nm 내지 6nm 일 수 있다. 제2 반도체층(144)의 InGaN층(144a)의 두께(T3)와 GaN층(144b)의 두께(T4)의 비율이 1:1 이상일 때, 활성층(150)에 가해지는 응력 완화 특성을 확보할 수 있고, InGaN층(144a)의 두께(T3)와 GaN층(144b)의 두께(T4)의 비율이 1:2 이하일 때 활성층(150)과 기판(110) 사이의 격자 불일치에 기인한 응력을 효과적으로 완화시킬 수 있다. 제2 반도체층(144)은 InGaN/GaN이 3 페어(pair) 이상 내지 20 페어(pair) 이하로 배치될 수 있다. 제2 반도체층(144)의 InGaN/GaN 적층 구조가 3 페어(pair) 이상 배치되어야 활성층(150)과 기판(110) 사이의 응력을 완화할 수 있고, 기판(110)과 반도체 구조물(200) 사이에서 격자 상수 차이에 의한 전위 결함이 활성층(150)까지 연장되는 문제를 억제하는 기능을 확보할 수 있다. 전위 결함은 반도체 소자(100)의 전기적, 광학적 특성 및 신뢰성을 저하시키는 문제를 갖고 있다. 제2 반도체층(144)의 InGaN/GaN 적층 구조가 3 페어(pair) 이상일 때 전위 결함 문제를 해결할 수 있지만, 20 페어(pair)를 초과하게 될 경우 제2 반도체층(144)의 저항이 커질 수 있기 때문에 반도체 소자(100)의 광학적, 전기적 특성을 확보하기 어려울 수 있다. 따라서, 제2 반도체층(144)이 InGaN/GaN 적층 구조로 배치될 경우, 제2 반도체층(144)의 InGaN/GaN 적층 구조는 3 페어(pair) 이상 내지 20페어(pair)로 배치하는 것이 바람직할 수 있다.
도 4를 참조하면, 제3 반도체층(146)은 InGaN/GaN 구조가 적층될 수 있고, InGaN/GaN 구조가 적층되는 경우 1 페어(pair) 이상 내지 5 페어(pair)이하로 배치될 수 있다. InGaN층과 GaN의 두께는 서로 다를 수 있고, GaN층이 InGaN층 보다 두껍게 형성될 수 있다.
InGaN층(146a)의 두께(T5)와 GaN층(146b)의 두께(T6)의 비율은 1:3 내지 1:8 비율 범위 내에서 형성될 수 있다. 예를 들어, 제2 반도체층(146)의 InGaN층(146a)의 두께(T5)는 2nm 내지 3nm일 수 있으며, GaN층(146b)의 두께(T6)는 10nm 내지 15nm 일 수 있다. 제3 반도체층(146)을 배치하는 공정에 있어서, 제3 반도체층(146)의 InGaN층(146a)의 두께(T5)와 GaN층(146b)의 두께(T6)의 비율이 1:3 이상일 때 제3 반도체층(146)의 상면과 측면 사이의 경사면의 성장 비율을 제어하여 리세스 구성을 용이하게 할 수 있다. 리세스는 제3 반도체층(146)의 상면과 저면 사이에서 저점과 경사면을 포함하여 계곡을 구성하는 형상일 수 있으며, 제3 반도체층(146)의 단위 면적에 대한 리세스의 밀도는 기판(110)과 활성층(150) 사이의 응력을 완화시킬 수 있고, 발광 구조물(200)의 결정성을 개선할 수 있을 정도, 그에 따라 반도체 소자(100)가 발광하는 파장의 변이 방지 및 반도체 소자(100)의 광특성, 전기적 특성 및 신뢰성을 향상시킬 수 있을 정도의 밀도라면 당업자에게 공지된 밀도라도 무방하다.
도 5는 리세스가 포함된 반도체 소자(100)의 단면도를 나타낸 것이다.
리세스(R)는 제2 반도체층(144), 제1 반도체층(142) 및 활성층(150)까지 연장될 수 있고, 리세스는 반도체 소자(100)의 광학적, 전기적 특성을 개선할 수 있지만 너무 많이 배치되는 경우 반도체 소자(100)의 전기적, 광학적 특성 및 신뢰성이 저하될 수 있다. 또한, 제3 반도체층(146)의 InGaN층(146a)의 두께(T5)와 GaN층(146b)의 두께(T6)의 비율이 1:8 이하로 배치되는 경우 제1 도전형 반도체층(130)에서 제3 반도체층(146)을 통하여 활성층(150)으로 주입되는 전류의 전류 주입 특성을 확보할 수 있다.
이상 살펴본 바와 같이 In 함량은 제1 반도체층(142), 제2 반도체층(144), 제3 반도체층(146), 및 활성층(150)으로 갈수록 서서히 감소하는 구조이다. 이와 같이 In 함량을 조절함으로써 응력을 조절하고 청색변이를 방지할 수 있다. 활성층(150)이 In 함유량을 9% 이상 내지 14% 이하로 포함함으로써, 활성층(150)은 410nm 이상 내지 470 nm 이하의 파장에서 상대적인 광의 세기가 가장 큰 청색 파장을 방출할 수 있다. 또한, 제1 반도체층(142), 제2 반도체층(144), 제3 반도체층(146)의 In 함유량이 활성층으로 향할수록 높아짐으로써 활성층(150) 내에 걸리는 응력을 점진적으로 감소시킬 수 있고, 제1 도전형 반도체층(130)에서 활성층(150)으로 주입되는 전자의 이동도와 제2 도전형 반도체층(170)에서 활성층(150)으로 주입되는 정공의 이동도의 균형을 맞추어 반도체 소자(100)의 광학적, 전기적 특성을 확보할 수 있다.
활성층(150)은 410nm 이상 내지 470 nm 이하의 파장에서 상대적인 광의 세기가 가장 큰 청색 파장을 발광하는 것이 한정하지 않을 수 있다. 따라서, 활성층(150)의 In 함량을 100%라고 하면, 제1 반도체층(142)의 In 함량은 활성층(150) In 함량의 60% 내지 80%로 구성될 수 있고, 제2 반도체층(144)의 In 함량은 제1 반도체층(146)의 In 함량의 대비 30% 내지 40%로 구성될 수 있고, 활성층(150) In 함량의 20% 내지 30%로 구성될 수 있다.
제3 반도체층(142)의 In 함량은 제2 반도체층(144)의 In 함량의 20~30%로 구성될 수 있고, 활성층(150)의 In 함량의 5% 내지 10%로 구성될 수 있다.
제1 반도체층(146), 제2 반도체층(144) 및 제3 반도체층(142)의 In 함량은 활성층(150)을 기준으로 범위 내로 포함할 수 있고, 그에 대한 효과는 앞서 설명한 바와 같을 수 있다.
도 6은 활성층(150)부터 제3 반도체층(146)까지의 In 함유량을 비율로 나타낸 것이다.
도 6을 참조하면, 활성층의 In 함량을 100%라고 할 때, 활성층을 기준으로 제1 반도체층, 제2 반도체층, 및 제3 반도체층의 In 함량이 60% 내지 80%, 20% 내지 30%, 5% 내지 10%로 점진적으로 줄어드는 것을 확인할 수 있다.
또한, 반도체 구조물(200)이 GaN 기반의 물질로 구성되는 경우, 활성층(150) 과 제2 도전형 반도체층(170) 사이에는 차단층(160)이 배치될 수 있다.
반도체 구조물(200)이 GaN 기반의 물질로 구성되는 경우, 전자의 이동도와 정공의 이동도가 서로 상이하고, 전자의 이동도가 정공의 이동도보다 높기 때문에 차단층(160)은 전자 차단(electron blocking) 및 활성층의 클래딩(MQW cladding) 역할을 할 수 있고, 이로 인해 발광 효율을 향상시킬 수 있다. 다만, 이에 한정하지 않고, 차단층(160)은 이동도가 상대적으로 높은 반송자가 활성층(150)을 지나 제1 도전형 반도체층(130) 또는 제2 도전형 반도체층(170)으로 주입되는 것을 방지할 수 있으며, 여기서 반송자는 전자 또는 정공일 수 있으나, 이에 한정하지 않고 이동도가 높은 반송자를 선택할 수 있음은 물론이다. 차단층(160)은 InAIN /GaN층이 적어도 1 페어(pair) 이상이 적층된 구조로 구성될 수 있다. 차단층(160)의 InAlN 층에는 제2 도전형 도펀트가 포함될 수 있다. 차단층(160)은 In의 조성을 제어함으로써, 격자 부조화에 의한 응력을 제어할 수 있다.
제2도전형 반도체층(170)은 활성층(150) 상에 형성되며, -Ⅴ족, -Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2도전형 반도체층(170)에 제2도펀트가 도핑될 수 있다. 제2도전형 반도체층(170)은 AlxGa1-xN (0≤x≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2도전형 반도체층(170)은 p형 반도체층일 수 있다.
제2 도전형 반도체층(170) 상에는 투광성 전극층(180)이 배치될 수 있다.
투광성 전극층(180)은 캐리어 주입을 효율적으로 할 수 있고, 활성층(150)에서 방출하는 광이 투과될 수 있도록 단일 금속 또는 금속합금, 금속 산화물 및 금속 질화물 등을 다중으로 적층할 수도 있다. 예컨대, 투광성 전극층(180)은 반도체와 전기적인 접촉이 우수한 물질로 형성될 수 있으며, 투광성 전극층(180)으로는 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
투광성 전극층(180) 상에는 제2 전극(194)이 배치되며, 상부 일부가 노출된 제1 도전형 반도체층(120) 상에는 제1 전극(192)이 배치된다. 제1 전극(160) 및 제2 전극(170)으로는 예컨대, Cr, Ti, Ag, Ni, RH, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au. Hf 중 어느 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 이후, 최종적으로 제1전극(192) 및 제2 전극(194)이 서로 전기적으로 연결됨으로써 발광 소자의 제작이 완료될 수 있다.
도 7및 도 8은 본 발명의 또 다른 실시 예에 대한 도면으로서, 반도체 구조물(200)을 비행 시간형 2차 이온 질량 분석(Time Of Flight - Secondary Ion Mass Spectroscopy, TOF-SIMS, 이하 심스)을 통해 두께에 대한 2차 이온의 상대적인 강도를 나타낸 스펙트럼이다. 심스 데이터는 1차 이온을 발광 구조물 표면에 조사하고 방출되는 2차 이온의 개수를 카운팅하여 분석할 수 있으며, 이 때, 1차 이온은 O2 +, Cs+, Bi+ 등에서 선택될 수 있고, 가속 전압은 20 내지 30keV 내에서, 조사 전류는 0.1 pA 내지 5.0pA 내에서 조절될 수 있으며, 조사 면적은 20nmX20nm일 수 있다. 2차 이온은 발광 구조물(200)을 구성하는 물질이 방출되는 것으로써, In, Al, Ga, Si, Mg, C 등의 물질을 지칭할 수 있다. 상기된 분석 조건은 질화물계 화합물 반도체로 구성되는 구조물을 분석하기 위한 조건이지만, 이에 한정하지 않고 반도체로 구성되는 구조물을 분석하기 위한 측정 조건이라면 어떠한 것이라도 자유롭게 이용할 수 있다.
도 7 및 도 8을 참조하면, 좌측 세로축은 2차 이온으로 검출되는 In 이온의 세기를 상대적으로 나타낸 것이며, 우측 세로축은 2차 이온으로 검출되는 Si 및 C 원자의 농도를 상대적으로 나타낸 것이고, 좌측과 우측의 세로축은 모두 로그 스케일(log scale)을 기준으로 한다. 우선 도 7에 도시된 심스 데이터를 기초로 한 제1 실시 예를 설명하도록 한다. 제1 실시 예는 반도체 구조물(200)을 기초로 하며, 그에 따른 반도체 구조물(200)은 Si 원자 및/또는 C 원자를 포함할 수 있는 제1 도전형 반도체층(130), 제1 반도체층(142), 제2 반도체층(144), 제3 반도체층(146), 활성층(150) 및 제2 도전형 반도체층(170)을 포함할 수 있다.
제3 반도체층(146)의 Si 원자량은 제1 도전형 반도체층(130)의 Si 원자량의 0.05배 이상 내지 0.2 배 이하일 수 있다. 제3 반도체층(146)의 Si 원자량이 제1 도전형 반도체층(130)의 Si 원자량의 0.05배 이상일 때 제1 도전형 반도체층(130)에서 제3 반도체층(146)을 통하여 활성층(150)으로의 전류 주입 특성을 확보할 수 있고, 제3 반도체층(146)의 Si 원자량이 제1 도전형 반도체층(130)의 Si 원자량의 0.2배 이하일 때 제3 반도체층(146)의 전류 확산 특성을 확보할 수 있다. 전류 주입 특성 및 전류 확산 특성을 확보할 때, 반도체 소자(100)의 전기적, 광학적 특성도 확보할 수 있기 때문에 제3 반도체층(146)의 Si 원자량은 제1 도전형 반도체층(130)의 Si 원자량의 0.05 배 이상 내지 0.2 배 이하의 범위를 포함하는 것이 바람직하다. 또한, 제3 반도체층(146)의 C 원자량이 제1 도전형 반도체층(130)의 C 원자량보다 높을 수 있다. 반도체 구조물(200)이 GaN 기반의 물질로 구성되는 경우, C 원자를 많이 함유할수록 저항이 높아지는 특성을 갖는다. 따라서, 제3 반도체층(146)의 C 원자량이 제1 도전형 반도체층(130)의 C 원자량보다 많고, Si 원자량이 제1 도전형 반도체층(130)의 Si 원자량보다 적을 경우, 제3 반도체층(146)의 저항이 높아질 수 있고, 전류 확산 특성을 확보할 수 있다. 또한, 앞서 설명한 바와 같이 제3 반도체층(146)의 Si 원자량이 범위 내에 포함되어야 제1 도전형 반도체층(130)에서 제3 반도체층(146)을 통하여 활성층(150)으로의 전류 주입 특성을 확보할 수 있다.
활성층(150), 제1 반도체층(142), 제2 반도체층(144) 및 제3 반도체층(146)의 In 이온의 함량은 서로 상이하므로 심스에 의한 이온 강도가 상이하게 나타날 수 있다.
Si 원자의 농도는 제1 도전형 반도체층(130)에서의 Si 원자의 농도를 기준으로 제2 도전형 반도체층(170)으로 향할수록 낮아질 수 있다. Si 원자는 제1 도전형 반도체층(130) 내에서 도펀트로 작용하여 제1 도전형 반도체층(130)의 극성이 n 형이 되도록 구성할 수 있고, 반도체 구조물(200)의 결정질을 향상시키는 기능도 할 수 있기 때문에, Si 원자는 반도체 구조물(200) 내에서 전체적으로 분포할 수 있다. 다만, 실시 예와 같이 제1 도전형 반도체층(130)이 n 형 반도체층으로 구성될 경우, 제1 도전형 반도체층(130)이 포함하는 Si 원자의 농도는, 반도체 구조물(200) 내에서 가장 높을 수 있다.
제3 반도체층(146)이 포함하는 Si 원자의 농도는 제1 도전형 반도체층(130)보다 낮고, 활성층(150)이 포함하는 Si 원자의 농도보다는 높아야 제1 도전형 반도체층(130)에서 제3 반도체층(146)을 통하여 활성층(150)으로 전류를 주입하는 특성을 확보할 수 있다. 또한, 제2 반도체층(144)은 반도체 구조물(200) 내에서 Si 원자를 가장 적게 포함할 수 있다. 따라서, 제3 반도체층(146)의 Si 원자의 농도와 제1 반도체층(142)의 Si 원자의 및 제2 반도체층(144)의 Si 원자의 농도에 대한 스펙트럼이 제2 반도체층(144) 내에서 변곡점을 가질 수 있다. 제2 반도체층(144)이 앞서 서술된 구조와 같이 InGaN/GaN 이 적층된 구조로 구성된 경우, 제2 반도체층(144)은 전류 확산 특성을 확보하기 위해 반도체 구조물(200) 내에서 Si 원자의 농도가 가장 낮게 배치될 수 있다.
활성층(150), 제1 반도체층(142), 제2 반도체층(144) 및 제3 반도체층(146)의 In 이온의 농도는 서로 상이하므로 심스에 의한 In 이온의 강도가 상이하게 나타난다. 즉, 활성층(150)에서의 In 이온의 함유량이 가장 높으므로 In 이온의 강도 역시 활성층(150)에서 가장 높게 나타나고, 제1 반도체층(142), 제2 반도체층(144), 제3 반도체층(146)으로 갈수록 점차적으로 낮아진다. 활성층(150), 제1 반도체층(142), 제2 반도체층(144) 및 제3 반도체층(146)은 In 이온을 포함하는 층과 포함하지 않는 층이 교차 적층되어 다수의 변곡점이 구성될 수 있다. In 이온의 강도는 1차 이온이 반도체 소자에 조사될 때 2차 이온으로 방출되는 In 이온의 강도를 의미한다. 즉, In 이온의 강도는 In 2차 이온의 강도이다. 각각의 층들에는 다수의 In 이온의 강도에 대한 변곡점을 포함할 수 있고, 다수의 돌출부(peak)가 형성되는 있는 것을 확인할 수 있다.
변곡점은 In 이온의 강도가 주위 지점보다 높은 고점과 In 이온의 강도가 주위 지점보다 낮은 저점을 포함할 수 있다. 고점/저점은 주위의 In 이온의 강도 보다 높거나 낮아 그래프의 기울기가 변하는 지점이다. 따라서 하나의 층에서는 다수의 고점과 저점이 나타날 수 있다. 즉, 활성층(150), 제1 반도체층(142), 제2 반도체층(144) 및 제3 반도체층(146)은 다수의 고점과 저점을 포함할 수 있으며 동일층에 포함된 다수의 고점은 각각 이온 강도가 상이할 수 있다. 마찬가지로 동일층에 포함된 다수의 저점은 각각 이온 강도가 상이할 수 있다.
고점과 저점은 활성층(150), 제1 반도체층(142), 제2 반도체층(144) 및 제3 반도체층(146) 영역에 나타나는 변곡점을 의미하고, 각 층들 사이의 경계에서 나타나는 변곡점은 포함되지 않는다. 예를 들어, 제1 반도체층(142)과 제2 반도체층(144) 사이의 경계면에서 In 이온의 강도의 기울기가 주변의 다른 지점보다 낮은 아래로 지점이 나타날 수 있으나, 이는 실시 예에서 정의하는 저점에 포함되지 않는다.
활성층(150) 의 In 이온의 함유량이 가장 많으므로 이온화 강도 역시 활성층에서 가장 강하게 나타난다. 즉, 활성층에 나타나는 고점이 제1 반도체층, 제2 반도체층, 제3 반도체층의 고점보다 높고, 활성층에 나타나는 저점이 고점이 제1 반도체층, 제2 반도체층, 제3 반도체층의 저점보다 높을 수 있다.
활성층(150)에는 다수의 제1 고점과 다수의 제1 저점이 나타나며, 제1 반도체층(142)에는 다수의 제2 고점과 다수의 제2 저점이 나타나고, 제2 반도체층(144)에는 다수의 제3 고점과 다수의 제3 저점이 나타나며, 제3 반도체층(146)에는 다수의 제4 고점과 다수의 제4 저점이 나타날 수 있다.
제2 고점은 제1 고점보다 낮으며, 제3 고점은 제2 고점보다 낮으며, 제4 고점은 제3 고점보다 낮게 나타날 수 있다.
제2 고점은 제1 저점보다 높으며, 제3 고점은 제2 저점보다 높으며, 제4 고점은 제3 저점보다 높게 나타날 수 있다.
제1 반도체층(142)의 In 이온의 함량은 활성층 대비 60% 내지 80%이고, 제2 반도체층(144)의 In 이온의 함량은 활성층 대비 30% 내지 40%이고, 제3 반도체층(146)의 In 이온의 함량은 활성층 대비 20% 내지 30%이므로, 심스 분석치도 비슷한 수치가 나타나는 것을 확인할 수 있다.
활성층(150)의 In 이온의 강도를 기준으로, 제1 반도체층(142)의 In 이온의 강도는 활성층(150) 대비 60% 이상이 되어야 활성층(150)과 제1 도전형 반도체층(130) 사이에 발생한 응력을 완화시켜 활성층(150)에서 발광하는 광의 파장이 인가하는 전류나 전압에 따라 변하는 현상을 방지할 수 있다. 또한, PL 또는 적분구 등과 같은 광 검출기로 반도체 구조물(200)을 측정 시, 활성층(150)에서 발광하는 광의 상대적인 세기가 가장 강할 수 있는데 제1 반도체층(142)의 In 이온의 강도가 활성층(150) 대비 80% 이하일 때 활성층(150)에서 발광하는 광의 세기에 비해 제1 반도체층(142)의 상대적인 광의 세기가 약할 수 있다. 제1 반도체층(142)의 상대적인 광의 세기가 활성층(150)에서 발광하는 광의 세기에 비해 클 경우, 반도체 구조물(200)을 PL 또는 적분구 등과 같은 광 검출기로 측정 시 활성층(150)에서 발광하는 주파장보다 짧은 파장 영역에서 변곡점을 가질 수 있다. 변곡점이 활성층(150)에서 발광하는 파장의 반치폭(FWHM:Full Width at Half Maximum)에 해당하는 파장보다 상대적으로 강한 광의 세기(Intensity)를 가질 경우 반도체 소자(100)의 색재현률이 저하될 수 있다. 따라서, 활성층(150)의 In 이온의 강도를 기준으로, 제1 반도체층(142)의 In 이온의 강도가 60% 이상 내지 80% 이하로 나타나야 반도체 구조물(200)의 응력을 완화할 수 있고, 반도체 소자(100)의 색재현률을 확보할 수 있다.
제2 반도체층(144)은 활성층(150)과 제1 도전형 반도체층(130) 사이의 응력을 완화하기 위해서, 제2 반도체층(144)의 In 이온의 강도는 활성층(150)의 In 이온의 강도 대비 30% 이상 내지 40% 이하일 수 있다. 기판(110)이 반도체 구조물(200)과 같은 물질로 구성되는 경우가 아니라면 기판(110)과 반도체 구조물(200) 사이에는 격자 상수 차이에 의한 응력이 발생할 수 있다. 예를 들어, 기판(110)이 사파이어 기판이 사용되고 반도체 구조물(200)이 GaN 기반의 물질로 구성되는 경우 반도체 구조물(200)과 기판 사이에는 큰 응력이 발생하게 된다. 따라서, 반도체 구조물(200)에서 가장 높은 In 이온의 강도 갖는 활성층(150)은 반도체 구조물(200)에서 격자 상수가 클 수 있고, 기판(110)과 활성층(150) 사이에서는 큰 응력이 발생할 수 있다. 따라서, 제2 반도체층(144)이 활성층(150) 대비 30% 이상 내지 40% 이하의 In 이온의 강도가 되도록 하여 활성층(150)과 기판(110) 사이의 응력을 완화할 수 있다. 제2 반도체층(144)은 앞서 설명한 바와 같이 활성층 대비 30% 이상의 In 이온의 강도가 되어야 응력을 완화할 수 있다. 또한, 활성층(150) 대비, In 이온의 강도가 40%를 초과일 경우 제1 반도체층(142)의 In 이온의 강도보다 높을 수 있기 때문에 제2 반도체층(144)의 에너지 밴드갭(Eg)이 제1 반도체층(142)의 에너지 밴드갭(Eg)보다 클 수 있다. 제2 반도체층(144)의 에너지 밴드갭(Eg)이 제1 반도체층(142)의 에너지 밴드갭(Eg)보다 클 경우, 에너지 밴드갭(Eg)에 대응되는 전도대(Ec) 이상의 에너지를 갖는 전자가 제2 반도체층(144)에서 제1 반도체층(142)으로 주입되지 못할 수 있다. 따라서 반도체 소자(100)의 광학적 및/또는 전기적 특성을 확보하기 위해서 활성층(150)의 을 기준으로, 제2 반도체층(144)의 In 이온의 강도는 30% 이상 내지 40% 이하일 수 있다.
제3 반도체층(146)의 In 이온의 강도는 강도는 활성층(150)의 In 이온의 강도 대비 20% 이상 내지 30% 이하일 수 있다. 제3 반도체층의 In 이온의 강도가 활성층(150) 대비 20% 이상일 때 활성층(150)과 제1 도전형 반도체층(130) 사이의 응력을 완화할 수 있다. 또한, 활성층(150) 대비 30% 이하일 경우 제2 반도체층(144)으로의 전자 주입 특성을 확보할 수 있어 반도체 소자(100)의 광학적 및/또는 전기적 특성을 확보할 수 있다.
활성층(150)의 제1고점과 제2 반도체층(144)의 제2 고점과의 차이(D1)는 활성층의 제1 고점과 제3 반도체층(146)의 차이(D2)의 0.5 배일 수 있다. 즉, D1=0.5D2의 관계가 성립할 수 있다.
이하, 도 8에 도시된 심스 데이터를 기초로 한 제2 실시 예를 설명하도록 한다.
제2 실시 예는 반도체 구조물(200)을 기초로 할 수도 있으나, 반드시 그래야만 하는 것은 아니며, 이 경우 반도체로 구성되는 모든 구조물에 보편적으로 적용될 수 있다. 따라서, 제1 실시 예에서 설명을 위해 사용한 용어인 제1 도전형 반도체층(130), 제1 반도체층(142), 제2 반도체층(144), 제3 반도체층(146), 활성층(150), 제2 도전형 반도체층(170) 및 반도체 구조물(200) 등은 제2 실시 예에 대한 설명에서 사용하지 않기로 하며, 반도체 구조물(200)을 대체할 수 있는 용어로 발광 구조물이란 용어를 사용하도록 한다. 따라서, 발광 구조물은 반도체 구조물(200)이 될 수 있으며, 더 넓게 반도체 소자(100)가 될 수도 있다.
발광 구조물은 Si 원자의 농도가 발광 구조물 내에서 상대적으로 가장 높은 제1 영역을 포함할 수 있으며, 제1 영역으로부터 제1 방향으로 가장 가까운 거리에는Si 원자의 농도가 제1 영역의 0.05배 이상 내지 0.2배 이하인 제2 영역이 배치될 수 있다. 여기서, 제1 방향은 제1 영역으로부터 발광 구조물의 표면을 향하는 방향일 수 있다. 제2 영역의 Si 원자의 농도가 제1 영역의 0.05배 이상일 때 제1 영역에서 제2 영역을 통하여 활성영역으로 주입되는 전류 주입 효율을 확보할 수 있고, 제2 영역의 Si 농도가 제1 영역의 0.2배 이하일 때 제2 영역의 전류 확산 특성을 확보할 수 있다. 전류 주입 특성 및 전류 확산 특성을 확보할 때 발광 구조물의 전기적, 광학적 특성도 확보할 수 있기 때문에 제2 영역의 Si 원자의 농도는 제1 영역의 Si 농도의 0.05 배 이상 내지 0.2 배 이하의 범위를 갖는 것이 바람직하다. 또한, 제1 영역과 제2 영역 각각은 Si 원자의 농도가 가장 낮은 지점을 기준으로10% 이내의 비교적 균일한 농도를 가질 수 있고, 제1 영역과 제2 영역의 Si 원자의 농도가 서로 다르기 때문에 제1 영역과 제2 영역이 접하는 영역에서 Si 원자의 농도가 급격히 저하될 수 있다. 본 실시 예에서 제1 영역 및 제2 영역은 상술한 바와 같이 Si 원자의 농도가 가장 낮은 지점을 기준으로 10% 이내인 비교적 균일한 농도를 갖는 경우를 기준으로 하여 설명한다.
또한, 제2 영역의 C원자의 농도는 제1 영역의 C 원자의 농도보다 높을 수 있다. 발광 구조물이 GaN 기반의 물질로 구성되는 경우, C 원자를 많이 함유할수록 저항이 높아지는 특성을 갖는바, 제2 영역의 C 원자의 농도가 제1 영역의 C 원자의 농도보다 높고, Si 원자의 농도가 제1 영역의 Si 원자의 농도보다 낮을 경우, 제2 영역의 저항이 높아지도록 제어할 수 있으며, 그에 따라 전류 확산 특성을 확보할 수 있다. 또한, 앞서 설명한 바와 같이 제2 영역의 Si 원자의 농도가 상기된 범위 내에 포함되어야 활성영역으로의 전류 주입 특성을 확보할 수 있다.
상술한 제2 영역에서 제1 방향으로 가장 가까이 제3 영역, 제4 영역이 순차적으로 배치될 수 있다. 또한, 제4 영역에서 제1 방향으로 가장 가까이 활성영역이 배치될 수 있고, 활성영역과 표면 사이에는 제2 도전형 반도체 영역이 배치될 수 있다. 또한, 제1 영역 내지 제4 영역은 활성영역으로 전류를 주입하기 위한 제1 도전형 반도체 영역일 수 있다. 따라서, 본 실시 예에 따른 발광 구조물도 상술된 제1 실시 예에 따른 반도체 구조물(200)과 같이 제1 도전형 반도체층의 역할을 수행하는 제1 도전형 반도체 영역과 제2 도전형 반도체층의 역할을 수행하는 제2 도전형 반도체 영역 그리고 제1 도전형 반도체층과 제2 도전형 반도체층 사이의 활성층(150) 역할을 수행하는 활성영역을 포함할 수 있고, 제1 도전형 반도체층에서 활성영역으로 주입되는 전자와 제2 도전형 반도체층에서 활성영역으로 주입되는 정공의 재결합을 통해 광을 방출하는 발광 소자를 구성할 수 있다.
제2 영역에서 제1 방향으로 이격되며, 제2 영역의 Si 원자의 농도 중 가장 낮은 농도와 동일한 Si 원자의 농도를 갖는 제1 지점이 배치될 수 있고, 제2 영역과 제1 지점 사이에 제3 영역이 배치될 수 있다. 제3 영역은 제1 방향으로 Si 원자의 농도가 감소하는 구간과 Si 원자의 농도가 증가하는 구간을 포함할 수 있고, 두 구간 사이에 Si 원자의 농도가 가장 낮은 제2 지점을 더 포함할 수 있다. 제2 지점은 발광 구조물 내에서 가장 낮은 Si 원자의 농도일 수 있다. 제3 영역이 제2 지점을 포함함으로써 활성영역으로 주입되는 전류가 일부 영역에 밀집되는 것을 방지하여 전류의 확산 특성을 더 크게 확보할 수 있고, 이로 인해 발광 구조물이 열화되는 문제를 해결할 수 있다. 또한, 발광 구조물의 광학적 전기적 특성도 개선할 수 있다.
제1 지점에서 제1 방향으로 이격되며, 제1 지점의 Si 원자의 농도와 동일한 Si 원자의 농도를 갖는 제3 지점이 배치될 수 있고, 제1 지점과 제3 지점 사이에는 제4 영역이 배치될 수 있다. 제4 영역은 제2 영역의 Si 원자의 농도보다 높고, 제1 영역의 Si 원자의 농도보다 낮은 Si 원자의 농도를 가질 수 있다. 또한, 제1 방향으로 Si 원자의 농도가 증가하는 구간과 감소하는 구간을 더 포함할 수 있다. 제4 영역은 전류 확산 특성을 확보하기 위해 제1 내지 제3 영역에서 활성영역으로 주입하기 위한 전자의 주입 효율을 보상하기 위해 제3 영역과 활성영역 사이에 배치될 수 있다.
이제 심스로 검출한 2차 이온이 In 이온일 경우, 상술한 제1 내지 제4 영역과 활성영역의 In 이온의 세기를 설명하기로 한다.
발광 구조물 내에서 In 이온의 세기는 활성영역에서 가장 클 수 있다. 활성영역의 In 이온의 세기는 발광하는 광의 파장에 따라 다를 수 있으나, 발광 구조물과 기판 각각의 격자 상수가 상이한 경우 활성영역에 인가되는 응력을 완화하고 발광 구조물의 결정질을 개선하기 위해 활성영역과 기판 사이에 In 이온의 세기가 서로 다른 복수의 반도체 영역이 배치될 수 있다. 보다 구체적으로, 발광 구조물이 GaN 기반의 화합물 반도체로 구성되고, 기판이 사파이어 등의 물질로 구성되는 경우, 발광 구조물과 기판 각각의 격자 상수는 서로 상이할 수 있고 발광 구조물에 응력이 인가될 수 있다. 이 때, 발광 구조물이 포함하는 반도체 영역 간의In 이온의 세기가 상이할 경우 각 반도체 영역의 격자 상수도 서로 상이해질 수 있고, 활성영역에도 응력이 인가될 수 있다. 활성영역에 응력이 인가되는 경우 발광하는 광의 파장이 천이될 수 있다. 즉, GaN 기반의 화합물 반도체층으로 구성되는 발광 구조물이 활성영역에서만 In 이온의 세기를 갖는 경우, 활성영역의 결정질이 저하되거나 활성영역에서 발광하는 광의 파장이 변이되는 등 광학적, 전기적 특성과 발광 구조물의 신뢰성이 저하될 수 있다. 따라서, 활성영역의 In 이온의 세기보다 낮은 In 이온의 세기를 갖는 반도체 영역을 활성영역과 기판 사이에 배치함으로써 활성영역에 인가되는 응력의 크기를 줄이고, 활성영역의 결정성을 확보함으로써 발광 구조물의 광학적, 전기적 특성과 신뢰성을 개선할 수 있다.
활성영역의 In 이온의 세기는 발광 구조물 내에서 가장 높은 In 이온의 세기를 가질 수 있다. 또한, 제1 방향으로 향할수록 In 이온의 세기가 낮아지는 영역과 높아지는 영역이 복수 개 배치될 수 있다. 따라서, 활성영역의 In 이온의 세기는 복수 개의 변곡점을 가질 수 있고, 복수 개의 변곡점은 복수 개의 제1 고점과 복수 개의 제1 저점을 가질 수 있다. In 이온의 세기가 가장 강한 제1 고점은 전자와 정공이 발광성 재결합을 하는 우물층일 수 있다. 여기서 복수 개의 제1 고점은 서로 같은 In 이온의 세기를 가질 수 있으나 이에 한정하지 않으며, 서로 상이할 수도 있다. 그러나 복수 개의 제1 고점이 서로 같은 In 이온의 세기를 갖는 경우 공정 편차에 의해 5% 이내의 상이한 In 이온의 세기를 가질 수 있고, 서로 다른 In 이온의 세기를 갖는 경우 제1 방향에 따라 In 이온의 세기가 높아지거나 또는 낮아질 수 있으나, 이에 한정하지 않는다.
활성영역은 복수 개의 고점 사이에 복수 개의 제1 저점을 가질 수 있다. 복수 개의 제1 저점은 In 이온의 함량이 비교적 적은 영역일 수 있고, 장벽층으로 작용할 수 있다. 또한, 복수 개의 제1 저점은 제1 방향으로 향할수록 점진적으로 낮아질 수 있고, 서로 동일한 In 이온의 세기를 가질 수 있다. 제1 방향으로 향할수록 점진적으로 낮아지는 경우, 제1 영역으로부터 주입되는 전자와 활성영역으로 주입되는 정공 간의 이동도 차이 때문에 전자가 활성영역 내에서 발광성 재결합을 하지 않고 표면방향으로 지나칠 수 있는데, 복수의 제1 저점이 제1 방향으로 향할수록 점진적으로 낮아짐으로써 활성영역으로 주입된 전자의 에너지를 낮추어 활성영역 내에서 발광성 재결합률을 높일 수 있다.
활성영역의 제1 고점 중 표면에서 제2 방향으로 가장 멀리 떨어진 고점과 제4 영역 사이에는 제5 영역이 배치될 수 있으며, 여기서 제2 방향은 제1 방향과 반대되는 방향일 수 있다. 제5 영역은 제4 영역에서 제1 방향으로 향할수록 In 이온의 세기가 높아지는 영역과 낮아지는 영역을 포함할 수 있고, 두 영역이 접하는 영역에서 복수의 변곡점이 배치될 수 있다. 복수의 변곡점은 복수의 제2 고점과 복수의 제2 저점으로 구성될 수 있다. 제5 영역의 제2 고점의 In 이온의 세기는 활성층의 제1 저점의 In 이온 의 세기보다 클 수 있고, 제1 고점의 In 이온의 세기보다 작을 수 있다. 발광하고자 하는 광의 파장에 따라 활성영역의 In 이온의 세기가 결정될 수 있고, 제5 영역은 활성영역의 In 이온의 세기에 의해 활성영역에 응력이 인가되거나, 결정성이 저하되거나, 활성영역으로 주입되는 전자가 하나의 층에 최대한 균일하게 분포되도록 하기 위해 제1 고점보다 낮고 제1 저점보다 높은 제2 고점을 포함할 수 있다.
제4 영역은 제1 방향을 따라 낮아지는 구간과 다시 높아지는 구간을 가질 수 있고, 그 사이에 배치되는 변곡점을 포함할 수 있다. 변곡점은 고점이 없이 제3 저점만을 가질 수 있다. 제3저점은 제4 영역의 In 이온의 조성을 낮추어 제1 영역을 구성하는 반도체 물질과 최대한 유사하도록 배치한 구간일 수 있다. 제4 영역은 상술한 바와 같이 활성영역으로 전자를 주입하는 역할을 수행할 수 있고, 이 때 In 이온의 세기에 의한 응력을 완화해주기 위해 제3 저점을 갖도록 배치할 수 있다.
제3 영역은 제2 영역에 인접한 영역에서 제1 방향을 따라 In 이온의 세기가 높아지는 영역과 낮아지는 영역을 포함할 수 있고, 두 영역 사이에 배치되는 복수 개의 변곡점을 포함할 수 있다. 복수 개의 변곡점은 적어도 하나 이상의 제4 고점과 적어도 하나 이상의 제4 저점으로 구성될 수 있고, 하나의 제4 고점만을 가질 수도 있다. 제3 영역의 In 이온의 세기는 제5 영역과 제1 영역 사이의 응력을 제어하고, 제1 영역에서 제1 방향을 따라 연장되는 결함 (Threading Dislocation)을 막는 기능을 가질 수 있다. 제4 고점의 In 이온의 세기는 서로 상이할 수 있고, 서로 동일할 수도 있으나, 이에 한정하지는 않는다. 제4 고점은 상술한 제5 영역의 제2 저점 중 가장 낮은 저점보다 높고, 제2 고점보다 낮은 In 이온의 세기를 가짐으로써 활성영역에 인가되는 응력을 제어할 수 있다. 제4 고점과 제4 저점 사이의 간격은 활성영역의 제1 고점과 제1 저점 사이의 최소 간격, 제5 영역의 제2 고점과 제2 저점 사이의 최소 간격 보다 좁을 수 있다. 따라서, 제3 영역은 격자 상수의 차이를 갖는 매우 얇은 반도체 물질이 적층된 구조일 수 있고, 예를 들어, 초격자층일 수 있다. 제3 영역이 초격자층으로 구성되는 경우 전류 확산 특성을 개선하고, 제1 영역에서 활성영역으로 연장되는 결함 밀도를 줄이는 기능을 가질 수 있다.
제2 영역은 제1 영역에 인접한 영역에서 제1 방향을 따라 In 이온의 세기가 높아지는 구간과 낮아지는 구간을 가질 수 있고, 복수 개의 변곡점을 가질 수 있으며 복수 개의 변곡점은 제5 고점과 제5 저점으로 구성될 수 있다. 제2 영역은 활성영역에 인가되는 응력을 완화하고 결정성을 확보하기 위해 복수 개의 제5 고점을 가질 수 있고, 제5 고점은 상술한 제1 내지 제4 고점보다 낮은 In 이온의 세기를 가질 수 있다. 제5 고점은 Si 원자의 농도가 균일한 영역 내에 배치될 수 있다.
제1 고점은 활성영역이 발광하는 광의 파장에 따라 결정될 수 있고, 제2 내지 제5 고점은 활성영역으로 인가되는 응력을 완화하고 결정성을 개선하기 위해 제2 방향으로 점진적으로 낮은 In 이온의 세기를 가질 수 있다. 활성영역의 제1 고점에 대한 제3 영역의 제4 고점 사이의 In 이온의 세기의 제1 비율은 0.3배 이상 내지 0.4배 이하 일수 있다. 제4 고점의 In 이온의 세기가 0.3배 보다 낮을 경우 활성영역으로 인가되는 응력이 커질 수 있고, 활성영역의 결정성도 저하될 수 있다. 또한, 0.4배 보다 높을 경우 제3 영역의 결정성이 저하되어 제3 영역에서 제1 방향으로 배치되는 복수의 반도체층의 결정성이 모두 저하되는 문제가 발생할 수 있다.
활성영역의 제1 고점에 대한 제2 영역의 제5 고점의 제2 비율은 0.2배 이상 내지 0.3배 이하 일 수 있다. 제5 고점의 In 이온의 세기가 0.2배 보다 낮을 경우 활성영역으로 인가되는 응력이 커질 수 있고, 활성영역의 결정성도 저하될 수 있다. 또한, 0.3배 보다 높을 경우 제2 영역의 결정성이 저하되어, 제2 영역에서 제1 방향으로 배치되는 복수의 반도체층의 결정성이 모두 저하되는 문제가 발생할 수 있다.
지금까지 도 7 및 도 8에 도시된 심스 데이터를 기초로 한 제1 실시 예 및 제2 실시 예를 설명하였다. 여기서 제1 실시 예는 반도체 구조물(200)을 기초로 설명하였으며, 제2 실시 예는 발광 구조물을 기초로 설명하였으나, 앞서 언급한 바와 같이 제2 실시 예 역시 반도체 구조물(200)에 적용될 수 있음은 물론이다.
이하, 도 7 및 도 8에 도시된 심스 데이터를 기초로 각 층에 대한 도면 부호와 영역이 표시되어 있지 않다는 가정을 하여, 심스 데이터를 통해 각 층을 구분하는 방법에 대하여 설명하도록 한다.
한편, 설명의 편의를 위해 도 7을 설명하면서 사용한 용어를 동일하게 사용하기로 하나, 이는 도 8을 설명하면서 사용한 용어에 동일하게 적용될 수 있음은 물론이다.
활성층(150)은 In 이온의 상대적 강도 스펙트럼을 통해 구분할 수 있다. 보다 구체적으로 In 이온의 상대적 강도가 가장 높은 지점으로부터 세로축을 기준으로 약 -70% 내지 -90%, 바람직하게 약 -80% 내에 속하는 지점들 중, 상대적 강도가 가장 낮은 지점에서 표면 방향(좌측)을 따라 이동하였을 때 최초로 만나는 상대적 강도가 동일한 지점과 깊이 방향(우측)을 따라 이동하였을 때 최초로 만나는 상대적 강도가 동일한 지점 사이에 활성층(150)이 위치할 수 있다.
예를 들어, In 이온의 상대적 강도가 가장 높은 지점으로부터 세로축을 기준으로 약 -80%에 속하는 지점들 중, 상대적 강도가 가장 낮은 지점을 a 지점이라 하였을 때, a 지점에서의 In 이온의 상대적인 강도와 동일한 상대적 강도를 갖는 최초의 표면 방향 지점과 깊이 방향 지점 사이에 활성층(150)이 위치할 수 있다.
도 7을 기준으로 설명하면, In 이온의 상대적 강도가 가장 높은 지점은 In이라는 문자 우측의 두 번째 고점이며, 해당 고점으로부터 세로축을 기준으로 약 -80% 내에 속하는 지점들 중, 상대적 강도가 가장 낮은 지점은 In이라는 문자 우측의 아홉 번째 저점이다. 따라서 해당 저점을 기준으로 표면 방향을 따라 그리고 깊이 방향을 따라 이동하였을 때 최초로 만나는 상대적 강도가 동일한 지점 사이에 활성층(150)이 위치할 수 있으며, 이는 해당 지점들 사이에 도 7에 함께 도시된 활성층(150)이 포함되는 것을 통해 확인할 수 있다.
한편, In 이온의 상대적 강도가 가장 높은 지점으로부터 세로축을 기준으로 약 -80% 내에 속하는 지점들 중, 상대적 강도가 가장 낮은 지점을 선택하는 경우, 심스 데이터의 세로축이 로그 스케일로 나타나 있음을 명심해야 할 것이다. 따라서 세로축을 기준으로 약 -80% 내에 속하는 지점이라 할지라도, 스펙트럼 상에서 In 이온의 상대적 강도가 가장 높은 지점으로부터 크게 밑으로 내려가지 않을 수도 있다.
제3 반도체층(146)은 In 이온의 상대적 강도 스펙트럼과 Si 원자의 상대적 농도 스펙트럼을 통해 구분할 수 있다. 보다 구체적으로, Si 원자의 상대적 농도 스펙트럼은 깊이 방향에서 높게 나타나는 것을 확인할 수 있으며, Si 원자의 상대적 농도가 가장 높은 지점으로부터 세로축을 기준으로 약 -80% 내지 -90%, 바람직하게 약 -87% 내에 속하는 지점들 중, 그리고 상대적 농도가 가장 낮은 지점 중 깊이 방향으로 가장 깊은 지점과 해당 지점에서 가로축을 기준으로 약 -20% 내지 -30%, 바람직하게 약 -25% 내에 속하는 In 이온의 상대적 강도가 가장 높은 지점에서 표면 방향을 따라 이동하였을 때 최초로 만나는 상대적 강도가 동일한 지점 사이에 제3 반도체층(146)이 위치할 수 있다.
예를 들어, Si 원자의 상대적 농도가 가장 높은 지점으로부터 세로축을 기준으로 약 -87%에 속하는 지점들 중, 상대적 강도가 가장 낮은 지점 중 깊이 방향으로 가장 깊은 지점을 b 지점이라 하고, b 지점에서 가로축을 기준으로 약 -25% 내에 속하는 In 이온의 상대적 강도가 가장 높은 지점을 c 지점이라 하며, c 지점에서의 In 이온의 상대적인 강도와 동일한 상대적 강도를 갖는 최초의 표면 방향 지점 사이에 제3 반도체층(146)이 위치할 수 있다.
도 7을 기준으로 설명하면, Si 원자의 상대적 농도가 가장 높은 지점은 Si라는 문자가 기재된 지점이며, 해당 지점으로부터 세로축을 기준으로 약 -87% 내에 속하는 지점들 중, 상대적 강도가 가장 낮은 지점 중 깊이 방향으로 가장 깊은 지점은 D2의 아래쪽 화살표가 위치하는 부분과 Si 원자의 스펙트럼이 만나는 지점이다. 또한, 해당 지점에서 가로축을 기준으로 약 -25% 내이 속하는 In 이온의 상대적 강도가 가장 높은 지점은 D2의 아래쪽 화살표가 위치하는 부분과 In 이온의 스펙트럼이 만나는 지점이며, 해당 지점에서의 In 이온의 상대적인 강도와 동일한 상대적 강도를 갖는 최초의 표면 방향의 지점은 도면부호 144의 마지막 4가 위치하는 지점이며, 이들 사이에 제3 반도체층(146)이 위치할 수 있고, 이는 해당 지점들 사이에 도 7에 함께 도시된 제3 반도체층(146)이 포함되는 것을 통해 확인할 수 있으며, 제3 반도체층(146)은 MT-GaN으로 볼 수도 있다.
한편, Si 원자의 상대적 농도가 가장 높은 지점으로부터 세로축을 기준으로 약 -87% 내에 속하는 지점들 중, 상대적 강도가 가장 낮은 지점을 선택하는 경우, 심스 데이터의 세로축이 로그 스케일로 나타나 있음을 명심해야 할 것이다. 따라서 세로축을 기준으로 약 -87% 내에 속하는 지점이라 할지라도, 스펙트럼 상에서 Si 원자의 상대적 농도가 가장 높은 지점으로부터 크게 밑으로 내려가지 않을 수도 있다.
제1 반도체층(142)은 Si 원자의 상대적 농도 스펙트럼을 통해 구분할 수 있다. 보다 구체적으로, 앞서 구분한 제3 반도체층(146)에서의 Si 원자의 상대적 농도가 가장 높은 지점에서 표면 방향을 따라 이동하였을 때 활성층(150)을 제외하고 표면 방향으로 가장 가까운 지점과 해당 지점으로부터 깊이 방향을 따라 이동하였을 때 최초로 만나는 상대적 농도가 동일한 지점 사이에 제1 반도체층(142)이 위치할 수 있다.
예를 들어, 제3 반도체층(146)에서 Si 원자의 상대적 농도가 가장 높은 지점을 d 지점이라 하고, d 지점에서 표면 방향을 따라 이동하였을 때 활성층(150)을 제외하고 표면 방향으로 가장 가까운 지점을 e 지점, e 지점에서의 Si 원자의 상대적 농도와 동일한 상대적 농도를 갖는 최초의 깊이 방향의 지점 사이에 제1 반도체층(142)이 위치할 수 있다.
도 7을 기준으로 설명하면, 제3 반도체층(146)에서 Si 원자의 상대적 농도가 가장 높은 지점은 In 이온 스펙트럼의 제일 우측 고점에 해당하며, 해당 고점을 기준으로 표면 방향을 따라 이동하였을 때 활성층(150)을 제외하고 표면 방향으로 가장 가까운 지점은 In 이온 스펙트럼과 Si 원자 스펙트럼이 교차하는 지점이다. 또한 해당 지점에서의 Si 원자의 상대적 농도와 동일한 상대적 농도를 갖는 최초의 깊이 방향의 지점은 해당 지점 최우측의 In 이온 스펙트럼과 Si 원자 스펙트럼이 교차하는 지점인바, 이들 사이에 제1 반도체층(142)이 위치할 수 있으며, 이는 도 7에 함께 도시된 제1 반도체층(142)이 포함되는 것을 통해 확인할 수 있고, 제1 반도체층(142)은 n-injector로 볼 수도 있다..
지금까지 심스 데이터에 나타난 스펙트럼으로 실시 예에 따른 반도체 구조물(200)의 각 층들, 보다 구체적으로 활성층(150), 제1 반도체층(142) 및 제3 반도체층(146)을 구분하는 방법에 대하여 설명하였으며, 제1 반도체층(142)과 제3 반도체층(146)의 사이는 제2 반도체층(144)으로 볼 수 있고, 제2 반도체층(144)은 Si 원자가 거의 존재하지 않는 un-InGaN으로 볼 수 있다.
한편, 활성층(150), 제1 반도체층(142) 및 제3 반도체층(146)의 구분을 도 7을 기준으로 설명하는 부분에서 각 층들의 깊이가 도 7에 함께 도시된 활성층(150), 제1 반도체층(142) 및 제3 반도체층(146)의 깊이와 일부 차이가 있으나, 이는 도 7에 함께 도시된 각 층들의 깊이가 예시적인 것이기 때문에 발생한 것이며, 실시 예에 따른 반도체 구조물(200)의 각 층들은 앞서 설명한 방법을 통해 구분할 수 있고, 이는 다른 반도체 구조물 등에도 보편적으로 적용될 수 있다.
도 9는 본 발명의 실시 예에 따른 반도체 소자(100)가 구비된 반도체 소자 패키지를 나타낸 단면도이다.
도 9를 참조하면, 반도체 소자 패키지(10)는 패키지 몸체부(1), 패키지 몸체부(1) 에 설치된 제1 리드전극(2) 및 제2 리드전(3), 제1 리드전극(2) 및 제2 리드전(3)과 전기적으로 연결되는 반도체 소자(100), 및 반도체 소자(100)를 포위하는 몰딩부재(4)가 포함된다.
패키지 몸체부(1)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 반도체 소자(100)의 주상에 경사면이 형성될 수 있다.
제1 리드전극(2) 및 제2 리드전극(3)은 서로 전기적으로 분리되며, 반도체 소자(100)에 전원을 제공하는 역할을 한다. 또한, 제3 리드전전(2) 및 제2 리드전극(3)은 반도체 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 반도체 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
반도체 소자(100)는 패키지 몸체부(1) 상에 배치되거나 제3 리드전극(2) 또는 제2 전극층(3) 상에 배치될 수 있다.
반도체 소자(100)는 제1 리드전극(2) 및 제2 리드전극(3)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시 예에서는 반도체 소자(100)가 제1 리드전극(2) 및 제2 리드전극(3)과 각각 와이어를 통해 전기적으로 연결된 것이 예시되어 있으나 이에 한정되는 것은 아니다.
몰딩부재(4)는 반도체 소자(100)를 포위하여 반도체 소자(100)를 보호할 수 있다. 또한, 몰딩부재(4)에는 형광체(5)가 포함되어 반도체 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
상술한 반도체 소자는 발광소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.
발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.
레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다. 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 기판;
    상기 기판 상에 배치되는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 배치되는 활성층; 및
    상기 활성층 상에 배치되는 제2 도전형 반도체층;을 포함하고,
    상기 제1 도전형 반도체층은 인듐(In) 조성비가 서로 상이한 제1층, 제2층, 및 제3층을 포함하고,
    비행 시간형 2차 이온 질량분석법(TOF-SIMS)에 의해 상기 제1 도전형 반도체층 및 상기 활성층을 측정 시, 인듐(In) 이온의 규격화된 2차 이온 강도가 복수의 변곡점을 포함하고,
    상기 변곡점은 상기 활성층에 나타나는 제1 고점과 제1 저점, 상기 제1층에 나타나는 제2 고점과 제2 저점, 상기 제2층에 나타나는 제3 고점과 제3 저점, 및 상기 제3층에 나타나는 제4 고점과 제4 저점을 포함하고,
    상기 제1 고점은 상기 제2 고점보다 높고, 상기 제2 고점은 상기 제3 고점보다 높고, 상기 제3 고점은 상기 제4 고점보다 높은 반도체 소자.
  2. 제1항에 있어서,
    상기 제1 층의 제2 고점은 상기 활성층의 제1 저점보다 인듐(In) 이온의 규격화된 2차 이온의 강도가 높고,
    상기 제2층의 제3 고점은 상기 제1층의 제2 저점보다 인듐(In) 이온의 규격화된 2차 이온 강도가 높고,
    상기 제3층의 제4 고점은 상기 제2층의 제3 저점보다 인듐(In) 이온의 규격화된 2차 이온 강도가 높은 반도체 소자.
  3. 제1항에 있어서,
    상기 제1층의 인듐 함유량은 상기 활성층 인듐 함유량의 60% 내지 80%인 반도체 소자
  4. 제1항에 있어서,
    상기 제2층의 인듐 함유량은 상기 활성층 인듐 함유량의 20% 내지 30% 이거나, 제1층 인듐 함유량의 30% 내지 40% 인 반도체 소자.
  5. 제1항에 있어서,
    상기 제3층의 인듐 함유량은 상기 활성층 인듐 함유량의 5% 내지 10% 이거나, 제2층 인듐 함유량의 20% 내지 30%인 반도체 소자.
  6. 제1 항 또는 제2 항에 있어서,
    상기 활성층의 제1 고점을 기준으로, 상기 2층의 제3고점과 상기 제1고점과의 차이는 상기 제3층의 제4 고점과 상기 제1고점과의 차이의 0.5배인 반도체 소자.
  7. 제1항에 있어서,
    상기 활성층은 InGaN/GaN의 초격자 구조이고, 인듐(In) 조성비는 14%인 반도체 소자.
  8. 제1항에 있어서,
    상기 제1층의 InGaN/GaN의 초격자 구조이고, 인듐(In) 조성비는 6% 내지 9%인 반도체 소자.
  9. 제1항에 있어서,
    상기 제2층의 InGaN/GaN의 초격자 구조이고, 인듐(In) 조성비는 3% 내지 6%인 반도체 소자.
  10. 제1항에 있어서,
    상기 제3층은 InGaN/GaN의 초격자 구조이고, 인듐(In)의 조성비는 1% 내지 3%인 반도체 소자.
PCT/KR2017/012345 2017-05-19 2017-11-02 반도체 소자 및 이를 포함하는 반도체 소자 패키지 WO2018212416A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201780004004.9A CN109417110B (zh) 2017-05-19 2017-11-02 半导体器件和包括该半导体器件的半导体器件封装
JP2018530837A JP7209338B2 (ja) 2017-05-19 2017-11-02 半導体素子
EP17882283.9A EP3428976A4 (en) 2017-05-19 2017-11-02 SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE HOUSING HAVING THE SAME
US15/751,264 US10446715B2 (en) 2017-05-19 2017-11-02 Semiconductor device and semiconductor device package including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0062513 2017-05-19
KR20170062513 2017-05-19

Publications (1)

Publication Number Publication Date
WO2018212416A1 true WO2018212416A1 (ko) 2018-11-22

Family

ID=64274263

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/012345 WO2018212416A1 (ko) 2017-05-19 2017-11-02 반도체 소자 및 이를 포함하는 반도체 소자 패키지

Country Status (6)

Country Link
US (1) US10446715B2 (ko)
EP (1) EP3428976A4 (ko)
JP (1) JP7209338B2 (ko)
KR (1) KR102377550B1 (ko)
CN (1) CN109417110B (ko)
WO (1) WO2018212416A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110048008A (zh) * 2019-04-26 2019-07-23 纳晶科技股份有限公司 一种发光二极管结构与光电器件
JP2021010038A (ja) * 2020-10-30 2021-01-28 日機装株式会社 窒化物半導体発光素子

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102665044B1 (ko) * 2019-01-03 2024-05-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
KR102632201B1 (ko) * 2019-01-10 2024-02-01 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
CN111697427B (zh) * 2020-06-12 2021-11-23 东莞理工学院 一种基于氮化镓衬底的激光二极管及其制备方法
JP7428627B2 (ja) * 2020-10-27 2024-02-06 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
CN115986015B (zh) * 2022-11-25 2024-04-12 淮安澳洋顺昌光电技术有限公司 一种具有插入层的外延片及包含该外延片的发光二极管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080156366A1 (en) * 2006-12-29 2008-07-03 Sundiode, Inc. Solar cell having active region with nanostructures having energy wells
KR20120087033A (ko) * 2011-01-27 2012-08-06 엘지이노텍 주식회사 발광 소자
KR20140045734A (ko) * 2012-10-09 2014-04-17 엘지이노텍 주식회사 발광소자
KR20150014206A (ko) * 2013-07-29 2015-02-06 엘지이노텍 주식회사 발광소자 및 조명시스템
KR20150046666A (ko) * 2013-10-22 2015-04-30 일진엘이디(주) InGaN 완충층을 이용한 질화물 반도체 발광소자

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635904B2 (en) * 2001-03-29 2003-10-21 Lumileds Lighting U.S., Llc Indium gallium nitride smoothing structures for III-nitride devices
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100837404B1 (ko) * 2006-10-18 2008-06-12 삼성전자주식회사 반도체 광전 소자
JP5044704B2 (ja) 2010-08-26 2012-10-10 株式会社東芝 半導体発光素子
JP2013008931A (ja) 2011-06-27 2013-01-10 Rohm Co Ltd 半導体発光素子
US8669585B1 (en) * 2011-09-03 2014-03-11 Toshiba Techno Center Inc. LED that has bounding silicon-doped regions on either side of a strain release layer
KR20140062944A (ko) * 2012-11-15 2014-05-27 엘지이노텍 주식회사 발광소자
TWI535055B (zh) 2012-11-19 2016-05-21 新世紀光電股份有限公司 氮化物半導體結構及半導體發光元件
CN103227253B (zh) * 2013-04-10 2015-10-28 湘能华磊光电股份有限公司 一种量子阱半导体及其制造方法
JP6124740B2 (ja) 2013-08-30 2017-05-10 シャープ株式会社 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板
CN103972334B (zh) 2014-05-14 2017-01-18 湘能华磊光电股份有限公司 Led外延层结构、生长方法及具有该结构的led芯片
WO2016047386A1 (ja) 2014-09-22 2016-03-31 シャープ株式会社 窒化物半導体発光素子
JP6482573B2 (ja) 2014-11-06 2019-03-13 シャープ株式会社 窒化物半導体発光素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080156366A1 (en) * 2006-12-29 2008-07-03 Sundiode, Inc. Solar cell having active region with nanostructures having energy wells
KR20120087033A (ko) * 2011-01-27 2012-08-06 엘지이노텍 주식회사 발광 소자
KR20140045734A (ko) * 2012-10-09 2014-04-17 엘지이노텍 주식회사 발광소자
KR20150014206A (ko) * 2013-07-29 2015-02-06 엘지이노텍 주식회사 발광소자 및 조명시스템
KR20150046666A (ko) * 2013-10-22 2015-04-30 일진엘이디(주) InGaN 완충층을 이용한 질화물 반도체 발광소자

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110048008A (zh) * 2019-04-26 2019-07-23 纳晶科技股份有限公司 一种发光二极管结构与光电器件
CN110048008B (zh) * 2019-04-26 2021-06-25 纳晶科技股份有限公司 一种发光二极管结构与光电器件
JP2021010038A (ja) * 2020-10-30 2021-01-28 日機装株式会社 窒化物半導体発光素子
JP7194720B2 (ja) 2020-10-30 2022-12-22 日機装株式会社 窒化物半導体発光素子

Also Published As

Publication number Publication date
JP7209338B2 (ja) 2023-01-20
EP3428976A4 (en) 2019-12-11
US10446715B2 (en) 2019-10-15
KR102377550B1 (ko) 2022-03-23
CN109417110B (zh) 2023-08-18
US20190259913A1 (en) 2019-08-22
KR20180127151A (ko) 2018-11-28
EP3428976A1 (en) 2019-01-16
JP2020521312A (ja) 2020-07-16
CN109417110A (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
WO2018212416A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
WO2018097649A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
WO2016104958A1 (ko) 적색 발광소자 및 조명장치
WO2016018010A1 (ko) 발광소자 및 조명시스템
WO2020040449A1 (ko) 반도체 소자
WO2019103556A1 (ko) 반도체 소자
WO2018135908A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
WO2017135644A1 (ko) 자외선 발광소자 및 조명시스템
WO2019108038A1 (ko) 반도체 소자
WO2016195342A1 (ko) 자외선 발광소자
KR102606859B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102643093B1 (ko) 반도체 소자 및 조명장치
WO2018074885A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102569563B1 (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
WO2018124715A1 (ko) 반도체 소자
KR102632201B1 (ko) 반도체 소자
KR20180082915A (ko) 반도체 소자 및 조명장치
KR20180057144A (ko) 반도체 소자 및 이를 포함하는 반도체 패키지
WO2020013501A1 (ko) 반도체 소자
KR20180016906A (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR102468809B1 (ko) 반도체 소자
KR20180082887A (ko) 반도체 소자 및 조명장치
KR20200084163A (ko) 반도체 소자
KR20200090048A (ko) 반도체 소자
WO2015156490A1 (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018530837

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2017882283

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2017882283

Country of ref document: EP

Effective date: 20180629

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17882283

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE