WO2016047386A1 - 窒化物半導体発光素子 - Google Patents

窒化物半導体発光素子 Download PDF

Info

Publication number
WO2016047386A1
WO2016047386A1 PCT/JP2015/074698 JP2015074698W WO2016047386A1 WO 2016047386 A1 WO2016047386 A1 WO 2016047386A1 JP 2015074698 W JP2015074698 W JP 2015074698W WO 2016047386 A1 WO2016047386 A1 WO 2016047386A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nitride semiconductor
light emitting
type
semiconductor layer
Prior art date
Application number
PCT/JP2015/074698
Other languages
English (en)
French (fr)
Inventor
谷　善彦
哲也 花本
渡辺　昌規
彰宏 栗栖
勝次 井口
博之 柏原
知也 井上
浅井　俊晶
浩崇 渡邉
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN201580046876.2A priority Critical patent/CN107924966B/zh
Priority to US15/511,750 priority patent/US10084111B2/en
Priority to JP2016550077A priority patent/JP6306200B2/ja
Publication of WO2016047386A1 publication Critical patent/WO2016047386A1/ja
Priority to US16/101,559 priority patent/US10790409B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • the present invention relates to a nitride semiconductor light emitting device.
  • a group III-V compound semiconductor (group III nitride semiconductor) containing nitrogen has a band gap energy corresponding to the energy of light having a wavelength in the infrared region to the ultraviolet region. Therefore, Group III nitride semiconductors are useful as materials for light-emitting elements that emit light having wavelengths from the infrared region to the ultraviolet region, or as materials for light-receiving elements that receive light having wavelengths from the infrared region to the ultraviolet region. It is.
  • the bonding force between atoms constituting the group III nitride semiconductor is strong, the dielectric breakdown voltage is high, and the saturation electron velocity is high.
  • the group III nitride semiconductor is also useful as a material for an electronic device such as a high-temperature transistor with high temperature resistance and high output.
  • group III nitride semiconductors are attracting attention as easy-to-handle materials because they hardly harm the environment.
  • a quantum well structure as a light emitting layer.
  • the light emitting layer may have a single quantum well (SQW) structure or a multiple quantum well (MQW) structure in which well layers and barrier layers are alternately stacked. May be.
  • an InGaN layer is generally used as a well layer and a GaN layer is used as a barrier layer.
  • a blue LED Light Emitting Device
  • a white LED can also be produced by combining this blue LED with a phosphor.
  • an AlGaN layer is used as the barrier layer, it is thought that the light emission efficiency increases because the band gap energy difference between the barrier layer and the well layer increases.
  • a better quality crystal is obtained with AlGaN than with GaN. There is a problem that it is difficult.
  • n-type nitride semiconductor layer included in the nitride semiconductor light emitting device a GaN layer or an InGaN layer is generally used.
  • n-type impurities are 1 ⁇ 10 17 cm ⁇ 3 in order from the substrate side between the substrate and the light emitting layer.
  • the n-type electrode is formed on the second nitride semiconductor layer.
  • Patent Document 1 since the first layer and the third layer have a low n-type impurity concentration, they become base layers having good crystallinity, and the second layer having a high n-type impurity concentration is formed on the first layer having good crystallinity. It is described that the layer can be grown with good crystallinity.
  • Patent Document 2 JP-A-11-330554 (Patent Document 2) describes a nitride semiconductor light emitting device having a light emitting layer between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer.
  • the n-type nitride semiconductor layer includes a first nitride semiconductor layer containing In and a second nitride semiconductor layer having a composition different from that of the first nitride semiconductor layer.
  • Stacked n-type multilayer layers are provided, and the thickness of at least one of the first nitride semiconductor layer and the second nitride semiconductor layer is 100 angstroms or less.
  • Patent Document 2 describes that the efficiency of the nitride semiconductor light-emitting device is improved because the crystallinity of the light-emitting layer is improved particularly by making the n-type multilayer film layer have a superlattice structure.
  • Patent Document 3 the first nitride having a band gap energy larger than the band gap energy of the light emitting layer on at least one surface of the light emitting layer.
  • Patent Document 3 describes that a nitride semiconductor device having high luminous efficiency can be provided.
  • a V pit is formed on the n-type nitride semiconductor layer, and the V pit is also taken over in the active layer and embedded in the p-type nitride semiconductor layer. Is disclosed, and an n-type nitride semiconductor layer structure and a formation method for forming desirable V pits are important.
  • Patent Document 4 states that “n-type In 0.1 Ga 0.9 N / In 0.02 Ga 0.98 N multiple quantum well adjacent layer (Si-doped, 5 ⁇ 10 17 cm ⁇ 3 , well width 2 nm, barrier width 4 nm, 20 layers) "In 0.2 Ga 0.8 N / In 0.05 Ga 0.95 N multiple quantum well active layer (non-doped, well width 2 nm, A structure in which a “barrier width of 4 nm, 10 layers” is formed, and a “p-type GaN adjacent layer (Mg-doped, 5 ⁇ 10 17 cm ⁇ 3 , 0.1 ⁇ m)” is further formed thereon is disclosed.
  • the multiple quantum well adjacent layer is a structure generally called a superlattice structure at present.
  • Patent Document 5 a 0.5 ⁇ m thick silicon-doped GaN layer (electron concentration 1 ⁇ 10 18 / cm 3 ) called “strain relaxation layer” is disposed below the active layer. It is disclosed that, by forming at a relatively low temperature, a large number of V pits can be formed, and V pits can also be formed in the active layer itself. Patent Document 5 describes that this significantly improves the photoluminescence characteristics of the active layer.
  • Patent Document 6 Japanese Patent No. 5415756 (Patent Document 6) and Japanese Patent No. 5603366 (Patent Document 7), a superlattice layer called a pit opening layer is disposed under the active region (active layer), and the threading dislocation is detected.
  • a structure is disclosed in which pits are generated, a quantum well layer and a hole injection layer are stretched in the pits, and the pits are embedded with a p-type contact layer. Patent Documents 6 and 7 describe that this improves light emission efficiency and power efficiency.
  • a (strained) superlattice structure ((strained) superlattice is generally formed by periodically laminating layers having a thickness of 10 nm (100 mm) or less (for example, about 1 to 6 nm).
  • the structure is made of a nitride semiconductor), but is provided below the light emitting layer. Thereby, it is said that the distortion imparted to the light emitting layer can be effectively relieved, and thus good light emission characteristics can be obtained.
  • the temperature characteristic of the light emitting element means the ratio of the luminous efficiency at a high temperature (for example, 80 ° C.) to the luminous efficiency at room temperature.
  • the temperature characteristics of a light emitting element decrease as the operating temperature of the light emitting element increases. From a practical viewpoint, the light emitting element is required to have high temperature characteristics.
  • V pits are formed in the active layer.
  • luminous efficiency is increased by directly injecting holes from the V pits into the quantum wells constituting the light emitting layer, and the layer embedded in the V pits is quantum.
  • a model is proposed in which the luminous efficiency increases by acting as a barrier layer against carriers in the well layer and preventing the disappearance of carriers.
  • a superlattice structure is generally used as the underlying structure.
  • the present invention has been made in view of such a point, and an object thereof is to further improve the light emission characteristics of the nitride semiconductor light emitting device.
  • the present inventors have found that it is more effective to provide a multilayer structure of an n-type nitride semiconductor layer below the light emitting layer in order to reduce the threading dislocation density in the light emitting layer.
  • the multi-layer structure of the n-type nitride semiconductor layer has a band gap energy different from each other and a layer having a relatively large thickness (for example, a layer having a thickness of more than 10 nm and not more than 30 nm) periodically. It means a structure constructed by stacking.
  • the present inventors have made the thickness of each layer constituting the multilayer structure of the n-type nitride semiconductor layer greater than 10 nm and 30 nm or less, so that the threading dislocation is bent at the interface between the layers having different band gap energies. As a result, it has been found that the threading dislocation density is reduced in the light emitting layer.
  • the present inventors can form a base structure with high flatness of the crystal growth surface by using the multilayer structure, not the base structure, in an LED for use in which light emission efficiency at room temperature is important. It has been found that the luminous efficiency can be further improved by combining with a light emitting layer having a V-shaped recess (V pit).
  • V pit V-shaped recess
  • the nitride semiconductor light emitting device of the present invention includes at least an n-type nitride semiconductor layer, a light emitting layer, and a p-type nitride semiconductor layer. Between the n-type nitride semiconductor layer and the light emitting layer, there is provided a multilayer structure having at least one stacked structure of the first semiconductor layer and the second semiconductor layer. The band gap energy of the second semiconductor layer is larger than the band gap energy of the first semiconductor layer. The thickness of each of the first semiconductor layer and the second semiconductor layer is greater than 10 nm and 30 nm or less.
  • the nitride semiconductor light emitting device of the present invention is an LED for use in which light emission efficiency at room temperature is important, and includes at least an n-type nitride semiconductor layer, a light emitting layer, and a p-type nitride semiconductor layer. Between the n-type nitride semiconductor layer and the light emitting layer, there is provided a multilayer structure having at least one stacked structure of the first semiconductor layer and the second semiconductor layer.
  • the band gap energy of the second semiconductor layer is larger than the band gap energy of the first semiconductor layer.
  • the thickness of the first semiconductor layer is greater than 10 nm and 30 nm or less.
  • the thickness of the second semiconductor layer is greater than 10 nm and not greater than 40 nm.
  • a plurality of V-shaped concave portions (V pits) are formed in the light emitting layer in a sectional view.
  • the first semiconductor layer is made of Al x1 In y1 Ga 1-x1-y1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1)
  • the second semiconductor layer is Al x2 In y2 Ga 1-x2-y2 N (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1).
  • the n-type impurity concentration of each of the first semiconductor layer and the second semiconductor layer is 3 ⁇ 10 18 cm ⁇ 3 or more and less than 1.1 ⁇ 10 19 cm ⁇ 3 . More preferably, the first semiconductor layer and the second semiconductor layer have the same n-type impurity concentration.
  • the first semiconductor layer and the second semiconductor layer have the same thickness.
  • the multilayer structure has 3 to 7 pairs of stacked structures of the first semiconductor layer and the second semiconductor layer. More preferably, the light emitting layer is in contact with the multilayer structure. In this case, the second semiconductor layer located closest to the light emitting layer in the second semiconductor layer is in contact with the light emitting layer.
  • an n-type buffer layer (a second n-type buffer layer described later) is provided between the multilayer structure and the light emitting layer.
  • the n-type buffer layer contains an n-type impurity, is made of Al x3 In y3 Ga 1-x3-y3 N (0 ⁇ x3 ⁇ 1, 0 ⁇ y3 ⁇ 1), and is in contact with the light emitting layer.
  • the band gap energy of the n-type buffer layer may be equal to or higher than the band gap energy of the second semiconductor layer, may be equal to or lower than the band gap energy of the first semiconductor layer, or the band gap energy of the second semiconductor layer. It may be smaller and larger than the band gap energy of the first semiconductor layer.
  • the thickness of the n-type buffer layer is 30 nm or less.
  • an n-type buffer layer (a first n-type buffer layer described later) is provided between the n-type nitride semiconductor layer and the multilayer structure.
  • the n-type buffer layer provided between the n-type nitride semiconductor layer and the multilayer structure contains an n-type impurity, and Al s4 In t4 Ga 1-s4-t4 N (0 ⁇ s4 ⁇ 1, 0 ⁇ t4 ⁇ 1) and is in contact with the multilayer structure.
  • the band gap energy of the n-type buffer layer provided between the n-type nitride semiconductor layer and the multilayer structure is the same as the band gap energy of the second semiconductor layer.
  • the n-type impurity concentration of the n-type buffer layer provided between the n-type nitride semiconductor layer and the multilayer structure is equal to the n-type impurity concentration of the first semiconductor layer and the n-type impurity concentration of the second semiconductor layer. Same as at least one of them.
  • the thickness of the n-type buffer layer provided between the n-type nitride semiconductor layer and the multilayer structure is 50 nm or less.
  • the light emitting layer is preferably an undoped layer, and more preferably a single quantum well structure, or a well layer and Al f In g Ga 1-f N (0 ⁇ f ⁇ 0.01, 0 ⁇ g ⁇ 0.01) and a multiple quantum well structure in which barrier layers are alternately stacked.
  • the light emitting layer is formed with a V-shaped recess (V pit) in a cross-sectional view, and the lowest part of the V-shape is positioned in a multilayer structure.
  • V pit V-shaped recess
  • the V-shaped concave portions (V pits) are scattered as a large number of holes in a plan view of the uppermost portion of the light emitting layer, and the planar density of the V-shaped concave portions (V pits) is 1 ⁇ 10 8. / Cm 2 or more.
  • the light emission characteristics of the nitride semiconductor light emitting device can be further improved.
  • FIG. 1A is a cross-sectional view of a nitride semiconductor light emitting device according to an embodiment of the present invention
  • FIG. 1B is an enlarged view of a main part of the nitride semiconductor light emitting device according to an embodiment of the present invention
  • FIG. 1 is a plan view of a nitride semiconductor light emitting device according to an embodiment of the present invention.
  • FIG. 3A shows a PL (Photo Luminescence) excitation intensity ratio when the Si concentration in the first semiconductor layer and the second semiconductor layer is changed in the nitride semiconductor light emitting device according to the embodiment of the present invention.
  • FIG. PL Photo Luminescence
  • 3B is a graph showing the temperature characteristics of the emission intensity when the Si concentrations in the first semiconductor layer and the second semiconductor layer are changed in the nitride semiconductor light emitting device according to the embodiment of the present invention. It is a graph to show. It is an image which shows the result of having observed by AFM (Atomic Force Microscopy) just before light emitting layer formation of the nitride semiconductor light-emitting device concerning one embodiment of the present invention.
  • 4 is an energy band diagram schematically showing a band structure of the nitride semiconductor light emitting device of Example 1.
  • FIG. 4 is an energy band diagram schematically showing a band structure of a nitride semiconductor light emitting device of Example 2.
  • FIG. 6 is an energy band diagram schematically showing a band structure of the nitride semiconductor light emitting device of Example 3.
  • FIG. 6 is an energy band diagram schematically showing a band structure of the nitride semiconductor light emitting device of Example 4.
  • 6 is an energy band diagram schematically showing a band structure of a nitride semiconductor light emitting device of Example 5.
  • FIG. It is an image which shows the result of having observed by AFM (Atomic Force Microscopy) just before formation of the light emitting layer of the nitride semiconductor light emitting element which attaches importance to the room temperature characteristic concerning other embodiments of the present invention.
  • FIG. 5 is a cross-sectional view of a nitride semiconductor light-emitting element that emphasizes room temperature characteristics according to another embodiment of the present invention. It is a top view of the nitride semiconductor light-emitting device concerning other embodiments of the present invention. It is an energy band figure which shows typically the band structure of the nitride semiconductor light-emitting device of Example 10.
  • FIG. 14 is an energy band diagram schematically showing a band structure of the nitride semiconductor light emitting device of Example 11.
  • FIG. 14 is an energy band diagram schematically showing a band structure of the nitride semiconductor light emitting device of Example 12.
  • Well layer 14W represents a layer sandwiched between barrier layers (see, for example, FIG. 5).
  • a well layer not sandwiched between barrier layers is referred to as “first well layer 14WI” or “last well layer 14WF” (see, for example, FIG. 5), and is not sandwiched between a well layer and a barrier layer sandwiched between barrier layers. The notation is changed with the well layer.
  • the “first well layer 14WI” is located on the n-type nitride semiconductor layer side
  • the “last well layer 14WF” is located on the p-type nitride semiconductor layer side.
  • impurity concentration and “carrier concentration” which is the concentration of electrons generated with doping of n-type impurities or the concentration of holes generated with doping of p-type impurities are used.
  • carrier concentration The relationship between “impurity concentration” and “carrier concentration” will be described later.
  • the “carrier gas” is a gas other than the group III source gas, the group V source gas, and the impurity source gas.
  • the atoms constituting the carrier gas are not taken into the film.
  • the “n-type nitride semiconductor layer” may include a low carrier concentration n-type layer or an undoped layer having a thickness that does not impede the flow of electrons practically.
  • the “p-type nitride semiconductor layer” may include a p-type layer or an undoped layer having a low carrier concentration with a thickness that does not impede the flow of holes in practice. “Not practically hindered” means that the operating voltage of the nitride semiconductor light emitting device is at a practical level.
  • FIG. 1A is a cross-sectional view of a nitride semiconductor light emitting device according to an embodiment of the present invention
  • FIG. 1B is an enlarged view of a main part of the nitride semiconductor light emitting device 1 shown in FIG.
  • FIG. 2 is a plan view of the nitride semiconductor light emitting device 1.
  • a region IA shows a cross-sectional structure taken along line IA-IA shown in FIG. 2
  • a region IB shows a cross-sectional structure taken along line IB-IB shown in FIG.
  • N-type buffer layer provided between the physical semiconductor layer and the multilayer structure, a multilayer structure 120, and a second n-type buffer layer (an n-type buffer provided between the multilayer structure and the light emitting layer) Layer) 13, a light emitting layer 14, and p-type nitride semiconductor layers 16, 17, and 18.
  • the second n-type buffer layer 13 may not be provided.
  • a part of the n-type contact layer 8, the first n-type buffer layer 10, the multilayer structure 120, the second n-type buffer layer 13, the light emitting layer 14, and the p-type nitride semiconductor layers 16, 17, and 18 are etched to form a mesa.
  • Part 30 is configured.
  • a p-side electrode 25 is provided on the upper surface of the p-type nitride semiconductor layer 18 via the transparent electrode 23.
  • An n-side electrode 21 is provided on the exposed surface of the n-type contact layer 8 outside the mesa portion 30 (on the right side in FIG. 1A).
  • the transparent protective film 27 covers the transparent electrode 23 and the side surface of each layer exposed by etching, and the n-side electrode 21 and the p-side electrode 25 are exposed from the transparent protective film 27.
  • the substrate 3, the buffer layer 5, the base layer 7, and the n-type contact layer 8 are preferably configured by a known technique. These configurations are not particularly limited in the present invention. Therefore, below, the detailed description of these structures is omitted. With regard to the materials, compositions, forming methods, forming conditions, thicknesses, impurity concentrations, and the like of these structures, various combinations with known techniques are possible.
  • planar structure of the nitride semiconductor light emitting device 1 shown in FIG. 2 various known planar structures can be employed. Unlike FIG. 2, a structure capable of realizing flip-chip connection in which a nitride semiconductor light emitting element is connected upside down to a substrate may be employed. Thus, the planar structure of the nitride semiconductor light emitting device 1 is not particularly limited in the present invention. Therefore, in the following, detailed description of the planar structure of the nitride semiconductor light emitting device 1 is also omitted.
  • the first n-type buffer layer 10 is provided between the n-type contact layer 8 and the multilayer structure 120.
  • the n-type contact layer 8 is grown at a high temperature and at a high speed.
  • the light emitting layer 14 is grown at a lower temperature and at a lower speed than the n-type contact layer 8. Therefore, in the manufacturing process of the nitride semiconductor light emitting device 1, it is necessary to switch the growth temperature of the nitride semiconductor layer from high temperature to low temperature, and it is necessary to switch the growth rate from high speed to low speed.
  • the first n-type buffer layer 10 plays a role as a buffer layer at this time.
  • the first n-type buffer layer 10 Since the first n-type buffer layer 10 is grown at a lower temperature and at a lower speed than the n-type contact layer 8, the growth surface (upper surface) is smoother than the growth surface of the n-type contact layer 8. However, it is considered that the first n-type buffer layer 10 has little effect of reducing crystal defects such as dislocations.
  • the first n-type buffer layer 10 is grown at a lower temperature than the n-type contact layer 8. For this reason, in the first n-type buffer layer 10, it has been observed that some dislocations begin to form so-called V pits.
  • the first n-type buffer layer 10 is in contact with the multilayer structure 120. This improves the controllability of the V pit structure (the V pit structure reduces the influence of threading dislocations).
  • the thickness of the first n-type buffer layer 10 is preferably 50 nm or less. Thereby, the undulation of the growth surface (upper surface) of the first n-type buffer layer 10 can be suppressed.
  • the thickness of the first n-type buffer layer 10 is more preferably 5 nm or more, and further preferably 10 nm or more. Thereby, the growth surface of the first n-type buffer layer 10 can be smoothed.
  • the n-type impurity concentration of the first n-type buffer layer 10 is preferably 3 ⁇ 10 18 cm ⁇ 3 or more and less than 1.1 ⁇ 10 19 cm ⁇ 3 . If the n-type impurity concentration of the first n-type buffer layer 10 becomes too high, the luminous efficiency of the light-emitting layer 14 formed on the first n-type buffer layer 10 may be reduced. In consideration of this, the n-type impurity concentration of the first n-type buffer layer 10 is the same as the n-type impurity concentration of at least one of the first semiconductor layer 121 and the second semiconductor layer 122 constituting the multilayer structure 120. Preferably there is.
  • the influence of the n-type impurities contained in the first n-type buffer layer 10 is the influence of the n-type impurities contained in the multilayer structure 120. It is not so noticeable.
  • the n-type impurity concentration of the first n-type buffer layer 10 is the same as the n-type impurity concentration of the first semiconductor layer 121 constituting the multilayer structure 120” indicates that the n-type impurity concentration of the first n-type buffer layer 10 is The case where the n-type impurity concentration of the first semiconductor layer 121 is 0.85 times or more and 1.15 times or less is included.
  • the n-type impurity concentration of the first n-type buffer layer 10 is the same as the n-type impurity concentration of the second semiconductor layer 122 included in the multilayer structure 120” indicates that the n-type impurity concentration of the first n-type buffer layer 10 is The case where the n-type impurity concentration of the second semiconductor layer 122 is 0.85 times or more and 1.15 times or less is included.
  • the first n-type buffer layer 10 preferably has a significantly lower n-type impurity concentration than the n-type contact layer 8. This facilitates smoothing of the growth surface of the first n-type buffer layer 10 and suppresses the occurrence of new dislocations.
  • the first n-type buffer layer 10 is composed of Al s4 In t4 Ga 1-s4-t4 N (0 ⁇ s4 ⁇ 1 (more preferably 0 ⁇ s4 ⁇ 1), 0 ⁇ t4 ⁇ 1 (more preferably 0 ⁇ t4 ⁇ 1). ))
  • the layer is preferably a layer doped with n-type impurities. More preferably, the first n-type buffer layer 10 includes n in the In u4 Ga 1-u4 N (0 ⁇ u4 ⁇ 1, preferably 0 ⁇ u4 ⁇ 0.5, more preferably 0 ⁇ u4 ⁇ 0.15) layer. It is a layer doped with type impurities.
  • the first n-type buffer layer 10 is provided between the n-type contact layer 8 and the multilayer structure 120, it is between the n-type contact layer 8 and the second semiconductor layer 122 constituting the multilayer structure 120. It is preferable to reduce the degree of lattice mismatch as much as possible. As the degree of lattice mismatch increases, the possibility of new crystal defects is increased. Therefore, the band gap energy of the first n-type buffer layer 10 is preferably the same as the band gap energy of the n-type contact layer 8 or the band gap energy of the second semiconductor layer 122 constituting the multilayer structure 120.
  • the first n-type buffer layer 10 is preferably an n-type GaN layer (having a thickness of 25 nm).
  • the band gap energy of the first n-type buffer layer 10 is the same as the band gap energy of the n-type contact layer 8” means that the band gap energy of the first n-type buffer layer 10 is equal to the band gap energy of the n-type contact layer 8. The case of 0.9 times or more and 1.1 times or less is included. “The band gap energy of the first n-type buffer layer 10 is the same as the band gap energy of the second semiconductor layer 122 included in the multilayer structure 120”. The case where the band gap energy of the layer 122 is 0.9 times or more and 1.1 times or less is included.
  • Multilayer structure As a result of intensive studies by the present inventors, by providing the multilayer structure 120 between the first n-type buffer layer 10 and the light emitting layer 14, a layer formed on the multilayer structure 120 (for example, the light emitting layer 14). It was found that the crystal quality of can be maintained high. Thereby, it is considered that the light emission efficiency at the time of high temperature driving or large current driving can be maintained high.
  • the configuration of the multilayer structure 120 will be described.
  • the multilayer structure 120 has one or more stacked structures of the first semiconductor layer 121 and the second semiconductor layer 122.
  • the “laminated structure of the first semiconductor layer 121 and the second semiconductor layer 122” includes not only the case where the number of layers of the first semiconductor layer 121 and the second semiconductor layer 122 constituting the stacked structure is 1, A case where the number of layers of the first semiconductor layer 121 and the second semiconductor layer 122 constituting the stacked structure is two or more is also included.
  • the first semiconductor layer 121 and the second semiconductor layer 122 constituting the stacked structure is two or more, the first semiconductor layer 121 and the second semiconductor layer 122 are alternately stacked to form the stacked structure. Is configured. Specifically, in the multilayer structure 120, the first semiconductor layers 121 and the second semiconductor layers 122 having a larger band gap energy than the first semiconductor layers 121 are alternately stacked in order from the first n-type buffer layer 10 side. ing.
  • the thickness t 2 of the thickness t 1 and the second semiconductor layer 122 of the first semiconductor layer 121, respectively, is larger 30nm or less than 10 nm.
  • the thickness t 1 of the first semiconductor layer 121 is greater than 10 nm and 30 nm or less
  • the thickness t 2 of the second semiconductor layer 122 is greater than 10 nm and 40 nm or less. It is. Thereby, threading dislocations generated below the multilayer structure 120 are bent at the interface between the first semiconductor layer 121 and the second semiconductor layer 122. Therefore, since the threading dislocation density in the light emitting layer 14 is reduced, the crystal quality of the light emitting layer 14 can be maintained high.
  • the light emission characteristics of the nitride semiconductor light emitting device 1 are further improved.
  • the light emission efficiency during high temperature driving or large current driving can be maintained high.
  • the thickness t 2 of the thickness t 1 and the second semiconductor layer 122 of the first semiconductor layer 121 respectively, or at 15nm or more 30nm or less, in applications that emphasize the luminous efficiency at room temperature, the first semiconductor
  • the thickness t 1 of the layer 121 is 15 nm or more and 30 nm or less
  • the thickness t 2 of the second semiconductor layer 122 is 15 nm or more and 40 nm or less.
  • the thickness t 2 of the thickness t 1 and the second semiconductor layer 122 of the first semiconductor layer 121 is larger than 30 nm, there is the flatness of the growth surface of the multilayer structure 120 (upper surface) decreases.
  • Cross-sectional TEM of the multilayer structure 120 By observing the (Transmission Electron Microscope TEM) images, it is possible to obtain the thickness t 2 of the thickness t 1 and the second semiconductor layer 122 of the first semiconductor layer 121 .
  • Each of the first semiconductor layer 121 and the second semiconductor layer 122 preferably contains an n-type impurity. Thereby, the threading dislocation density in the light emitting layer 14 is further reduced.
  • the following can be considered as the reason.
  • the lattice constant of the group III nitride semiconductor crystal constituting the first semiconductor layer 121 changes.
  • the second semiconductor layer 122 contains an n-type impurity
  • the lattice constant of the crystal of the group III nitride semiconductor constituting the second semiconductor layer 122 changes. Due to these changes, threading dislocations generated below the multilayer structure 120 are easily bent at the interface between the first semiconductor layer 121 and the second semiconductor layer 122.
  • the n-type impurity concentration of each of the first semiconductor layer 121 and the second semiconductor layer 122 is preferably 3 ⁇ 10 18 cm ⁇ 3 or more and less than 1.1 ⁇ 10 19 cm ⁇ 3 , more preferably 6 ⁇ 10 18. cm ⁇ 3 or more and less than 1 ⁇ 10 19 cm ⁇ 3 .
  • the first semiconductor layer 121 and the second semiconductor layer 122 may have different n-type impurity concentrations, but are preferably the same. As a result, the composition or thickness of the first semiconductor layer 121 and the second semiconductor layer 122 can be easily controlled. “The first semiconductor layer 121 and the second semiconductor layer 122 have the same n-type impurity concentration” means that the n-type impurity concentration of the first semiconductor layer 121 is 0 of the n-type impurity concentration of the second semiconductor layer 122. .85 times or more and 1.15 times or less.
  • the inventors changed the n-type impurity (Si) concentration in each of the first semiconductor layer 121 (thickness: 12 nm) and the second semiconductor layer 122 (thickness: 12 nm) to change the photoluminescence (PL) excitation intensity.
  • the ratio, the electroluminescence (EL) emission intensity and its temperature dependence were investigated.
  • the results are shown in FIGS. 3 (a) and 3 (b).
  • the graph shown in FIG. 3A represents the Si concentration dependence of the PL excitation intensity ratio at the center of the nitride semiconductor light emitting device 1 in a top view of the nitride semiconductor light emitting device 1.
  • the “PL excitation intensity ratio” is defined as follows.
  • the photoluminescence intensity when the excitation light intensity is the first intensity is Ia
  • the photoluminescence intensity when the excitation light intensity is the second intensity is Ib
  • FIG. 3B shows data when light is emitted by passing a current through the nitride semiconductor light emitting device 1.
  • L31 is the temperature characteristic of the emission intensity (ratio of emission intensity at 80 ° C. (emission intensity at a wavelength of 450 nm) to emission intensity at 25 ° C. (emission intensity at a wavelength of 450 nm)).
  • L32 represents the Si concentration dependency of the output of the nitride semiconductor light emitting device.
  • “ref.” Means that the multilayer structure 120 is not provided.
  • the n-type impurity concentration in each of the first semiconductor layer 121 and the second semiconductor layer 122 is 3.1 ⁇ 10 18 cm ⁇ 3 or more
  • PL The excitation intensity ratio can be increased, the temperature characteristic of the emission intensity is improved, and the output is increased.
  • the n-type impurity concentration in each of the first semiconductor layer 121 and the second semiconductor layer 122 is 5.6 ⁇ 10 18 cm ⁇ 3 or more
  • the PL excitation intensity ratio can be further increased, and the temperature characteristic of the emission intensity can be improved. Further improvements have been made and the output has increased.
  • the thickness of the first semiconductor layer 121 t 1 and the thickness t 2 of the second semiconductor layer 122 is the same. “The thickness of the first semiconductor layer 121 and the thickness of the second semiconductor layer 122 are the same” means that the thickness t 1 of the first semiconductor layer 121 is 0.9 of the thickness t 2 of the second semiconductor layer 122. It means that it is more than double and 1.1 times or more. Thereby, even if the thickness of the multilayer structure 120 is increased, the adverse effect caused by the large thickness of the multilayer structure 120 reaches the layer (for example, the light emitting layer 14) grown on the multilayer structure 120. Can be prevented. For example, it is possible to prevent the crystal quality of the light emitting layer 14 from being deteriorated due to the large thickness of the multilayer structure 120.
  • the specific composition of the nitride semiconductor layers constituting the first semiconductor layer 121 and the second semiconductor layer 122 is not particularly limited.
  • the first semiconductor layer 121 is preferably an Al x1 In y1 Ga 1-x1-y1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1) layer, and more preferably a Ga z1 In 1-z1 N (0 ⁇ z1 ⁇ 1) layer.
  • the second semiconductor layer 122 is preferably an Al x2 In y2 Ga 1-x2-y2 N (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1) layer, and more preferably a GaN layer.
  • an Al x1 In y1 Ga 1-x1-y1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1) layer and an Al x2 In y2 Ga 1-x2-y2 N (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1) layers are alternately stacked, and more preferably, Ga z1 In 1-z1 N (0 ⁇ z1 ⁇ 1) layers and GaN layers are alternately stacked.
  • the band gap energy of the first semiconductor layer 121 can be arbitrarily set in a range of 0.77 eV or more and less than 6.28 eV in theory. However, in actual use, it is preferably 2.952 eV or more and 3.425 eV or less, and more preferably 3.100 eV or more and 3.379 eV or less.
  • the band gap energy of the second semiconductor layer 122 can theoretically be set arbitrarily within a range greater than 0.77 eV and less than 6.28 eV. However, in actual use, it is preferably 3.024 eV or more and 3.616 eV or less, and more preferably 3.289 eV or more and 3.496 eV or less.
  • the first effect is that dislocations can be prevented from reaching the light emitting layer 14. Since the first semiconductor layer 121 contains a large amount of In having a large atomic radius, the first semiconductor layer 121 is heavily stressed. As a result, some dislocations are bent in the first semiconductor layer 121 and thus do not reach the light emitting layer 14.
  • the second effect is that the flatness of the growth surface of the multilayer structure 120 can be enhanced.
  • the reason is that, during the growth of the first semiconductor layer 121, In is a surfactant on the growth surface of the multilayer structure 120 (the surfactant changes the physical property or chemical property of the growth surface of the multilayer structure 120). I think that it is because it functions as a generic name). If the flatness of the growth surface of the multilayer structure 120 can be improved and the number of dislocations extending toward the light emitting layer 14 can be reduced, the crystal quality of the light emitting layer 14 can be further improved. The light emission characteristics of the light emitting element 1 are further improved.
  • the In composition ratio in the first semiconductor layer 121 is preferably lower than the In composition ratio in the light-emitting layer 14, more preferably 0.05 or less, and still more preferably 0.8. It is about 04.
  • the multilayer structure 120 preferably has two or more stacked structures of the first semiconductor layer 121 and the second semiconductor layer 122. Thereby, the light emission efficiency at the time of high temperature driving or large current driving can be maintained even higher. More preferably, the multilayer structure 120 has a stacked structure of the first semiconductor layer 121 and the second semiconductor layer 122 in a range of 3 to 7 sets. Thereby, the luminous efficiency and productivity of the nitride semiconductor light emitting device 1 can be increased.
  • the upper surface of the 1n-type buffer layer 10, n-type GaN layer is an n-type InGaN layer (first semiconductor layer) and the thickness t 2 is 12nm in thickness t 1 is 12nm
  • first semiconductor layer n-type InGaN layer
  • second semiconductor layer the thickness t 2 of the thickness t 1 and the second semiconductor layer 122 of the first semiconductor layer 121 is the same in five sets all.
  • the thickness t 2 of the thickness t 1 and the second semiconductor layer 122 of the first semiconductor layer 121 is in the range of 10 nm ⁇ 30 nm, or in applications that emphasize the luminous efficiency at room temperature, the first semiconductor layer 121 the thickness t 1 in the range of 10 nm ⁇ 30 nm, the thickness t 2 of the second semiconductor layer 122 is within a range of 10 nm ⁇ 40 nm, may be different in each set.
  • the multilayer structure 120 is mainly described as a structure configured by providing one or more stacked structures of the first semiconductor layer 121 and the second semiconductor layer 122.
  • the multilayer structure 120 may be configured by combining three layers including layers different from the first semiconductor layer 121 and the second semiconductor layer 122 into one set.
  • the In concentration of the n-type InGaN layer is In concentration.
  • N-type InGaN layer positioned between the n-type GaN layer and the In concentration of the n-type GaN layer is provided as a third semiconductor layer, and the multilayer structure 120 can be configured by providing one or more stacked structures including these three layers. it can.
  • the unit structures constituting the multilayer structure 120 only a specific unit structure may be a laminated structure including three layers.
  • the thickness of the third semiconductor layer may be smaller than the thickness of the first semiconductor layer and the thickness of the second semiconductor layer.
  • the composition and impurity concentration of the third semiconductor layer can be said to be the same as the respective compositions and impurity concentrations of the first semiconductor layer and the second semiconductor layer.
  • the light emitting layer 14 is provided on the multilayer structure 120.
  • the light emitting layer 14 is preferably provided so as to be in contact with the multilayer structure 120.
  • the second semiconductor layer 122 located closest to the light emitting layer 14 in the multilayer structure 120 is in contact with the light emitting layer 14. It becomes.
  • the growth process of the nitride semiconductor layer can be simplified, so that the growth process of the nitride semiconductor layer can be easily controlled, and thus the production yield of the nitride semiconductor light emitting device 1 is improved.
  • the second n-type buffer layer 13 is provided between the multilayer structure 120 and the light emitting layer 14, the following effects can be obtained. However, since the thickness of the second n-type buffer layer 13 is approximately the same as the thickness of the first semiconductor layer 121 or the second semiconductor layer 122 (preferably 30 nm or less), the second n-type buffer layer 13 is provided. The impact of this is considered to be not so great.
  • an image obtained by observing the wafer surface immediately before forming the light emitting layer 14 with an AFM was referred to.
  • the AFM image of the growth surface of the second n-type buffer layer 13 was referred to.
  • the AFM image of the growth surface of the multilayer structure 120 was referred to.
  • the black hexagonal pattern seen in FIG. 4 is a so-called V pit.
  • Dislocations extending from the layer located closer to the substrate 3 than the first n-type buffer layer 10 toward the first n-type buffer layer 10 are the first n-type buffer layer 10, the multilayer structure 120, and the second n-type buffer layer 13. After that, I think that it became apparent as a hexagonal pyramid hole.
  • the density of V pits is preferably as low as possible, but is preferably 3 ⁇ 10 8 cm ⁇ 2 or less, more preferably 0.8 ⁇ 10 8 cm ⁇ 2 or less.
  • the size of the V pit is important in terms of improving the light emission characteristics of the nitride semiconductor light emitting device 1 or its yield.
  • the optimum value of the size of the V pit differs depending on the formation conditions of the light emitting layer 14 or the formation conditions of the p-type nitride semiconductor layers 16, 17, and 18, and thus it is difficult to determine them in general.
  • the size of the V pit generally increases in proportion to the thickness of the first n-type buffer layer 10, the thickness of the multilayer structure 120, or the thickness of the second n-type buffer layer 13.
  • the size of the V pit can be adjusted by adjusting the number of the second semiconductor layers 122.
  • the size of the V pit mainly depends on the growth conditions of the multilayer structure 120. In the present invention, the size of the V pit immediately before the formation of the light emitting layer 14 is controlled to 70 nm to 100 nm.
  • the second n-type buffer layer 13 is preferably made of Al x3 In y3 Ga 1-x3-y3 N (0 ⁇ x3 ⁇ 1, 0 ⁇ y3 ⁇ 1), more preferably Al x3 In y3 Ga 1- x3-y3 N (0 ⁇ x3 ⁇ 0.1, 0 ⁇ y3 ⁇ 0.2).
  • the n-type impurity concentration of the second n-type buffer layer 13 is preferably 3 ⁇ 10 18 cm ⁇ 3 or more and less than 1.1 ⁇ 10 19 cm ⁇ 3 . If the n-type impurity concentration of the second n-type buffer layer 13 becomes too high, the luminous efficiency of the light-emitting layer 14 formed on the second n-type buffer layer 13 may be reduced. In consideration of this, the n-type impurity concentration of the second n-type buffer layer 13 is the same as the n-type impurity concentration of at least one of the first semiconductor layer 121 and the second semiconductor layer 122 constituting the multilayer structure 120. Preferably there is.
  • the n-type impurity concentration of the second n-type buffer layer 13 is the same as the n-type impurity concentration of the first semiconductor layer 121 included in the multilayer structure 120”. The case where the n-type impurity concentration of the first semiconductor layer 121 is 0.85 times or more and 1.15 times or less is included. “The n-type impurity concentration of the second n-type buffer layer 13 is the same as the n-type impurity concentration of the second semiconductor layer 122 included in the multilayer structure 120”. The case where the n-type impurity concentration of the second semiconductor layer 122 is 0.85 times or more and 1.15 times or less is included.
  • the first n-type buffer layer 10, the multilayer structure 120, and the second n-type buffer layer 13 are all 7 ⁇ 10 18 / cm 3 of Si is doped.
  • the diameter of the V pit in FIG. 10 is as large as about 200 nm compared to FIG.
  • the density is about 1.5 ⁇ 10 8 / cm 2, which is slightly smaller than that in FIG. 4, but is considered to be within the range of variation at the measurement point.
  • the flatness of the plane is such that gentle lines running meandering up and down in the figure are arranged at almost equal intervals, and a beautiful step growth surface is formed.
  • V pit is formed on the crystal surface before the active layer is formed, and the size is preferably about 100 to 300 nm. Further, 150 nm to 250 nm is preferable.
  • the V pit size is not well understood. If the V pit is small, it is presumed that the hole injection into the flat quantum well layer via the V pit side wall portion is difficult to occur sufficiently. On the other hand, when the V pit is large, the flatness of the crystal growth surface is deteriorated at the same time, so that it is presumed that the crystallinity of the well layer is deteriorated and the light emission characteristic is deteriorated.
  • the bottom of the V-shaped V pit (the bottom of the V pit existing on the surface before the growth of the light emitting layer, that is, after the growth of the second n-type buffer layer 13). In the cross-sectional view of the layer, it corresponds to the lower apex of the light emitting layer deformed into a V shape.) Is preferably located in the multilayer structure. Further, in the LED with an emphasis on temperature characteristics, the V pits are scattered as a large number of holes in a plan view of the uppermost part of the light emitting layer, and the plane density (V pit density) of the V pits is 1 ⁇ 10 8 / cm. It is preferable that it is 2 or more. In addition, in an LED that emphasizes room temperature characteristics, the V pit density is not necessarily low, and the V pit density may be higher. Even when the density is about five times higher than the V pit density in FIG. 10, a sufficiently efficient LED can be formed.
  • the light emitting layer 14 is in contact with the second n-type buffer layer 13, and specifically, the first well layer 14 WI is in contact with the second n-type buffer layer 13.
  • the light emitting layer 14 is in contact with the multilayer structure 120.
  • the first well layer 14WI is the second semiconductor layer 122 (uppermost layer) of the multilayer structure 120. Is in contact with
  • the light emitting layer 14 may have a single quantum well structure, but preferably has a multiple quantum well structure in which well layers 14W and barrier layers 14A (see, for example, FIG. 5) are alternately stacked.
  • the light emitting layer 14 may have a stacked structure in which one or more semiconductor layers different from the well layer 14W and the barrier layer 14A, the well layer 14W, and the barrier layer 14A are sequentially stacked.
  • the light emitting layer 14 is preferably an undoped layer. Thereby, it can prevent effectively that a new defect generate
  • FIG. Although it cannot be stated as the reason, it is considered that the strain applied to the light emitting layer 14 from the multilayer structure 120 can be reduced.
  • the light emitting layer 14 is an undoped layer means that the first well layer 14WI, the well layer 14W, the last well layer 14WF, and all the barrier layers 14A included in the light emitting layer 14 are both n-type and p-type impurities. Is intentionally not included. In these layers, the n-type impurity concentration is suppressed to 1 ⁇ 10 17 cm ⁇ 3 or less, and the p-type impurity concentration is suppressed to 1 ⁇ 10 17 cm ⁇ 3 or less.
  • the thermally diffused p-type impurity is a well layer located on the p-type nitride semiconductor layer 16 side from the p-type nitride semiconductor layers 16, 17 and 18.
  • the barrier layer 14A may be doped.
  • the thickness of the stacked structure of one well layer 14W and one barrier layer 14A (the sum of the thickness of the well layer 14W and the thickness of the barrier layer 14A) is 5 nm to 100 nm. preferable.
  • the composition of the group III nitride semiconductor composing the well layer 14W is preferably adjusted in accordance with the emission wavelength required for the nitride semiconductor light emitting device 1, and more preferably Al c Ga d In 1-cd N (0 ⁇ c ⁇ 1, 0 ⁇ d ⁇ 1), and In e Ga 1-e N (0 ⁇ e ⁇ 1) not containing Al may be used.
  • the well layer 14W preferably contains Al.
  • the well layer located on the p-type nitride semiconductor layer 16 side contains as little impurities as possible. In other words, it is preferable to grow a well layer located on the p-type nitride semiconductor layer 16 side without introducing an impurity material. As a result, non-radiative recombination hardly occurs in the well layer located on the p-type nitride semiconductor layer 16 side, so that the light emission efficiency of the nitride semiconductor light emitting element 1 is increased.
  • the well layer located on the multilayer structure 120 side preferably contains an n-type impurity. Thereby, the driving voltage of the nitride semiconductor light emitting device 1 is lowered.
  • compositions of the group III nitride semiconductors constituting the well layer 14W are preferably the same, and the thicknesses of the well layers 14W are preferably the same. Thereby, in the well layer 14W, since the quantum levels are the same, the wavelengths of light generated by recombination of electrons and holes become the same. Therefore, the emission spectrum width of the nitride semiconductor light emitting device 1 is narrowed.
  • the composition of the group III nitride semiconductor constituting the well layer 14W or the thickness of the well layer 14W is intentionally different, the emission spectrum width of the nitride semiconductor light emitting device 1 becomes broad.
  • the nitride semiconductor light emitting device 1 is used for illumination or the like, it is preferable that the emission spectrum width of the nitride semiconductor light emitting device 1 is broad, and thus the group III nitride semiconductor constituting the well layer 14W.
  • the composition or the thickness of the well layer 14W is intentionally different.
  • the thickness of the well layer 14W is preferably set as appropriate within a range of 1 nm to 7 nm. Thereby, the effect that the luminous efficiency of the nitride semiconductor light emitting element 1 can be maintained high is also acquired.
  • the thickness of the first well layer 14WI is preferably 1 nm or more and 10 nm or less.
  • the number of the well layers 14W is preferably 2 or more and 20 or less, more preferably 3 or more and 15 or less, and still more preferably 4 or more and 12 or less.
  • the band gap energy of the barrier layer 14A is larger than the band gap energy of the well layer 14W.
  • the barrier layer 14A may be made of Al f Ga g In 1-fg N (0 ⁇ f ⁇ 1, 0 ⁇ g ⁇ 1), or In h Ga 1 ⁇ containing no Al. h N (0 ⁇ h ⁇ 1 , e> h) may be made from.
  • the lattice constant of Al f Ga g In 1-fg N (0 ⁇ f ⁇ 1, 0 ⁇ g ⁇ 1) is almost the same as the lattice constant of the material constituting the well layer 14W. Therefore, the barrier layer 14A is preferably made of Al f Ga g In 1-fg N (0 ⁇ f ⁇ 1, 0 ⁇ g ⁇ 1).
  • the barrier layer 14A is made of Al f In g Ga 1- fg N (0 ⁇ f ⁇ 0.01, 0 ⁇ g ⁇ 0.01).
  • each barrier layer 14A is not particularly limited, but is preferably 1 nm to 10 nm, more preferably 3 nm to 7 nm.
  • the driving voltage of the nitride semiconductor light emitting device 1 decreases as the thickness of each barrier layer 14A decreases. However, when the thickness of each barrier layer 14A is less than 1 nm, the light emission efficiency of the nitride semiconductor light emitting device 1 tends to decrease. is there.
  • each barrier layer 14A is not particularly limited, and is preferably set as appropriate.
  • Each barrier layer 14A may be an undoped layer or may contain an n-type impurity.
  • the barrier layer 14A located on the multilayer structure 120 side preferably contains an n-type impurity.
  • the barrier layer 14A located on the p-type nitride semiconductor layer 16 side contains an n-type impurity at a lower concentration than the barrier layer 14A located on the multilayer structure 120 side, or intentionally contains an n-type impurity. Preferably not.
  • the barrier layer 14A tends to be thicker than a temperature characteristic-oriented LED, preferably 4 nm or more and 15 nm or less, more preferably 6 nm or more and 13 nm or less.
  • a temperature characteristic-oriented LED preferably 4 nm or more and 15 nm or less, more preferably 6 nm or more and 13 nm or less.
  • the last well layer 14WF is preferably provided with a p-type nitride semiconductor layer 16 with a p-side intermediate layer (for example, the layer 145 in FIG. 5) interposed therebetween.
  • a p-side intermediate layer for example, the layer 145 in FIG. 5
  • the thickness of the p-side intermediate layer is preferably such that the p-type impurity does not diffuse into the final well layer 14WF, preferably less than 10 nm, more preferably less than 5 nm. It may be approximately the same as the thickness of the layer 14A.
  • At least part of the p-side intermediate layer may be doped with n-type impurities. Thereby, the luminous efficiency of the nitride semiconductor light emitting device 1 is improved.
  • the p-side intermediate layer is preferably made of Al s5 Ga 1-s5 N (0 ⁇ s5 ⁇ 1), more preferably GaN or AlGaN having an Al composition comparable to or higher than that of the barrier layer 14A.
  • the p-type impurity diffuses from the p-type nitride semiconductor layer 16 to the p-side intermediate layer, but does not diffuse to the vicinity of the boundary between the p-side intermediate layer and the last well layer 14WF.
  • the p-side intermediate layer 145 tends to be thicker than the LED that emphasizes the temperature characteristic, and is preferably 4 nm or more and 15 nm or less, more preferably 6 nm or more and 13 nm or less. This is the same reason described for the barrier layer 14A.
  • ⁇ P-type nitride semiconductor layer> The p-type nitride semiconductor layers 16, 17, and 18 are sequentially provided on the light emitting layer 14.
  • the number of p-type nitride semiconductor layers is not limited to three, but may be two or less, or four or more.
  • the p-type nitride semiconductor layer 16 is a p-type AlGaN layer
  • the p-type nitride semiconductor layer 17 is a p-type GaN layer
  • the p-type nitride semiconductor layer 18 has a p-type impurity concentration of p-type nitride semiconductor.
  • the p-type GaN layer is higher than the layer 17.
  • a p-type impurity is not specifically limited, For example, it is preferable that it is Mg.
  • the carrier concentration of the p-type nitride semiconductor layers 16, 17, and 18 is preferably 1 ⁇ 10 17 cm ⁇ 3 or more.
  • the p-type impurity concentration (different from the carrier concentration) of the p-type nitride semiconductor layers 16, 17, and 18 is 1 ⁇ 10 19 cm ⁇ 3.
  • the p-type impurity concentration of the portion located on the light emitting layer 14 side of the p-type nitride semiconductor layer 16 may be less than 1 ⁇ 10 19 cm ⁇ 3 .
  • the total thickness of the p-type nitride semiconductor layers 16, 17, and 18 is not particularly limited, and is preferably 30 nm or more and 300 nm or less. If the thickness of the p-type nitride semiconductor layers 16, 17, 18 is small, the heating time at the time of growth is shortened, so that p-type impurities can be prevented from diffusing into the light emitting layer 14.
  • the n-side electrode 21 and the p-side electrode 25 are electrodes for supplying driving power to the nitride semiconductor light emitting element 1.
  • FIG. 2 shows that the n-side electrode 21 and the p-side electrode 25 are composed only of the pad electrode portion. However, elongated protrusions (branch electrodes) for current diffusion may be connected to the n-side electrode 21 and the p-side electrode 25 shown in FIG. Further, an insulating layer for preventing current from being injected into the p-side electrode 25 is preferably provided under the p-side electrode 25. Thereby, the light emitted from the light emitting layer 14 can be prevented from being shielded by the p-side electrode 25.
  • the n-side electrode 21 preferably has a laminated structure in which, for example, a titanium layer, an aluminum layer, and a gold layer are laminated in this order. Assuming the case where wire bonding is performed on the n-side electrode 21, the thickness of the n-side electrode 21 is preferably 1 ⁇ m or more.
  • the p-side electrode 25 preferably has a laminated structure in which, for example, a nickel layer, an aluminum layer, a titanium layer, and a gold layer are laminated in this order, but may be made of the same material as the n-side electrode 21. Assuming the case where wire bonding is performed on the p-side electrode 25, the thickness of the p-side electrode 25 is preferably 1 ⁇ m or more.
  • the transparent electrode 23 is preferably made of a transparent conductive material such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide), and preferably has a thickness of 20 nm to 200 nm.
  • ITO Indium Tin Oxide
  • IZO Indium Zinc Oxide
  • growth temperature means the temperature of the substrate 3 when the layer is crystal-grown.
  • the base layer 7 is formed on the upper surface of the buffer layer 5 by, for example, MOCVD (Metal Organic Chemical Vapor Deposition) or the like.
  • the substrate 3 on which the buffer layer 5 is formed is put in an MOCVD apparatus, and the base layer 7 is grown preferably at 800 ° C. or higher and 1250 ° C. or lower, more preferably 900 ° C. or higher and 1150 ° C. or lower.
  • the underlayer 7 having few crystal defects and excellent crystal quality can be formed.
  • the underlayer 7 is preferably a non-doped layer, and is preferably grown to have a thickness of about 2 to 5 ⁇ m.
  • the n-type contact layer 8 is formed on the upper surface of the base layer 7 by, for example, MOCVD. Specifically, in the MOCVD apparatus, the n-type contact layer 8 is grown preferably at 800 ° C. or more and 1250 ° C. or less, more preferably 900 ° C. or more and 1150 ° C. or less. Thereby, the n-type contact layer 8 with few crystal defects and excellent crystal quality can be formed.
  • silane gas SiH 4
  • the n-type contact layer 8 is preferably grown so as to have a thickness of about 1 to 4 ⁇ m.
  • the first n-type buffer layer 10 is formed on the upper surface of the n-type contact layer 8 by, for example, MOCVD. Specifically, the temperature in the MOCVD apparatus is once lowered and the growth rate is controlled to a slower rate to grow the first n-type buffer layer 10.
  • the substrate 3 formed up to the n-type contact layer 8 may be once taken out from the first MOCVD apparatus and exposed to the atmosphere, and then placed in the second MOCVD apparatus to grow the first n-type buffer layer 10 and subsequent layers.
  • an apparatus for growing the thick underlayer 7 and the n-type contact layer 8 (requires high-speed growth) and an apparatus for growing the light-emitting layer 14 (low-speed growth and high uniformity in crystal quality) Growth is necessary). Therefore, since an optimum film forming apparatus can be selected for growing each layer, the manufacturing efficiency of the nitride semiconductor light emitting device 1 is improved.
  • the growth temperature of the first n-type buffer layer 10 is preferably 950 ° C. or lower, more preferably 700 ° C. or higher, and further preferably 750 ° C. or higher. If the growth temperature of the first n-type buffer layer 10 is 700 ° C. or higher, the light emission efficiency in the light emitting layer 14 can be maintained high.
  • the multilayer structure 120 is formed on the upper surface of the first n-type buffer layer 10 by, for example, MOCVD.
  • the growth temperature of the multilayer structure 120 is preferably equal to or lower than the growth temperature of the first n-type buffer layer 10.
  • the growth temperature of the multilayer structure 120 is more preferably 600 ° C. or higher, and further preferably 700 ° C. or higher.
  • the first n-type buffer layer 10 and the multilayer structure 120 may be grown at the same growth temperature.
  • the second n-type buffer layer 13 can be grown under the same conditions as the conditions for forming the multilayer structure 120.
  • the light emitting layer 14 and the p-type nitride semiconductor layers 16, 17, and 18 are sequentially formed on the upper surface of the multilayer structure 120 according to a conventionally known method.
  • the following source gases can be used.
  • TMG trimethyl gallium
  • TEG triethyl gallium
  • Al source gas TMA (trimethylaluminum) or TEA (triethylaluminum) can be used.
  • TMI trimethylindium
  • TEI triethylindium
  • N source gas NH 3 or DMH y (dimethylhydrazine) can be used.
  • Si that is an n-type impurity
  • SiH 4 , Si 2 H 6, or organic Si can be used.
  • Cp 2 Mg can be used as a source gas for Mg, which is a p-type impurity.
  • the p-type nitride semiconductor layers 16, 17, 18, the light emitting layer 14, the second n-type buffer layer 13, the multilayer structure 120, and the first n-type buffer layer 10 are exposed so that a part of the n-type contact layer 8 is exposed.
  • the n-type contact layer 8 is etched.
  • An n-side electrode 21 is formed on the upper surface of the n-type contact layer 8 exposed by this etching, and a transparent electrode 23 and a p-side electrode 25 are sequentially stacked on the upper surface of the p-type nitride semiconductor layer 18.
  • the transparent protective film 27 is formed so that the transparent electrode 23 and the side surface of each layer exposed by the said etching may be covered. In this way, the nitride semiconductor light emitting device 1 is obtained.
  • the substrate 3 may be removed.
  • the timing for removing the substrate 3 is not particularly limited. For example, when a nitride semiconductor layer is grown using two or more MOCVD apparatuses, the substrate 3 can be removed after the substrate 3 is taken out from the first MOCVD apparatus and before it is put into the second MOCVD apparatus.
  • the base layer 7, the n-type contact layer 8, and the first n-type buffer layer 10 may be grown in the first MOCVD apparatus, and the multilayer structure 120 and the subsequent layers may be grown in the second MOCVD apparatus.
  • the base layer 7 and the n-type contact layer 8 are grown in the first MOCVD apparatus, and the first n-type buffer layer 10 and the multilayer structure 120 and subsequent layers are grown in the second MOCVD apparatus, the throughput of the second MOCVD apparatus. Can be improved.
  • the nitride semiconductor light emitting device 1 shown in FIG. 1 includes at least an n-type nitride semiconductor layer 8, a light emitting layer 14, and p-type nitride semiconductor layers 16, 17, and 18. Between the n-type nitride semiconductor layer 8 and the light emitting layer 14, a multilayer structure 120 having one or more stacked structures of the first semiconductor layer 121 and the second semiconductor layer 122 is provided.
  • the band gap energy of the second semiconductor layer 122 is larger than the band gap energy of the first semiconductor layer 121.
  • the thickness of each of the first semiconductor layer 121 and the second semiconductor layer 122 is greater than 10 nm and 30 nm or less. Thereby, the light emission characteristics of the nitride semiconductor light emitting device 1 are further improved.
  • the nitride semiconductor light emitting device 1 ′ emphasizing room temperature characteristics shown in FIG. 11 is different from FIG. 1 in that large-sized V pits 15 exist at a higher density.
  • the thickness of the first semiconductor layer 121 is greater than 10 nm and 30 nm or less, and the thickness of the second semiconductor layer 122 is greater than 10 nm and 40 nm or less. This further improves the light emission characteristics of the nitride semiconductor light emitting device 1 ′, which emphasizes room temperature characteristics.
  • the first semiconductor layer 121 is preferably made of Al x1 In y1 Ga 1-x1-y1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1)
  • the second semiconductor layer 122 is made of Al x2 In y2 Ga 1. It is preferably composed of -x2-y2N (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1).
  • the n-type impurity concentration of each of the first semiconductor layer 121 and the second semiconductor layer 122 is preferably 3 ⁇ 10 18 cm ⁇ 3 or more and less than 1.1 ⁇ 10 19 cm ⁇ 3 . Thereby, the threading dislocation density in the light emitting layer 14 is further reduced.
  • the first semiconductor layer 121 and the second semiconductor layer 122 have the same n-type impurity concentration. As a result, the composition or thickness of the first semiconductor layer 121 and the second semiconductor layer 122 can be easily controlled.
  • the first semiconductor layer 121 and the second semiconductor layer 122 have the same thickness. Thereby, the crystal quality of the light emitting layer 14 can be further improved.
  • the multilayer structure 120 preferably has a stacked structure of the first semiconductor layer 121 and the second semiconductor layer 122 in a range of 3 to 7 pairs. Thereby, the luminous efficiency and productivity of the nitride semiconductor light emitting device 1 can be increased.
  • the second semiconductor layer 122 located closest to the light emitting layer 14 in the multilayer structure 120 is in contact with the light emitting layer 14. Thereby, the production yield of the nitride semiconductor light emitting device 1 is improved, and the growth process of the nitride semiconductor layer can be simplified.
  • the second n-type buffer layer 13 is provided between the multilayer structure 120 and the light emitting layer 14.
  • the second n-type buffer layer 13 includes an n-type impurity, is made of Al x3 In y3 Ga 1-x3-y3 N (0 ⁇ x3 ⁇ 1, 0 ⁇ y3 ⁇ 1), and is in contact with the light emitting layer 14. Yes.
  • the structure of the nitride semiconductor light emitting device 1 can be optimized according to the specification of the emission wavelength or the operating voltage, so that the production yield of the nitride semiconductor light emitting device 1 is improved.
  • the band gap energy of the second n-type buffer layer 13 is preferably equal to or higher than the band gap energy of the second semiconductor layer 122. Thereby, the outflow of a hole can be prevented.
  • the band gap energy of the second n-type buffer layer 13 is preferably smaller than the band gap energy of the second semiconductor layer 122 and larger than the band gap energy of the first semiconductor layer 121. Thereby, the balance between the light emission characteristics of the nitride semiconductor light emitting device 1 and the manufacturing margin of the second n-type buffer layer 13 can be secured.
  • the band gap energy of the second n-type buffer layer 13 is preferably less than or equal to the band gap energy of the first semiconductor layer 121. Thereby, the injection efficiency of electrons into the light emitting layer 14 is increased.
  • the thickness of the second n-type buffer layer 13 is preferably 30 nm or less. Thereby, it is possible to prevent the occurrence of problems due to the provision of the second n-type buffer layer 13.
  • a first n-type buffer layer 10 is preferably provided between the n-type nitride semiconductor layer 8 and the multilayer structure 120.
  • the first n-type buffer layer 10 includes an n-type impurity, is made of Al s4 In t4 Ga 1-s4-t4 N (0 ⁇ s4 ⁇ 1, 0 ⁇ t4 ⁇ 1), and is in contact with the multilayer structure 120. ing. This improves the controllability of the V pit structure.
  • the band gap energy of the first n-type buffer layer 10 is preferably the same as the band gap energy of the second semiconductor layer 122. Thereby, generation
  • the n-type impurity concentration of the first n-type buffer layer 10 is preferably the same as at least one of the n-type impurity concentration of the first semiconductor layer 121 and the n-type impurity concentration of the second semiconductor layer 122. Thereby, the luminous efficiency in the light emitting layer 14 can be improved.
  • the thickness of the first n-type buffer layer 10 is preferably 50 nm or less. Thereby, since the undulation of the growth surface of the first n-type buffer layer 10 can be suppressed, it is possible to prevent the light emission efficiency of the nitride semiconductor light emitting device 1 from being lowered.
  • the light emitting layer 14 is preferably an undoped layer. Thereby, it is possible to prevent a new defect from occurring in the light emitting layer 14.
  • the light emitting layer 14 includes a single quantum well structure or a well layer and a barrier layer made of Al f In g Ga 1- fg N (0 ⁇ f ⁇ 0.01, 0 ⁇ g ⁇ 0.01). It is preferable to have a multiple quantum well structure that is alternately stacked. Thereby, it can prevent effectively that a new defect generate
  • Example 1 In Example 1, a nitride semiconductor light emitting device having the energy band diagram shown in FIG. 5 was manufactured.
  • a wafer made of a 100 mm diameter sapphire substrate was prepared.
  • a concavo-convex shape in which convex portions 3a and concave portions 3b were alternately formed was formed.
  • Such a concavo-convex shape was formed according to the following method.
  • the protrusions 3a are arranged in the ⁇ 11-20> direction on the upper surface of the wafer, and the direction forming an inclination of + 60 ° with respect to the ⁇ 11-20> direction on the upper surface of the wafer and ⁇ 11 on the upper surface of the wafer. They were arranged in a direction with an inclination of ⁇ 60 ° with respect to the ⁇ 20> direction.
  • the convex portions 3a are arranged at positions that become apexes of the triangle on the upper surface of the wafer, and are arranged periodically in the direction in which the three sides of the triangle extend.
  • the shape of the convex portion 3a on the upper surface of the wafer was circular, and the diameter of the circle was about 1.2 ⁇ m.
  • the interval between the apexes of adjacent convex portions 3a (one side of the triangle) was 2 ⁇ m, and the height of the convex portion 3a was about 0.6 ⁇ m.
  • the convex portion 3a has a side view shape shown in FIG. 1 (a), and its tip is rounded.
  • the recess 3b had a side view shape shown in FIG.
  • the upper surface of the wafer was RCA cleaned.
  • the wafer after RCA cleaning was placed in a chamber of a reactive sputtering apparatus, and a buffer layer 5 (thickness 25 nm) made of aluminum nitride was formed.
  • the formed buffer layer 5 was an aggregate of columnar crystals extending in the normal direction of the upper surface of the wafer, and an aggregate of columnar crystals with uniform crystal grains.
  • the wafer on which the buffer layer 5 was formed was put into an MOCVD apparatus, and the underlayer 7 made of undoped GaN was crystal-grown.
  • the thickness of the underlayer 7 was 4.5 ⁇ m.
  • n-type contact layer 8 Si-doped n-type GaN layer (n-type contact layer 8) was grown on the upper surface of the underlayer 7 by MOCVD.
  • the thickness of the n-type contact layer 8 was 4.5 ⁇ m, and the n-type impurity concentration of the n-type contact layer 8 was 1 ⁇ 10 19 cm ⁇ 3 .
  • first n-type buffer layer 10 (Growth of first n-type buffer layer) After the temperature of the wafer was lowered to 801 ° C., an Si-doped GaN layer (first n-type buffer layer 10) having a thickness of 25 nm was grown by MOCVD. The crystal-grown Si-doped GaN layer was in contact with the n-type contact layer 8, and the n-type impurity concentration was 7.4 ⁇ 10 18 cm ⁇ 3 .
  • the multilayer structure 120 was crystal-grown with the wafer temperature maintained at 801 ° C. Specifically, from the side in contact with the first n-type buffer layer 10, a laminated structure of a 12 nm thick Si-doped InGaN (In composition ratio: 0.04) layer and a 12 nm thick Si-doped GaN layer is taken as one set. Five sets were formed. In any of the layers constituting the multilayer structure 120, the n-type impurity concentration was 7.4 ⁇ 10 18 cm ⁇ 3 . In this structure, the second n-type buffer layer 13 is omitted.
  • the wafer temperature was lowered to 672 ° C. Thereafter, the well layers 14W and the barrier layers 14A were alternately grown on the upper surface of the multilayer structure 120 to form the light emitting layer 14.
  • the well layer 14W (eight layers) was crystal-grown using nitrogen gas as a carrier gas.
  • the wavelength of light emitted from the well layer 14W by photoluminescence became 448 nm.
  • the thickness of the well layer 14W and the thickness of the first well layer 14WI were each 3.38 nm, and the thickness of the last well layer 14WF was 5.0 nm.
  • the barrier layers 14A (seven layers) were alternately grown with the well layers 14W.
  • a p-side intermediate layer 145 (thickness: 3.0 nm) made of undoped AlGaN (Al composition ratio 0.001) was grown on the upper surface of the last well layer 14WF.
  • TMG trimethylgallium
  • TMA trimethylaluminum
  • TMI trimethylindium
  • NH 3 was used as the N source gas.
  • SiH 4 was used as a source gas for Si as an n-type impurity
  • Cp 2 Mg was used as a source gas for Mg as a p-type impurity.
  • the wafer was removed from the MOCVD apparatus. Thereafter, a p-type contact layer, a p-type GaN layer, a p-type Al 0.18 Ga 0.82 N layer, a p-side intermediate layer 145, a light-emitting layer 14, and a multilayer structure so that a part of the n-type contact layer 8 is exposed.
  • the body 120, the first n-type buffer layer 10, and the n-type contact layer 8 were etched.
  • An n-side electrode 21 made of Au was formed on the upper surface of the n-type contact layer 8 exposed by this etching.
  • a transparent electrode 23 made of ITO and a p-side electrode 25 made of Au were sequentially formed on the upper surface of the p-type contact layer 18.
  • a SiO 2 film (transparent protective film 27) was formed so as to mainly cover the transparent electrode 23 and the side surfaces of each layer exposed by the etching. Thereafter, the wafer was divided into 620 ⁇ 680 ⁇ m size chips. Thus, the nitride semiconductor light emitting device of this example was obtained.
  • the nitride semiconductor light emitting device thus obtained was operated at a current of 120 mA at room temperature, blue light emission having a dominant wavelength of 450 nm was exhibited.
  • the light output was 170 mW and the applied voltage was 3.05V.
  • the ratio of light output at 80 ° C. to light output at room temperature was 98%.
  • a nitride semiconductor light emitting device was manufactured according to the same method as in this example except that the multilayer structure was not provided.
  • the light output was 161 mW, which was 80 ° C. relative to the light output at room temperature.
  • the ratio of light output was 94%. Therefore, it was found that the light emission characteristics of the nitride semiconductor light emitting device were improved by providing the multilayer structure.
  • Example 2 a nitride semiconductor light emitting device having the energy band diagram shown in FIG. 6 was manufactured. After the base layer 7 and the n-type contact layer 8 were grown in an MOCVD apparatus according to the method described in Example 1, a nitride semiconductor light emitting device was obtained according to the following method.
  • the wafer temperature was lowered to 801 ° C. Thereafter, the Si-doped GaN layer (first n-type buffer layer 10) having a thickness of 25 nm was grown by MOCVD.
  • the crystal-grown Si-doped GaN layer was in contact with the n-type contact layer 8, and the n-type impurity concentration was 7.4 ⁇ 10 18 cm ⁇ 3 .
  • the multilayer structure 120 was crystal-grown with the wafer temperature maintained at 801 ° C. Specifically, from the side in contact with the first n-type buffer layer 10, a laminated structure of a 15 nm thick Si-doped InGaN (In composition ratio: 0.04) layer and an 11 nm thick Si-doped GaN layer is taken as one set. Four sets were formed. In any of the layers constituting the multilayer structure 120, the n-type impurity concentration was 7.4 ⁇ 10 18 cm ⁇ 3 .
  • the wafer temperature was lowered to 672 ° C. Thereafter, the well layers 14W and the barrier layers 14A were alternately grown on the upper surface of the second n-type buffer layer 13 to form the light emitting layer 14.
  • the well layer 14W (eight layers) was crystal-grown using nitrogen gas as a carrier gas.
  • the wavelength of light emitted from the well layer 14W by photoluminescence became 448 nm.
  • the thickness of the well layer 14W and the thickness of the first well layer 14WI were 3.58 nm, respectively, and the thickness of the last well layer 14WF was 5.0 nm.
  • the barrier layers 14A (seven layers) were crystal-grown alternately with the well layers 14W.
  • the crystal-grown barrier layer 14A was an undoped GaN layer, and its thickness was 4.0 nm.
  • a p-side intermediate layer 145 (thickness: 3.0 nm) made of undoped AlGaN (Al composition ratio 0.001) was grown on the upper surface of the last well layer 14WF.
  • the p-type nitride semiconductor layers 16, 17, and 18 are formed and etched to form the n-side electrode 21, the transparent electrode 23, the p-side electrode 25, and the transparent protective film 27. Then, the wafer was divided into 620 ⁇ 680 ⁇ m size chips. Thus, the nitride semiconductor light emitting device of this example was obtained.
  • Example 3 a nitride semiconductor light emitting device having the energy band diagram shown in FIG. 7 was manufactured. After the base layer 7, the n-type contact layer 8, and the first n-type buffer layer 10 are grown according to the method described in Example 1 and Example 2, a nitride semiconductor light emitting device is obtained according to the following method. It was.
  • the multilayer structure 120 was crystal-grown with the wafer temperature maintained at 801 ° C. Specifically, from the side in contact with the first n-type buffer layer 10, a laminated structure of a 12 nm thick Si-doped InGaN (In composition ratio: 0.04) layer and a 12 nm thick Si-doped GaN layer is taken as one set. Five sets were formed. In any of the layers constituting the multilayer structure 120, the n-type impurity concentration was 7.4 ⁇ 10 18 cm ⁇ 3 .
  • the wafer temperature was lowered to 672 ° C. Thereafter, the well layers 14W and the barrier layers 14A were alternately grown on the upper surface of the second n-type buffer layer 13 to form the light emitting layer 14.
  • the well layer 14W (eight layers) was crystal-grown using nitrogen gas as a carrier gas.
  • the wavelength of light emitted from the well layer 14W by photoluminescence became 448 nm.
  • the thickness of the well layer 14W and the thickness of the first well layer 14WI were each 3.38 nm, and the thickness of the last well layer 14WF was 5.0 nm.
  • the barrier layers 14A (seven layers) were alternately grown with the well layers 14W.
  • the p-type nitride semiconductor layers 16, 17, and 18 are formed and etched to form the n-side electrode 21, the transparent electrode 23, the p-side electrode 25, and the transparent protective film 27. Then, the wafer was divided into 620 ⁇ 680 ⁇ m size chips. Thus, the nitride semiconductor light emitting device of this example was obtained.
  • Example 4 a nitride semiconductor light emitting device having the energy band diagram shown in FIG. 8 was manufactured. After the base layer 7, the n-type contact layer 8, and the first n-type buffer layer 10 are grown according to the method described in Example 1 and Example 2, a nitride semiconductor light emitting device is obtained according to the following method. It was.
  • the multilayer structure 120 was crystal-grown with the wafer temperature maintained at 801 ° C. Specifically, from the side in contact with the first n-type buffer layer 10, a laminated structure of a 12 nm thick Si-doped InGaN (In composition ratio: 0.04) layer and a 12 nm thick Si-doped GaN layer is taken as one set. Four sets were formed. In any of the layers constituting the multilayer structure 120, the n-type impurity concentration was 7.4 ⁇ 10 18 cm ⁇ 3 .
  • Example 3 (Growth of light emitting layer, growth of p-type nitride semiconductor layer, etching, formation of electrode)
  • the light emitting layer 14 and the p-side intermediate layer 145 were crystal-grown.
  • p-type nitride semiconductor layers 16, 17, and 18 are formed and etched, and the n-side electrode 21, the transparent electrode 23, the p-side electrode 25, the transparent protective film 27, And the wafer was divided into 620 ⁇ 680 ⁇ m sized chips.
  • the nitride semiconductor light emitting device of this example was obtained.
  • Example 5 a nitride semiconductor light emitting device having the energy band diagram shown in FIG. 9 was manufactured.
  • the underlayer 7 and the n-type contact layer 8 were grown in the first MOCVD apparatus.
  • the substrate 3 was once taken out from the first MOCVD apparatus and then placed in the second MOCVD apparatus to grow the first n-type buffer layer 10 and the subsequent layers.
  • a nitride semiconductor light emitting device was obtained according to the following method.
  • the temperature of the wafer was raised to 801 ° C. Thereafter, the Si-doped GaN layer (first n-type buffer layer 10) having a thickness of 25 nm was grown by MOCVD. The crystal-grown Si-doped GaN layer was in contact with the n-type contact layer 8, and the n-type impurity concentration was 9 ⁇ 10 18 cm ⁇ 3 .
  • the multilayer structure 120 was crystal-grown with the wafer temperature maintained at 801 ° C. Specifically, from the side in contact with the first n-type buffer layer 10, a laminated structure of a 12 nm thick Si-doped InGaN (In composition ratio: 0.04) layer and a 12 nm thick Si-doped GaN layer is taken as one set. Four sets were formed. In any of the layers constituting the multilayer structure 120, the n-type impurity concentration was 7.4 ⁇ 10 18 cm ⁇ 3 .
  • Etching was performed according to the method described in Example 1 to form the n-side electrode 21, the transparent electrode 23, the p-side electrode 25, and the transparent protective film 27, and the wafer was divided into 620 ⁇ 680 ⁇ m size chips. Thus, the nitride semiconductor light emitting device of this example was obtained.
  • the nitride semiconductor light emitting device thus obtained was operated at a current of 120 mA at room temperature, blue light emission having a dominant wavelength of 450 nm was exhibited.
  • the light output was 170 mW and the applied voltage was 3.05V.
  • the ratio of light output at 80 ° C. to light output at room temperature was 98%.
  • a nitride semiconductor light emitting device was manufactured according to the same method as in this example except that the multilayer structure was not provided.
  • the light output was 161 mW, which was 80 ° C. relative to the light output at room temperature.
  • the ratio of light output was 94%. Therefore, it was found that the light emission characteristics of the nitride semiconductor light emitting device were improved by providing the multilayer structure.
  • Example 6 a nitride semiconductor light emitting device having an energy band diagram very similar to the energy band diagram shown in FIG. 7 but having an emission wavelength in the near ultraviolet region was manufactured.
  • the base layer 7 the n-type contact layer 8
  • the first n-type buffer layer 10 the multilayer structure 120, and the second n-type buffer layer 13 were grown according to the method described in Example 3
  • a nitride semiconductor light emitting device was manufactured according to the following method.
  • the wafer temperature was lowered to 698 ° C. Thereafter, the well layers 14W and the barrier layers 14A were alternately grown on the upper surface of the second n-type buffer layer 13 to form the light emitting layer 14.
  • the well layer 14W (eight layers) was crystal-grown using nitrogen gas as a carrier gas.
  • the wavelength of light emitted from the well layer 14W by photoluminescence became 403 nm.
  • the thickness of the well layer 14W and the thickness of the first well layer 14WI were each 3.38 nm, and the thickness of the last well layer 14WF was 5.0 nm.
  • the barrier layers 14A (seven layers) were alternately grown with the well layers 14W.
  • the p-type nitride semiconductor layers 16, 17, and 18 are formed and etched to form the n-side electrode 21, the transparent electrode 23, the p-side electrode 25, and the transparent protective film 27. Then, the wafer was divided into 440 ⁇ 530 ⁇ m size chips. Thus, the nitride semiconductor light emitting device of this example was obtained.
  • the nitride semiconductor light emitting device thus obtained When the nitride semiconductor light emitting device thus obtained was operated at a current of 50 mA at room temperature, it showed blue-violet light emission having a peak wavelength of 405 nm. The light output was 70 mW and the applied voltage was 3.15V.
  • a nitride semiconductor light emitting device was manufactured according to the same method as in this example except that the multilayer structure was not provided, and its light output was 63 mW. Therefore, it was found that the light emission characteristics of the nitride semiconductor light emitting device were improved by providing the multilayer structure.
  • Example 7 a nitride semiconductor light emitting device was manufactured according to the method described in Example 2 except that the composition of the first n-type buffer layer 10 was different.
  • the base layer 7 and the n-type contact layer 8 were crystal-grown in an MOCVD apparatus. Thereafter, a nitride semiconductor light emitting device was manufactured according to the following method.
  • first n-type buffer layer 10 (Growth of first n-type buffer layer) With the wafer placed in the MOCVD apparatus, the wafer temperature was set to 796 ° C. Thereafter, an Si-doped InGaN layer (first n-type buffer layer 10) having a thickness of 35 nm was grown by MOCVD. The crystal-grown Si-doped InGaN layer was in contact with the n-type contact layer 8, and the n-type impurity concentration was 9.0 ⁇ 10 18 cm ⁇ 3 .
  • the multilayer structure 120, the second n-type buffer layer 13, the light emitting layer 14, the p-side intermediate layer 145, and the p-type nitride semiconductor layers 16, 17, 18 are grown, etched, and An electrode was formed.
  • Example 8 a nitride semiconductor light emitting device was manufactured according to the method described in Example 1 except that the n-type impurity concentration of the multilayer structure was different. Depending on the specifications of the nitride semiconductor light emitting device, the yield may decrease unless the operating voltage is finely adjusted. In order to slightly increase the operating voltage in accordance with the specifications of the nitride semiconductor light emitting device, it is effective to decrease the n-type impurity concentration of one layer constituting the multilayer structure.
  • the multilayer structure 120 was crystal-grown with the wafer temperature maintained at 801 ° C. Specifically, from the side in contact with the first n-type buffer layer 10, a laminated structure of a 12 nm thick Si-doped InGaN (In composition ratio: 0.04) layer and a 12 nm thick Si-doped GaN layer is taken as one set. Four sets were formed.
  • the n-type impurity concentration of the Si-doped GaN layer was 7.4 ⁇ 10 18 cm ⁇ 3 .
  • the n-type impurity concentration of the Si-doped InGaN layer was 4 ⁇ 10 18 cm ⁇ 3 .
  • the nitride semiconductor light emitting device (620 ⁇ 680 ⁇ m size) thus obtained was operated at a current of 120 mA at room temperature, blue light emission with a dominant wavelength of 450 nm was exhibited.
  • the light output was 171 mW and the applied voltage was 3.06V.
  • the ratio of light output at 80 ° C. to light output at room temperature was 98%.
  • Example 9 a nitride was formed according to the method described in Example 2 except that a p-side intermediate layer 145 (thickness: 4.0 nm) made of undoped GaN was grown on the upper surface of the last well layer 14WF. A semiconductor light emitting device was manufactured. Also in this embodiment, the p-type impurity diffuses from the p-type nitride semiconductor layer 16 to the p-side intermediate layer 145, but diffuses to the vicinity of the boundary between the p-side intermediate layer 145 and the last well layer 14WF. It wasn't.
  • the light output and applied voltage are similar to those in Example 2, and the ratio of the light output at 80 ° C. to the light output at room temperature is 98. %Met.
  • FIG. 11 is a cross-sectional view of a nitride semiconductor light emitting device that emphasizes room temperature characteristics according to another embodiment of the present invention.
  • FIG. 12 is a plan view of the nitride semiconductor light emitting device 1 ′.
  • an area IA ′ shows a cross-sectional structure taken along line IA′-IA ′ shown in FIG. 12
  • an area IB ′ shows a cross-sectional structure taken along line IB′-IB ′ shown in FIG.
  • the difference from FIG. 1 is that large-sized V pits 15 exist at a higher density.
  • Example 10 a nitride semiconductor light emitting device emphasizing room temperature characteristics having the energy band diagram shown in FIG. 13 was manufactured. Differences from Example 1 are as follows.
  • the substrate preparation and the configuration from the buffer layer to the n-type contact layer are the same as those in the first embodiment.
  • a total of 13 well layers were formed with a thickness of 3.0 nm.
  • the growth temperature was also increased by 140 ° C. relative to the growth temperature of the well layer.
  • the photoluminescence wavelength from the light emitting layer was 440 nm.
  • Example 1 is the same as Example 1 except that the thickness of the p-side intermediate layer 145 is increased to 10.0 nm.
  • the thickness of the p-type Al 0.18 Ga 0.82 N layer (p-type nitride semiconductor layer 16, p-type impurity concentration: 2 ⁇ 10 19 cm ⁇ 3 ) deposited on the upper surface of the p-side intermediate layer 145 is changed to 32 nm.
  • the same procedure as in Example 1 was performed except that the thickness of the p-type GaN layer (p-type nitride semiconductor layer 17) was changed to 50 nm and the p-type impurity concentration was 5 ⁇ 10 19 cm ⁇ 3 .
  • the nitride semiconductor light emitting device thus obtained exhibited blue light emission with a dominant wavelength of 450 nm under an operating condition of room temperature of 120 mA, an optical output of 178 mW, and an applied voltage of 3.09 V. Further, the temperature characteristic, which is the light output ratio between 80 ° C. and room temperature, decreased to 94%, but the room temperature characteristic was higher than that of Example 4. When a comparative structure without a multilayer structure was produced, the light output was as small as 155 mW, and the effect of the multilayer structure 120 was clear.
  • the applied voltage could be reduced to 3.07V.
  • the light output was 178.5 mV and there was no significant difference.
  • Example 11 a nitride semiconductor light emitting device emphasizing room temperature characteristics having the energy band diagram shown in FIG. 14 was manufactured. Differences from Example 4 are as follows.
  • the diameter of the convex portion 3a on the upper surface of the wafer is about 1.6 ⁇ m
  • the interval between the apexes of adjacent convex portions 3a (one side of the triangle) is 2.4 ⁇ m
  • the height of the convex portion 3a is 0.8 ⁇ m.
  • the other points are the same as in the fourth embodiment.
  • the configuration from the buffer layer to the n-type contact layer is the same as that of the fourth embodiment.
  • the growth temperature was also increased by 140 ° C. relative to the growth temperature of the well layer.
  • the photoluminescence wavelength from the light emitting layer was 440 nm.
  • Example 4 is the same as Example 4 except that the thickness of the p-side intermediate layer 145 is increased to 10.0 nm.
  • the thickness of the p-type Al 0.18 Ga 0.82 N layer (p-type nitride semiconductor layer 16, p-type impurity concentration: 2 ⁇ 10 19 cm ⁇ 3 ) deposited on the upper surface of the p-side intermediate layer 145 is changed to 32 nm.
  • the same procedure as in Example 4 was performed except that the thickness of the p-type GaN layer (p-type nitride semiconductor layer 17) was changed to 50 nm and the p-type impurity concentration was 5 ⁇ 10 19 cm ⁇ 3 .
  • the nitride semiconductor light emitting device thus obtained exhibited blue light emission with a dominant wavelength of 450 nm under an operating condition of room temperature of 120 mA, an optical output of 180 mW, and an applied voltage of 3.07 V. Further, the temperature characteristic, which is the light output ratio between 80 ° C. and room temperature, decreased to 94%, but the room temperature characteristic was higher than that of Example 4. When a comparative structure without a multilayer structure was produced, the light output was as small as 150 mW, and the effect of the multilayer structure 120 was clear.
  • Example 12 a nitride semiconductor light emitting device emphasizing room temperature characteristics having the energy band diagram shown in FIG. 15 was manufactured. Differences from Example 11 are as follows.
  • the multilayer structure (From growth of multilayer structure to growth of second n-type buffer layer) Regarding the multilayer structure, seven sets of stacked structures of a Si-doped InGaN (In composition ratio: 0.04) layer having a thickness of 12 nm and a Si-doped GaN layer having a thickness of 12 nm were formed as one set.
  • the other points of the multilayer structure and the second n-type buffer layer are the same as those in Example 11.
  • the purpose of increasing the number of stacks compared to Embodiment 11 is to keep the V pit size the same before the light emitting layer is deposited. This is because when the number of stacked layers is 4, the V pit diameter is as small as about 120 nm and the light output is reduced.
  • the nitride semiconductor light emitting device thus obtained exhibited blue light emission with a dominant wavelength of 450 nm under an operating condition of room temperature of 120 mA, an optical output of 180 mW, and an applied voltage of 3.07 V. Further, the temperature characteristic, which is the light output ratio between 80 ° C. and room temperature, decreased to 94%, but the room temperature characteristic was higher than that of Example 4. When a comparative structure without a multilayer structure was produced, the light output was as small as 150 mW, and the effect of the multilayer structure 120 was clear.
  • 1, 1 'nitride semiconductor light emitting device 3, substrate, 3a convex part, 3b concave part, 5, buffer layer, 7 underlayer, 8 n-type contact layer (n-type nitride semiconductor layer), 10 1st n-type buffer layer, 13 2nd n-type buffer layer, 14 light emitting layer, 14A barrier layer, 14W well layer, 14WF last well layer, 14WI first well layer, 15 V pit, 16, 17, 18 p-type nitride semiconductor layer, 21 n-side electrode , 23 transparent electrode, 25 p side electrode, 27 transparent protective film, 30 mesa part, 120 multilayer structure, 121 first semiconductor layer, 122 second semiconductor layer, 145 p side intermediate layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

　窒化物半導体発光素子（１）は、ｎ型窒化物半導体層（８）と、発光層（１４）と、ｐ型窒化物半導体層（１６）とを少なくとも備える。ｎ型窒化物半導体層（８）と発光層（１４）との間には、少なくとも第１半導体層（１２１）と第２半導体層（１２２）との積層構造を１組以上有する多層構造体（１２０）が設けられている。第２半導体層（１２２）のバンドギャップエネルギーは、第１半導体層（１２１）のバンドギャップエネルギーよりも大きい。第１半導体層（１２１）及び第２半導体層（１２２）の各々の厚さが１０ｎｍよりも大きく３０ｎｍ以下である。あるいは、室温での発光効率を重視する用途では、第１半導体層（１２１）の厚さが１０ｎｍよりも大きく３０ｎｍ以下であり、第２半導体層（１２２）の厚さが１０ｎｍよりも大きく４０ｎｍ以下であり、発光層には、その断面視において、Ｖ字型の凹部が形成されている。

Description

窒化物半導体発光素子
　本発明は、窒化物半導体発光素子に関する。
　窒素を含むＩＩＩ－Ｖ族化合物半導体（ＩＩＩ族窒化物半導体）は、赤外領域から紫外領域の波長を有する光のエネルギーに相当するバンドギャップエネルギーを有する。そのため、ＩＩＩ族窒化物半導体は、赤外領域から紫外領域の波長を有する光を発する発光素子の材料として、又は、赤外領域から紫外領域の波長を有する光を受ける受光素子の材料として、有用である。
　また、ＩＩＩ族窒化物半導体では、ＩＩＩ族窒化物半導体を構成する原子間の結合力が強く、絶縁破壊電圧が高く、飽和電子速度が大きい。これらのことから、ＩＩＩ族窒化物半導体は、耐高温且つ高出力な高周波トランジスタ等の電子デバイスの材料としても有用である。さらに、ＩＩＩ族窒化物半導体は、環境を害することがほとんどないので、取り扱い易い材料としても注目されている。
　このようなＩＩＩ族窒化物半導体を用いた窒化物半導体発光素子では、発光層として量子井戸構造を採用することが一般的である。電圧が窒化物半導体発光素子に印加されると、発光層を構成する井戸層において電子とホールとが再結合されて光が発生する。発光層は、単一量子井戸（Ｓｉｎｇｌｅ　Ｑｕａｎｔｕｍ　Ｗｅｌｌ（ＳＱＷ））構造からなっても良いし、井戸層とバリア層とが交互に積層された多重量子井戸（Ｍｕｌｔｉｐｌｅ　Ｑｕａｎｔｕｍ　Ｗｅｌｌ（ＭＱＷ））構造からなっても良い。
　発光層では、井戸層としてＩｎＧａＮ層を用い、バリア層としてＧａＮ層を用いるのが一般的である。これにより、例えば、発光ピーク波長が約４５０ｎｍの青色ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｅｖｉｃｅ）を作製でき、この青色ＬＥＤを蛍光体と組み合わせて白色ＬＥＤを作製することもできる。バリア層としてＡｌＧａＮ層を用いた場合には、バリア層と井戸層とのバンドギャップエネルギー差が増大するため発光効率が増すと考えられるが、ＧａＮに比べてＡｌＧａＮの方が良質な結晶が得られにくいという問題が存在する。
　窒化物半導体発光素子に含まれるｎ型窒化物半導体層としては、ＧａＮ層又はＩｎＧａＮ層を用いるのが一般的である。
　例えば、特開平１１－２１４７４６号公報（特許文献１）に記載された窒化物半導体発光素子では、基板と発光層との間に、基板側から順に、ｎ型不純物が１×１０１７ｃｍ－３以下の第１の窒化物半導体層と、ｎ型不純物が３×１０１８ｃｍ－３以上の第２の窒化物半導体層と、ｎ型不純物が１×１０１７ｃｍ－３以下の第３の窒化物半導体層とが設けられており、第２の窒化物半導体層にｎ電極が形成されている。特許文献１には、第１の層及び第３の層はｎ型不純物濃度が低いので結晶性の良い下地層となり、結晶性の良い第１の層上にｎ型不純物濃度が高い第２の層を結晶性良く成長できると記載されている。
　また、特開平１１－３３０５５４号公報（特許文献２）には、ｎ型窒化物半導体層とｐ型窒化物半導体層との間に発光層を有する窒化物半導体発光素子が記載されている。この窒化物半導体発光素子では、ｎ型窒化物半導体層としてはＩｎを含む第１の窒化物半導体層と当該第１の窒化物半導体層とは異なる組成を有する第２の窒化物半導体層とが積層されたｎ型多層膜層が設けられており、第１の窒化物半導体層又は第２の窒化物半導体層のうちの少なくとも一方の厚さが１００オングストローム以下である。特許文献２には、特にｎ型多層膜層を超格子構造とすることにより発光層の結晶性が良くなるので窒化物半導体発光素子の効率が向上すると記載されている。
　また、特開平１０－１２６００６号公報（特許文献３）に記載された窒化物半導体デバイスでは、発光層の少なくとも片面に、発光層のバンドギャップエネルギーよりも大きなバンドギャップエネルギーを有する第１の窒化物半導体層が接しており、第１の窒化物半導体層の上に、第１の窒化物半導体層のバンドギャップエネルギーよりも小さなバンドギャップエネルギーを有する第２の窒化物半導体層と、第２の窒化物半導体層のバンドギャップエネルギーよりも大きなバンドギャップエネルギーを有する第３の窒化物半導体層とが設けられている。特許文献３には、発光効率が高い窒化物半導体デバイスを提供できると記載されている。
　一方で、光出力の向上やリーク電流の低減のために、ｎ型窒化物半導体層の上部にＶピットを形成し、活性層にもＶピットを引き継がせ、ｐ型窒化物半導体層で埋め込む構造が開示されており、望ましいＶピットを形成するためのｎ型窒化物半導体層構造や形成方法が重要となっている。
　特許第３９０４７０９号公報（特許文献４）には、「ｎ型Ｉｎ０．１Ｇａ０．９Ｎ／Ｉｎ０．０２Ｇａ０．９８Ｎ多重量子井戸隣接層（Ｓｉドープ、５×１０１７ｃｍ－３、井戸幅２ｎｍ、障壁幅４ｎｍ、２０層）」の上に、「Ｉｎ０．２Ｇａ０．８Ｎ／Ｉｎ０．０５Ｇａ０．９５Ｎ多重量子井戸活性層（ノンドープ、井戸幅２ｎｍ、障壁幅４ｎｍ、１０層）」が形成され、更にその上に「ｐ型ＧａＮ隣接層（Ｍｇドープ、５×１０１７ｃｍ－３、０．１μｍ）」が形成された構造が開示されている。多重量子井戸隣接層にはピットが形成され、その上の多重量子井戸活性層にも受け継がれ、ｐ型ＧａＮ隣接層によってピットは埋め込まれている。多重量子井戸隣接層はその構成から、現在では一般に超格子構造と呼ばれている構造である。
　また、特許第３６１２９８５号公報（特許文献５）には、活性層の下層に「歪み緩和層」と呼ばれる０．５μｍ厚のシリコンドープＧａＮ層（電子濃度１×１０１８／ｃｍ３）が配置され、比較的低温で形成することで、多数のＶピットを形成し、活性層自身にもＶピットが形成できることを開示している。特許文献５には、これによって、活性層のフォトルミネッセンス特性が大幅に改善すると記載されている。
　また、特許第５４１５７５６号公報（特許文献６）および特許第５６０３３６６号公報（特許文献７）には、能動領域（活性層）の下にピット開き層と呼ばれる超格子層を配置し、貫通転位からピットを発生させ、ピットの中に量子井戸層と正孔注入層を延伸させ、ｐ型コンタクト層でピットを埋め込む構造を開示している。特許文献６、７には、これによって、発光効率や電力効率が向上すると記載されている。
特開平１１－２１４７４６号公報 特開平１１－３３０５５４号公報 特開平１０－１２６００６号公報 特許第３９０４７０９号公報 特許第３６１２９８５号公報 特許第５４１５７５６号公報 特許第５６０３３６６号公報
　窒化物半導体発光素子では、一般的に、厚さが１０ｎｍ（１００Å）以下（例えば１～６ｎｍ程度）の層が周期的に積層されて構成された（歪み）超格子構造（（歪み）超格子構造は窒化物半導体からなる）が、発光層の下側に設けられている。これにより、発光層に付与される歪みを効果的に緩和でき、よって、良好な発光特性を得ることができるといわれている。
　しかしながら、発光特性の更なる改善のためには、歪みの緩和だけでなく、発光層における貫通転位密度の低減も重要である。特に、発光素子の温度特性を向上させるためには、貫通転位密度の低減が必須である。ここで、発光素子の温度特性とは、室温での発光効率に対する高温（例えば８０℃）での発光効率の割合を意味する。一般に、発光素子の動作温度が上昇するほど、発光素子の温度特性は低下する。実用的な観点から、発光素子には高い温度特性が求められている。
　今般、本発明者らの研究によって、上述の（歪み）超格子構造を発光層の下側に設けるという構成では貫通転位密度を低減させるという効果に限界があることが明らかとなった。
　一方、モバイル液晶表示装置のバックライトに使用されるＬＥＤのように室温での発光効率を重視する用途では、良好な結晶性を有する活性層を形成すると共に、活性層にＶピットを形成する事が重要であることが判明してきている。Ｖピットの役割は完全には理解されていないが、Ｖピットから発光層を構成する量子井戸へ直接正孔を注入することで発光効率が上がるというモデルと、Ｖピットに埋め込まれた層が量子井戸層内のキャリアに対して、障壁層として働き、キャリアの消失を防ぐことで発光効率が上がるというモデルが唱えられている。Ｖピットを発光層に有するＬＥＤにおいても、その下地構造として、超格子構造が一般に用いられている。
　本発明は、かかる点に鑑みてなされたものであり、その目的は、窒化物半導体発光素子の発光特性の更なる改善である。
　本発明者らは、発光層において貫通転位密度を低減させるためには、ｎ型窒化物半導体層の多層構造を発光層の下側に設けることがより有効であることを見出した。ここで、ｎ型窒化物半導体層の多層構造とは、バンドギャップエネルギーが互いに異なり、且つ、厚さが比較的大きな層（例えば厚さが１０ｎｍよりも大きく３０ｎｍ以下の層）が、周期的に積層されて構成された構造を意味する。つまり、本発明者らは、ｎ型窒化物半導体層の多層構造を構成する各層の厚さを１０ｎｍよりも大きく３０ｎｍ以下とすることにより、バンドギャップエネルギーが互いに異なる層の界面において貫通転位が曲げられ、その結果、発光層において貫通転位密度が低減する、ということを見出した。
　また、本発明者らは、室温での発光効率を重視する用途のＬＥＤにおいて、その下地構造ではなく、前記多層構造により、結晶成長面の平坦性が高い下地構造を形成でき、この多層構造とＶ字形状の凹部（Ｖピット）を有する発光層と組み合わせることで、発光効率を更に向上できることを見出した。
　本発明の窒化物半導体発光素子は、ｎ型窒化物半導体層と発光層とｐ型窒化物半導体層とを少なくとも備える。ｎ型窒化物半導体層と発光層との間には、少なくとも第１半導体層と第２半導体層との積層構造を１組以上有する多層構造体が設けられている。第２半導体層のバンドギャップエネルギーは、第１半導体層のバンドギャップエネルギーよりも大きい。第１半導体層及び第２半導体層の各々の厚さが１０ｎｍよりも大きく３０ｎｍ以下である。
　本発明の窒化物半導体発光素子は、室温での発光効率を重視する用途のＬＥＤにおいて、ｎ型窒化物半導体層と発光層とｐ型窒化物半導体層とを少なくとも備える。ｎ型窒化物半導体層と発光層との間には、少なくとも第１半導体層と第２半導体層との積層構造を１組以上有する多層構造体が設けられている。第２半導体層のバンドギャップエネルギーは、第１半導体層のバンドギャップエネルギーよりも大きい。第１半導体層の厚さは１０ｎｍよりも大きく３０ｎｍ以下である。第２半導体層の厚さは１０ｎｍよりも大きく４０ｎｍ以下である。発光層には断面視においてＶ字形状の凹部（Ｖピット）が複数形成されている。
　好ましくは、第１半導体層はＡｌｘ１Ｉｎｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０≦ｘ１＜１、０＜ｙ１≦１）からなり、第２半導体層はＡｌｘ２Ｉｎｙ２Ｇａ１－ｘ２－ｙ２Ｎ（０≦ｘ２＜１、０≦ｙ２＜１）からなる。
　好ましくは、第１半導体層及び第２半導体層の各々のｎ型不純物濃度が３×１０１８ｃｍ－３以上１．１×１０１９ｃｍ－３未満である。より好ましくは、第１半導体層と第２半導体層とではｎ型不純物濃度が互いに同じである。
　好ましくは、第１半導体層と第２半導体層とでは厚さが互いに同じである。好ましくは、多層構造体は、第１半導体層と第２半導体層との積層構造を３組以上７組以下有する。より好ましくは、発光層が多層構造体に接していることである。この場合、第２半導体層のうち発光層の最も近くに位置する第２半導体層が発光層に接することとなる。
　好ましくは、多層構造体と発光層との間にはｎ型バッファ層（後述の第２ｎ型バッファ層）が設けられている。好ましくは、ｎ型バッファ層は、ｎ型不純物を含み、Ａｌｘ３Ｉｎｙ３Ｇａ１－ｘ３－ｙ３Ｎ（０≦ｘ３＜１、０≦ｙ３＜１）からなり、発光層に接している。
　ｎ型バッファ層のバンドギャップエネルギーは、第２半導体層のバンドギャップエネルギー以上であってもよいし、第１半導体層のバンドギャップエネルギー以下であってもよいし、第２半導体層のバンドギャップエネルギーより小さく第１半導体層のバンドギャップエネルギーより大きくてもよい。
　好ましくは、ｎ型バッファ層の厚さは３０ｎｍ以下である。
　好ましくは、ｎ型窒化物半導体層と多層構造体との間にはｎ型バッファ層（後述の第１ｎ型バッファ層）が設けられている。好ましくは、ｎ型窒化物半導体層と多層構造体との間に設けられたｎ型バッファ層は、ｎ型不純物を含み、Ａｌｓ４Ｉｎｔ４Ｇａ１－ｓ４－ｔ４Ｎ（０≦ｓ４＜１、０≦ｔ４＜１）からなり、多層構造体に接している。
　好ましくは、ｎ型窒化物半導体層と多層構造体との間に設けられたｎ型バッファ層のバンドギャップエネルギーが第２半導体層のバンドギャップエネルギーと同じである。好ましくは、ｎ型窒化物半導体層と多層構造体との間に設けられたｎ型バッファ層のｎ型不純物濃度が第１半導体層のｎ型不純物濃度及び第２半導体層のｎ型不純物濃度のうちの少なくとも１つと同じである。好ましくは、ｎ型窒化物半導体層と多層構造体との間に設けられたｎ型バッファ層の厚さが、５０ｎｍ以下である。
　発光層は、好ましくは、アンドープ層であり、より好ましくは、単一量子井戸構造、又は、井戸層とＡｌｆＩｎｇＧａ１－ｆ－ｇＮ（０≦ｆ≦０．０１、０≦ｇ≦０．０１）からなるバリア層とが交互に積層された多重量子井戸構造からなる。
　好ましくは発光層には、その断面視においてＶ字型の凹部（Ｖピット）が形成されており、そのＶ字の最下部は多層構造に位置している。
　好ましくは、Ｖ字型の凹部（Ｖピット）は発光層最上部部分の平面視においては、多数の穴として散在しており、Ｖ字型の凹部（Ｖピット）の平面密度が１×１０８／ｃｍ２以上である。
　本発明では、窒化物半導体発光素子の発光特性を更に改善できる。
図１（ａ）は、本発明の一実施形態に係る窒化物半導体発光素子の断面図であり、図１（ｂ）は、本発明の一実施形態に係る窒化物半導体発光素子の要部拡大図である。 本発明の一実施形態に係る窒化物半導体発光素子の平面図である。 図３（ａ）は、本発明の一実施形態に係る窒化物半導体発光素子において、第１半導体層及び第２半導体層におけるＳｉ濃度を変化させたときのＰＬ（Photo　Luminescence）励起強度比を示すグラフであり、図３（ｂ）は、本発明の一実施形態に係る窒化物半導体発光素子において、第１半導体層及び第２半導体層におけるＳｉ濃度を変化させたときの発光強度の温度特性を示すグラフである。 本発明の一実施形態に係る窒化物半導体発光素子の発光層形成直前にＡＦＭ（Atomic　Force　Microscopy）による観察を行った結果を示す画像である。 実施例１の窒化物半導体発光素子のバンド構造を模式的に示すエネルギーバンド図である。 実施例２の窒化物半導体発光素子のバンド構造を模式的に示すエネルギーバンド図である。 実施例３の窒化物半導体発光素子のバンド構造を模式的に示すエネルギーバンド図である。 実施例４の窒化物半導体発光素子のバンド構造を模式的に示すエネルギーバンド図である。 実施例５の窒化物半導体発光素子のバンド構造を模式的に示すエネルギーバンド図である。 本発明の他の実施形態に係る、室温特性重視の窒化物半導体発光素子の発光層形成直前にＡＦＭ（Ａｔｏｍｉｃ　Ｆｏｒｃｅ　Ｍｉｃｒｏｓｃｏｐｙ）による観察を行った結果を示す画像である。 本発明の他の実施形態に係る、室温特性重視の窒化物半導体発光素子の断面図である。 本発明の他の実施形態に係る窒化物半導体発光素子の平面図である。 実施例１０の窒化物半導体発光素子のバンド構造を模式的に示すエネルギーバンド図である。 実施例１１の窒化物半導体発光素子のバンド構造を模式的に示すエネルギーバンド図である。 実施例１２の窒化物半導体発光素子のバンド構造を模式的に示すエネルギーバンド図である。
　以下、本発明の窒化物半導体発光素子について図面を用いて説明する。なお、本発明の図面において、同一の参照符号は、同一部分又は相当部分を表すものである。また、長さ、幅、厚さ、深さ等の寸法関係は図面の明瞭化と簡略化のために適宜変更されており、実際の寸法関係を表すものではない。
　以下では、位置関係を表すために、図１（ａ）の下側に記載した部分を「下」と表現し、図１（ａ）の上側に記載した部分を「上」と表現することがある。これは、便宜上の表現であり、重力方向に対して定められる「上」及び「下」とは異なる。
　「井戸層１４Ｗ」は、バリア層に挟まれた層を表わす（例えば図５参照）。バリア層に挟まれていない井戸層は「最初の井戸層１４ＷＩ」又は「最後の井戸層１４ＷＦ」と表わし（例えば図５参照）、バリア層に挟まれた井戸層とバリア層に挟まれていない井戸層とで表記を変えている。「最初の井戸層１４ＷＩ」はｎ型窒化物半導体層側に位置し、「最後の井戸層１４ＷＦ」はｐ型窒化物半導体層側に位置する。
　以下では、「不純物濃度」と、ｎ型不純物のドープに伴い発生する電子の濃度又はｐ型不純物のドープに伴い発生するホールの濃度である「キャリア濃度」とを用いている。「不純物濃度」と「キャリア濃度」との関係については後述する。
　「キャリアガス」とは、ＩＩＩ族原料ガス、Ｖ族原料ガス及び不純物原料ガス以外のガスである。キャリアガスを構成する原子は膜中等に取り込まれない。
　「ｎ型窒化物半導体層」は、電子の流れを実用上妨げない程度の厚さの低キャリア濃度のｎ型層又はアンドープ層を含んでいても良い。「ｐ型窒化物半導体層」は、ホールの流れを実用上妨げない程度の厚さの低キャリア濃度のｐ型層又はアンドープ層を含んでいてもよい。「実用上妨げない」とは、窒化物半導体発光素子の動作電圧が実用的なレベルであることをいう。
　＜窒化物半導体発光素子の構造＞
　図１（ａ）は、本発明の一実施形態に係る窒化物半導体発光素子の断面図であり、図１（ｂ）は、図１（ａ）に示す窒化物半導体発光素子１の要部拡大図である。図２は、窒化物半導体発光素子１の平面図である。図１（ａ）において、領域ＩＡには、図２に示すＩＡ－ＩＡ線における断面構造を示し、領域ＩＢには、図２に示すＩＢ－ＩＢ線における断面構造を示す。
　図１に示す窒化物半導体発光素子１は、基板３と、バッファ層５と、下地層７と、ｎ型コンタクト層（ｎ型窒化物半導体層）８と、第１ｎ型バッファ層（ｎ型窒化物半導体層と多層構造体との間に設けられたｎ型バッファ層）１０と、多層構造体１２０と、第２ｎ型バッファ層（多層構造体と発光層との間に設けられたｎ型バッファ層）１３と、発光層１４と、ｐ型窒化物半導体層１６，１７，１８とを備える。第２ｎ型バッファ層１３は設けられないこともある。
　ｎ型コンタクト層８の一部と第１ｎ型バッファ層１０と多層構造体１２０と第２ｎ型バッファ層１３と発光層１４とｐ型窒化物半導体層１６，１７，１８とは、エッチングされてメサ部３０を構成している。ｐ型窒化物半導体層１８の上面には、透明電極２３を介してｐ側電極２５が設けられている。メサ部３０の外側（図１（ａ）における右側）では、ｎ型コンタクト層８の露出面にｎ側電極２１が設けられている。透明保護膜２７は透明電極２３とエッチングにより露出した各層の側面とを覆っており、ｎ側電極２１とｐ側電極２５とは透明保護膜２７から露出している。
　基板３、バッファ層５、下地層７及びｎ型コンタクト層８は、公知の技術によって構成されていることが好ましい。これらの構成は、本発明では特に限定されない。そのため、以下では、これらの構成の詳細な説明を割愛する。これらの構成の材質、組成、形成方法、形成条件、厚さ、及び、不純物濃度等については、公知の技術と種々の組み合わせが可能である。
　図２に示す窒化物半導体発光素子１の平面構造については、公知の種々の平面構造を採用できる。図２とは異なり、窒化物半導体発光素子を上下逆さにして基板に接続するというフリップチップ接続を実現可能な構造を採用することもできる。このように、窒化物半導体発光素子１の平面構造も本発明では特に限定されない。そのため、以下では、窒化物半導体発光素子１の平面構造についても詳細な説明を割愛する。
　＜第１ｎ型バッファ層＞
　第１ｎ型バッファ層１０は、ｎ型コンタクト層８と多層構造体１２０との間に設けられている。ｎ型コンタクト層８を高温且つ高速で成長させる。一方、発光層１４をｎ型コンタクト層８よりも低温且つ低速で成長させる。そのため、窒化物半導体発光素子１の製造過程では、窒化物半導体層の成長温度を高温から低温へ切り替える必要があり、その成長速度を高速から低速へ切り替える必要がある。このときのバッファ層としての役割を第１ｎ型バッファ層１０が担っている。
　第１ｎ型バッファ層１０をｎ型コンタクト層８よりも低温且つ低速で成長させるので、その成長面（上面）はｎ型コンタクト層８の成長面よりも平滑化されている。しかし、第１ｎ型バッファ層１０には、転位等の結晶欠陥を減らす効果は殆どないと考えられる。
　また、第１ｎ型バッファ層１０は、ｎ型コンタクト層８よりも低温で成長させる。そのため、第１ｎ型バッファ層１０では、転位の一部が所謂Ｖピットを構成し始めることが観察されている。好ましくは、第１ｎ型バッファ層１０は多層構造体１２０に接している。これにより、Ｖピット構造（Ｖピット構造は貫通転位の影響を低減する）の制御性が向上する。
　第１ｎ型バッファ層１０の厚さは、５０ｎｍ以下であることが好ましい。これにより、第１ｎ型バッファ層１０の成長面（上面）のうねりを抑制できる。第１ｎ型バッファ層１０の厚さは、より好ましくは５ｎｍ以上であり、さらに好ましくは１０ｎｍ以上である。これにより、第１ｎ型バッファ層１０の成長面を平滑化できる。
　第１ｎ型バッファ層１０のｎ型不純物濃度は３×１０１８ｃｍ－３以上１．１×１０１９ｃｍ－３未満であることが好ましい。第１ｎ型バッファ層１０のｎ型不純物濃度が高くなり過ぎると、第１ｎ型バッファ層１０の上に形成される発光層１４での発光効率の低下を招くことがある。このことを考慮すれば、第１ｎ型バッファ層１０のｎ型不純物濃度は多層構造体１２０を構成する第１半導体層１２１及び第２半導体層１２２のうちの少なくとも１つのｎ型不純物濃度と同じであることが好ましい。なお、第１ｎ型バッファ層１０の厚さは多層構造体１２０の厚さよりも小さいので、第１ｎ型バッファ層１０に含まれるｎ型不純物による影響は多層構造体１２０に含まれるｎ型不純物による影響ほど顕著ではないと考えられる。
　「第１ｎ型バッファ層１０のｎ型不純物濃度が多層構造体１２０を構成する第１半導体層１２１のｎ型不純物濃度と同じである」には、第１ｎ型バッファ層１０のｎ型不純物濃度が第１半導体層１２１のｎ型不純物濃度の０．８５倍以上１．１５倍以下である場合が含まれる。「第１ｎ型バッファ層１０のｎ型不純物濃度が多層構造体１２０を構成する第２半導体層１２２のｎ型不純物濃度と同じである」には、第１ｎ型バッファ層１０のｎ型不純物濃度が第２半導体層１２２のｎ型不純物濃度の０．８５倍以上１．１５倍以下である場合が含まれる。
　第１ｎ型バッファ層１０では、ｎ型コンタクト層８よりも、ｎ型不純物濃度が有意的に低いことが好ましい。これにより、第１ｎ型バッファ層１０の成長面の平滑化が進みやすくなると共に、新たな転位の発生を抑制できる。
　第１ｎ型バッファ層１０は、Ａｌｓ４Ｉｎｔ４Ｇａ１－ｓ４－ｔ４Ｎ（０≦ｓ４≦１（より好ましくは０≦ｓ４＜１）、０≦ｔ４≦１（より好ましくは０≦ｔ４＜１））層にｎ型不純物がドープされた層であることが好ましい。より好ましくは、第１ｎ型バッファ層１０は、Ｉｎｕ４Ｇａ１－ｕ４Ｎ（０≦ｕ４≦１、好ましくは０≦ｕ４≦０．５、より好ましくは０≦ｕ４≦０．１５）層にｎ型不純物がドープされた層である。
　第１ｎ型バッファ層１０は、ｎ型コンタクト層８と多層構造体１２０との間に設けられているので、ｎ型コンタクト層８と多層構造体１２０を構成する第２半導体層１２２との間の格子不整合の度合いを出来る限り小さくすることが好ましい。この格子不整合の度合いが大きくなれば、新たな結晶欠陥が発生する可能性が高くなる。よって、第１ｎ型バッファ層１０のバンドギャップエネルギーはｎ型コンタクト層８のバンドギャップエネルギー又は多層構造体１２０を構成する第２半導体層１２２のバンドギャップエネルギーと同じであることが好ましい。例えば、第１ｎ型バッファ層１０は、ｎ型ＧａＮ層（厚さが２５ｎｍ）であることが好ましい。
　「第１ｎ型バッファ層１０のバンドギャップエネルギーがｎ型コンタクト層８のバンドギャップエネルギーと同じである」には、第１ｎ型バッファ層１０のバンドギャップエネルギーがｎ型コンタクト層８のバンドギャップエネルギーの０．９倍以上１．１倍以下である場合が含まれる。「第１ｎ型バッファ層１０のバンドギャップエネルギーが多層構造体１２０を構成する第２半導体層１２２のバンドギャップエネルギーと同じである」には、第１ｎ型バッファ層１０のバンドギャップエネルギーが第２半導体層１２２のバンドギャップエネルギーの０．９倍以上１．１倍以下である場合が含まれる。
　＜多層構造体＞
　本発明者らが鋭意検討した結果、第１ｎ型バッファ層１０と発光層１４との間に多層構造体１２０を設けることにより、多層構造体１２０の上に形成される層（例えば発光層１４）の結晶品質を高く維持できることが分かった。これにより、高温駆動時又は大電流駆動時の発光効率を高く維持できると考えられる。以下、多層構造体１２０の構成を説明する。
　多層構造体１２０は、第１半導体層１２１と第２半導体層１２２との積層構造を１組以上有する。「第１半導体層１２１と第２半導体層１２２との積層構造」には、この積層構造を構成する第１半導体層１２１及び第２半導体層１２２の各層数が１である場合だけでなく、この積層構造を構成する第１半導体層１２１及び第２半導体層１２２の各層数が２以上である場合も含まれる。この積層構造を構成する第１半導体層１２１及び第２半導体層１２２の各層数が２以上である場合には、第１半導体層１２１と第２半導体層１２２とが交互に積層されて当該積層構造が構成されている。具体的には、多層構造体１２０では、第１ｎ型バッファ層１０側から順に、第１半導体層１２１と第１半導体層１２１よりもバンドギャップエネルギーの大きな第２半導体層１２２とが交互に積層されている。
　第１半導体層１２１の厚さｔ１及び第２半導体層１２２の厚さｔ２は、それぞれ、１０ｎｍよりも大きく３０ｎｍ以下である。あるいは、室温での発光効率を重視する用途では、第１半導体層１２１の厚さｔ１が１０ｎｍよりも大きく３０ｎｍ以下であり、第２半導体層１２２の厚さｔ２が１０ｎｍよりも大きく４０ｎｍ以下である。これにより、第１半導体層１２１と第２半導体層１２２との界面では、多層構造体１２０よりも下側で発生した貫通転位が曲げられる。よって、発光層１４における貫通転位密度が低減するので、発光層１４の結晶品質を高く維持できる。したがって、窒化物半導体発光素子１の発光特性が更に改善される。例えば、高温駆動時又は大電流駆動時の発光効率を高く維持できる。好ましくは、第１半導体層１２１の厚さｔ１及び第２半導体層１２２の厚さｔ２は、それぞれ、１５ｎｍ以上３０ｎｍ以下であるか、室温での発光効率を重視する用途では、第１半導体層１２１の厚さｔ１は１５ｎｍ以上３０ｎｍ以下であり、第２半導体層１２２の厚さｔ２は１５ｎｍ以上４０ｎｍ以下である。第１半導体層１２１の厚さｔ１及び第２半導体層１２２の厚さｔ２が３０ｎｍよりも大きくなると、多層構造体１２０の成長面（上面）の平坦性が低下することがある。多層構造体１２０の断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ：透過型電子顕微鏡）画像を観察することにより、第１半導体層１２１の厚さｔ１及び第２半導体層１２２の厚さｔ２を求めることができる。
　第１半導体層１２１及び第２半導体層１２２は、それぞれ、ｎ型不純物を含んでいることが好ましい。これにより、発光層１４における貫通転位密度が更に低減する。その理由として次に示すことが考えられる。第１半導体層１２１がｎ型不純物を含むことにより、第１半導体層１２１を構成するＩＩＩ族窒化物半導体の結晶の格子定数が変化する。同様に、第２半導体層１２２がｎ型不純物を含むことにより、第２半導体層１２２を構成するＩＩＩ族窒化物半導体の結晶の格子定数が変化する。これらの変化によって、第１半導体層１２１と第２半導体層１２２との界面では、多層構造体１２０よりも下側で発生した貫通転位が曲がり易くなる。その結果、発光層１４における貫通転位密度が更に低減する。第１半導体層１２１及び第２半導体層１２２の各々のｎ型不純物濃度は、好ましくは３×１０１８ｃｍ－３以上１．１×１０１９ｃｍ－３未満であり、より好ましくは６×１０１８ｃｍ－３以上１×１０１９ｃｍ－３未満である。
　第１半導体層１２１と第２半導体層１２２とでは、ｎ型不純物濃度は、異なっても良いが、互いに同じであることが好ましい。これにより、第１半導体層１２１と第２半導体層１２２とで組成又は厚さの制御が容易となる。「第１半導体層１２１と第２半導体層１２２とではｎ型不純物濃度が互いに同じである」とは、第１半導体層１２１のｎ型不純物濃度が第２半導体層１２２のｎ型不純物濃度の０．８５倍以上１．１５倍以下であることを意味する。
　本発明者らは、第１半導体層１２１（厚さが１２ｎｍ）及び第２半導体層１２２（厚さが１２ｎｍ）のそれぞれにおけるｎ型不純物（Ｓｉ）濃度を変えて、フォトルミネッセンス（ＰＬ）励起強度比とエレクトロルミネッセンス（ＥＬ）発光強度及びその温度依存性とを調べた。その結果を図３（ａ）及び図３（ｂ）に示す。図３（ａ）に示すグラフは、窒化物半導体発光素子１の上面視において当該窒化物半導体発光素子１の中心におけるＰＬ励起強度比のＳｉ濃度依存性を表す。「ＰＬ励起強度比」とは、次に示すように定義される。励起光強度が第１強度である場合のフォトルミネセンス強度をＩａとし、励起光強度が第２強度（第２強度は第１強度の１０倍である）である場合のフォトルミネセンス強度をＩｂとしたとき、ＰＬ励起強度比Ｒ（％）はＲ＝（Ｉａ／Ｉｂ×１０）×１００で算出される。一般に、発光層１４の結晶品質が高いほど、ＰＬ励起強度比Ｒは１００％に近い数字を示す。
　図３（ｂ）には、窒化物半導体発光素子１に電流を流すことによって発光させた場合のデータを示す。図３（ｂ）において、Ｌ３１は、発光強度の温度特性（２５℃での発光強度（波長が４５０ｎｍでの発光強度）に対する８０℃での発光強度（波長が４５０ｎｍでの発光強度）の割合）のＳｉ濃度依存性を表し、Ｌ３２は、窒化物半導体発光素子の出力のＳｉ濃度依存性を表す。図３（ａ）及び図３（ｂ）において、「ｒｅｆ．」とは、多層構造体１２０が設けられていないことを意味する。
　図３（ａ）及び図３（ｂ）に示すように、第１半導体層１２１及び第２半導体層１２２のそれぞれにおけるｎ型不純物濃度が３．１×１０１８ｃｍ－３以上であれば、ＰＬ励起強度比を高めることができ、発光強度の温度特性が改善され、出力が大きくなった。第１半導体層１２１及び第２半導体層１２２のそれぞれにおけるｎ型不純物濃度が５．６×１０１８ｃｍ－３以上であれば、ＰＬ励起強度比を更に高めることができ、発光強度の温度特性が更に改善され、出力が更に大きくなった。
　第１半導体層１２１の厚さｔ１と第２半導体層１２２の厚さｔ２とは同じであることが好ましい。「第１半導体層１２１の厚さと第２半導体層１２２の厚さとは同じである」とは、第１半導体層１２１の厚さｔ１が第２半導体層１２２の厚さｔ２の０．９倍以上１．１倍以上であることを意味する。これにより、多層構造体１２０の厚さが大きくなっても、多層構造体１２０の厚さが大きいことに起因する悪影響が多層構造体１２０の上に成長される層（例えば発光層１４）に及ぶことを防止できる。例えば、多層構造体１２０の厚さが大きいことに起因して発光層１４の結晶品質が低下することを防止できる。
　第１半導体層１２１及び第２半導体層１２２を構成する窒化物半導体層の具体的な組成は、特に限定されない。第１半導体層１２１は、好ましくはＡｌｘ１Ｉｎｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０≦ｘ１＜１、０＜ｙ１≦１）層であり、より好ましくはＧａｚ１Ｉｎ１－ｚ１Ｎ（０＜ｚ１＜１）層である。また、第２半導体層１２２は、好ましくはＡｌｘ２Ｉｎｙ２Ｇａ１－ｘ２－ｙ２Ｎ（０≦ｘ２＜１、０≦ｙ２＜１）層であり、より好ましくはＧａＮ層である。多層構造体１２０では、好ましくはＡｌｘ１Ｉｎｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０≦ｘ１＜１、０＜ｙ１≦１）層とＡｌｘ２Ｉｎｙ２Ｇａ１－ｘ２－ｙ２Ｎ（０≦ｘ２＜１、０≦ｙ２＜１）層とが交互に積層され、より好ましくはＧａｚ１Ｉｎ１－ｚ１Ｎ（０＜ｚ１＜１）層とＧａＮ層とが交互に積層されている。
　第１半導体層１２１のバンドギャップエネルギーは、理論上では、０．７７ｅＶ以上６．２８ｅＶ未満の範囲で任意に設定可能である。しかし、実使用上では、好ましくは２．９５２ｅＶ以上３．４２５ｅＶ以下であり、より好ましくは３．１００ｅＶ以上３．３７９ｅＶ以下である。
　第２半導体層１２２のバンドギャップエネルギーは、理論上では、０．７７ｅＶより大きく６．２８ｅＶ未満の範囲で任意に設定可能である。しかし、実使用上では、好ましくは３．０２４ｅＶ以上３．６１６ｅＶ以下であり、より好ましくは３．２８９ｅＶ以上３．４９６ｅＶ以下である。
　第１半導体層１２１がＩｎを含むことにより、次に示す２つの効果が得られる。第１の効果は、発光層１４への転位の到達を防止できるというものである。第１半導体層１２１が原子半径の大きなＩｎを多量に含むので、第１半導体層１２１には大きなストレスがかかる。その結果、一部の転位が、第１半導体層１２１で曲げられ、よって、発光層１４に到達しなくなる。
　第２の効果は、多層構造体１２０の成長面の平坦性を高めることができるというものである。その理由としては、Ｉｎが、第１半導体層１２１の成長中に、多層構造体１２０の成長面のサーファクタント（サーファクタントとは、多層構造体１２０の成長面の物理的性質又は化学的性質を変更するものの総称）として機能するからである、と考えている。多層構造体１２０の成長面の平坦性を高め、且つ、発光層１４へ向かって伸びる転位の個数を減らすことができれば、発光層１４の結晶品質をより一層、高めることができるので、窒化物半導体発光素子１の発光特性がより一層、改善される。
　第１半導体層１２１がＩｎを含む場合、第１半導体層１２１におけるＩｎ組成比は、好ましくは発光層１４におけるＩｎ組成比よりも低く、より好ましくは０．０５以下であり、更に好ましくは０．０４程度である。
　多層構造体１２０は、第１半導体層１２１と第２半導体層１２２との積層構造を２組以上有することが好ましい。これにより、高温駆動時又は大電流駆動時の発光効率をより一層高く維持できる。より好ましくは、多層構造体１２０は第１半導体層１２１と第２半導体層１２２との積層構造を３組以上７組以下有する。これにより、窒化物半導体発光素子１の発光効率とその生産性とを高めることができる。
　多層構造体１２０の一例としては、第１ｎ型バッファ層１０の上面に、厚さｔ１が１２ｎｍであるｎ型ＩｎＧａＮ層（第１半導体層）と厚さｔ２が１２ｎｍであるｎ型ＧａＮ層（第２半導体層）との積層構造を５組有するという構成が挙げられる。この例では、第１半導体層１２１の厚さｔ１及び第２半導体層１２２の厚さｔ２は５組全てにおいて同じである。しかし、第１半導体層１２１の厚さｔ１及び第２半導体層１２２の厚さｔ２は、１０ｎｍ～３０ｎｍの範囲内、あるいは、室温での発光効率を重視する用途では、第１半導体層１２１の厚さｔ１が１０ｎｍ～３０ｎｍの範囲、第２半導体層１２２の厚さｔ２が１０ｎｍ～４０ｎｍの範囲内であれば、組ごとにおいて異なっても良い。
　以上では、多層構造体１２０として、第１半導体層１２１と第２半導体層１２２との積層構造が１組以上設けられて構成された構造体を主に記載している。しかし、第１半導体層１２１及び第２半導体層１２２とは異なる層を加えた３層を１組として多層構造体１２０を構成しても良い。例えば、厚さが１２ｎｍであるｎ型ＩｎＧａＮ層（第１半導体層）と厚さが１２ｎｍであるｎ型ＧａＮ層（第２半導体層）とに加えてＩｎ濃度が上記ｎ型ＩｎＧａＮ層のＩｎ濃度と上記ｎ型ＧａＮ層のＩｎ濃度との間に位置するｎ型ＩｎＧａＮ層を第３半導体層として設け、これら３層からなる積層構造を１組以上設けることにより多層構造体１２０を構成することができる。また、多層構造体１２０を構成する単位構造のうち、特定の単位構造のみを３層からなる積層構造とすることもできる。なお、第３半導体層の厚さは、第１半導体層の厚さ及び第２半導体層の厚さよりも薄くても良い。また、第３半導体層の組成及び不純物濃度については、第１半導体層及び第２半導体層のそれぞれの組成及び不純物濃度と同様のことが言える。
　多層構造体１２０の上には発光層１４が設けられる。発光層１４は多層構造体１２０に接するように設けられることが好ましく、その場合には、多層構造体１２０のうち発光層１４の最も近くに位置する第２半導体層１２２が発光層１４に接することとなる。これにより、窒化物半導体層の成長工程を簡略化できるので、窒化物半導体層の成長工程を制御し易くなり、よって、窒化物半導体発光素子１の生産歩留りが向上する。
　＜第２ｎ型バッファ層＞
　多層構造体１２０と発光層１４との間に第２ｎ型バッファ層１３が設けられていれば、次に示す効果を得ることができる。しかし、第２ｎ型バッファ層１３の厚さは第１半導体層１２１の厚さ又は第２半導体層１２２の厚さと同程度であるので（好ましくは３０ｎｍ以下）、第２ｎ型バッファ層１３を設けたことによる影響はそれほど大きくないと考えられる。
　（ケース１）第２ｎ型バッファ層１３のバンドギャップエネルギーが第２半導体層１２２のバンドギャップエネルギー以上である場合
この場合には、発光層１４直下のバンドギャップエネルギーが大きくなるので、ホールの流出を防止できる。そのため、ホールの流出が起き易い発光素子（例えば、近紫外発光素子又は紫外発光素子のような発光波長が短い発光素子）にとっては、有利となる。しかし、障壁の高さが高くなるので、駆動電圧Ｖｆが若干高くなる傾向がある。
　（ケース２）第２ｎ型バッファ層１３のバンドギャップエネルギーが第１半導体層１２１のバンドギャップエネルギー以下である場合
この場合には、発光層１４直下のバンドギャップエネルギーが小さくなるので、発光層１４への電子の注入効率が高くなり、よって、駆動電圧Ｖｆを低下させることができる。また、第２ｎ型バッファ層１３におけるＩｎ含有率を高めることによって第２ｎ型バッファ層１３のバンドギャップエネルギーを小さくすることができるので、第２ｎ型バッファ層１３の結晶面をより一層、平滑にでき、よって、発光層１４の発光効率を若干高めることが出来る。ただし、第２ｎ型バッファ層１３では、ストレスの増加によって新たな欠陥が生じる場合があるので、第２ｎ型バッファ層１３の製造マージンが小さくなる傾向がある。
　（ケース３）第２ｎ型バッファ層１３のバンドギャップエネルギーが第２半導体層１２２のバンドギャップエネルギーよりも小さく第１半導体層１２１のバンドギャップエネルギーよりも大きい場合
ケース３での構造はケース１での構造とケース２での構造との中間的な構造であり、窒化物半導体発光素子１の特性と第２ｎ型バッファ層１３の製造マージンとのバランスを確保し易い。
　多層構造体１２０の構造を最適化するに当たっては、発光層１４を形成する直前の状態のウエハ表面をＡＦＭで観察した画像（図４参照）を参照した。第２ｎ型バッファ層１３が設けられている場合には、第２ｎ型バッファ層１３の成長面のＡＦＭ像を参照した。第２ｎ型バッファ層１３が設けられていない場合には、多層構造体１２０の成長面のＡＦＭ像を参照した。図４に見られる黒い六角形状のパターンは、所謂Ｖピットである。第１ｎ型バッファ層１０よりも基板３側に位置する層から第１ｎ型バッファ層１０へ向かった伸びた転位が、第１ｎ型バッファ層１０、多層構造体１２０、及び、第２ｎ型バッファ層１３を経て、六角錐状の穴として顕在化した、と考えている。Ｖピットの密度は低いほど好ましいが、好ましくは３×１０８ｃｍ－２以下であり、より好ましくは０．８×１０８ｃｍ－２以下である。
　窒化物半導体発光素子１の発光特性又はその歩留りを向上させるという点において、Ｖピットの大きさは重要である。Ｖピットの大きさの最適値は、発光層１４の形成条件又はｐ型窒化物半導体層１６，１７，１８の形成条件によって異なるので、一概に決定することは難しい。Ｖピットの大きさは、一般に、第１ｎ型バッファ層１０の厚さ、多層構造体１２０の厚さ、又は、第２ｎ型バッファ層１３の厚さに比例して大きくなる。発光層１４の形成条件及びｐ型窒化物半導体層１６，１７，１８の形成条件が同一であれば多層構造体１２０を構成する窒化物半導体層の層数（例えば第１半導体層１２１の層数又は第２半導体層１２２の層数）を調整することによってＶピットの大きさを調整できる。Ｖピットの大きさは、主に、多層構造体１２０の成長条件によっても変わる。本発明では、発光層１４の形成直前状態でのＶピットの大きさを７０ｎｍ～１００ｎｍに制御している。
　このような第２ｎ型バッファ層１３は、好ましくはＡｌｘ３Ｉｎｙ３Ｇａ１－ｘ３－ｙ３Ｎ（０≦ｘ３＜１、０≦ｙ３＜１）からなり、より好ましくはＡｌｘ３Ｉｎｙ３Ｇａ１－ｘ３－ｙ３Ｎ（０≦ｘ３≦０．１、０≦ｙ３≦０．２）からなる。
　第２ｎ型バッファ層１３のｎ型不純物濃度は３×１０１８ｃｍ－３以上１．１×１０１９ｃｍ－３未満であることが好ましい。第２ｎ型バッファ層１３のｎ型不純物濃度が高くなり過ぎると、第２ｎ型バッファ層１３の上に形成される発光層１４での発光効率の低下を招くことがある。このことを考慮すれば、第２ｎ型バッファ層１３のｎ型不純物濃度は多層構造体１２０を構成する第１半導体層１２１及び第２半導体層１２２のうちの少なくとも１つのｎ型不純物濃度と同じであることが好ましい。
　「第２ｎ型バッファ層１３のｎ型不純物濃度が多層構造体１２０を構成する第１半導体層１２１のｎ型不純物濃度と同じである」には、第２ｎ型バッファ層１３のｎ型不純物濃度が第１半導体層１２１のｎ型不純物濃度の０．８５倍以上１．１５倍以下である場合が含まれる。「第２ｎ型バッファ層１３のｎ型不純物濃度が多層構造体１２０を構成する第２半導体層１２２のｎ型不純物濃度と同じである」には、第２ｎ型バッファ層１３のｎ型不純物濃度が第２半導体層１２２のｎ型不純物濃度の０．８５倍以上１．１５倍以下である場合が含まれる。
　図４に示したＡＦＭ像では、ｔ１＝１２ｎｍのＩｎ０．０４Ｇａ０．９６Ｎ層と、ｔ２＝１２ｎｍのＧａＮ層の組合せであった。この構造は良好な温度特性を狙ったＬＥＤに適しているが、室温の性能重視のＬＥＤには最適とはいえないことが分かった。図１０に示すＡＦＭ像はｔ１＝１２ｎｍのＩｎ０．０４Ｇａ０．９６Ｎ層、ｔ２＝３０ｎｍのＧａＮ層の４ペアの構造について、発光層１４形成直前の状態のウエハ表面をＡＦＭで観察した像である。ただし、第１ｎ型バッファ層１０として６０ｎｍのＧａＮ層、第２ｎ型バッファ層１３として１２ｎｍのＩｎＧａＮ層を備え、第１ｎ型バッファ層１０、多層構造体１２０、第２ｎ型バッファ層１３はいずれも７×１０１８／ｃｍ３のＳｉがドーピングされている。図１０のＶピットは図４に比べ、径が２００ｎｍ程度と大きい。密度は１．５×１０８／ｃｍ２程度と図４より若干少ないが、測定点でのバラツキの範囲内だと考える。平面の平坦度は、図４と同様に、図上上下に蛇行して走る緩やかな線がほぼ等間隔で並んでおり、綺麗なステップ成長面が形成されている。
　後述するように、室温特性重視のＬＥＤでは、活性層形成前の結晶表面には、このように比較的大き目のＶピットが形成されていることが好ましく、そのサイズは１００ｎｍから３００ｎｍ程度が適しており、更に１５０ｎｍから２５０ｎｍが好ましい。後に形成される活性層の構造にも関係するが、光出力を向上するためにはＶピットサイズには最適値がある。その原因は十分解明されているとはいえない。Ｖピットが小さい場合、Ｖピット側壁部を介した平坦部量子井戸層への正孔注入が十分起き難いためではないかと推測している。逆にＶピットが大きい場合は、同時に結晶成長面の平面性が悪化してしまうために、井戸層の結晶性が劣化し、発光特性が低下するのではないかと推測している。
　室温特性重視のＬＥＤでは、ＶピットのＶ字の最下部（発光層成長前、すなわち、第２ｎ型バッファ層１３成長後の表面に存在するＶピットの最下部を意味している。完成したエピ層の断面視においては、Ｖ字型に変形した発光層の下側頂点に対応する。）は、前記多層構造体に位置していることが好ましい。また、温特性重視のＬＥＤでは、Ｖピットは、前記発光層最上部部分の平面視において、多数の穴として散在しており、Ｖピットの平面密度（Ｖピット密度）が１×１０８／ｃｍ２以上であることが好ましい。なお、室温特性重視のＬＥＤでは、Ｖピット密度は必ずしも低い必要性は無く、Ｖピット密度が更に高くても良い。図１０のＶピット密度より５倍程度高い場合でも、十分効率の良いＬＥＤを形成できる。
　＜発光層＞
　第２ｎ型バッファ層１３が設けられている場合、発光層１４は第２ｎ型バッファ層１３に接しており、具体的には最初の井戸層１４ＷＩが第２ｎ型バッファ層１３に接している。第２ｎ型バッファ層１３が設けられていない場合、発光層１４は多層構造体１２０に接しており、具体的には最初の井戸層１４ＷＩが多層構造体１２０の第２半導体層１２２（最上層）に接している。
　発光層１４は、単一量子井戸構造からなっても良いが、井戸層１４Ｗとバリア層１４Ａ（例えば図５参照）とが交互に積層されて構成された多重量子井戸構造からなることが好ましい。なお、発光層１４は、井戸層１４Ｗ及びバリア層１４Ａとは異なる１層以上の半導体層と、井戸層１４Ｗと、バリア層１４Ａとが順に積層されてなる積層構造を有していても良い。
　発光層１４は、アンドープ層であることが好ましい。これにより、発光層１４において新たな欠陥が発生することを効果的に防止できる。その理由としては断言できないが、多層構造体１２０から発光層１４へ付与される歪みを低減できるからであると考えている。「発光層１４はアンドープ層である」とは、最初の井戸層１４ＷＩ、井戸層１４Ｗ、最後の井戸層１４ＷＦ及び発光層１４に含まれる全てのバリア層１４Ａがｎ型不純物及びｐ型不純物の両方を意図的に含んでいないことを意味する。これらの層では、ｎ型不純物濃度が１×１０１７ｃｍ－３以下に抑えられ、ｐ型不純物濃度が１×１０１７ｃｍ－３以下に抑えられている。
　なお、ｐ型窒化物半導体層１６，１７，１８の成長時には、熱拡散したｐ型不純物が、ｐ型窒化物半導体層１６，１７，１８からｐ型窒化物半導体層１６側に位置する井戸層又はバリア層１４Ａへドープされることがある。
　発光層１４では、１層の井戸層１４Ｗと１層のバリア層１４Ａとの積層構造の厚さ（井戸層１４Ｗの厚さとバリア層１４Ａの厚さとの和）が５ｎｍ以上１００ｎｍ以下であることが好ましい。
　（井戸層）
　井戸層１４Ｗを構成するＩＩＩ族窒化物半導体の組成は、窒化物半導体発光素子１に求められる発光波長に合わせて調整されることが好ましく、より好ましくはＡｌｃＧａｄＩｎ１－ｃ－ｄＮ（０≦ｃ＜１、０＜ｄ≦１）であり、Ａｌを含まないＩｎｅＧａ１－ｅＮ（０＜ｅ≦１）であってもよい。しかし、例えば波長が３７５ｎｍ以下の紫外光を発光させる場合には、井戸層１４Ｗのバンドギャップエネルギーを大きくする必要があるので、井戸層１４ＷはＡｌを含むことが好ましい。
　ｐ型窒化物半導体層１６側に位置する井戸層は不純物を極力含まないことが好ましい。別の言い方をすると、不純物原料を導入することなく、ｐ型窒化物半導体層１６側に位置する井戸層を成長させることが好ましい。これにより、ｐ型窒化物半導体層１６側に位置する井戸層において非発光再結合が起こり難くなるので、窒化物半導体発光素子１の発光効率が高くなる。一方、多層構造体１２０側に位置する井戸層はｎ型不純物を含むことが好ましい。これにより、窒化物半導体発光素子１の駆動電圧が低下する。
　井戸層１４Ｗを構成するＩＩＩ族窒化物半導体の組成は互いに同じであることが好ましく、井戸層１４Ｗの厚さは互いに同じであることが好ましい。これにより、井戸層１４Ｗでは、量子準位が互いに同じとなるので、電子とホールとの再結合によって発生する光の波長が互いに同じとなる。よって、窒化物半導体発光素子１の発光スペクトル幅が狭くなる。
　一方、井戸層１４Ｗを構成するＩＩＩ族窒化物半導体の組成又は井戸層１４Ｗの厚さが意図的に異なる場合には、窒化物半導体発光素子１の発光スペクトル幅がブロードとなる。窒化物半導体発光素子１を照明用などの用途に使用する場合には、窒化物半導体発光素子１の発光スペクトル幅がブロードであることが好ましく、よって、井戸層１４Ｗを構成するＩＩＩ族窒化物半導体の組成又は井戸層１４Ｗの厚さは意図的に異なることが好ましい。例えば、井戸層１４Ｗの厚さを１ｎｍ以上７ｎｍ以下の範囲内で適宜設定することが好ましい。これにより、窒化物半導体発光素子１の発光効率を高く維持できるという効果も得られる。なお、最初の井戸層１４ＷＩの厚さは１ｎｍ以上１０ｎｍ以下であることが好ましい。
　多層構造体１２０において、井戸層１４Ｗの層数は、好ましくは２層以上２０層以下であり、より好ましくは３層以上１５層以下であり、更に好ましくは４層以上１２層以下である。
　（バリア層）
　バリア層１４Ａのバンドギャップエネルギーは、井戸層１４Ｗのバンドギャップエネルギーよりも大きい。具体的には、バリア層１４Ａは、ＡｌｆＧａｇＩｎ１－ｆ－ｇＮ（０≦ｆ＜１、０＜ｇ≦１）からなっても良いし、Ａｌを含まないＩｎｈＧａ１－ｈＮ（０＜ｈ≦１、ｅ＞ｈ）からなっても良い。しかし、ＡｌｆＧａｇＩｎ１－ｆ－ｇＮ（０≦ｆ＜１、０＜ｇ≦１）の格子定数は井戸層１４Ｗを構成する材料の格子定数とほぼ同じである。そのため、バリア層１４ＡはＡｌｆＧａｇＩｎ１－ｆ－ｇＮ（０≦ｆ＜１、０＜ｇ≦１）からなることが好ましい。
　より好ましくは、バリア層１４ＡはＡｌｆＩｎｇＧａ１－ｆ－ｇＮ（０≦ｆ≦０．０１、０≦ｇ≦０．０１）からなる。これにより、多層構造体１２０から発光層１４へ付与される歪みを低減できるので、発光層１４において新たな欠陥が発生することを効果的に防止できる。よって、発光層１４の発光特性が改善する。
　各バリア層１４Ａの厚さは、特に限定されないが、好ましくは１ｎｍ以上１０ｎｍ以下であり、より好ましくは３ｎｍ以上７ｎｍ以下である。各バリア層１４Ａの厚さが薄いほど窒化物半導体発光素子１の駆動電圧は低下するが、各バリア層１４Ａの厚さが１ｎｍ未満となると窒化物半導体発光素子１の発光効率が低下する傾向にある。
　各バリア層１４Ａにおけるｎ型不純物濃度は、特に限定されず、必要に応じて適宜設定されることが好ましい。各バリア層１４Ａは、アンドープ層であっても良いし、ｎ型不純物を含んでも良い。多層構造体１２０側に位置するバリア層１４Ａはｎ型不純物を含むことが好ましい。一方、ｐ型窒化物半導体層１６側に位置するバリア層１４Ａは、多層構造体１２０側に位置するバリア層１４Ａよりも低濃度のｎ型不純物を含む、又は、ｎ型不純物を意図的に含まないことが好ましい。
　室温特性重視のＬＥＤでは、温度特性重視のＬＥＤに比べ、バリア層１４Ａの厚さが厚い傾向があり、好ましくは４ｎｍ以上１５ｎｍ以下であり、より好ましくは６ｎｍ以上１３ｎｍ以下である。室温特性重視の場合、Ｖピット側壁から井戸層への正孔注入が起きると推測されている。したがって、バリア層が厚くなっても、Ｖピット側壁に対する層厚は平面部に比べ薄いため、正孔注入の障害とは成り難いためと推測される。バリア層が厚い方が、井戸層の結晶性が改善されるために有利と考えられる。
　＜ｐ側中間層＞
　最後の井戸層１４ＷＦには、ｐ側中間層（例えば図５の層１４５）を挟んでｐ型窒化物半導体層１６が設けられていることが好ましい。これにより、ｐ型窒化物半導体層１６，１７，１８の成長時には、熱拡散したｐ型不純物がｐ型窒化物半導体層１６，１７，１８から発光層１４へドープされることを防止できる。そのため、ｐ側中間層の厚さは、ｐ型不純物が最後の井戸層１４ＷＦにまで拡散しない程度の厚さであることが好ましく、好ましくは１０ｎｍ未満であり、より好ましくは５ｎｍ未満であり、バリア層１４Ａの厚さと同程度であっても良い。
　ｐ側中間層の少なくとも一部には、ｎ型不純物がドープされていても良い。これにより、窒化物半導体発光素子１の発光効率が向上する。
　ｐ側中間層は、好ましくはＡｌｓ５Ｇａ１－ｓ５Ｎ（０≦ｓ５＜１）からなり、より好ましくはＧａＮ又はバリア層１４Ａと同程度以上のＡｌ組成を有するＡｌＧａＮからなる。なお、実際、ｐ型不純物は、ｐ型窒化物半導体層１６からｐ側中間層へ拡散しているが、ｐ側中間層と最後の井戸層１４ＷＦとの境界近傍までは拡散していない。
　室温特性重視のＬＥＤでは、温度特性重視のＬＥＤに比べ、ｐ側中間層１４５が厚い傾向があり、好ましくは４ｎｍ以上１５ｎｍ以下であり、より好ましくは６ｎｍ以上１３ｎｍ以下である。これはバリア層１４Ａに関して記載した同じ理由である。
　＜ｐ型窒化物半導体層＞
　ｐ型窒化物半導体層１６，１７，１８は、発光層１４の上に順に設けられている。ｐ型窒化物半導体層の層数は、３層に限定されず、２層以下であっても良いし、４層以上であっても良い。ｐ型窒化物半導体層１６，１７，１８は、好ましくはＡｌｓ６Ｇａｔ６Ｉｎｕ６Ｎ（０≦ｓ６≦１、０≦ｔ６≦１、０≦ｕ６≦１、ｓ６＋ｔ６＋ｕ６≠０）層にｐ型不純物がドープされた層であり、Ａｌｓ６Ｇａ１－ｓ６Ｎ（０＜ｓ６≦０．４、好ましくは０．１≦ｓ６≦０．３）層にｐ型不純物がドープされた層である。例えば、ｐ型窒化物半導体層１６はｐ型ＡｌＧａＮ層であり、ｐ型窒化物半導体層１７はｐ型ＧａＮ層であり、ｐ型窒化物半導体層１８はｐ型不純物濃度がｐ型窒化物半導体層１７よりも高いｐ型ＧａＮ層である。
　ｐ型不純物は特に限定されず、例えばＭｇであることが好ましい。ｐ型窒化物半導体層１６，１７，１８のキャリア濃度は１×１０１７ｃｍ－３以上であることが好ましい。ここで、ｐ型不純物の活性率は０．０１程度であることから、ｐ型窒化物半導体層１６，１７，１８のｐ型不純物濃度（キャリア濃度とは異なる）は１×１０１９ｃｍ－３以上であることが好ましい。ただし、ｐ型窒化物半導体層１６のうち発光層１４側に位置する部分のｐ型不純物濃度は１×１０１９ｃｍ－３未満であっても良い。
　ｐ型窒化物半導体層１６，１７，１８の合計の厚さは特に限定されず、３０ｎｍ以上３００ｎｍ以下であることが好ましい。ｐ型窒化物半導体層１６，１７，１８の厚さが薄ければ、その成長時における加熱時間が短くなるので、ｐ型不純物が発光層１４へ拡散することを防止できる。
　＜ｎ側電極、透明電極、ｐ側電極＞
　ｎ側電極２１及びｐ側電極２５は、窒化物半導体発光素子１に駆動電力を供給するための電極である。図２には、ｎ側電極２１及びｐ側電極２５がパッド電極部のみで構成されていることを図示している。しかし、電流拡散を目的とする細長い突出部（枝電極）が、図２に示すｎ側電極２１及びｐ側電極２５に接続されていても良い。また、ｐ側電極２５の下には、電流がｐ側電極２５へ注入されることを防止するための絶縁層が設けられていることが好ましい。これにより、発光層１４が発した光がｐ側電極２５に遮蔽されることを防止できる。
　ｎ側電極２１は、例えば、チタン層、アルミニウム層及び金層がこの順序で積層されてなる積層構造を有することが好ましい。ｎ側電極２１にワイヤボンディングを行う場合を想定して、ｎ側電極２１の厚さは１μｍ以上であることが好ましい。
　ｐ側電極２５は、例えば、ニッケル層、アルミニウム層、チタン層及び金層がこの順序で積層されてなる積層構造を有することが好ましいが、ｎ側電極２１と同一の材料からなっても良い。ｐ側電極２５にワイヤボンディングを行う場合を想定して、ｐ側電極２５の厚さは１μｍ以上であることが好ましい。
　透明電極２３は、例えばＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）又はＩＺＯ（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）等の透明導電材料からなることが好ましく、２０ｎｍ以上２００ｎｍ以下の厚さを有することが好ましい。
　＜窒化物半導体発光素子の製造＞
　窒化物半導体発光素子１の製造方法の一例を以下に示す。以下において、「成長温度」とは、その層を結晶成長させるときの基板３の温度を意味する。
　（下地層の成長）
　例えばスパッタ法等により基板３の上面にバッファ層５を形成した後、例えばＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等によりバッファ層５の上面に下地層７を形成する。
　具体的には、バッファ層５が形成された基板３をＭＯＣＶＤ装置に入れ、好ましくは８００℃以上１２５０℃以下で、より好ましくは９００℃以上１１５０℃以下で、下地層７を成長させる。これにより、結晶欠陥が少なく且つ結晶品質に優れた下地層７を形成できる。下地層７は、ノンドープ層であることが好ましく、厚さが約２～５μｍとなるように成長されることが好ましい。
　（ｎ型コンタクト層の成長）
　次に、例えばＭＯＣＶＤ法等により下地層７の上面にｎ型コンタクト層８を形成する。具体的には、ＭＯＣＶＤ装置において、好ましくは８００℃以上１２５０℃以下で、より好ましくは９００℃以上１１５０℃以下で、ｎ型コンタクト層８を成長させる。これにより、結晶欠陥が少なく且つ結晶品質に優れたｎ型コンタクト層８を形成できる。反応ガスには例えばシランガス（ＳｉＨ４）が添加され、Ｓｉ濃度が１×１０１９／ｃｍ３程度となるようにシランガスの添加量が調整されることが好ましい。厚さが約１～４μｍとなるようにｎ型コンタクト層８が成長されることが好ましい。
　（第１ｎ型バッファ層の成長）
　続いて、例えばＭＯＣＶＤ法等によりｎ型コンタクト層８の上面に第１ｎ型バッファ層１０を形成する。具体的には、ＭＯＣＶＤ装置内の温度を一旦下げ、成長速度をより遅い速度に制御して第１ｎ型バッファ層１０を成長させる。
　ｎ型コンタクト層８まで形成した基板３を、第１ＭＯＣＶＤ装置から一旦取り出して大気に曝した後、第２ＭＯＣＶＤ装置に入れて第１ｎ型バッファ層１０以降を成長させても良い。これにより、厚さの大きな下地層７及びｎ型コンタクト層８を成長する装置（高速での成長が必要）と、発光層１４を成長する装置（低速での成長と結晶品質の均一性が高い成長とが必要）とを変えることが出来る。よって、それぞれの層を成長させる上で最適な成膜装置を選択できるので、窒化物半導体発光素子１の製造効率が向上する。
　具体的には、第１ｎ型バッファ層１０の成長温度は、９５０℃以下であることが好ましく、より好ましくは７００℃以上であり、更に好ましくは７５０℃以上である。第１ｎ型バッファ層１０の成長温度が７００℃以上であれば、発光層１４での発光効率を高く維持できる。
　（多層構造体の成長）
　続いて、例えばＭＯＣＶＤ法等により第１ｎ型バッファ層１０の上面に多層構造体１２０を形成する。多層構造体１２０の成長温度は、第１ｎ型バッファ層１０の成長温度以下であることが好ましい。
　また、多層構造体１２０の膜質を高く維持するという観点では、多層構造体１２０の成長温度は、より好ましくは６００℃以上であり、更に好ましくは７００℃以上である。第１ｎ型バッファ層１０と多層構造体１２０とを同一の成長温度で成長させても良い。
　（第２ｎ型バッファ層の成長）
　ＭＯＣＶＤ装置に供給されるガスの組成が異なることを除けば、多層構造体１２０の形成条件と同一の条件で第２ｎ型バッファ層１３を成長させることができる。
　（発光層、ｐ型窒化物半導体層の成長）
　続いて、従来公知の方法にしたがって、多層構造体１２０の上面に、発光層１４、ｐ型窒化物半導体層１６，１７，１８を順に形成する。
　なお、ＭＯＣＶＤ法による各層の結晶成長では、次に示す原料ガスを用いることができる。Ｇａの原料ガスとしては、ＴＭＧ（トリメチルガリウム）又はＴＥＧ（トリエチルガリウム）を用いることができる。Ａｌの原料ガスとしては、ＴＭＡ（トリメチルアルミニウム）又はＴＥＡ（トリエチルアルミニウム）を用いることができる。Ｉｎの原料ガスとしては、ＴＭＩ（トリメチルインジウム）又はＴＥＩ（トリエチルインジウム）を用いることができる。Ｎの原料ガスとしては、ＮＨ３又はＤＭＨｙ（ジメチルヒドラジン）を用いることができる。ｎ型不純物であるＳｉの原料ガスとしては、ＳｉＨ４、Ｓｉ２Ｈ６又は有機Ｓｉを用いることができる。ｐ型不純物であるＭｇの原料ガスとしては、Ｃｐ２Ｍｇを用いることができる。
　（エッチング、電極の形成）
　続いて、ｎ型コンタクト層８の一部分が露出するように、ｐ型窒化物半導体層１６，１７，１８、発光層１４、第２ｎ型バッファ層１３、多層構造体１２０、第１ｎ型バッファ層１０及びｎ型コンタクト層８をエッチングする。このエッチングにより露出したｎ型コンタクト層８の上面にｎ側電極２１を形成し、ｐ型窒化物半導体層１８の上面に透明電極２３とｐ側電極２５とを順に積層する。その後、透明電極２３と上記エッチングによって露出した各層の側面とを覆うように、透明保護膜２７を形成する。このようにして窒化物半導体発光素子１が得られる。
　なお、基板３を除去しても良い。基板３を除去するタイミングは特に限定されない。例えばＭＯＣＶＤ装置を２台以上使用して窒化物半導体層を成長する場合には、基板３を第１ＭＯＣＶＤ装置から取り出した後であって第２ＭＯＣＶＤ装置へ入れるまでの間に、基板３を除去できる。
　また、下地層７とｎ型コンタクト層８と第１ｎ型バッファ層１０とを第１ＭＯＣＶＤ装置内で成長させ、多層構造体１２０以降を第２ＭＯＣＶＤ装置内で成長させても良い。しかし、下地層７とｎ型コンタクト層８とを第１ＭＯＣＶＤ装置内で成長させ、第１ｎ型バッファ層１０と多層構造体１２０以降とを第２ＭＯＣＶＤ装置内で成長させれば、第２ＭＯＣＶＤ装置のスループットを向上できる。
　＜実施形態の総括＞
　図１に示す窒化物半導体発光素子１は、ｎ型窒化物半導体層８と、発光層１４と、ｐ型窒化物半導体層１６，１７，１８とを少なくとも備える。ｎ型窒化物半導体層８と発光層１４との間には、第１半導体層１２１と第２半導体層１２２との積層構造を１組以上有する多層構造体１２０が設けられている。第２半導体層１２２のバンドギャップエネルギーは、第１半導体層１２１のバンドギャップエネルギーよりも大きい。第１半導体層１２１及び第２半導体層１２２の各々の厚さは、１０ｎｍよりも大きく３０ｎｍ以下である。これにより、窒化物半導体発光素子１の発光特性が更に改善される。
　図１１に示す室温特性重視の窒化物半導体発光素子１'では、図１に対して、サイズの大きなＶピット１５が、より高い密度で存在する点が大きな相違点である。第１半導体層１２１の厚さは、１０ｎｍよりも大きく３０ｎｍ以下であり、第２半導体層１２２の厚さは、１０ｎｍよりも大きく４０ｎｍ以下である。これにより、室温特性重視の窒化物半導体発光素子１’の発光特性が更に改善される。
　第１半導体層１２１は、Ａｌｘ１Ｉｎｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０≦ｘ１＜１、０＜ｙ１≦１）からなることが好ましく、第２半導体層１２２は、Ａｌｘ２Ｉｎｙ２Ｇａ１－ｘ２－ｙ２Ｎ（０≦ｘ２＜１、０≦ｙ２＜１）からなることが好ましい。
　第１半導体層１２１及び第２半導体層１２２の各々のｎ型不純物濃度が３×１０１８ｃｍ－３以上１．１×１０１９ｃｍ－３未満であることが好ましい。これにより、発光層１４における貫通転位密度が更に低減する。
　第１半導体層１２１と第２半導体層１２２とではｎ型不純物濃度が互いに同じであることが好ましい。これにより、第１半導体層１２１と第２半導体層１２２とで組成又は厚さの制御が容易となる。
　第１半導体層１２１と第２半導体層１２２とでは厚さが互いに同じであることが好ましい。これにより、発光層１４の結晶品質をより一層高めることができる。
　多層構造体１２０は、第１半導体層１２１と第２半導体層１２２との積層構造を３組以上７組以下有することが好ましい。これにより、窒化物半導体発光素子１の発光効率とその生産性とを高めることができる。
　多層構造体１２０のうち発光層１４の最も近くに位置する第２半導体層１２２が発光層１４に接していることが好ましい。これにより、窒化物半導体発光素子１の生産歩留りが向上するとともに、窒化物半導体層の成長工程を簡略化できる。
　多層構造体１２０と発光層１４との間には、第２ｎ型バッファ層１３が設けられていることが好ましい。好ましくは、第２ｎ型バッファ層１３は、ｎ型不純物を含み、Ａｌｘ３Ｉｎｙ３Ｇａ１－ｘ３－ｙ３Ｎ（０≦ｘ３＜１、０≦ｙ３＜１）からなり、発光層１４に接している。これにより、発光波長又は動作電圧の仕様にしたがって窒化物半導体発光素子１の構造を最適化できるので、窒化物半導体発光素子１の生産歩留りが向上する。
　第２ｎ型バッファ層１３のバンドギャップエネルギーは第２半導体層１２２のバンドギャップエネルギー以上であることが好ましい。これにより、ホールの流出を防止できる。
　第２ｎ型バッファ層１３のバンドギャップエネルギーは第２半導体層１２２のバンドギャップエネルギーより小さく第１半導体層１２１のバンドギャップエネルギーより大きいことが好ましい。これにより、窒化物半導体発光素子１の発光特性と第２ｎ型バッファ層１３の製造マージンとのバランスを確保できる。
　第２ｎ型バッファ層１３のバンドギャップエネルギーは第１半導体層１２１のバンドギャップエネルギー以下であることが好ましい。これにより、発光層１４への電子の注入効率が高くなる。
　第２ｎ型バッファ層１３の厚さは、３０ｎｍ以下であることが好ましい。これにより、第２ｎ型バッファ層１３を設けたことによる不具合の発生を防止できる。
　ｎ型窒化物半導体層８と多層構造体１２０との間には、第１ｎ型バッファ層１０が設けられていることが好ましい。好ましくは、第１ｎ型バッファ層１０は、ｎ型不純物を含み、Ａｌｓ４Ｉｎｔ４Ｇａ１－ｓ４－ｔ４Ｎ（０≦ｓ４＜１、０≦ｔ４＜１）からなり、多層構造体１２０に接している。これにより、Ｖピット構造の制御性が向上する。
　第１ｎ型バッファ層１０のバンドギャップエネルギーは、第２半導体層１２２のバンドギャップエネルギーと同じであることが好ましい。これにより、新たな結晶欠陥の発生を防止できる。
　第１ｎ型バッファ層１０のｎ型不純物濃度は、第１半導体層１２１のｎ型不純物濃度及び第２半導体層１２２のｎ型不純物濃度のうちの少なくとも１つと同じであることが好ましい。これにより、発光層１４での発光効率を高めることができる。
　第１ｎ型バッファ層１０の厚さは、５０ｎｍ以下であることが好ましい。これにより、第１ｎ型バッファ層１０の成長面のうねりを抑制できるので、窒化物半導体発光素子１の発光効率の低下を防止できる。
　発光層１４は、アンドープ層であることが好ましい。これにより、発光層１４において新たな欠陥が発生することを防止できる。
　発光層１４は、単一量子井戸構造、又は、井戸層とＡｌｆＩｎｇＧａ１－ｆ－ｇＮ（０≦ｆ≦０．０１、０≦ｇ≦０．０１）からなるバリア層とが交互に積層された多重量子井戸構造からなることが好ましい。これにより、発光層１４において新たな欠陥が発生することを効果的に防止できる。
　以下、実施例を挙げて本発明をより詳細に説明するが、本発明は以下に限定されない。
　＜実施例１＞
　実施例１では、図５に示すエネルギーバンド図を有する窒化物半導体発光素子を製造した。
　（基板（ウエハ）の準備）
　１００ｍｍ径のサファイア基板からなるウエハを準備した。ウエハの上面には、凸部３ａと凹部３ｂとが交互に形成されてなる凹凸形状が形成されていた。このような凹凸形状は次に示す方法にしたがって形成されたものであった。
　まず、図１（ａ）に示す凸部３ａの平面配置が規定されたマスクを、ウエハの上面に設けた。次に、このマスクを用いてウエハの上面をドライエッチングした。ドライエッチングされた部分が凹部３ｂとなり、ドライエッチングされずに残った部分が凸部３ａとなった。つまり、凸部３ａは、ウエハの上面の＜１１－２０＞方向に配列されるとともに、ウエハの上面の＜１１－２０＞方向に対して＋６０°の傾きをなす方向とウエハの上面の＜１１－２０＞方向に対して－６０°の傾きをなす方向とにそれぞれ配列された。凸部３ａは、ウエハの上面において、三角形の頂点となる位置に配置され、三角形の３辺が延びる方向に周期的に配置されていた。
　ウエハの上面における凸部３ａの形状は円形であり、その円の直径は１．２μｍ程度であった。隣り合う凸部３ａの頂点の間隔（上記三角形の１辺）は２μｍであり、凸部３ａの高さは０．６μｍ程度であった。凸部３ａは図１（ａ）に示す側面視形状を有し、その先端は丸みを帯びていた。凹部３ｂは図１（ａ）に示す側面視形状を有していた。
　（バッファ層の形成）
　凸部３ａ及び凹部３ｂの形成後、ウエハの上面をＲＣＡ洗浄した。ＲＣＡ洗浄後のウエハを反応性スパッタ装置のチャンバー内に入れ、窒化アルミニウムからなるバッファ層５（厚さ２５ｎｍ）を形成した。形成されたバッファ層５は、ウエハの上面の法線方向に伸長する柱状結晶の集合体であって結晶粒の揃った柱状結晶の集合体からなっていた。
　（下地層、ｎ型コンタクト層の成長）
　バッファ層５が形成されたウエハをＭＯＣＶＤ装置に入れ、アンドープＧａＮからなる下地層７を結晶成長させた。下地層７の厚さは４．５μｍであった。
　その後、ＭＯＣＶＤ法により、下地層７の上面にＳｉドープｎ型ＧａＮ層（ｎ型コンタクト層８）を結晶成長させた。ｎ型コンタクト層８の厚さは４．５μｍであり、ｎ型コンタクト層８のｎ型不純物濃度は１×１０１９ｃｍ－３であった。
　（第１ｎ型バッファ層の成長）
　ウエハの温度を８０１℃まで下げた後、ＭＯＣＶＤ法により、厚さ２５ｎｍのＳｉドープＧａＮ層（第１ｎ型バッファ層１０）を結晶成長させた。結晶成長されたＳｉドープＧａＮ層はｎ型コンタクト層８に接しており、そのｎ型不純物濃度は７．４×１０１８ｃｍ－３であった。
　（多層構造体の成長）
　ウエハの温度を８０１℃に保持した状態で、多層構造体１２０を結晶成長させた。具体的には、第１ｎ型バッファ層１０に接する側から、厚さ１２ｎｍのＳｉドープＩｎＧａＮ（Ｉｎ組成比が０．０４）層と厚さ１２ｎｍのＳｉドープＧａＮ層との積層構造を１組として５組形成した。多層構造体１２０を構成する層のいずれにおいても、ｎ型不純物濃度は７．４×１０１８ｃｍ－３であった。本構造では第２ｎ型バッファ層１３は省略されている。
　（発光層の成長）
　ウエハの温度を６７２℃に下げた。その後、多層構造体１２０の上面に、井戸層１４Ｗとバリア層１４Ａとを交互に結晶成長させて発光層１４を形成した。
　キャリアガスとして窒素ガスを用いて井戸層１４Ｗ（８層）を結晶成長させた。結晶成長された井戸層１４Ｗ、最初の井戸層１４ＷＩ及び最後の井戸層１４ＷＦは、アンドープＩｎｘＧａ１－ｘＮ（ｘ＝０．２０）層であった。これにより、井戸層１４Ｗがフォトルミネッセンスにより発する光の波長が、４４８ｎｍとなった。井戸層１４Ｗの厚さ及び最初の井戸層１４ＷＩの厚さをそれぞれ３．３８ｎｍとし、最後の井戸層１４ＷＦの厚さを５．０ｎｍとした。
　井戸層１４Ｗと交互にバリア層１４Ａ（７層）を結晶成長させた。結晶成長されたバリア層１４ＡはアンドープＡｌｙＧａ１－ｙＮ（ｙ＝０．００１）層であり、その厚さは４．０ｎｍであった。
　（ｐ側中間層の成長）
　最後の井戸層１４ＷＦの上面に、アンドープＡｌＧａＮ（Ａｌ組成比０．００１）からなるｐ側中間層１４５（厚さ３．０ｎｍ）を結晶成長させた。
　（ｐ型窒化物半導体層の成長）
　ウエハの温度を１０００℃に上げた。その後、ｐ側中間層１４５の上面に、ｐ型Ａｌ０．１８Ｇａ０．８２Ｎ層（ｐ型窒化物半導体層１６、厚み：９ｎｍ、ｐ型不純物濃度：２×１０１９ｃｍ－３）、ｐ型ＧａＮ層（ｐ型窒化物半導体層１７、厚み：２０ｎｍ、ｐ型不純物濃度：３×１０１９ｃｍ－３）及びｐ型コンタクト層（ｐ型窒化物半導体層１８、厚み：７ｎｍ、ｐ型不純物濃度：１×１０２０ｃｍ－３）を順に結晶成長させた。
　上述の各層の結晶成長では、Ｇａの原料ガスとしてはＴＭＧ（トリメチルガリウム）を用い、Ａｌの原料ガスとしてはＴＭＡ（トリメチルアルミニウム）を用い、Ｉｎの原料ガスとしてはＴＭＩ（トリメチルインジウム）を用い、Ｎの原料ガスとしてはＮＨ３を用いた。また、ｎ型不純物であるＳｉの原料ガスとしてはＳｉＨ４を用い、ｐ型不純物であるＭｇの原料ガスとしてはＣｐ２Ｍｇを用いた。
　（エッチング、電極の形成）
　ウエハをＭＯＣＶＤ装置から取り出した。その後、ｎ型コンタクト層８の一部分が露出するように、ｐ型コンタクト層、ｐ型ＧａＮ層、ｐ型Ａｌ０．１８Ｇａ０．８２Ｎ層、ｐ側中間層１４５、発光層１４、多層構造体１２０、第１ｎ型バッファ層１０、及び、ｎ型コンタクト層８をエッチングした。このエッチングにより露出したｎ型コンタクト層８の上面に、Ａｕからなるｎ側電極２１を形成した。ｐ型コンタクト層１８の上面に、ＩＴＯからなる透明電極２３とＡｕからなるｐ側電極２５とを順に形成した。透明電極２３及び上記エッチングによって露出した各層の側面を主に覆うように、ＳｉＯ２膜（透明保護膜２７）を形成した。その後、ウエハを６２０×６８０μｍサイズのチップに分割した。このようにして本実施例の窒化物半導体発光素子を得た。
　このようにして得られた窒化物半導体発光素子を室温で１２０ｍＡの電流で動作させると、ドミナント波長が４５０ｎｍである青色発光を示した。光出力は１７０ｍＷであり、印加電圧は３．０５Ｖであった。室温での光出力に対する８０℃での光出力の割合は９８％であった。多層構造体が設けられていないことを除いては本実施例と同様の方法にしたがって窒化物半導体発光素子を製造したところ、その光出力は１６１ｍＷであり、室温での光出力に対する８０℃での光出力の割合は９４％であった。よって、多層構造体を設けたことにより窒化物半導体発光素子の発光特性が改善されたことが分かった。
　＜実施例２＞
　実施例２では、図６に示すエネルギーバンド図を有する窒化物半導体発光素子を製造した。実施例１に記載の方法にしたがってＭＯＣＶＤ装置内で下地層７とｎ型コンタクト層８とを結晶成長させた後、次に示す方法にしたがって窒化物半導体発光素子を得た。
　（第１ｎ型バッファ層の成長）
　ウエハをＭＯＣＶＤ装置に入れた状態で、ウエハの温度を８０１℃まで下げた。その後、ＭＯＣＶＤ法により、厚さ２５ｎｍのＳｉドープＧａＮ層（第１ｎ型バッファ層１０）を結晶成長させた。結晶成長されたＳｉドープＧａＮ層はｎ型コンタクト層８に接しており、そのｎ型不純物濃度は７．４×１０１８ｃｍ－３であった。
　（多層構造体の成長）
　ウエハの温度を８０１℃に保持した状態で、多層構造体１２０を結晶成長させた。具体的には、第１ｎ型バッファ層１０に接する側から、厚さ１５ｎｍのＳｉドープＩｎＧａＮ（Ｉｎ組成比が０．０４）層と厚さ１１ｎｍのＳｉドープＧａＮ層との積層構造を１組として４組形成した。多層構造体１２０を構成する層のいずれにおいても、ｎ型不純物濃度は７．４×１０１８ｃｍ－３であった。
　（第２ｎ型バッファ層の成長）
　ＭＯＣＶＤ法により、多層構造体１２０の上面に、厚さ１２ｎｍのＡｌＩｎＧａＮ（Ａｌ組成比が０．０１、Ｉｎ組成比が０．０４）層（第２ｎ型バッファ層１３）を結晶成長させた。結晶成長されたＡｌＩｎＧａＮ層では、ｎ型不純物濃度が７．４×１０１８ｃｍ－３であった。
　（発光層の成長）
　ウエハの温度を６７２℃に下げた。その後、第２ｎ型バッファ層１３の上面に、井戸層１４Ｗとバリア層１４Ａとを交互に結晶成長させて発光層１４を形成した。
　キャリアガスとして窒素ガスを用いて井戸層１４Ｗ（８層）を結晶成長させた。結晶成長された井戸層１４Ｗ、最初の井戸層１４ＷＩ及び最後の井戸層１４ＷＦは、アンドープＩｎｘＧａ１－ｘＮ（ｘ＝０．２０）層であった。これにより、井戸層１４Ｗがフォトルミネッセンスにより発する光の波長が、４４８ｎｍとなった。井戸層１４Ｗの厚さ及び最初の井戸層１４ＷＩの厚さをそれぞれ３．５８ｎｍとし、最後の井戸層１４ＷＦの厚さを５．０ｎｍとした。
　井戸層１４Ｗと交互にバリア層１４Ａ（７層）を結晶成長させた。結晶成長されたバリア層１４ＡはアンドープＧａＮ層であり、その厚さは４．０ｎｍであった。
　（ｐ側中間層の成長）
　最後の井戸層１４ＷＦの上面に、アンドープＡｌＧａＮ（Ａｌ組成比０．００１）からなるｐ側中間層１４５（厚さ３．０ｎｍ）を結晶成長させた。
　（ｐ型窒化物半導体層の成長、エッチング、電極の形成）
　実施例１に記載した方法にしたがって、ｐ型窒化物半導体層１６，１７，１８を形成し、エッチングを行い、ｎ側電極２１と透明電極２３とｐ側電極２５と透明保護膜２７とを形成し、ウエハを６２０×６８０μｍサイズのチップに分割した。このようにして本実施例の窒化物半導体発光素子を得た。
　このようにして得られた窒化物半導体発光素子を室温で１２０ｍＡの電流で動作させると、ドミナント波長が４５０ｎｍである青色発光を示した。光出力は１７１ｍＷであり、印加電圧は３．０４Ｖであった。室温での光出力に対する８０℃での光出力の割合は９８％であった。
　＜実施例３＞
　実施例３では、図７に示すエネルギーバンド図を有する窒化物半導体発光素子を製造した。実施例１及び実施例２に記載の方法にしたがって下地層７とｎ型コンタクト層８と第１ｎ型バッファ層１０とを結晶成長させた後、次に示す方法にしたがって窒化物半導体発光素子を得た。
　（多層構造体の成長）
　ウエハの温度を８０１℃に保持した状態で、多層構造体１２０を結晶成長させた。具体的には、第１ｎ型バッファ層１０に接する側から、厚さ１２ｎｍのＳｉドープＩｎＧａＮ（Ｉｎ組成比が０．０４）層と厚さ１２ｎｍのＳｉドープＧａＮ層との積層構造を１組として５組形成した。多層構造体１２０を構成する層の何れにおいても、ｎ型不純物濃度は７．４×１０１８ｃｍ－３であった。
　（第２ｎ型バッファ層の成長）
　ＭＯＣＶＤ法により、多層構造体１２０の上面に、厚さ３ｎｍのＡｌＩｎＧａＮ（Ａｌ組成比が０．０２、Ｉｎ組成比が０．００５）層（第２ｎ型バッファ層１３）を結晶成長させた。結晶成長されたＡｌＩｎＧａＮ層では、ｎ型不純物濃度が７．４×１０１８ｃｍ－３であった。
　（発光層の成長）
　ウエハの温度を６７２℃に下げた。その後、第２ｎ型バッファ層１３の上面に、井戸層１４Ｗとバリア層１４Ａとを交互に結晶成長させて発光層１４を形成した。
　キャリアガスとして窒素ガスを用いて井戸層１４Ｗ（８層）を結晶成長させた。結晶成長された井戸層１４Ｗ、最初の井戸層１４ＷＩ及び最後の井戸層１４ＷＦは、アンドープＩｎｘＧａ１－ｘＮ（ｘ＝０．２０）層であった。これにより、井戸層１４Ｗがフォトルミネッセンスにより発する光の波長が、４４８ｎｍとなった。井戸層１４Ｗの厚さ及び最初の井戸層１４ＷＩの厚さをそれぞれ３．３８ｎｍとし、最後の井戸層１４ＷＦの厚さを５．０ｎｍとした。
　井戸層１４Ｗと交互にバリア層１４Ａ（７層）を結晶成長させた。結晶成長されたバリア層１４ＡはアンドープＡｌｙＧａ１－ｙＮ（ｙ＝０．００１）層であり、その厚さは４．０ｎｍであった。
　（ｐ側中間層の成長）
　最後の井戸層１４ＷＦの上面に、アンドープＡｌｙＧａ１－ｙＮ（ｙ＝０．００１）からなるｐ側中間層１４５（厚さ３．０ｎｍ）を結晶成長させた。
　（ｐ型窒化物半導体層の成長、エッチング、電極の形成）
　実施例１に記載した方法にしたがって、ｐ型窒化物半導体層１６，１７，１８を形成し、エッチングを行い、ｎ側電極２１と透明電極２３とｐ側電極２５と透明保護膜２７とを形成し、ウエハを６２０×６８０μｍサイズのチップに分割した。このようにして本実施例の窒化物半導体発光素子を得た。
　このようにして得られた窒化物半導体発光素子を室温で１２０ｍＡの電流で動作させると、ドミナント波長が４５０ｎｍである青色発光を示した。光出力は１６９ｍＷであり、印加電圧は３．０７Ｖであった。室温での光出力に対する８０℃での光出力の割合は９８．５％であった。
　＜実施例４＞
　実施例４では、図８に示すエネルギーバンド図を有する窒化物半導体発光素子を製造した。実施例１及び実施例２に記載の方法にしたがって下地層７とｎ型コンタクト層８と第１ｎ型バッファ層１０とを結晶成長させた後、次に示す方法にしたがって窒化物半導体発光素子を得た。
　（多層構造体の成長）
　ウエハの温度を８０１℃に保持した状態で、多層構造体１２０を結晶成長させた。具体的には、第１ｎ型バッファ層１０に接する側から、厚さ１２ｎｍのＳｉドープＩｎＧａＮ（Ｉｎ組成比が０．０４）層と厚さ１２ｎｍのＳｉドープＧａＮ層との積層構造を１組として４組形成した。多層構造体１２０を構成する層のいずれにおいても、ｎ型不純物濃度は７．４×１０１８ｃｍ－３であった。
　（第２ｎ型バッファ層の成長）
　ＭＯＣＶＤ法により、多層構造体１２０の上面に、厚さ１２ｎｍのＡｌＩｎＧａＮ（Ａｌ組成比が０．００２５、Ｉｎ組成比が０．０４２）層（第２ｎ型バッファ層１３）を結晶成長させた。結晶成長されたＡｌＩｎＧａＮ層では、ｎ型不純物濃度が７．４×１０１８ｃｍ－３であった。
　（発光層の成長、ｐ型窒化物半導体層の成長、エッチング、電極の形成）
　実施例３に記載の方法にしたがって、発光層１４とｐ側中間層１４５とを結晶成長させた。その後、実施例１に記載した方法にしたがって、ｐ型窒化物半導体層１６，１７，１８を形成し、エッチングを行い、ｎ側電極２１と透明電極２３とｐ側電極２５と透明保護膜２７とを形成し、ウエハを６２０×６８０μｍサイズのチップに分割した。このようにして本実施例の窒化物半導体発光素子を得た。
　このようにして得られた窒化物半導体発光素子を室温で１２０ｍＡの電流で動作させると、ドミナント波長が４５０ｎｍである青色発光を示した。光出力は１７０ｍＷであり、印加電圧は３．０２Ｖであった。室温での光出力に対する８０℃での光出力の割合は９７．５％であった。
　＜実施例５＞
　実施例５では、図９に示すエネルギーバンド図を有する窒化物半導体発光素子を製造した。下地層７とｎ型コンタクト層８とを第１ＭＯＣＶＤ装置内で成長させた。その後、基板３を、第１ＭＯＣＶＤ装置から一旦取り出した後、第２ＭＯＣＶＤ装置に入れ、第１ｎ型バッファ層１０以降を成長させた。具体的には、次に示す方法にしたがって窒化物半導体発光素子を得た。
　（第１ｎ型バッファ層の成長）
　ウエハを第２ＭＯＣＶＤ装置に入れた後、ウエハの温度を８０１℃まで上げた。その後、ＭＯＣＶＤ法により、厚さ２５ｎｍのＳｉドープＧａＮ層（第１ｎ型バッファ層１０）を結晶成長させた。結晶成長されたＳｉドープＧａＮ層はｎ型コンタクト層８に接しており、そのｎ型不純物濃度は９×１０18ｃｍ-3であった。
　（多層構造体の成長）
　ウエハの温度を８０１℃に保持した状態で、多層構造体１２０を結晶成長させた。具体的には、第１ｎ型バッファ層１０に接する側から、厚さ１２ｎｍのＳｉドープＩｎＧａＮ（Ｉｎ組成比が０．０４）層と厚さ１２ｎｍのＳｉドープＧａＮ層との積層構造を１組として４組形成した。多層構造体１２０を構成する層のいずれにおいても、ｎ型不純物濃度は７．４×１０１８ｃｍ－３であった。
　（第２ｎ型バッファ層の成長）
　ＭＯＣＶＤ法により、多層構造体１２０の上面に、厚さ１２ｎｍのＡｌＩｎＧａＮ（Ａｌ組成比が０．００２５、Ｉｎ組成比が０．０４２）層（第２ｎ型バッファ層１３）を結晶成長させた。結晶成長されたＡｌＩｎＧａＮ層では、ｎ型不純物濃度が７．４×１０１８ｃｍ－３であった。
　（発光層の成長、ｐ側中間層の成長）
　実施例１に記載の方法にしたがって発光層１４を結晶成長させた後、実施例２に記載の方法にしたがってｐ側中間層１４５を結晶成長させた。
　（ｐ型窒化物半導体層の成長）
　ウエハの温度を１１００℃に上げた。その後、ｐ側中間層１４５の上面に、ｐ型Ａｌ０．１８Ｇａ０．８２Ｎ層（ｐ型窒化物半導体層１６、厚み：１２ｎｍ、ｐ型不純物濃度：２×１０１９ｃｍ－３）、ｐ型ＧａＮ層（ｐ型窒化物半導体層１７、厚み：２０ｎｍ、ｐ型不純物濃度：３×１０１９ｃｍ－３）及びｐ型コンタクト層（ｐ型窒化物半導体層１８、厚み：７ｎｍ、ｐ型不純物濃度１×１０２０ｃｍ－３）を順に結晶成長させた。
　（エッチング、電極の形成）
　実施例１に記載した方法にしたがって、エッチングを行い、ｎ側電極２１と透明電極２３とｐ側電極２５と透明保護膜２７とを形成し、ウエハを６２０×６８０μｍサイズのチップに分割した。このようにして本実施例の窒化物半導体発光素子を得た。
　このようにして得られた窒化物半導体発光素子を室温で１２０ｍＡの電流で動作させると、ドミナント波長が４５０ｎｍである青色発光を示した。光出力は１７０ｍＷであり、印加電圧は３．０５Ｖであった。室温での光出力に対する８０℃での光出力の割合は９８％であった。多層構造体が設けられていないことを除いては本実施例と同様の方法にしたがって窒化物半導体発光素子を製造したところ、その光出力は１６１ｍＷであり、室温での光出力に対する８０℃での光出力の割合は９４％であった。よって、多層構造体を設けたことにより窒化物半導体発光素子の発光特性が改善されたことが分かった。
　＜実施例６＞
　実施例６では、図７に示すエネルギーバンド図と酷似のエネルギーバンド図を有するが、発光波長が近紫外領域に存在する窒化物半導体発光素子を製造した。本実施例では、実施例３に記載の方法にしたがって下地層７とｎ型コンタクト層８と第１ｎ型バッファ層１０と多層構造体１２０と第２ｎ型バッファ層１３とを結晶成長させた後、次に示す方法にしたがって窒化物半導体発光素子を製造した。
　（発光層の成長）
　ウエハの温度を６９８℃に下げた。その後、第２ｎ型バッファ層１３の上面に、井戸層１４Ｗとバリア層１４Ａとを交互に結晶成長させて発光層１４を形成した。
　キャリアガスとして窒素ガスを用いて井戸層１４Ｗ（８層）を結晶成長させた。結晶成長された井戸層１４Ｗ、最初の井戸層１４ＷＩ及び最後の井戸層１４ＷＦは、アンドープＩｎxＧａ1-xＮ（ｘ＝０．１０）層であった。これにより、井戸層１４Ｗがフォトルミネッセンスにより発する光の波長が、４０３ｎｍとなった。井戸層１４Ｗの厚さ及び最初の井戸層１４ＷＩの厚さをそれぞれ３．３８ｎｍとし、最後の井戸層１４ＷＦの厚さを５．０ｎｍとした。
　井戸層１４Ｗと交互にバリア層１４Ａ（７層）を結晶成長させた。結晶成長されたバリア層１４ＡはアンドープＡｌｙＧａ１－ｙＮ（ｙ＝０．０５）層であり、その厚さは４．０ｎｍであった。
　（ｐ側中間層の成長）
　最後の井戸層１４ＷＦの上面に、アンドープＡｌｙＧａ１－ｙＮ（ｙ＝０．０５）からなるｐ側中間層１４５（厚さ３．０ｎｍ）を結晶成長させた。
　（ｐ型窒化物半導体層の成長、エッチング、電極の形成）
　実施例１に記載した方法にしたがって、ｐ型窒化物半導体層１６，１７，１８を形成し、エッチングを行い、ｎ側電極２１と透明電極２３とｐ側電極２５と透明保護膜２７とを形成し、ウエハを４４０×５３０μｍサイズのチップに分割した。このようにして本実施例の窒化物半導体発光素子を得た。
　このようにして得られた窒化物半導体発光素子を室温で５０ｍＡの電流で動作させると、ピーク波長が４０５ｎｍである青紫色発光を示した。光出力は７０ｍＷであり、印加電圧は３．１５Ｖであった。多層構造体が設けられていないことを除いては本実施例と同様の方法にしたがって窒化物半導体発光素子を製造したところ、その光出力は６３ｍＷであった。よって、多層構造体を設けたことにより窒化物半導体発光素子の発光特性が改善されたことが分かった。
　＜実施例７＞
　実施例７では、第１ｎ型バッファ層１０の組成が異なることを除いては実施例２に記載の方法にしたがって窒化物半導体発光素子を製造した。
　まず、実施例１に記載の方法にしたがって、下地層７とｎ型コンタクト層８とをＭＯＣＶＤ装置内で結晶成長させた。その後、次に示す方法にしたがって、窒化物半導体発光素子を製造した。
　（第１ｎ型バッファ層の成長）
　ウエハをＭＯＣＶＤ装置に入れた状態で、ウエハの温度を７９６℃に設定した。その後、ＭＯＣＶＤ法により、厚さ３５ｎｍのＳｉドープＩｎＧａＮ層（第１ｎ型バッファ層１０）を結晶成長させた。結晶成長されたＳｉドープＩｎＧａＮ層はｎ型コンタクト層８に接しており、そのｎ型不純物濃度は９．０×１０１８ｃｍ－３であった。
　実施例２に記載の方法にしたがって、多層構造体１２０、第２ｎ型バッファ層１３、発光層１４、ｐ側中間層１４５及びｐ型窒化物半導体層１６，１７，１８の成長、エッチング、並びに、電極の形成を行った。
　このようにして得られた窒化物半導体発光素子を室温で１２０ｍＡの電流で動作させると、ドミナント波長が４５０ｎｍである青色発光を示した。光出力は１７１ｍＷであり、印加電圧は３．０４Ｖであった。室温での光出力に対する８０℃での光出力の割合は９８％であった。
　＜実施例８＞
　実施例８では、多層構造体のｎ型不純物濃度が異なることを除いては実施例１に記載の方法にしたがって窒化物半導体発光素子を製造した。窒化物半導体発光素子の仕様によっては、動作電圧を微調整しなければ、歩留りが低下する場合がある。窒化物半導体発光素子の仕様に合わせて動作電圧を若干上げるためには、多層構造体を構成する一方の層のｎ型不純物濃度を下げることが有効である。
　（多層構造体の成長）
　ウエハの温度を８０１℃に保持した状態で、多層構造体１２０を結晶成長させた。具体的には、第１ｎ型バッファ層１０に接する側から、厚さ１２ｎｍのＳｉドープＩｎＧａＮ（Ｉｎ組成比が０．０４）層と厚さ１２ｎｍのＳｉドープＧａＮ層との積層構造を１組として４組形成した。ＳｉドープＧａＮ層のｎ型不純物濃度を７．４×１０１８ｃｍ－３とした。ＳｉドープＩｎＧａＮ層のｎ型不純物濃度を４×１０１８ｃｍ－３とした。
　このようにして得られた窒化物半導体発光素子（６２０×６８０μｍサイズ）を室温で１２０ｍＡの電流で動作させると、ドミナント波長が４５０ｎｍである青色発光を示した。光出力は１７１ｍＷであり、印加電圧は３．０６Ｖであった。室温での光出力に対する８０℃での光出力の割合は９８％であった。多層構造体のｎ型不純物濃度を調整することにより、光出力を変えずに動作電圧を微調整できた。
　＜実施例９＞
　実施例９では、最後の井戸層１４ＷＦの上面にアンドープＧａＮからなるｐ側中間層１４５（厚さ４．０ｎｍ）を結晶成長させたことを除いては実施例２に記載の方法にしたがって窒化物半導体発光素子を製造した。本実施例においても、ｐ型不純物は、ｐ型窒化物半導体層１６からｐ側中間層１４５へ拡散しているが、ｐ側中間層１４５と最後の井戸層１４ＷＦとの境界近傍までは拡散していなかった。
　得られた窒化物半導体発光素子を室温で１２０ｍＡの電流で動作させると、光出力及び印加電圧は実施例２と同程度であり、室温での光出力に対する８０℃での光出力の割合は９８％であった。
　＜実施例１０＞
　図１１は、本発明の他の実施形態に係る、室温特性重視の窒化物半導体発光素子の断面図である。図１２は、窒化物半導体発光素子１’の平面図である。図１１において、領域ＩＡ’には、図１２に示すＩＡ’－ＩＡ’線における断面構造を示し、領域ＩＢ’には、図１２に示すＩＢ’－ＩＢ’線における断面構造を示す。図１との相違点はサイズの大きなＶピット１５が、より高い密度で存在する点である。
　実施例１０では、図１３に示すエネルギーバンド図を有する室温特性重視の窒化物半導体発光素子を製造した。実施例１からの相違点は下記の通りである。
　（基板（ウエハ）の準備からｎ型コンタクト層まで）
　基板準備、バッファ層からｎ型コンタクト層までの構成は実施例１と同じである。
　（第１ｎ型バッファ層の成長）
　厚さを６０ｎｍと厚くした以外は実施例１と同じである。
　（多層構造体の成長から第２ｎ型バッファ層の成長）
　多層構造体に関しては、厚さ１２ｎｍのＳｉドープＩｎＧａＮ（Ｉｎ組成比が０．０４）層と厚さ３０ｎｍのＳｉドープＧａＮ層との積層構造を１組として５組形成した。多層構造体のそれ以外の点に関しては、実施例１と同じである。本構造では第２ｎ型バッファ層１３は省略されている。
　（発光層の成長）
　多層構造体の上面に、井戸層１４Ｗとバリア層１４Ａとを交互に結晶成長させて発光層１４を形成する際、井戸層１４ＷとしてアンドープＩｎｘＧａ１－ｘＮ（ｘ＝０．２０）層を３．０ｎｍの厚さで全１３層の井戸層を形成した。井戸層と交互に堆積するバリア層１４ＡはアンドープＡｌｙＧａ１－ｙＮ（ｙ＝０．００１）層として、厚さ１２ｎｍと厚く全１２層を形成した。又、成長温度も井戸層の成長温度に対して、１４０℃高めて成長した。発光層からのフォトルミネッセンス波長は４４０ｎｍであった。
　（ｐ側中間層の成長）
　ｐ側中間層１４５の厚さ１０．０ｎｍと厚くした以外は実施例１と同じである。
　（ｐ側窒化物半導体層の成長）
　ｐ側中間層１４５の上面に堆積するｐ型Ａｌ０．１８Ｇａ０．８２Ｎ層（ｐ型窒化物半導体層１６、ｐ型不純物濃度：２×１０１９ｃｍ－３）の厚みを３２ｎｍに変更し、ｐ型ＧａＮ層（ｐ型窒化物半導体層１７）の厚さを５０ｎｍ、ｐ型不純物濃度：５×１０１９ｃｍ－３に変更した以外は実施例１と同じである。
　（エッチング、電極の形成）
　実施例１から変更なし。
　このようにして得られた窒化物半導体発光素子は、室温１２０ｍＡの動作条件で、ドミナント波長４５０ｎｍの青色発光を示し、光出力１７８ｍＷ、印加電圧３．０９Ｖで有った。また、８０℃と室温の光出力比である温度特性は９４％と低下したが、室温特性では実施例４を上回る特性であった。多層構造体無しの比較構造を作製したところ、光出力は１５５ｍＷと小さく、多層構造体１２０の効果は明らかであった。
　なお、上記構造に於いて、発光層を構成する障壁層の下半分６層に７×１０１７／ｃｍ３のシリコンドープを行うことで、印加電圧を３．０７Ｖに低減できた。光出力は１７８．５ｍＶであり、有意な差は無かった。
　＜実施例１１＞
　実施例１１では、図１４に示すエネルギーバンド図を有する室温特性重視の窒化物半導体発光素子を製造した。実施例４からの相違点は下記の通りである。
　（基板（ウエハ）の準備からｎ型コンタクト層まで）
　ウエハの上面における凸部３ａの直径は１．６μｍ程度であり、隣り合う凸部３ａの頂点の間隔（上記三角形の１辺）は２．４μｍであり、凸部３ａの高さは０．８μｍ程度である。それ以外の点は実施例４と同じである。バッファ層からｎ型コンタクト層までの構成も実施例４と同じである。
　（第１ｎ型バッファ層の成長）
　厚さを６０ｎｍと厚くした以外は実施例４と同じである。
　（多層構造体の成長から第２ｎ型バッファ層の成長）
　多層構造体に関しては、厚さ１２ｎｍのＳｉドープＩｎＧａＮ（Ｉｎ組成比が０．０４）層と厚さ３０ｎｍのＳｉドープＧａＮ層との積層構造を１組として４組形成した。多層構造体のそれ以外の点及び第２ｎ型バッファ層に関しては、実施例４と同じである。
　（発光層の成長）
　第２ｎ型バッファ層の上面に、井戸層１４Ｗとバリア層１４Ａとを交互に結晶成長させて発光層１４を形成する際、井戸層１４ＷとしてアンドープＩｎｘＧａ１－ｘＮ（ｘ＝０．２０）層を３．０ｎｍの厚さで全８層の井戸層を形成した。井戸層と交互に堆積するバリア層１４ＡはアンドープＡｌｙＧａ１－ｙＮ（ｙ＝０．００１）層として、厚さ１２ｎｍと厚く全７層を形成した。また、成長温度も井戸層の成長温度に対して、１４０℃高めて成長した。発光層からのフォトルミネッセンス波長は４４０ｎｍであった。
　（ｐ側中間層の成長）
　ｐ側中間層１４５の厚さ１０．０ｎｍと厚くした以外は実施例４と同じである。
　（ｐ側窒化物半導体層の成長）
　ｐ側中間層１４５の上面に堆積するｐ型Ａｌ０．１８Ｇａ０．８２Ｎ層（ｐ型窒化物半導体層１６、ｐ型不純物濃度：２×１０１９ｃｍ－３）の厚みを３２ｎｍに変更し、ｐ型ＧａＮ層（ｐ型窒化物半導体層１７）の厚さを５０ｎｍ、ｐ型不純物濃度：５×１０１９ｃｍ－３に変更した以外は実施例４と同じである。
　（エッチング、電極の形成）
　実施例４から変更なし。
　このようにして得られた窒化物半導体発光素子は、室温１２０ｍＡの動作条件で、ドミナント波長４５０ｎｍの青色発光を示し、光出力１８０ｍＷ、印加電圧３．０７Ｖであった。また、８０℃と室温の光出力比である温度特性は９４％と低下したが、室温特性では実施例４を上回る特性であった。多層構造体無しの比較構造を作製したところ、光出力は１５０ｍＷと小さく、多層構造体１２０の効果は明らかであった。
　＜実施例１２＞
　実施例１２では、図１５に示すエネルギーバンド図を有する室温特性重視の窒化物半導体発光素子を製造した。実施例１１からの相違点は下記の通りである。
　（基板（ウエハ）の準備から第１ｎ型バッファ層の成長まで）
　実施例１１と同じである。
　（多層構造体の成長から第２ｎ型バッファ層の成長）
　多層構造体に関しては、厚さ１２ｎｍのＳｉドープＩｎＧａＮ（Ｉｎ組成比が０．０４）層と厚さ１２ｎｍのＳｉドープＧａＮ層との積層構造を１組として７組形成した。多層構造体のそれ以外の点及び第２ｎ型バッファ層に関しては、実施例１１と同じである。本実施例において、積層回数を実施例１１に対して増やした目的は、発光層堆積前におけるＶピットサイズを同一に保つためである。積層数が４回の場合、Ｖピット径が１２０ｎｍ程度と小さく、光出力が低下したためである。
　（発光層の成長からｐ側窒化物半導体層の成長）
　実施例１１と同じである。
　（エッチング、電極の形成）
　実施例１１から変更なし。
　このようにして得られた窒化物半導体発光素子は、室温１２０ｍＡの動作条件で、ドミナント波長４５０ｎｍの青色発光を示し、光出力１８０ｍＷ、印加電圧３．０７Ｖであった。また、８０℃と室温の光出力比である温度特性は９４％と低下したが、室温特性では実施例４を上回る特性であった。多層構造体無しの比較構造を作製したところ、光出力は１５０ｍＷと小さく、多層構造体１２０の効果は明らかであった。
　今回開示された実施の形態及び実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
　１，１’　窒化物半導体発光素子、３　基板、３ａ　凸部、３ｂ　凹部、５　バッファ層、７　下地層、８　ｎ型コンタクト層（ｎ型窒化物半導体層）、１０　第１ｎ型バッファ層、１３　第２ｎ型バッファ層、１４　発光層、１４Ａ　バリア層、１４Ｗ　井戸層、１４ＷＦ　最後の井戸層、１４ＷＩ　最初の井戸層、１５　Ｖピット、１６，１７，１８　ｐ型窒化物半導体層、２１　ｎ側電極、２３　透明電極、２５　ｐ側電極、２７　透明保護膜、３０　メサ部、１２０　多層構造体、１２１　第１半導体層、１２２　第２半導体層、１４５　ｐ側中間層。

Claims (8)

  1. 　ｎ型窒化物半導体層と、発光層と、ｐ型窒化物半導体層とを備える窒化物半導体発光素子であって、
    　前記ｎ型窒化物半導体層と前記発光層との間に設けられ、第１半導体層と第２半導体層との積層構造を１組以上有する多層構造体を備え、
    　前記第２半導体層のバンドギャップエネルギーは、前記第１半導体層のバンドギャップエネルギーよりも大きく、
    　前記第１半導体層及び前記第２半導体層の各々の厚さが１０ｎｍよりも大きく３０ｎｍ以下である窒化物半導体発光素子。
  2. 　ｎ型窒化物半導体層と、発光層と、ｐ型窒化物半導体層とを備える窒化物半導体発光素子であって、
    　前記ｎ型窒化物半導体層と前記発光層との間に設けられ、第１半導体層と第２半導体層との積層構造を１組以上有する多層構造体を備え、
    　前記第２半導体層のバンドギャップエネルギーは、前記第１半導体層のバンドギャップエネルギーよりも大きく、
    　前記第１半導体層の厚さが１０ｎｍよりも大きく３０ｎｍ以下であり、第２半導体層の厚さが１０ｎｍよりも大きく４０ｎｍ以下であり、
    　前記発光層には断面視においてＶ字型の凹部（Ｖピット）が複数形成されていることを特徴とする窒化物半導体発光素子。
  3. 　前記Ｖ字型の凹部（Ｖピット）のＶ字の最下部は、前記多層構造体に位置していることを特徴とする請求項２に記載の窒化物半導体発光素子。
  4. 　前記Ｖ字型の凹部（Ｖピット）は、前記発光層最上部部分の平面視において、多数の穴として散在しており、前記Ｖ字型の凹部（Ｖピット）の平面密度が１×１０８／ｃｍ２以上であることを特徴とする請求項２に記載の窒化物半導体発光素子。
  5. 　前記第１半導体層と前記第２半導体層とでは、ｎ型不純物濃度が互いに同じである請求項１または２に記載の窒化物半導体発光素子。
  6. 　前記多層構造体と前記発光層との間には、ｎ型バッファ層が設けられ、
    　前記多層構造体と前記発光層との間に設けられた前記ｎ型バッファ層は、ｎ型不純物を含み、Ａｌｘ３Ｉｎｙ３Ｇａ１－ｘ３－ｙ３Ｎ（０≦ｘ３＜１、０≦ｙ３＜１）からなり、前記発光層に接している請求項１または２に記載の窒化物半導体発光素子。
  7. 　前記ｎ型窒化物半導体層と前記多層構造体との間には、ｎ型バッファ層が設けられ、
    　前記ｎ型窒化物半導体層と前記多層構造体との間に設けられた前記ｎ型バッファ層は、ｎ型不純物を含み、Ａｌｓ４Ｉｎｔ４Ｇａ１－ｓ４－ｔ４Ｎ（０≦ｓ４＜１、０≦ｔ４＜１）からなり、前記多層構造体に接している請求項１または２に記載の窒化物半導体発光素子。
  8. 　前記ｎ型窒化物半導体層と前記多層構造体との間に設けられた前記ｎ型バッファ層のｎ型不純物濃度が、前記第１半導体層のｎ型不純物濃度及び前記第２半導体層のｎ型不純物濃度のうちの少なくとも１つと同じである請求項７に記載の窒化物半導体発光素子。
PCT/JP2015/074698 2014-09-22 2015-08-31 窒化物半導体発光素子 WO2016047386A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201580046876.2A CN107924966B (zh) 2014-09-22 2015-08-31 氮化物半导体发光元件
US15/511,750 US10084111B2 (en) 2014-09-22 2015-08-31 Nitride semiconductor light-emitting element
JP2016550077A JP6306200B2 (ja) 2014-09-22 2015-08-31 窒化物半導体発光素子
US16/101,559 US10790409B2 (en) 2014-09-22 2018-08-13 Nitride semiconductor light-emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014192670 2014-09-22
JP2014-192670 2014-09-22

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/511,750 A-371-Of-International US10084111B2 (en) 2014-09-22 2015-08-31 Nitride semiconductor light-emitting element
US16/101,559 Continuation US10790409B2 (en) 2014-09-22 2018-08-13 Nitride semiconductor light-emitting element

Publications (1)

Publication Number Publication Date
WO2016047386A1 true WO2016047386A1 (ja) 2016-03-31

Family

ID=55580914

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/074698 WO2016047386A1 (ja) 2014-09-22 2015-08-31 窒化物半導体発光素子

Country Status (5)

Country Link
US (2) US10084111B2 (ja)
JP (1) JP6306200B2 (ja)
CN (1) CN107924966B (ja)
TW (1) TWI603500B (ja)
WO (1) WO2016047386A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125428A (ja) * 2017-02-01 2018-08-09 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP6405430B1 (ja) * 2017-09-15 2018-10-17 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
CN109075223A (zh) * 2016-04-27 2018-12-21 原子能和替代能源委员会 包括位于发光区的至少一个势垒层内的至少一个较宽带隙中间层的发光二极管
JP2019054247A (ja) * 2017-09-15 2019-04-04 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP2021002595A (ja) * 2019-06-21 2021-01-07 ローム株式会社 半導体発光装置
CN113451459A (zh) * 2020-11-02 2021-09-28 重庆康佳光电技术研究院有限公司 发光二极管、外延结构及其制作方法
JP7432844B2 (ja) 2021-12-17 2024-02-19 日亜化学工業株式会社 窒化物半導体発光素子

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016111929A1 (de) * 2016-06-29 2018-01-04 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Leuchtdiode
KR102377550B1 (ko) * 2017-05-19 2022-03-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 패키지
DE102017124596A1 (de) * 2017-10-20 2019-04-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
WO2020096859A1 (en) * 2018-11-06 2020-05-14 The Regents Of The University Of California Micro-leds with ultra-low leakage current
CN109768141A (zh) * 2018-12-24 2019-05-17 华灿光电（浙江）有限公司 一种发光二极管倒装芯片、其外延片及制备方法
US20210350896A1 (en) 2020-05-06 2021-11-11 Janssen Pharmaceuticals, Inc. Patient monitoring using drug administration devices
US20210350897A1 (en) 2020-05-06 2021-11-11 Janssen Pharmaceuticals, Inc. Aggregating and analyzing drug administration data
US20210350895A1 (en) 2020-05-06 2021-11-11 Janssen Pharmaceuticals, Inc. Drug administration devices that communicate with surgical hubs
US20210345952A1 (en) 2020-05-06 2021-11-11 Janssen Pharmaceuticals, Inc. Controlling operation of drug administration devices using surgical hubs
US20210345953A1 (en) 2020-05-06 2021-11-11 Janssen Pharmaceuticals, Inc. Monitoring and communicating information using drug administration devices
DE112021006426T5 (de) * 2021-02-17 2023-10-05 Ams-Osram International Gmbh V-pit-verstärktes bauelement mit verbesserter ladungsträgerverteilung
CN115020559A (zh) * 2022-06-27 2022-09-06 淮安澳洋顺昌光电技术有限公司 一种发光二极管及其外延结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065632A (ja) * 2011-09-15 2013-04-11 Toshiba Corp 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
WO2013084926A1 (ja) * 2011-12-06 2013-06-13 国立大学法人山口大学 窒化物半導体発光素子およびその製造方法
JP2013187484A (ja) * 2012-03-09 2013-09-19 Sharp Corp 窒化物半導体発光素子およびその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69636088T2 (de) 1995-11-06 2006-11-23 Nichia Corp., Anan Halbleitervorrichtung aus einer Nitridverbindung
JP3658112B2 (ja) 1995-11-06 2005-06-08 日亜化学工業株式会社 窒化物半導体レーザダイオード
US6121634A (en) 1997-02-21 2000-09-19 Kabushiki Kaisha Toshiba Nitride semiconductor light emitting device and its manufacturing method
JP3904709B2 (ja) 1997-02-21 2007-04-11 株式会社東芝 窒化物系半導体発光素子およびその製造方法
JP3275810B2 (ja) 1997-11-18 2002-04-22 日亜化学工業株式会社 窒化物半導体発光素子
CN1142598C (zh) 1997-07-25 2004-03-17 日亚化学工业株式会社 氮化物半导体发光器件
JP3612985B2 (ja) 1998-02-02 2005-01-26 豊田合成株式会社 窒化ガリウム系化合物半導体素子及びその製造方法
JP3622562B2 (ja) 1998-03-12 2005-02-23 日亜化学工業株式会社 窒化物半導体発光ダイオード
KR100683234B1 (ko) 1998-03-12 2007-02-15 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자
JP3909811B2 (ja) * 2001-06-12 2007-04-25 パイオニア株式会社 窒化物半導体素子及びその製造方法
JP2005268581A (ja) 2004-03-19 2005-09-29 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子
US7799699B2 (en) * 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
CN100418237C (zh) * 2004-09-23 2008-09-10 璨圆光电股份有限公司 氮化镓多重量子阱发光二极管的n型接触层结构
US7446345B2 (en) 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
JP2007110090A (ja) * 2005-09-13 2007-04-26 Sony Corp ＧａＮ系半導体発光素子、発光装置、画像表示装置、面状光源装置、及び、液晶表示装置組立体
US8791359B2 (en) * 2006-01-28 2014-07-29 Banpil Photonics, Inc. High efficiency photovoltaic cells
KR101164026B1 (ko) * 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
JP2010087217A (ja) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP5758293B2 (ja) 2009-06-24 2015-08-05 日亜化学工業株式会社 窒化物半導体発光ダイオード
KR101683898B1 (ko) * 2010-06-21 2016-12-20 엘지이노텍 주식회사 발광 소자
CN102185056B (zh) * 2011-05-05 2012-10-03 中国科学院半导体研究所 提高电子注入效率的氮化镓基发光二极管
JP6005346B2 (ja) * 2011-08-12 2016-10-12 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP5228122B1 (ja) * 2012-03-08 2013-07-03 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ
JP5319810B2 (ja) * 2012-03-08 2013-10-16 株式会社東芝 窒化物半導体層の製造方法
JP5908979B2 (ja) * 2012-06-13 2016-04-26 シャープ株式会社 窒化物半導体発光素子及びその製造方法
JP5880383B2 (ja) * 2012-10-11 2016-03-09 豊田合成株式会社 半導体発光素子、発光装置
CN104541381B (zh) * 2012-10-22 2017-12-01 夏普株式会社 氮化物半导体发光元件
CN103824908B (zh) * 2014-03-12 2016-09-14 合肥彩虹蓝光科技有限公司 一种提高GaN基LED静电耐受能力的外延生长方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065632A (ja) * 2011-09-15 2013-04-11 Toshiba Corp 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
WO2013084926A1 (ja) * 2011-12-06 2013-06-13 国立大学法人山口大学 窒化物半導体発光素子およびその製造方法
JP2013187484A (ja) * 2012-03-09 2013-09-19 Sharp Corp 窒化物半導体発光素子およびその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075223A (zh) * 2016-04-27 2018-12-21 原子能和替代能源委员会 包括位于发光区的至少一个势垒层内的至少一个较宽带隙中间层的发光二极管
CN109075223B (zh) * 2016-04-27 2021-07-27 原子能和替代能源委员会 包括位于发光区的至少一个势垒层内的至少一个带隙宽于势垒层带隙的中间层的发光二极管
JP2018125428A (ja) * 2017-02-01 2018-08-09 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
US10944026B2 (en) 2017-02-01 2021-03-09 Nikkiso Co., Ltd. Semiconductor light emitting device and method of manufacturing semiconductor light emitting device
US11616167B2 (en) 2017-09-15 2023-03-28 Nikkiso Co., Ltd. Nitride semiconductor light-emitting element and method for manufacturing nitride semiconductor light-emitting element
JP6405430B1 (ja) * 2017-09-15 2018-10-17 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
WO2019054053A1 (ja) * 2017-09-15 2019-03-21 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP2019054247A (ja) * 2017-09-15 2019-04-04 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP2019054122A (ja) * 2017-09-15 2019-04-04 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP2021002595A (ja) * 2019-06-21 2021-01-07 ローム株式会社 半導体発光装置
JP7281976B2 (ja) 2019-06-21 2023-05-26 ローム株式会社 半導体発光装置
CN113451459B (zh) * 2020-11-02 2022-05-13 重庆康佳光电技术研究院有限公司 发光二极管、外延结构及其制作方法
CN113451459A (zh) * 2020-11-02 2021-09-28 重庆康佳光电技术研究院有限公司 发光二极管、外延结构及其制作方法
JP7432844B2 (ja) 2021-12-17 2024-02-19 日亜化学工業株式会社 窒化物半導体発光素子

Also Published As

Publication number Publication date
US20190006555A1 (en) 2019-01-03
TWI603500B (zh) 2017-10-21
US10084111B2 (en) 2018-09-25
JPWO2016047386A1 (ja) 2017-07-06
US20170294554A1 (en) 2017-10-12
CN107924966B (zh) 2020-12-22
TW201618329A (zh) 2016-05-16
US10790409B2 (en) 2020-09-29
CN107924966A (zh) 2018-04-17
JP6306200B2 (ja) 2018-04-04

Similar Documents

Publication Publication Date Title
JP6306200B2 (ja) 窒化物半導体発光素子
TWI479683B (zh) 氮化物半導體發光元件及其製造方法
TWI529962B (zh) 氮化物半導體發光元件及其製造方法
JP5533744B2 (ja) Ｉｉｉ族窒化物半導体発光素子
WO2014178248A1 (ja) 窒化物半導体発光素子
TWI493753B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP6026116B2 (ja) 窒化物半導体発光素子およびその製造方法
TW201724560A (zh) 氮化物半導體發光元件
JP6482573B2 (ja) 窒化物半導体発光素子
US9318645B2 (en) Nitride semiconductor light-emitting element
TWI491069B (zh) 光電組件
CN106415860B (zh) 氮化物半导体发光元件
JP6486401B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI567877B (zh) Manufacturing method of nitride semiconductor device
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP6482388B2 (ja) 窒化物半導体発光素子
US9508895B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
JP2016171338A (ja) 窒化物半導体発光素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15844778

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016550077

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15511750

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15844778

Country of ref document: EP

Kind code of ref document: A1