JP5319810B2 - 窒化物半導体層の製造方法 - Google Patents

窒化物半導体層の製造方法 Download PDF

Info

Publication number
JP5319810B2
JP5319810B2 JP2012052343A JP2012052343A JP5319810B2 JP 5319810 B2 JP5319810 B2 JP 5319810B2 JP 2012052343 A JP2012052343 A JP 2012052343A JP 2012052343 A JP2012052343 A JP 2012052343A JP 5319810 B2 JP5319810 B2 JP 5319810B2
Authority
JP
Japan
Prior art keywords
layer
lattice spacing
nitride semiconductor
axis
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012052343A
Other languages
English (en)
Other versions
JP2013187428A (ja
Inventor
年輝 彦坂
佳幸 原田
学史 吉田
直治 杉山
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012052343A priority Critical patent/JP5319810B2/ja
Priority to US13/604,183 priority patent/US9349590B2/en
Priority to KR1020120148214A priority patent/KR101384042B1/ko
Priority to CN201210560783.XA priority patent/CN103311095B/zh
Publication of JP2013187428A publication Critical patent/JP2013187428A/ja
Application granted granted Critical
Publication of JP5319810B2 publication Critical patent/JP5319810B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Description

本発明の実施形態は、窒化物半導体層の製造方法に関する。
窒化物半導体を用いた半導体発光素子である発光ダイオード（ＬＥＤ）は、例えば、表示装置や照明などに用いられている。また、窒化物半導体を用いた電子デバイスは高速電子デバイスやパワーデバイスに利用されている。
このような窒化物半導体素子を、量産性に優れるシリコン（Ｓｉ）基板上に形成すると、格子定数および熱膨張係数の違いに起因したクラックが発生しやすい。シリコン基板上に高品位な結晶を作製する技術が望まれている。
特開２００６−１２８６２６号公報
本発明の実施形態は、クラックの発生を抑制した窒化物半導体層の製造方法を提供する。
本発明の実施形態によれば、シリコン基板の主面の上に、前記主面に対して平行な第１軸の第１格子間隔を有し窒化物半導体の第１下層を形成し、前記第１下層の上に、前記第１格子間隔よりも大きい前記第１軸の第２格子間隔を有し少なくとも一部が圧縮歪みを有する、窒化物半導体の第１上層を形成して、前記第１下層と前記第１上層とを含む第１積層体を形成する工程を含む窒化物半導体層の製造方法が提供される。前記第２格子間隔と前記第１格子間隔との差の、前記第１格子間隔に対する比の絶対値は０．００５以上０．０１９以下である。前記第１上層の形成は、前記主面に対して平行な方向における前記第１上層の成長速度を、前記主面に対して垂直な方向における前記第１上層の成長速度よりも大きくし、前記第２格子間隔と前記第１格子間隔との前記差に基づく圧縮応力を前記第１上層に印加しつつ前記第１上層を形成することを含む。前記第１下層は、Ａｌ ｘ１ Ｇａ １−ｘ１ Ｎ（０＜ｘ１＜１）であり、前記第１上層は、ＧａＮである。
図１（ａ）〜図１（ｃ）は、第１の実施形態に係る窒化物半導体層を示す模式図である。 第１の実施形態に係る窒化物半導体層の製造方法を示すフローチャート図である。 窒化物半導体層の特性を示すグラフ図である。 窒化物半導体層の特性を示すグラフ図である。 窒化物半導体層の特性を示すグラフ図である。 図６（ａ）〜図６（ｄ）は、窒化物半導体層の特性を示すグラフ図である。 窒化物半導体層の特性を示すグラフ図である。 図８（ａ）〜図８（ｄ）は、窒化物半導体層の特性を示す模式的断面図である。 図９（ａ）〜図９（ｄ）は、窒化物半導体層を示す模式図である。 図１０（ａ）〜図１０（ｃ）は、第１の実施形態に係る窒化物半導体層を示す模式図である。 第１の実施形態に係る別の窒化物半導体層の製造方法を示すフローチャート図である。 図１２（ａ）〜図１２（ｄ）は、第２の実施形態に係る窒化物半導体層を示す模式図である。 図１３（ａ）〜図１３（ｄ）は、第２の実施形態に係る別の窒化物半導体層を示す模式図である。 実施形態に係る窒化物半導体層の特性を示すグラフ図である。 実施形態に係る窒化物半導体層の特性を示すグラフ図である。 図１６（ａ）〜図１６（ｃ）は、第３の実施形態に係る窒化物半導体層を示す模式図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
本実施形態は、窒化物半導体層の製造方法に係る。実施形態に係る窒化物半導体層は、半導体発光素子、半導体受光素子、及び、電子デバイスなどの半導体装置に用いられる。半導体発光素子は、例えば、発光ダイオード（ＬＥＤ）及びレーザダイオード（ＬＤ）などを含む。半導体受光素子は、フォトダイオード（ＰＤ）などを含む。電子デバイスは、例えば、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、電界トランジスタ（ＦＥＴ）及びショットキーバリアダイオード（ＳＢＤ）などを含む。
まず、実施形態に係る窒化物半導体層の構成の例について説明する。
図１（ａ）〜図１（ｃ）は、第１の実施形態に係る窒化物半導体層を例示する模式図である。
図１（ａ）は、本実施形態に係る窒化物半導体層の構成を例示する模式的断面図である。図１（ｂ）は、窒化物半導体層におけるＡｌの組成比（ＣＡｌ）を例示するグラフ図である。図１（ｃ）は、窒化物半導体層におけるａ軸の格子間隔Ｌｄを例示するグラフ図である。
図１（ａ）に表したように、実施形態に係る窒化物半導体層３１０は、基板４０の主面４０ａの上に設けられた第１積層体６１を含む。第１積層体６１は、主面４０ａの上に設けられた第１下層６１ａと、第１下層６１ａの上に設けられた第１上層６１ｂと、を含む。第１下層６１ａ及び第１上層６１ｂとして、窒化物半導体が用いられる。
この例では、基板４０の主面の上にバッファ層７０が設けられ、バッファ層７０の上に、第１積層体６１が設けられている。
主面４０ａに対して垂直な方向をＺ軸方向とする。Ｚ軸方向は、第１下層６１ａから第１上層６１ｂに向かう方向に平行である。Ｚ軸に対して垂直な１つの軸をＸ軸とする。Ｚ軸とＸ軸とに対して垂直な方向をＹ軸とする。機能層１０は、第１積層体６１とＺ軸に沿って積層される。
本願明細書においては、「上に設けられる」状態は、直接接して設けられる場合の他に、間に別の要素が挿入されて設けられる場合も含む。また、「積層される」状態は、直接接して重ねられる場合の他に、間に別の要素が挿入されて重ねられる場合も含む。
基板４０には、例えばシリコン基板が用いられる。シリコン基板は、例えば、Ｓｉ（１１１）基板である。ただし、実施形態において、シリコン基板の面方位は、（１１１）面でなくても良い。基板４０として、例えば、（１１ｎ）（ｎ：整数）で表される面方位や（１００）面のシリコン基板を用いることができる。（１１０）面のシリコン基板を用いると、シリコン基板と窒化物半導体層との格子不整合が小さくなるため好ましい。
基板４０は、酸化物層を含む基板であってもよい。例えば、基板４０として、シリコンオンインシュレータ（ＳＯＩ：silicon on insulator）基板などを用いることができる。基板４０として、格子定数が機能層１０の格子定数とは異なる材料の基板を用いることができる。基板４０として、熱膨張係数が機能層１０の熱膨張係数とは異なる材料を含む基板を用いることができる。例えば、基板４０は、サファイア、スピネル、ＧａＡｓ、ＩｎＰ、ＺｎＯ、Ｇｅ、ＳｉＧｅ、ＳｉＣ基板でも良い。
実施形態に係る窒化物半導体層を用いた窒化物半導体素子において、基板４０と、バッファ層７０と、第１積層体６１と、機能層１０の一部と、が除去された状態で使用される場合がある。
バッファ層７０として、例えば、ＡｌＮ層７１が用いられる。このＡｌＮ層７１の厚さは、例えば２０ナノメートル（ｎｍ）以上４００ｎｍ以下が好ましく、例えば約１００ｎｍである。基板４０のシリコンと化学的反応が生じにくいＡｌＮを、バッファ層７０のうちの基板４０に接する部分に用いることで、シリコンとガリウムとの反応によって生じるメルトバックエッチングなどの問題を解決しやすい。
例えば、ＡｌＮ層７１を用いる場合、バッファ層７０の成長温度は、５００℃以上１３００℃以下が好ましい。より好ましくは、６００℃以上１２００℃以下である。
図１（ｂ）に表したように、第１積層体６１の第１下層６１ａには、例えば、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１＜１）が用いられる。以下では、記載を簡単にするために、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１＜１）に関して「ＡｌＧａＮ」という表記を適宜用いる場合がある。
第１積層体６１の第１上層６１ｂには、例えば、ＧａＮが用いられる。第１上層６１ｂにおけるＡｌの組成比は、第１下層６１ａにおけるＡｌの組成比よりも低い。第１上層６１ｂは、例えば、実質的にＡｌを含まない。
第１下層６１ａの厚さは、例えば１００ｎｍ以上５００ｎｍ以下が好ましく、例えば約２５０ｎｍである。第１下層６１ａにおけるＡｌの組成比（ｘ１）は、例えば０．１以上０．９以下が好ましい。より好ましくは、０．２以上０．６以下であり、例えば０．２５である。Ａｌ組成比は、III族元素の原子の個数に占めるＡｌ元素の原子の個数の割合である。第１下層６１ａにより、メルトバックエッチングの抑制効果を増大させることができる。
第１下層６１ａ（ＡｌＧａＮ層）のＸ−Ｙ平面内の第１軸（例えばａ軸）の格子間隔は、ＡｌＮ層７１の第１軸の格子間隔と同じか、ＡｌＮ層７１の第１軸の格子間隔よりも大きい。第１下層６１ａ（ＡｌＧａＮ層）の第１軸（例えばａ軸）の格子間隔は、第１下層６１ａ（ＡｌＧａＮ層）の無歪みの格子間隔（格子定数）よりも小さい。これにより、第１下層６１ａ（ＡｌＧａＮ層）内に圧縮歪み（応力）が形成される。これにより、窒化物半導体層の結晶成長後の降温過程において窒化物半導体層と基板４０（シリコン基板）の間の熱膨張係数の差によって生じる引っ張り応力が低減され、クラックの発生を抑制することができる。
互いに組成が異なる複数の窒化物半導体層を積層した場合に、上に積層する窒化物半導体層（例えば、第１上層６１ｂ）は、下に形成された窒化物半導体層（例えば、第１下層６１ａ）の格子の長さに整合するように形成される。このため、窒化物半導体層の実際の格子の長さは、無歪みの格子の長さ（格子定数）とは異なる。
本願明細書において、窒化物半導体の無歪みの格子の長さを「格子定数」とする。形成した窒化物半導体層の実際の格子の長さを「格子間隔」とする。格子定数は、例えば、物性定数である。格子間隔は、例えば、形成された窒化物半導体素子に含まれる窒化物半導体層における実際の格子長のことである。格子間隔は、例えば、Ｘ線回折測定から求められる。
図１（ｃ）に表したように、第１下層６１ａ（ＡｌＧａＮ層）における格子間隔Ｌｄ（第１格子間隔）は、例えば、無歪みのＧａＮの格子の長さ（格子定数）ｄｇと、無歪みのＡｌＮの格子の長さ（格子定数）ｄａと、の間の値を有する。
第１上層６１ｂの厚さは、例えば２００ｎｍ以上２０００ｎｍ以下が好ましく、例えば１０００ｎｍである。第１上層６１ｂの格子間隔Ｌｄ（第２格子間隔）は、第１格子間隔と同じか、第１格子間隔よりも大きい。
第１上層６１ｂの少なくとも一部は、圧縮歪みを有する。例えば、少なくとも第１上層６１ｂの下側部分（第１下層６１ａの側の部分）は、圧縮歪みを有する。後述するように、第１上層６１ｂの厚さが厚い場合、第１上層６１ｂの上側部分は、圧縮歪みを有しない場合もある。
第１下層６１ａの上に、第１下層６１ａの第１格子間隔よりも大きい格子定数（第２格子定数）を有する第１上層６１ｂを、第１下層６１ａの格子間隔にできるだけ整合させるように形成することで、第１積層体６１の結晶成長中に圧縮歪み（応力）が生じ易くなる。これにより、クラックの発生を抑制することができる。
ただし、第１上層６１ｂの結晶成長中において、第１上層６１ｂの厚さの増加とともに、格子緩和が生じ、第１上層６１ｂの格子間隔は、無歪みの第１上層６１ｂの格子定数に近づく。すなわち、第１上層６１ｂの格子間隔（第２格子間隔）は、第１下層６１ａの格子間隔よりも大きくなる。第１上層６１ｂの格子間隔（第２格子間隔）が第１上層６１ｂの格子定数に実質的に等しくなった場合は、さらに厚さを増加させても、第１上層６１ｂに加わる圧縮応力は生じず、基板４０（シリコン基板）から受ける引っ張り歪み（応力）の影響を受けやすくなる。したがって、第１上層６１ｂの厚さは、Ｘ−Ｙ平面内の第１軸（例えばａ軸）の第１上層６１ｂの格子間隔（第２格子間隔）が、第１上層６１ｂの格子定数よりも小さい状態を維持できる厚さ以下であることが好ましい。
図１（ａ）に表したように、窒化物半導体層３１０が発光素子である場合には、機能層１０は、例えば、第１導電形（例えばｎ形）の第１半導体層１１と、第２導電形（例えばｐ形）の第２半導体層１２と、第１半導体層１１と第２半導体層１２との間に設けられた発光層１３と、を含む。発光層１３は、ＧａＮの複数の障壁層と、障壁層の間に設けられ、ＩｎＧａＮ（例えば、Ｉｎ０．１５Ｇａ０．８５Ｎ）層、を含む。発光層１３は、ＭＱＷ（Multi-Quantum Well）構造、または、ＳＱＷ（Single-Quantum Well）構造を有する。機能層１０の厚さは、例えば１マイクロメートル（μｍ）以上５μｍ以下が好ましく、例えば約３．５μｍである。
また、窒化物半導体層３１０は、例えば、窒化ガリウム（ＧａＮ）系ＨＥＭＴ（High Electron Mobility Transistor）の窒化物半導体素子に用いることができる。このときは、機能層１０は、例えば、不純物を含まないアンドープのＡｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１≦１）層と、アンドープまたはｎ形のＡｌｚ２Ｇａ１−ｚ２Ｎ（０≦ｚ２≦１、ｚ１＜ｚ２）層と、の積層構造を有する。この場合、機能層１０の厚さは、例えば約１０ｎｍ以上、１０００ｎｍ以下が好ましく、例えば、５０ｎｍである。
また、第１積層体６１の上に（例えば第１積層体６１と機能層１０との間に）ＧａＮ層１１ｉ（例えばアンドープのＧａＮ層）をさらに設けても良い。ＧａＮ層１１ｉ（アンドープのＧａＮ層）を設けることで、ＧａＮ層１１ｉに圧縮歪み（応力）が形成され、よりクラックが抑制される。
図２は、第１の実施形態に係る窒化物半導体層の製造方法を例示するフローチャート図である。
本実施形態に係る窒化物半導体層の製造方法は、第１積層体６１を形成する工程を含む。
図２に表したように、第１積層体６１を形成する工程は、基板４０の主面４０ａの上に、主面４０ａに対して平行な第１軸の第１格子間隔を有し窒化物半導体の第１下層６１ａを形成する処理（ステップＳ１１０）と、第１下層６１ａの上に、第１格子間隔よりも大きい第１軸の第２格子間隔を有し少なくとも一部が圧縮歪みを有する、窒化物半導体の第１上層６１ｂを形成する処理（ステップＳ１２０）と、を含む。これにより、第１下層６１ａと第１上層６１ｂを含む第１積層体６１が形成される。
このとき、第２格子間隔と第１格子間隔との差の、第１格子間隔に対する比を第１積層体６１における格子不整合率ＬＭ（第１格子不整合率ＬＭ１）とする。実施形態においては、格子不整合率ＬＭの絶対値は、０．００５以上０．０１９以下とする。
そして、第１上層６１ｂの形成（ステップＳ１２０）は、主面４０ａに対して平行な方向における第１上層６１ｂの成長速度（横成長速度）を、主面４０ａに対して垂直な方向における第１上層６１ｂの成長速度（縦成長速度）よりも大きくする。第１上層６１ｂの形成（ステップＳ１２０）においては、第２格子間隔と第１格子間隔との差に基づく圧縮応力を第１上層６１ｂに印加しつつ第１上層６１ｂを形成する。
これにより、クラックの発生を抑制した高品位の窒化物半導体層を製造できる。この構成は、本願発明者が行った独自の実験により見出された現象に基づいている。以下、この実験について説明する。
この実験では、窒化物半導体層が窒化物半導体素子１１０に用いられる。窒化物半導体素子１１０は、図１（ａ）〜図１（ｃ）に関して説明した構成を有する。以下、窒化物半導体素子１１０に用いる窒化物半導体層の作製方法に関して具体的に説明する。
シリコンの基板４０を有機洗浄及び酸洗浄によって処理し、基板４０をＭＯＣＶＤ装置の反応室内に導入する。基板４０の温度を１０８０℃まで加熱した後、窒素及び水素を含む雰囲気で、成長圧力４００ｈＰａにて、トリメチルアルミニウム（ＴＭＡｌ）及びアンモニア（ＮＨ３）を用い、ＡｌＮ層７１を形成する。ＮＨ３の供給量は、１Ｌ／分であり、ＴＭＡｌの供給量は、２５ｃｃ／分である。ＡｌＮ層７１の厚さは約１００ｎｍである。
基板４０の温度を１０５０℃とし、窒素及び水素を含む雰囲気で、成長圧力４００ｈＰａにて、トリメチルアルミニウム（ＴＭＧａ）、ＴＭＡｌ及びアンモニアを用い、第１下層６１ａとなるＡｌＧａＮ層を形成する。この実験では、ＡｌＧａＮ層におけるＡｌの組成比を変えた。例えば、Ａｌの組成比が０．２５の場合、ＴＭＡｌの供給量は、２５ｃｃ／分であり、ＴＭＧａの供給量は、１８ｃｃ／分である。ＴＭＡｌ及びＴＭＧａの総供給量を一定とし、ＴＭＡｌ、ＴＭＧａの比率を変化させてＡｌの組成比を変えた。ＮＨ３の供給量は、２．５Ｌ／分である。ＡｌＧａＮ層の厚さは、約２５０ｎｍである。
基板４０の温度を１０９０℃とし、窒素及び水素を含む雰囲気で、成長圧力１０１３ｈＰａにて、ＴＭＧａ及びアンモニアを用い、第１上層６１ｂとなるＧａＮ層を形成する。ＮＨ３の供給量は、２０Ｌ／分であり、ＴＭＧａの供給量は、４７ｃｃ／分である。Ｖ族原料ガスであるアンモニアの、III族原料ガスであるＴＭＧａに対する比、すなわち、Ｖ／III比は３９００である。Ｖ／III比は、単位時間当たりに供給されるＶ族元素の原子の数の、単位時間当たりに供給されるIII族元素の原子の数に対する比である。このＧａＮ層の厚さは、約５５０ｎｍである。
この実験では、第１下層６１ａとなるＡｌＧａＮ層におけるＡｌの組成比を変えることで、第１下層６１ａと第１上層６１ｂとの格子不整合率ＬＭを変化させた。さらに、第１上層６１ｂとなるＧａＮ層の形成の際のＶ／III比を変えた試料を作製した。すなわち、第１上層６１ｂとなるＧａＮ層の成長において、III族原料ガスであるＴＭＧａの流量を１８ｃｃ／分で一定とし、アンモニアの流量を、５、１０、２０、４０Ｌ／分として第１上層６１ｂとなるＧａＮ層を形成した。このとき、アンモニアとＴＭＧａとの比、すなわち、Ｖ／III比は、それぞれ、９８０、１９５０、３９００、７８００である。
そして、これらの試料の格子不整合率ＬＭと、基板（試料）の曲率（反り）と、を評価した。ＡｌＧａＮ層及びＧａＮ層における格子不整合率ＬＭは、Ｘ線回折による逆格子マッピング測定から算出した。基板（試料）の反りは、光学モニターによって成膜中の値を計測した。
図３は、窒化物半導体層の特性を例示するグラフ図である。
図３は、実験結果の例を示している。図３は、第１下層６１ａ（ＡｌＧａＮ層）の上に第１上層６１ｂ（ＧａＮ層）を形成している時の基板の曲率（反り）の変化の例を示している。この例では、Ｖ／III比が３９００で一定であり、第１下層６１ａ（ＡｌＧａＮ層）におけるＡｌの組成比を変えた３つの試料（第１試料ＳＰ０１〜第３試料ＳＰ０３）の結果が示されている。
第１試料ＳＰ０１においては、格子不整合率ＬＭは０．０２４である。第２試料ＳＰ０２においては、格子不整合率ＬＭは０．０１９である。第３試料ＳＰ０３においては、格子不整合率ＬＭは０．００９である。
図３の横軸は、第１上層６１ｂ（ＧａＮ層）の厚さｔＧａＮ（ｎｍ）である。厚さｔＧａＮ（ｎｍ）は、第１上層６１ｂ（ＧａＮ層）の結晶成長の時間の経過に対応する。縦軸は、基板の曲率Ｃｖ（ｋｍ−１）であり、実質的に基板の反りに対応する。曲率Ｃｖは、第１上層６１ｂ（ＧａＮ層）の結晶成長中に、光学モニターによって計測した値である。曲率Ｃｖは、ＧａＮ層の結晶成長開始時の基板４０の曲率（反り）を０として規格化したものである。曲率Ｃｖが正のときは、基板４０は下に凸状（凹状の反り）である。負のときは、基板４０が上に凸状（凸状の反り）である。曲率Ｃｖが正である状態は、窒化物半導体層に引っ張り応力が加わることによる基板４０の反りに対応する。曲率Ｃｖが負である状態は、窒化物半導体層に圧縮応力が加わることによる基板４０の反りに対応する。
図３に表したように、第１試料ＳＰ０１（格子不整合率ＬＭが０．０２４）においては、厚さｔＧａＮが０ｎｍから５０ｎｍ（点Ｐ１）に増大すると、曲率Ｃｖは負でその絶対値が大きくなる。厚さｔＧａＮが５０ｎｍ〜１５０ｎｍのときに、曲率Ｃｖの変化率が小さくなり、曲率Ｃｖの曲線はほぼ水平になる。そして、厚さｔＧａＮが１５０ｎｍを超えると、曲率Ｃｖは正の方向に向かって絶対値が大きくなり、下に凸状の反りに変化する。すなわち、ＧａＮ層には成長とともに引っ張り応力が形成される。
第２試料ＳＰ０２（格子不整合率ＬＭが０．０１９）においては、厚さｔＧａＮが０ｎｍ〜１００ｎｍ（点Ｐ２）の領域では、厚さｔＧａＮが増大すると、曲率Ｃｖは負でその絶対値が大きくなる。厚さｔＧａＮが１００ｎｍ〜４００ｎｍのときに、曲率Ｃｖの変化率が小さく、曲率Ｃｖの曲線はほぼ水平である。そして、厚さｔＧａＮが４００ｎｍを超えると、曲率Ｃｖは、正の方向に向かって上昇する。
第３試料ＳＰ０３（格子不整合率ＬＭが０．００９）においては、厚さｔＧａＮが０ｎｍ〜５００ｎｍ（点Ｐ３）の領域では、厚さｔＧａＮが増大すると、曲率Ｃｖは負でその絶対値が大きくなる。曲率Ｃｖの変化率（減少率）は、第２試料ＳＰ０２よりも大きい。厚さｔＧａＮが５００ｎｍを超えると、曲率Ｃｖの変化率は小さく、曲率Ｃｖの曲線はほぼ水平になる。
このように、試料よって、曲率Ｃｖの変化の特性が異なる。曲率Ｃｖの曲線が水平になる厚さｔＧａＮ（点Ｐ１、点Ｐ２及び点Ｐ３）は、それぞれに試料におけるＧａＮ層に圧縮応力が加わらなくなるときの厚さである。このように、ＧａＮ層に圧縮応力が加わらなくなるときの厚さを「圧縮応力印加最大厚」ｔｃ（ｎｍ）とする。第１試料ＳＰ０１、第２試料ＳＰ０２及び第３試料ＳＰ０３のそれぞれにおける圧縮応力印加最大厚ｔｃは、それぞれ、５０ｎｍ、１００ｎｍ及び５００ｎｍとなる。
このように、各試料において、圧縮応力印加最大厚ｔｃが求まる。
図４は、窒化物半導体層の特性を例示するグラフ図である。
図４は、作製した試料の圧縮応力印加最大厚ｔｃと、ＡｌＧａＮ層とＧａＮ層との格子不整合率ＬＭとの関係を例示している。
図４の横軸は、格子不整合率ＬＭであり、縦軸は、圧縮応力印加最大厚ｔｃである。図４には、第１下層６１ａとなるＡｌＧａＮ層におけるＡｌの組成比を変えるとともに、第１上層６１ｂとなるＧａＮ層の形成時のＶ/III比を９８０、１９５０、３９００及び７８００と変えたときの結果が示されている。ＡｌＧａＮ層におけるＡｌの組成比を変えることで、格子不整合率ＬＭは異なる値となる。ただし、格子不整合率ＬＭは、実際に形成した層における格子間隔に関する値である。すなわち、Ａｌの組成比が０．２５の場合、ＡｌＧａＮ層及びＧａＮ層が無歪みの格子間隔（格子定数）を有する場合の格子不整合率ＬＭは約０．００６であるが、実際に作製した試料の格子不整合率ＬＭは約０．００９である。これは、上述したように、互いに組成が異なる複数の窒化物半導体層を積層した場合に、上に積層する窒化物半導体層は、下に形成された窒化物半導体層の格子の長さに整合するように形成されるためである。格子不整合率ＬＭは、ＡｌＧａＮ層におけるＡｌの組成比の他に、成膜条件にも依存する。なお、格子不整合率ＬＭが０．０２４の条件は、第１下層６１ａとして、ＡｌＮ層を用いた場合（すなわち、第１下層６１ａのＡｌの組成比が１である場合）に相当する。
図４から分かるように、格子不整合率ＬＭが大きいと、圧縮応力印加最大厚ｔｃは小さくなる。これは、格子不整合率ＬＭが大きくなると、ＧａＮ層の格子緩和が生じやすくなり、ＧａＮ層が薄くても、簡単に格子緩和が生じるためであると考えられる。逆に、格子不整合率ＬＭが小さいと、圧縮応力印加最大厚ｔｃは大きい。格子不整合率ＬＭが小さいとＧａＮ層の格子緩和が生じ難いため、ＧａＮ層が厚くても格子緩和が生じないためであると考えられる。
このように、圧縮応力印加最大厚ｔｃは、格子不整合率ＬＭに対して反比例する傾向があることは自然である。すなわち、圧縮応力印加最大厚ｔｃと格子不整合率ＬＭとの積が実質的に一定である傾向は自然である。
このとき、図４から分かるように、ＧａＮ層の結晶成長の条件（この例では、Ｖ/III比）によって、圧縮応力印加最大厚ｔｃと格子不整合率ＬＭとの関係が変化することが分かった。
例えば、第１下層６１ａ（ＡｌＧａＮ層）におけるＡｌの組成比が０．２５のときは、格子不整合率ＬＭは０．００９に相当する。格子不整合率ＬＭが約０．００９のときの圧縮応力印加最大厚ｔｃは、Ｖ/III比が９８０のときは約２００ｎｍであり、Ｖ/III比が１９５０のときは約２５０ｎｍであり、Ｖ/III比が３９００のときは約３５０ｎｍ〜約５００ｎｍであり、Ｖ/III比が７８００のときは約６００ｎｍである。
このように、ＧａＮ層の結晶成長の条件によって、圧縮応力印加最大厚ｔｃと格子不整合率ＬＭとの関係が変化することは、この実験により初めて見出された特性である。ＧａＮ層の結晶成長の条件を適切に制御することで、格子不整合率ＬＭが一定であっても圧縮応力印加最大厚ｔｃを大きくできる。そして、圧縮応力印加最大厚ｔｃを大きくすることで、圧縮応力が印加された状態の、必要な厚さのＧａＮ層を形成できる。ＧａＮ層に印加される圧縮応力により、シリコン基板とＧａＮ層との熱膨張係数差により生じる引っ張り応力を弱めることで、クラックの発生が抑制される。例えば、ＧａＮ層の圧縮応力が、シリコン基板とＧａＮ層との熱膨張係数差により生じる引っ張り応力よりも大きくすることで、クラックは効果的に抑制できる。
例えば、第１下層６１ａ（ＡｌＧａＮ層）におけるＡｌの組成比が０．２５のとき（格子不整合率ＬＭは０．００９）、Ｖ／III比が９８０の試料及び１９５０の試料においては、これらの試料の表面にはクラックが発生した。今回の試料においては第１上層６１ｂ（ＧａＮ層）の厚さ（約５５０ｎｍは、Ｖ／III比が９８０の試料及び１９５０の試料における圧縮応力印加最大厚ｔｃ（約２００ｎｍ、約２５０ｎｍ）を著しく超える。このため、ＧａＮ層に十分な圧縮応力が形成できなくなり、シリコン基板とＧａＮ層との熱膨張係数の差に起因してＧａＮ層に引っ張り応力が印加され、クラックが発生したものと考えられる。
一方、第１下層６１ａ（ＡｌＧａＮ層）におけるＡｌの組成比が０．２５のとき（格子不整合率ＬＭは０．００９）、Ｖ／III比が３９００の試料及び７８００の試料においては、クラックが発生しなかった。これらの試料においては、第１上層６１ｂ（ＧａＮ層）の厚さ（約５５０ｎｍ）が、これらの試料の圧縮応力印加最大厚ｔｃ（約３５０ｎｍ〜約５００ｎｍ、約６００ｎｍ）を大きくは超えていない。このため、ＧａＮ層に実質的に引っ張り応力が加わらないため、クラックが発生しなかったと考えられる。
また、例えば、第１下層６１ａ（ＡｌＧａＮ層）におけるＡｌの組成比が０．５のとき格子不整合率ＬＭが約０．０１１に対応する。このときの圧縮応力印加最大厚ｔｃは、Ｖ/III比が９８０のときは約２００ｎｍであり、Ｖ/III比が１９５０のときは約２８０ｎｍであり、Ｖ/III比が３９００のときは約３００ｎｍ〜約４００ｎｍであり、Ｖ/III比が７８００のときは約５００ｎｍである。これらの試料のクラックを評価したところ、Ｖ／III比が９８０の試料でクラックが発生し、他の試料ではクラックが発生しなかった。一方、Ｖ／III比が９７００と大きい場合、クラックは発生しないものの、シリコン基板に欠陥が形成され、ＧａＮ層の結晶品質が低下する場合があることがわかった。これは、ＧａＮ層に形成される圧縮応力が大きすぎるため、シリコン基板にダメージが発生したものと考えられる。
すなわち、ＧａＮ層の圧縮応力が小さ過ぎると、結晶成長後のＧａＮ層に引っ張り応力が印加されクラックが生じる。ＧａＮ層の圧縮応力が大き過ぎると、結晶成長後のシリコン基板に引っ張り応力が印加されシリコン基板にダメージが発生する。
以上のように、ＧａＮ層の結晶成長における条件に関して、アンモニア流量が大きくなる、すなわち、Ｖ／III比が大きくなるほど、圧縮応力を形成可能なＧａＮ層の厚さが大きくなることがわかった。Ｖ／III比を大きくすることで、クラックを抑制する効果が大きくなる。
図４に表したように、ＧａＮ層の結晶成長の条件によって、圧縮応力印加最大厚ｔｃと格子不整合率ＬＭとの関係が変化する度合いは、格子不整合率ＬＭが過度に大きい場合は、小さくなる。例えば、Ｖ／III比の違いによる圧縮応力印加最大厚ｔｃの違いは、格子不整合率ＬＭが、０．００５以上０．０２以下の領域Ｒ０２において顕著である。領域Ｒ０２内においても、格子不整合率ＬＭが大きくなると、Ｖ／III比の違いによる圧縮応力印加最大厚ｔｃの違いは小さくなる。そして、圧縮応力印加最大厚ｔｃと格子不整合率ＬＭとの関係の曲線は、格子不整合率ＬＭが０．０２４の点（第１下層６１ａがＡｌＮ層である場合）に収束する傾向がある。例えば、格子不整合率ＬＭが０．０２超の領域Ｒ０３においては、ＧａＮ層の結晶成長の条件によって、圧縮応力印加最大厚ｔｃと格子不整合率ＬＭとの関係は実質的に変化しないものと考えられる。
実施形態においては、必要な圧縮応力を形成するために、必要なＡｌ組成比のＡｌＧａＮ層（必要な格子不整合率ＬＭを形成するためのＡｌＧａＮ層）を形成した上で、その上に形成するＧａＮ層の結晶成長を適切な条件で行うことで、圧縮応力印加最大厚ｔｃを大きくし、クラックの発生を抑制する。従って、ＧａＮ層の結晶成長の条件によって圧縮応力印加最大厚ｔｃと格子不整合率ＬＭとの関係が変化する領域Ｒ０２の格子不整合率ＬＭを採用する。もし、領域Ｒ０３の格子不整合率ＬＭを採用した場合は、ＧａＮ層の結晶成長の条件によって圧縮応力印加最大厚ｔｃと格子不整合率ＬＭとの関係が実質的に変化しないため、結晶成長の条件を適正にしても圧縮応力印加最大厚ｔｃを大きくする効果が得られないため、クラックを十分に抑制できない。
図５は、窒化物半導体層の特性を例示するグラフ図である。
図５は、格子不整合率ＬＭが０．００９（ＡｌＧａＮ層のＡｌ組成比が０．２５）で、ＧａＮ層の結晶成長時のＶ／III比が９８０、１９５０、３９００及び７８００の試料における基板４０の曲率Ｃｖ（反り）を示している。図５の横軸は、第１上層６１ｂ（ＧａＮ層）の厚さｔＧａＮである。縦軸は、基板の曲率Ｃｖである。図５は、第１上層６１ｂ（ＧａＮ層）の結晶成長中の基板４０の反りの推移を示している。曲率Ｃｖは、ＧａＮ層の結晶成長開始時の基板４０の曲率（反り）を０として規格化している。
図５に表したように、Ｖ／III比が増加すると、ＧａＮ層形成中の基板４０の曲率Ｃｖ（反り）が大きくなる。このとき、厚さｔＧａＮが約４０ｎｍ未満の領域Ｒ１１と、厚さｔＧａＮが約４０ｎｍ以上の領域Ｒ１２と、で挙動が異なることが分かる。例えば、Ｖ／III比が７８００のとき、厚さｔＧａＮが約４０ｎｍ未満の領域Ｒ１１における曲率Ｃｖの傾きは急峻である。そして、厚さｔＧａＮが約４０ｎｍ以上の領域Ｒ１２における曲率Ｃｖの傾きは緩やかである。他のＶ／III比も同様の傾向を示す。
すなわち、ＧａＮ層の成長初期でＧａＮ層の厚さが薄いとき（例えば４０ｎｍ程度未満）は、厚さの増大と共に曲率Ｃｖの絶対値が急激に大きくなる。その後、一定の厚さ以上（例えば４０ｎｍ以上）になると、曲率Ｃｖの変化は緩やかになる。
例えば、ＧａＮ層の成長初期においては、下地であるＡｌＧａＮ層の何らかの影響が大きく、ある程度以上の厚さになるとＡｌＧａＮ層のその影響が小さくなるものと考えられる。すなわち、ＧａＮ層の成長初期で生じる現象（第１現象）と、その後に生じる現象（第２現象）と、が互いに異なっていることが考えられる。
図４に示した領域Ｒ０３（格子不整合率ＬＭが０．０２超）においては、圧縮応力印加最大厚ｔｃが小さいため、ＧａＮ層の成長初期で生じる第１現象が主体的であると考えられる。そして、領域Ｒ０２（格子不整合率ＬＭが０．０２以下）においては、その後に生じる第２現象が主体的であると考えられる。実施形態においては、第２現象が生じる領域Ｒ０２を適用することで、クラックの発生を効果的に抑制する。
また、図４において、格子不整合率ＬＭが過度に小さい場合（例えば、０．００５未満の領域Ｒ０１）には、クラックを抑制するために必要な圧縮応力を蓄積するためには、ＧａＮ層を過度に厚くすることが必要になる。過度に厚いと、例えば、結晶性などに悪影響が生じる。このため、実施形態においては、ＧａＮ層を過度に厚くしなくても必要な圧縮応力を蓄積できる条件として、格子不整合率ＬＭは０．００５以上とする。すなわち、実施形態に係る窒化物半導体層の製造方法においては、格子不整合率ＬＭは、０．００５以上０．０２０以下が採用される。格子不整合率ＬＭが、０．０１５以下であることがさらに好ましい。
さらに、図５には、結晶成長後の降温過程で生じる基板の反りをキャンセルするために必要な、結晶成長中の基板の反り（キャンセル曲率Ｃｖ０）を示している。
図５に表したように、Ｖ／III比が９８０の曲率Ｃｖは、キャンセル曲率Ｃｖ０の点線よりも上側である。そして、Ｖ／III比が１９５０の曲率Ｃｖは、キャンセル曲率Ｃｖ０の点線と同じレベルであるが、厚さｔＧａＮが約２５０ｎｍ以上になると上側になり、逆転する。一方、Ｖ／III比が３９００または７８００のときの曲率Ｃｖは、キャンセル曲率Ｃｖ０よりも下側である。
曲率Ｃｖがキャンセル曲率Ｃｖ０よりも下側にあるときは、結晶成長後の降温過程で生じる基板の反りを十分にキャンセルできる。一方、曲率Ｃｖがキャンセル曲率Ｃｖ０よりも上側にあるときは、結晶成長後の降温過程で生じる基板の反りをキャンセルできない。このため、Ｖ／III比が９８０及び１９５０の試料では、クラックが発生したものと考えられる。
このように、ＧａＮ層の結晶成長中における基板４０の曲率Ｃｖがキャンセル曲率Ｃｖ０よりも下側にすることで、クラックを効果的に抑制できる。
作製した素子の表面を顕微鏡によって観察した結果、格子不整合率ＬＭと圧縮応力印加最大厚ｔｃの積が３以上となる場合に、クラックが効果的に抑制できる。なお、この積の値は、格子不整合率ＬＭと、圧縮応力と、の積の大きさを表す尺度となる。
また、圧縮応力印加最大厚ｔｃが２５０ｎｍ以上である場合に、実用的なＧａＮ層を形成したときに、格子不整合率と圧縮応力印加最大厚の積が３よりも大きくなり、格子不整合率とクラックの抑制効果が大きい。
Ｖ／III比を大きくすることで、ＧａＮ層形成時の圧縮応力印加最大厚ｔｃが増加する現象について説明する。
図６（ａ）〜図６（ｄ）は、窒化物半導体層の特性を例示するグラフ図である。
これらの図は、Ａｌ組成の比が０．２５のＡｌＧａＮ層（第１下層６１ａ）の上に、ＧａＮ層（第１上層６１ｂ）を形成した際の、ＡｌＧａＮ層及びＧａＮ層の成長中の反射スペクトルの一例を示している。図６（ａ）、図６（ｂ）、図６（ｃ）及び図６（ｄ）は、ＧａＮ層の成長におけるＶ／III比が、９８０、１９５０、３９００及び７８００である場合にそれぞれ対応する。これらの図の横軸は、成長時間ｔ（秒）である。縦軸は、ＧａＮ層の、波長４０５ｎｍのレーザー光に対する反射強度Ｒｆ（任意目盛）である。
図６（ａ）からわかるように、Ｖ／III比が９８０の場合には、ＧａＮ層（第１上層６１ｂ）の形成初期に反射強度Ｒｆがほぼゼロまで低下し、その後、成長とともに反射強度Ｒｆが増大している。形成初期の反射強度Ｒｆの極小値は、約０．０２である。
図６（ｂ）〜図６（ｄ）から分かるように、Ｖ／III比の増加とともにＧａＮ層の形成初期の反射強度Ｒｆの極小値は上昇する。例えば、Ｖ／III比が１９５０のときは、反射強度Ｒｆの極小値は、約０．０２であり、Ｖ／III比が３９００のときは、反射強度Ｒｆの極小値は、約０．０７であり、Ｖ／III比が７８００のときは、反射強度Ｒｆの極小値は、約０．０９である。そして、ＧａＮ層の形成初期の反射強度Ｒｆの極小の後において、反射強度Ｒｆの振幅は、Ｖ／III比の増加とともに大きくなることが分かった。
反射強度Ｒｆは、結晶表面の平坦性によって変化する。結晶表面の凹凸が大きいと反射強度Ｒｆが小さくなる。そして、平坦な膜ほど、反射強度Ｒｆの振幅が増大し、成長膜厚に依存した明確な干渉振動が現れると考えられる。
Ｖ／III比が１９５０以下と小さい場合には、ＧａＮ層の成長初期の反射強度Ｒｆの極小値が低いことから、成長初期においては結晶表面の凹凸が大きいと考えられる。そして、成長が進んだ段階においても、表面は余り平坦化していないと考えられる。Ｖ／III比が１９５０以下と小さい場合には、ＧａＮ層の成長において、積層方向の成長速度が、結晶表面に平行な方向の成長速度に比べて大きいためと考えられる。
一方、Ｖ／III比が３９００以上と大きな場合には、ＧａＮ層の成長初期の反射強度Ｒｆの極小値が大きく、成長初期でも結晶表面は比較的平坦で、成長が進むと、表面はさらに平坦化すると考えられる。Ｖ／III比が３９００以上と大きな場合には、ＧａＮ層の成長において、結晶表面に平行な方向の成長速度が、積層方向の成長速度に比べて大きくなるためと考えられる。
Ｖ／III比がいずれの場合も、ＧａＮ層形成時の反射スペクトルの振幅の中心値は、成長時間ｔの増大と共に上昇する。反射強度Ｒｆの振幅の中心値が約０．２になるときが、結晶の表面が実質的に平坦になるときに相当する。
図７は、窒化物半導体層の特性を例示するグラフ図である。
図７は、図６（ａ）〜図６（ｄ）に表した反射スペクトルのうちから、ＧａＮ層（第１上層６１ｂ）の形成時の反射スペクトルを抽出し、横軸をＧａＮ層の厚さｔＧａＮ（ｎｍ）とした図である。縦軸は、反射強度Ｒｆである。
図７に表したように、Ｖ／III比が９８０の場合、反射強度Ｒｆの振幅の中心値が０．２になるのは、ＧａＮ層の厚さｔＧａＮが約３００ｎｍのときである。すなわち、ＧａＮ層を３００ｎｍ形成した際に、平坦な結晶表面が形成される。
Ｖ／III比が１９５０の場合には、反射強度Ｒｆの振幅の中心値が０．２になるのは、厚さｔＧａＮが約２８０ｎｍのときであり、この厚さにおいて、平坦な結晶表面が形成される。
Ｖ／III比が３９００の場合には、反射強度Ｒｆの振幅の中心値が０．２になるのは、厚さｔＧａＮが約２５０ｎｍのときであり、この厚さにおいて、平坦な結晶表面が形成される。
Ｖ／III比が７８００の場合には、反射強度Ｒｆの振幅の中心値が０．２になるのは、厚さｔＧａＮが約１００ｎｍのときであり、この厚さにおいて、平坦な結晶表面が形成される。
既に説明したように、Ａｌ組成の比が０．２５のとき、Ｖ／III比が３９００以上の場合に、クラックの無い窒化物半導体層が得られた。この結果から、ＧａＮ層形成において、平坦化するまでの厚さがクラックの形成に大きく影響を与えると考えられる。２５０ｎｍ以下の膜厚で平坦化な表面を形成することで、クラックの形成を抑制できる。
図８（ａ）〜図８（ｄ）は、窒化物半導体層の特性を例示する模式的断面図である。 これらの図は、ＡｌＧａＮ層（第１下層６１ａ）の上にＧａＮ層（第１上層６１ｂ）を成長させるときの、成長過程の例を示す模式図である。図８（ａ）は、Ｖ／III比が小さい場合（例えばＶ／III比が９８０）の成長初期の状態を表している。図８（ｂ）は、Ｖ／III比が小さい場合において、成長が進んだ状態を表している。図８（ｃ）は、Ｖ／III比が大きい場合（例えばＶ／III比が３９００）の成長初期の状態を表している。図８（ｄ）は、Ｖ／III比が大きい場合において成長が進んだ状態を表している。
図８（ａ）に表したように、Ｖ／III比が小さい場合、上述したように、積層方向の成長速度が、結晶表面に平行な方向の成長速度に比べて大きいため、ＧａＮ層形成初期に径の小さな複数の微結晶６６からなる凹凸が形成される。
図８（ｂ）に表したように、成長とともに、形成された結晶同士が合体し、平坦化が進む。これにより、反射強度Ｒｆが増大する。
一方、図８（ｃ）に表したように、Ｖ／III比が大きい場合、結晶表面に平行な方向の成長速度が、積層方向の成長速度に比べて大きいため、ＧａＮ層形成初期から、径の大きな結晶６７が形成される。その結果、Ｖ／III比が小さい場合に比べ、凹凸が小さくなる。このため、成長初期の反射強度Ｒｆの低下が小さい。
そして、図８（ｄ）に表したように、結晶表面の平坦化は速く進み、薄いＧａＮ層において平坦な表面が得易い。このため、反射強度Ｒｆの干渉振動の振幅は大きくなる。
微結晶６６どうしが合体する際に、結晶同士が引き合うために、引っ張り応力６８が生じる。この引っ張り応力６８と、ＡｌＧａＮ層とＧａＮ層との格子間隔の差によって生じる圧縮応力と、の総和（すなわち、格子不整合率と膜厚の積）によって、窒化物半導体層の形成の際の基板の曲率（反り量）が決まる。
Ｖ／III比が小さい（例えば９８０）の場合には、微結晶６６の密度が高く、微結晶６６の高さが高い。このため、微結晶６６どうしの境界で大きな引っ張り応力６８が形成される。結晶同士の合体によって生じる引っ張り応力によって、ＡｌＧａＮ層とＧａＮ層との格子間隔の差によって生じる圧縮応力が縮小される。このため、結晶成長終了後の降温過程で生じる引っ張り応力（歪み）の方が大きくなり、クラックが生じやすい。
一方、Ｖ／III比が大きいと（例えば３９００）と、結晶６７の密度が低くなるとともに、結晶６７の高さが低い。このため、結晶界面の面積が減少し、ＧａＮ層形成時に生じる引っ張り応力６８が減少する。その結果、ＡｌＧａＮ層とＧａＮ層との格子間隔の差（格子不整合率ＬＭ）によって生じる圧縮応力が相対的に大きくなる。このため、結晶成長終了後の降温過程で生じる引っ張り応力よりも十分に大きな圧縮応力を蓄積できる。この場合には、成長終了後の高温状態において凸状の反りを大きくできる。そして、結晶成長終了後の降温過程において引っ張り応力（歪み）が作用してもクラックが生じ難い。
実施形態においては、Ｖ／III比が２０００以上の条件を用いて、ＧａＮ層の結晶表面に平行な方向の成長速度を、積層方向の成長速度に比べて大きくする。これにより、ＧａＮ層形成時に形成される引っ張り歪み（応力）を抑制できる。その結果、クラックを抑制することができる。
そして、Ｖ／III比を８０００以下とする。後述するように、Ｖ／III比が８０００を超えると、過剰に圧縮応力が蓄積され、結晶成長中にシリコンの基板４０に欠陥が発生する場合がある。また、過剰な応力蓄積は素子プロセスでの歩留まり低下を招く。Ｖ／III比を８０００以下とすることで、基板４０の欠陥形成を抑制できる。
このように、実施形態においては、第１上層６１ｂの第２格子間隔と、第１下層６１ａの第１格子間隔との差の、第１格子間隔に対する比の絶対値を０．００５以上０．０１９以下に設定し、さらに、第１上層６１ｂの形成において、主面４０ａに対して平行な方向における第１上層６１ｂの成長速度（横方向成長速度）を、主面４０ａに対して垂直な方向における第１上層６１ｂの成長速度（縦方向成長速度）よりも大きくする。これにより、第２格子間隔と第１格子間隔との差に基づく圧縮応力を第１上層６１ｂに印加しつつ第１上層６１ｂを形成する。これにより、クラックの発生を抑制した高品位の窒化物半導体層を製造できる。
本実施形態において、窒化物半導体層の格子間隔は、基板４０の主面４０ａに対して平行な第１軸の格子間隔である。窒化物半導体層のｃ軸が、主面４０ａに対して垂直である場合には、第１軸として、例えば、ａ軸を採用できる。ただし、実施形態はこれに限らず、第１軸として、基板４０の主面４０ａに対して平行な任意の方向の軸を採用できる。
図９（ａ）〜図９（ｄ）は、窒化物半導体層の構成を例示する模式図である。
図９（ａ）及び図９（ｂ）に表したように、窒化物半導体層のｃ軸が、Ｚ軸方向（基板４０の主面４０ａに対して垂直な方向）に対して垂直でも良い。このとき、格子間隔に関する第１軸は、例えば、（１−１００）面に対して平行な軸とすることができる。また、第１軸は、例えば、（１１−２０）面に対して平行な軸とすることができる。
図９（ｃ）及び図９（ｄ）に表したように、窒化物半導体層のｃ軸が、Ｚ軸方向に対して傾斜しても良い。このとき、格子間隔に関する第１軸は、例えば、（１−１０１）面に対して平行な軸とすることができる。また、第１軸は、例えば、（１１−２２）面に対して平行な軸とすることができる。
これらは例であり、実施形態において、第１軸は、基板４０の主面４０ａに対して平行な任意の軸を適用できる。
図１０（ａ）〜図１０（ｃ）は、第１の実施形態に係る別の窒化物半導体層を例示する模式図である。
図１０（ａ）は、本実施形態に係る窒化物半導体層３２０の構成を例示する模式的断面図である。図１０（ｂ）は、Ａｌの組成比（ＣＡｌ）を例示し、図１０（ｃ）は、ａ軸の格子間隔Ｌｄを例示するグラフ図である。
図１０（ａ）に表したように、実施形態に係る窒化物半導体層３２０（窒化物半導体素子１２０）においては、基板４０、バッファ層７０（例えばＡｌＮ層７１）、第１積層体６１及び機能層１０に加え、第２積層体６２がさらに設けられる。第１積層体６１は、第１下層６１ａ及び第１上層６１ｂを含む。第２積層体６２と機能層１０との間にＧａＮ層１１ｉ（例えばアンドープのＧａＮ層）をさらに設けても良い。基板４０、バッファ層７０、第１積層体６１及び機能層１０に関しては、窒化物半導体層３１０（窒化物半導体素子１２０）に関して説明したので説明を省略する。以下では、第２積層体６２について説明する。
第２積層体６２は、第１積層体６１と機能層１０との間に設けられる。第２積層体６２は、第１積層体６１の上に設けられた第２下層６２ａと、第２下層６２ａの上に設けられた第２上層６２ｂと、を含む。第２下層６２ａ及び第２上層６２ｂには、窒化物半導体が用いられる。
図１０（ｃ）に表したように、第２下層６２ａは、基板４０の主面４０ａに対して平行な第１軸（例えばａ軸）の第３格子間隔を有する。第２上層６２ｂは、第１軸の第４格子間隔を有する。第４格子間隔は、第３格子間隔と同じか、第３格子間隔よりも大きい。
第２上層６２ｂの少なくとも一部は、圧縮歪みを有する。例えば、少なくとも第１上層６２ｂの下側部分（第２下層６２ａの側の部分）は、圧縮歪みを有する。例えば、第２上層６２ｂの厚さが厚い場合、第２上層６２ｂの上側部分は、圧縮歪みを有しない場合もある。
図１０（ｂ）に表したように、第２下層６２ａには、例えば、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１）が用いられる。第２上層６２ｂには、例えば、ＧａＮが用いられる。
第４格子間隔と第３格子間隔との差の、第３格子間隔に対する比の絶対値は、０．００５以上０．０１９以下である。すなわち、第２積層体６２における格子不整合率ＬＭ（第２格子不整合率ＬＭ２）の絶対値は、０．００５以上０．０１９以下である。
図１１は、第１の実施形態に係る別の窒化物半導体層の製造方法を例示するフローチャート図である。
図１１は、図１０に例示した窒化物半導体層３２０の製造方法の例を示している。
図１１に表したように、この例の窒化物半導体層の製造方法は、図２に関して説明した製造方法において、第１積層体６１の上に、第２下層６２ａを形成し（ステップＳ１３０）、第２下層６２ａの上に第２上層６２ｂを形成して第２積層体を形成する（ステップＳ１４０）工程をさらに含む。
第２上層６２ｂの形成において、基板４０の主面４０ａに対して平行な方向における第２上層６２ｂの成長速度を、主面４０ａに対して垂直な方向における第２上層６２ｂの成長速度よりも大きくする。第４格子間隔と第３格子間隔との差に基づく圧縮応力を第２上層６２ｂに印加しつつ第２上層６２ｂを形成する。
すなわち、この例では、積層体を複数積層する。これにより、クラックの発生をより抑制することができる。
この場合も、第２上層６２ｂの形成における、Ｖ／III比（単位時間当たりに供給されるＶ族元素の原子の数の単位時間当たりに供給されるIII族元素の原子の数に対する比）は、２０００以上、８０００以下とすることが好ましい。
また、第２上層６２ｂの形成における、供給ガスの総和の流量に対するアンモニアガスの流量の比は、０．２以上、０．５以下であることが好ましい。第２上層６２ｂの厚さは、２５０ｎｍ以上であることが好ましい。
１つのＡｌＧａＮ層と、そのＡｌＧａＮ層の上に形成された１つのＧａＮ下地層と、を含む積層体を１周期としたとき、この例では、積層体の周期数は、２である。但し、実施形態はこれに限定されず、積層体の周期数は、３以上でもよい。実施形態に係る窒化物半導体素子においては、積層体を任意の数設けることができる。
図３に関して説明したように、ＧａＮ層の厚さの増加によってＧａＮ層に格子緩和が生じ、圧縮応力の形成が維持できなくなる。圧縮応力が形成できなくなる厚さよりも薄いＧａＮ層を形成し、その上に、ＡｌＧａＮ層を再度形成する。これにより、格子間隔がＡｌＧａＮ層の格子間隔に近づく。すなわち、格子間隔を格子緩和のない状態に戻すことができる。このＡｌＧａＮ層の上にＧａＮ層を形成することで、圧縮応力を維持しながら、ＧａＮ層の膜厚を増加させることができる。すなわち、周期的に複数回積層することで、クラックの抑制効果が大きく向上できる。
実施形態において、第２積層体６２の構成は、第１積層体６１の構成と異なっても良い。例えば、第２上層６２ｂの厚さは、第１上層６１ｂの厚さよりも厚くても良い。例えば、第２下層６２ａの厚さは、第１下層６１ａの厚さよりも厚くても良い。例えば、第２下層６２ａにおけるＡｌの組成比は、第１下層６１ａにおけるＡｌの組成比よりも高くても良い。例えば、積層体の数によって、積層体に蓄えられる歪みの量が変化する。この歪みの量の変化に対応して構造を変化させることで、よりクラックや転位を低減する効果が得られる。
（第２の実施形態）
図１２（ａ）〜図１２（ｄ）は、第２の実施形態に係る窒化物半導体層を例示する模式図である。
図１２（ａ）は、本実施形態に係る窒化物半導体層３３０（窒化物半導体素子１３０）の構成を例示する模式的断面図である。図１２（ｂ）は、Ａｌの組成比（ＣＡｌ）を例示し、図１２（ｃ）は、ａ軸の格子間隔Ｌｄを例示するグラフ図であり、図１２（ｄ）は、窒化物半導体層の成長温度ＧＴを表している。
図１２（ａ）に表したように、窒化物半導体層３３０（窒化物半導体素子１３０）においては、第２積層体６２は、窒化物半導体の第２ベース層６２ｃをさらに含む。第２ベース層６２ｃは、第２下層６２ａと第１積層体６１との間に設けられる。第２ベース層６２ｃは、第２下層６２ａの第３格子間隔以下の、第１軸の格子間隔を有する。第２積層体６２の上に（例えば第２積層体６２と機能層１０との間に）ＧａＮ層１１ｉ（例えばアンドープのＧａＮ層）をさらに設けても良い。これ以外は、窒化物半導体層３２０（窒化物半導体素子１２０）と同様なので説明を省略する。
すなわち、本実施形態に係る窒化物半導体層の製造方法においては、第２積層体６２を形成する工程は、第２下層６２ａの形成の前に、第１積層体６１の上に、第３格子間隔以下の第１軸の格子間隔を有し、窒化物半導体の第２ベース層６２ｃを形成することを含む。
図１２（ｂ）に表したように、第２ベース層６２ｃは、例えば、ＡｌＮである。第２下層６２ａは、例えば、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１）である。第２上層６２ｂは、例えば、ＧａＮである。
図１２（ｃ）に表したように、第２積層体６２における格子間隔Ｌｄは、第２ベース層６１ｃで小さく、第２上層６２ｂで大きい。積層方向（Ｚ軸方向）に対して垂直方向の格子間隔（例えばａ軸の格子間隔）は、第２上層６２ｂで最も大きく、第２ベース層６２ｃで急激に小さくなる。第２下層６２ａの格子間隔は、第２ベース層６２ｃ（ＡｌＮ層）よりも大きい、もしくは、同じである。第２上層６２ｂの格子間隔は、第２ベース層６２ｃよりも大きい、または、同じである。
このように、第２ベース層６２ｃ（ＡｌＮ層）を設けることで格子間隔が無歪みのＡｌＮ層の格子間隔（格子定数）に近づく。すなわち、格子間隔を、より格子緩和のない状態に戻すことができる。この第２ベース層６２ｃ（ＡｌＮ層）の上に第２下層６２ａとなるＡｌＧａＮ層を形成することで、より大きな圧縮応力を第２上層６２ｂ（ＧａＮ層）に形成することができる。また、格子間隔の差によって生じる応力によって、転位が屈曲し、第２積層体６２の上に形成される半導体層（例えば、機能層１０）に到達する転位を低減することができる。
図１２（ｄ）に表したように、例えば、第２ベース層６２ｃの成長温度ＧＴは、第２下層６２ａの成長温度ＧＴ及び第２上層６２ｂの成長温度ＧＴよりも低い。
第２ベース層６２ｃとなるＡｌＮ層の成長温度ＧＴは、例えば５００℃以上、１０５０℃以下であることが好ましい。より好ましくは６００℃以上、８５０℃以下である。ＡｌＮ層の成長温度ＧＴが５００℃よりも低いと、不純物が取り込まれ易い。また、立方晶ＡｌＮなどが成長され、結晶転位が過度に生じてしまう。そして、ＡｌＮ層の結晶品質が過剰に劣化してしまう。一方、ＡｌＮ層の成長温度ＧＴが１０５０℃よりも高いと、格子緩和が生じにくい。そのため、歪みが緩和されず、ＡｌＮ層に引っ張り歪みが導入され易くなる。さらに、ＡｌＮ層の上に、第２下層６２ａとなるＡｌＧａＮ層（及び機能層１０など）を形成するときに、圧縮応力を適切にかけられず、結晶成長後の降温過程で、クラックが発生しやすい。
図１２（ｃ）に表したように、ＡｌＮ層の成長温度ＧＴが例えば８００℃である場合には、ＡｌＮ層において、格子緩和し易くなる。その結果、第１上層６１ｂのＧａＮ層からの歪みの影響を受けないよう、ＡｌＮ層を形成することができる。すなわち、ＡｌＮ層の形成の初期から、第１上層６１ｂのＧａＮ層からの引っ張り歪みを受けにくくなる。このようにして、格子緩和したＡｌＮ層（第２ベース層６１ｃ）が、ＧａＮ層（第１上層６１ｂ）の上に形成される。
第２ベース層６２ｃ（ＡｌＮ層）の厚さは、例えば５ｎｍ以上１００ｎｍ以下であることが好ましい。ＡｌＮ層の厚さが５ｎｍよりも薄いと、ＡｌＮ層が十分に緩和し難い。ＡｌＮ層の厚さが１００ｎｍよりも厚いと、ＡｌＮ層の結晶品質が劣化しやすい。例えば、表面平坦性が悪化し、ピットが生じやすい。ＡｌＮ層の厚さは、更に好ましくは５０ｎｍ以下である。ＡｌＮ層の厚さが５０ｎｍ以下のときには、更に結晶品質の劣化が抑えられる。ＡｌＮ層の厚さは、例えば約１２ｎｍである。
第２ベース層６２ｃはＡｌＮに限らず、第２下層６２ａの第３格子間隔以下の、第１軸の格子間隔を有するＡｌｙ２Ｇａ１−ｙ２Ｎ層（０＜ｙ２≦１）とすることができる。Ａｌｙ２Ｇａ１−ｙ２ＮにおけるＡｌ組成比は、例えば０．５以上１．０以下が好ましく、例えば約１．０である。第２ベース層６２ｃにおけるＡｌ組成比が０．５よりも小さいと、第２ベース層６２ｃが十分に緩和し難い。
ここで、第２ベース層６２ｃ（ＡｌＮ層）の歪みの緩和（格子の緩和）の度合い示すパラメータとして、緩和率αを導入する。第２ベース層６２ｃ（ＡｌＮ層）の緩和率αは、無歪みのＧａＮの第１軸（主面４０ａに対して平行な軸）に等価な軸の格子間隔ｄｇと、無歪みのＡｌＮのその第１軸に等価な軸の格子間隔ｄａと、の差の絶対値に対する、無歪みのＧａＮのその第１軸に等価な軸の格子間隔ｄｇと、第２ベース層６２ｃにおけるその第１軸の実際の格子間隔Ｄａと、の差の絶対値の比とする。すなわち、緩和率α＝｜ｄｇ−Ｄａ｜／｜ｄｇ−ｄａ｜である。
第２ベース層６２ｃがＡｌｙ２Ｇａ１−ｙ２Ｎ層（０＜ｙ２≦１）の場合には、緩和率αは、無歪みのＧａＮの第１軸（主面４０ａに対して平行な軸）に等価な軸の格子間隔ｄｇと、無歪みのＡｌｙ２Ｇａ１−ｙ２Ｎ（０＜ｙ２≦１）のその第１軸に等価な軸の格子間隔ｄａと、の差の絶対値に対する、無歪みのＧａＮのその第１軸に等価な軸の格子間隔ｄｇと、第２ベース層６２ｃにおけるその第１軸の実際の格子間隔Ｄａと、の差の絶対値の比とする。
なお、無歪みのＡｌｙ２Ｇａ１−ｙ２Ｎ（０＜ｙ２≦１）の第１軸の格子間隔（格子定数）は、例えば、無歪みのＡｌＮの第１軸の格子間隔（格子定数）と無歪みのＧａＮの第１軸の格子間隔（格子定数）からベガード則を用いて算出される値である。
第２ベース層６２ｃ（ＡｌＮ層）の緩和率αは、上述したように、成長温度ＧＴにより変化する。例えば、第２ベース層６２ｃであるＡｌＮの成長時の成長温度ＧＴが１１３０℃の場合には、ＡｌＮの緩和率αは０．４３であり、６５０℃の場合には、０．７１である。このように、成長温度が低いと、緩和率αが大きくなる。緩和率αを大きくするためには、第１上層６１ｂ（ＧａＮ層）の成長温度ＧＴよりも低い成長温度で形成することが好ましい。
また、緩和率αは、成長速度によっても変化する。例えば、第２ベース層６２ｃであるＡｌＮの成長速度が、８．８２ｎｍ／分の場合には、０．３５であり、３．９２ｎｍ／分の場合には、０．５７である。このように、成長速度が遅いと、緩和率αが大きくなる。緩和率αを大きくするためには、第１上層６１ｂ（ＧａＮ層）の成長速度よりも小さい成長速度で形成することが好ましい。例えば、２ｎｍ／分以上、１０ｎｍ／分が好ましい。より好ましくは、３ｎｍ／分以上、８ｎｍ／分以下である。
また、緩和率αは、アンモニア分圧によっても変化する。例えば、第２ベース層６２ｃであるＡｌＮのアンモニア分圧が、０．００９の場合には、０．４３であり、０．１１１の場合には、０．７２である。このように、アンモニア分圧が大きいと、緩和率αが大きくなる。緩和率αを大きくするためには、アンモニア分圧を、例えば、０．０１以上、０．５以下にすることが好ましい。アンモニア分圧が０．０１よりも小さくなると、十分に緩和し難い。アンモニア分圧が０．５よりも大きくなると、Ｖ族原子の原料ガスであるアンモニアとIII族原子の原料ガスであるアルミニウムとの気相反応が過剰となり、第２ベース層６２ｃ（ＡｌＮ層）の結晶品質が低下する。
さらに、緩和率αは、Ｖ族原子の原料ガスとIII族原子の原料ガスとの比（Ｖ／III比）によっても変化する。Ｖ／III比は、単位時間当たりに供給されるＶ族元素の原子の数の、単位時間当たりに供給されるIII族元素の原子の数に対する比である。例えば、第２ベース層６２ｃであるＡｌＮのＶ／III比が、１８００の場合には、０．４４であり、２２６００の場合には、０．７２である。このように、Ｖ／III比が大きいと、緩和率αが大きくなる。緩和率αを大きくするためには、Ｖ／III比を、例えば、１５００以上、１０００００以下にすることが好ましい。Ｖ／III比が１５００よりも小さくなると、十分に緩和し難い。Ｖ／III比が１０００００よりも大きくなると、Ｖ族原子の原料ガスであるアンモニアとIII族原子の原料ガスであるアルミニウムとの気相反応が過剰となり、第２ベース層６２ｃ（ＡｌＮ層）の結晶品質が低下する。
緩和率αが大きいことは、ＡｌＮ層の実際の格子間隔Ｄａが小さいことに対応する。
しかしながら、第２ベース層６２ｃ（ＡｌＮ層）が完全に格子緩和し、第２ベース層６２ｃ（ＡｌＮ層）の実際の格子間隔Ｄａが無歪みのＡｌＮの格子間隔ｄａ（例えばａ軸の格子定数）と等しくなると、第１上層６１ｂ（ＧａＮ層）の結晶情報を引き継ぐことができず、結晶軸の揺らぎが生じ、結晶品質が大幅に劣化する。また、格子緩和にともなうミスフィット転位が増大し、結晶品質が劣化する。したがって、第２ベース層６２ｃ（ＡｌＮ層）の格子間隔Ｄａ（例えばａ軸の格子間隔）は、無歪みのＡｌＮの格子間隔ｄａ（例えばａ軸の格子定数）よりも大きいことが好ましい。
第２ベース層６２ｃの上に、第２下層６２ａ（ＡｌＧａＮ層）が形成される。第２下層６２ａ（ＡｌＧａＮ層）におけるＡｌの組成比は、第２ベース層６２ｃ（ＡｌＮ層）の緩和率α以下であることが好ましい。
このとき、ＡｌＧａＮ層の積層方向（Ｚ軸方向）に対して垂直方向の格子定数は、ＡｌＮ層の実際の格子間隔よりも大きい。ＡｌＧａＮ層は、ＡｌＮ層の格子に格子整合するように形成され、圧縮歪みを受けながら成長する。そのため、ＡｌＧａＮ層の積層方向（Ｚ軸方向）に対して垂直方向の実際の格子間隔（第３格子間隔Ｄａｇ）が、ＡｌＮ層の実際の格子間隔Ｄａ以上となる。
これに対して、ＡｌＧａＮ層におけるＡｌの組成比がＡｌＮ層の緩和率αよりも大きい場合には、ＡｌＧａＮ層の積層方向（Ｚ軸方向）に対して垂直方向の格子定数は、ＡｌＮ層の実際の格子間隔よりも小さい。そのため、引っ張り歪みを受けながら成長し、ＡｌＧａＮ層の第３格子間隔ＤａｇがＡｌＮ層の実際のａ軸の格子間隔Ｄａよりも小さくなるため、引っ張り歪みが生じ、クラックが生じやすい。
すなわち、第２ベース層６２ｃ（ＡｌＮ層）の上に、第２ベース層６２ｃ（ＡｌＮ層）よりもＡｌ組成比の小さな第２下層６２ａ（ＡｌＧａＮ層）を単に形成するだけでは、圧縮歪みは形成されず、クラックを抑制し難い。第２ベース層６２ｃ（ＡｌＮ層）の上に、ＡｌＮ層の実際の格子間隔よりも格子定数の大きなＡｌＧａＮ層を、格子定数よりも小さな格子間隔で形成することで、ＡｌＧａＮ層が圧縮歪みを受けながら成長し、圧縮歪みが基板４０表面に蓄えられる。ＡｌＮ層の緩和率αを反映したＡｌの組成比のＡｌＧａＮ層を形成する、すなわち、Ａｌの組成比がＡｌＮ層の緩和率α以下となるＡｌＧａＮ層を形成することが好ましい。
第２下層６２ａ（ＡｌＧａＮ層）を厚さは、例えば５ｎｍ以上、１００ｎｍ以下であることが好ましい。ＡｌＧａＮ層の厚さが５ｎｍよりも薄いと、クラックの発生を抑制する効果及び転位を低減させる効果が得られにくい。ＡｌＧａＮ層の厚さが１００ｎｍよりも厚いと、転位を低減させる効果が飽和するだけでなく、クラックが生じやすくなる。ＡｌＧａＮ層の厚さは、より好ましくは５０ｎｍ未満である。ＡｌＧａＮ層の厚さを５０ｎｍ未満にすることで、転位密度を効果的に低減することができる。ＡｌＧａＮ層の厚さは、例えば約２５ｎｍである。
ＡｌＸＧａ１−ＸＮは、厚さが薄い状態（成長の初期）では、ＡｌＮの格子定数に格子整合するように形成され、圧縮歪みを受けながら成長する。そして、ＡｌＸＧａ１−ＸＮの成長が進むにつれて徐々に格子が緩和し、ＡｌＸＧａ１−ＸＮの格子間隔は、歪みを受けない状態のＡｌＸＧａ１−ＸＮの格子間隔に近づく。ＡｌＸＧａ１−ＸＮが圧縮歪みを受けながら成長したときに、圧縮歪みが基板表面に蓄えられることで、基板には上に凸状の反りが生じる。圧縮歪みを結晶成長中に予め蓄えておくことで、成長終了後の降温時に熱膨張係数差によって生じるクラックの発生を抑制することができる。Ａｌの組成比がＡｌＮ層の緩和率αを反映したＡｌの組成比と、膜厚を制御することで、クラックと転位とを低減することができる。
第２下層６２ａ（ＡｌＧａＮ層）は、互いに積層された複数の層を含んでも良い。例えば、ＡｌＧａＮ層のＡｌの組成比は、第１積層体６１から第２積層体６２に向かう方向に沿って、ステップ状または漸減状に、低下してもよい。これにより、ＡｌＧａＮ層の格子緩和が抑制でき、ＡｌＧａＮ層に形成される圧縮応力を増大できる。また、ＡｌＧａＮ層の界面（ＡｌＮ層とＡｌＧａＮ層との界面、及び、ＡｌＧａＮ層とＧａＮ層との界面）において、基板界面で生じた転位の屈曲が生じ、機能層１０に到達する転位を低減できる。
図１２（ｃ）に表したように、第２下層６２ａ（ＡｌＧａＮ層）の成長温度ＧＴは、例えば約１１３０℃である。ＡｌＧａＮ層の成長温度がＡｌＮ層の成長温度よりも８０℃以上高いと、ＡｌＮの格子間隔に格子整合するように成長する効果がより大きく得られる。例えば、ＡｌＧａＮ層の成長温度が１０５０℃以上のときには、格子整合するように成長する厚さが増大する。その結果、圧縮歪みがかかりやすくなり、クラックの発生が抑制されやすい。また、転位を低減する効果がより大きく得られる。
第２ベース層６２ｃ（ＡｌＮ層）の厚さと、第２下層６２ａ（ＡｌＧａＮ層）の厚さと、第２上層（ＧａＮ層）の厚さと、の合計は、例えば５０ｎｍ以上、２０００ｎｍ以下であることが好ましい。厚さの合計が５０ｎｍ未満であると、積層体の所望な厚さを得るための、成長温度の昇温過程および降温過程が過度に増える。そのため、生産性が悪化する。一方、厚さの合計が２０００ｎｍよりも厚いと、圧縮歪みの蓄積が不十分となり、クラックが発生しやすい。厚さの合計は、より好ましくは３００ｎｍ以上、１０００ｎｍ未満である。厚さの合計を３００ｎｍ以上、１０００ｎｍ未満とすることで、平坦な表面が得られやすく、クラックと、転位と、を低減する効果が発揮されやすい。
なお、第１上層６１ｂ（ＧａＮ層）及び第２上層６２ｂ（ＧａＮ層）の少なくともいずれかの一部に、図示しないＳｉのδドープ層が設けられていてもよい。例えば、第１上層６１ｂ（ＧａＮ層）の内部にδドープ層が設けられていても良い。例えば、第１上層６１ｂ（ＧａＮ層）の第１下層６１ａ（ＡｌＧａＮ層）の側の表面にδドープ層が設けられていても良い。例えば、機能層１０の側の表面にδドープ層が設けられていても良い。また、第１下層６１ａ（ＡｌＧａＮ層）及び第２下層６２ａ（ＡｌＧａＮ層）の少なくともいずれかの一部に、図示しないＳｉのδドープ層が設けられていてもよい。これらのδドープ層を設けることで、δドープ層での転位の遮蔽、または、転位の屈曲が生じ、δドープ層の上に形成される半導体層（例えば、機能層１０）に到達する転位をより効果的に低減ことができる。
なお、図１２（ａ）に例示したバッファ層７０としてＡｌＮ層７１を用いる場合、第１積層体６１が、第１下層６１ａの下に設けられるＡｌＮ層７１を含むと見なすことができる。この場合、第１積層体６１を形成する工程は、第１下層６１ａの形成の前に、主面４０ａの上に第１格子間隔よりも小さい第１軸の格子間隔を有し、窒化物半導体の第１ベース層（例えばＡｌＮ層７１）を形成することを含む。第１ベース層は、Ａｌｙ１Ｇａ１−ｙ１Ｎ（０＜ｙ１≦１）である。第１下層６１ａは、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１＜１、ｘ１＜ｙ１）である。第１上層６１ｂは、ＧａＮである。
また、図１２（ａ）に示した実施形態において、第２ベース層６２ｃ、第２下層６１ａ及び第２上層６２ｂを、それぞれ、第１ベース層、第１下層及び第１上層と見なしても良い。
図１３（ａ）〜図１３（ｄ）は、第２の実施形態に係る別の窒化物半導体層を例示する模式図である。
図１３（ａ）は、本実施形態に係る窒化物半導体層３４０（窒化物半導体素子１４０）の構成を例示する模式的断面図である。図１３（ｂ）は、Ａｌの組成比（ＣＡｌ）を例示し、図１３（ｃ）は、ａ軸の格子間隔Ｌｄを例示するグラフ図であり、図１３（ｄ）は、窒化物半導体層の成長温度ＧＴを表している。
図１３（ａ）に表したように、窒化物半導体層３４０（窒化物半導体素子１４０）においては、第１積層体６１は、窒化物半導体の第１ベース層６１ｃをさらに含む。第１ベース層６１ｃは、基板４０と第１下層６１ａとの間に設けられる。第１ベース層６１ｃは、第１下層６１ａの第１格子間隔よりも小さい、第１軸の格子間隔を有する。さらに、第２積層体６２は、窒化物半導体の第２ベース層６２ｃをさらに含む。第２ベース層６２ｃは、第２下層６２ａと第１積層体６１との間に設けられる。第２ベース層６２ｃは、第２下層６２ａの第３格子間隔よりも小さい、第１軸の格子間隔を有する。そして、第１積層体６１と基板４０との間（具体的には第１積層体６１とバッファ層７０との間）に、別の積層体６３が設けられている。積層体６３は、バッファ層７０の上に設けられた下層６３ａと、下層６３ａの上に設けられた上層６３ｂと、を含む。第２積層体６２と機能層１０との間にＧａＮ層１１ｉ（例えばアンドープのＧａＮ層）をさらに設けても良い。これ以外は、窒化物半導体層３３０（窒化物半導体素子１３０）と同様なので説明を省略する。
第１ベース層６１ｃは、Ａｌｙ１Ｇａ１−ｙ１Ｎ（０＜ｙ１≦１）であり、第１下層６１ａは、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１＜１、ｘ１＜ｙ１）であり、第１上層６１ｂは、ＧａＮである。第２ベース層６２ｃは、Ａｌｙ２Ｇａ１−ｙ２Ｎ（０＜ｙ２≦１）であり、第２下層６２ａは、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１、ｘ２＜ｙ２）であり、第２上層６２ｂは、ＧａＮである。下層６３ａは、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３＜１）であり、上層６３ｂは、ＧａＮである。
このような構成の窒化物半導体層を製造する際にも、図１１に関して説明した製造方法を適用する。これにより、クラックの発生を抑制した高品位の窒化物半導体層の製造方法が提供できる。
以下、本願発明者が行った実験結果についてさらに説明する。
実験では、図１２（ａ）〜図１２（ｄ）に関して説明した構成を有する窒化物半導体層（窒化物半導体素子）を作製した。ただし、この実験では、積層体が４層積層されている。実験試料は、以下のようにして作製された。
シリコンの基板４０を上記と同様に処理し、基板４０をＭＯＣＶＤ装置の反応室内に導入し、基板４０の温度を１０８０℃まで加熱した後、窒素及び水素を含む雰囲気で、成長圧力４００ｈＰａにて、ＴＭＡｌ及びＮＨ３を用い、バッファ層７０となるＡｌＮ層を形成する。ＮＨ３の供給量は１Ｌ／分であり、ＴＭＡｌの供給量は２５ｃｃ／分である。このＡｌＮ層の厚さは、約１００ｎｍである。
基板４０の温度を１０５０℃とし、窒素及び水素を含む雰囲気で、成長圧力４００ｈＰａにて、ＴＭＧａ、ＴＭＡｌ及びアンモニアを用い、Ａｌの組成比が０．２５のＡｌＧａＮ層（第１下層６１ａ）を形成する。ＮＨ３の供給量は２．５Ｌ／分であり、ＴＭＡｌの供給量は２５ｃｃ／分であり、ＴＭＧａの供給量は１８ｃｃ／分である。このＡｌＧａＮ層の厚さは約２５０ｎｍである。
基板４０の温度を１０９０℃とし、窒素及び水素を含む雰囲気で、成長圧力１０１３ｈＰａにて、ＴＭＧａ及びアンモニアを用い、ＧａＮ層（第１上層６１ｂ）を形成する。ＮＨ３の供給量は２０Ｌ／分であり、ＴＭＧａの供給量は４７ｃｃ／分である。Ｖ族原料ガスであるアンモニアと、III族原料ガスであるＴＭＧａと、の比、すなわち、Ｖ／III比は、３９００である。このＧａＮ層の厚さは、約３００ｎｍである。
基板４０の温度を８００℃とし、窒素及び水素を含む雰囲気で、成長圧力４００ｈＰａにて、ＴＭＡｌ及びアンモニアを用い、ＡｌＮ層（第２ベース層６２ｃ）を形成する。このＡｌＮ層の厚さは、約１２ｎｍである。ＮＨ３の供給量は１Ｌ／分であり、ＴＭＡｌの供給量は１７ｃｃ／分である。このＡｌＮ層の緩和率αは、約０．５７である。
基板４０の温度を１１３０℃とし、ＴＭＧａ、ＴＭＡｌ及びアンモニアを用い、成長圧力４００ｈＰａにて、Ａｌ組成の比が０．２５のＡｌＧａＮ層（第２下層６２ａ）を形成する。このＡｌＧａＮ層の厚さは、約２５ｎｍ形成である。ＮＨ３の供給量は２．５Ｌ／分であり、ＴＭＡｌの供給量は１８ｃｃ／分であり、ＴＭＧａの供給量は６ｃｃ／分である。
基板４０の温度を１０９０℃とし、窒素及び水素を含む雰囲気で、成長圧力１０１３ｈＰａにて、ＴＭＧａ及びアンモニアを用い、ＧａＮ層（第２上層６２ｂ）を形成する。このＧａＮ層の厚さは、約３００ｎｍである。このＧａＮ層の成長条件は、第１上層６１ｂと同様である。
上記の、ＡｌＮ層（第２ベース層６２ｃ）と、ＡｌＧａＮ層（第２下層６２ａ）と、ＧａＮ層（第２上層６２ｂ）と、の組み合わせの積層体を、さらに３回繰り返して形成する。
基板４０の温度を１０９０℃とし、積層体の上に、窒素及び水素を含む雰囲気で、成長圧力１０１３ｈＰａにて、ＴＭＧａ、アンモニア、及び、不純物原料ガスであるシラン（ＳｉＨ４）と、を用いて、ｎ形ＧａＮ層（厚さ約１μｍ）を形成する。ｎ形ＧａＮ層は、機能層１０となる。ＮＨ３の供給量は２０Ｌ／分であり、ＴＭＧａの供給量は４７ｃｃ／分である。Ｖ／III比は、３９００である。ｎ形ＧａＮ層におけるＳｉ濃度は、５．０×１０１８ｃｍ−３である。この実験では、各積層体の格子不整合率ＬＭは、０．００９であった。
実験では、ｎ形ＧａＮ層以外のＧａＮ層（第１上層６１ｂ、第２上層６２ｂなど）の成長条件を変えて、窒化物半導体層（窒化物半導体素子）を以下のように形成した。
ＧａＮ層の成長において、アンモニアの流量を、５、１０、２０、４０、５０Ｌ／分と変えた。このとき、Ｖ族原料ガスであるアンモニアとIII族原料ガスであるＴＭＧａとの比、すなわち、Ｖ／III比は、それぞれ、９８０、１９５０、３９００、７８００、９７００である。
このように、ＧａＮ層形成時のアンモニア流量が異なる５つの試料を作製し、基板の反り、クラック、及び、基板の欠陥などについて評価した。
図１４は、実施形態に係る窒化物半導体層の特性を例示するグラフ図である。
図１４は、ＧａＮ層形成時のアンモニア供給量と、基板の反り量と、の関係の例を示すグラフ図である。基板の反り量は、基板４０の中心から、５０ｍｍの位置での反りの値である。横軸は、ＧａＮ層形成時のＶ／III比である。縦軸は、窒化物半導体層（窒化物半導体素子構造）を形成した基板４０の室温での反り量Ｗｒ（μｍ）である。
反り量Ｗｒが正のときは、下に凸（凹状の反り）であり、窒化物半導体層（及び機能層１０）に引っ張り応力ＳＳが印加されている状態に対応する。反り量Ｗｒが負のときは、上に凸（凸状の反り）であり、窒化物半導体層（及び機能層１０）に圧縮応力ＣＳが印加されている状態に対応する。
図１４に表したように、Ｖ／III比が９８０及び１９５０のときに、凹状の反りが発生し、反り量Ｗｒは、２２０μｍ程度である。このとき、窒化物半導体素子の表面にクラックが発生した。これは、図３に関して説明したように、ＧａＮ層で圧縮歪み（応力）の形成を維持できる厚さが小さいためである。この条件においては、ＧａＮ層形成時にＧａＮ層で形成される圧縮歪み（応力）の総和が小さく、シリコンの基板４０と窒化物半導体層との間の熱膨張係数差によって生じる引っ張り歪み（応力）のほうが大きい。このため、凹状の反りが発生し、クラックが発生する。
図１４に表したように、アンモニア供給量の増加、すなわち、Ｖ／III比の増加とともに凹状の反り量Ｗｒが減少し、凸状の反りへと変化した。これは、Ｖ／III比の増加とともに、ＧａＮ層での圧縮歪み（応力）の蓄積が増大しためであると考えられる。Ｖ／III比が３９００以上の場合、クラックの無い窒化物半導体素子が得られた。
一方、図示しないが、Ｖ／III比を９８００まで増加させた場合には、過剰に圧縮応力が蓄積されたために、結晶成長中にシリコンの基板４０に欠陥が発生した。
実施形態においては、例えば、Ｖ／III比を２０００以上、８０００以下とする。これにより、クラックの発生が抑制された窒化物半導体層（窒化物半導体素子）が得られる。
このように、ＧａＮ層形成時のアンモニア供給量と窒化物半導体素子の反りには密接な関係があることがわかった。
さらに、ｎ形ＧａＮ層以外のＧａＮ層（第１上層６１ｂ、第２上層６２ｂなど）の形成時のアンモニア分圧を変えて、同様の窒化物半導体素子を以下のように形成する実験を行った。
ＧａＮ層を、窒素及び水素を含む雰囲気で、成長圧力１０１３ｈＰａにて、ＴＭＧａ及びアンモニアを用いて形成した。反応室内への供給ガスの総和を９０Ｌ／分とし、アンモニアの供給量を変化させ、供給ガスの総和に対する、アンモニアガスの比（アンモニア分圧）を０．１１、０．２２、０．４、０．５３と変化させた。
ＧａＮ層形成時のアンモニア分圧Ｐｐ（ＮＨ３）が異なる４つの試料を作製し、基板の反り、クラック、及び、基板の欠陥などについて評価した。
図１５は、実施形態に係る窒化物半導体層の特性を例示するグラフ図である。
図１５は、ＧａＮ層形成時のアンモニア分圧Ｐｐ（ＮＨ３）と、窒化物半導体素子の反り量Ｗｒ（室温での反り量）と、の関係の例を示すグラフ図である。
図１５に表したように、アンモニア分圧Ｐｐ（ＮＨ３）が０．１１の場合には、２００μｍ程度の凹状の反りとなり、窒化物半導体素子の表面にクラックが発生した。
アンモニア分圧Ｐｐ（ＮＨ３）の増加とともに、凹状の反りが減少し、凸状の反りに変化した。アンモニア分圧Ｐｐ（ＮＨ３）が０．２２以上の場合、クラックのない窒化物半導体素子が得られた。アンモニア分圧Ｐｐ（ＮＨ３）が０．５３の場合には、２８０μｍ程度の凸状の反りとなり、さらにアンモニア分圧Ｐｐ（ＮＨ３）を大きくした場合には、過剰に圧縮歪み（応力）が蓄積されたために凸状の反りが大きくなり、結晶成長中にシリコン基板に欠陥が発生した。過剰な応力蓄積は素子プロセスでの歩留まり低下を招く。アンモニア分圧Ｐｐ（ＮＨ３）を０．５以下とすることで、基板４０の欠陥形成を抑制できる。
実施形態においては、アンモニア分圧Ｐｐ（ＮＨ３）を、０．２以上、０．５以下とする。これにより、クラックの発生が抑制された窒化物半導体層（窒化物半導体素子）が得られる。
このように、アンモニア分圧Ｐｐ（ＮＨ３）を制御することによりＧａＮ層の成長モードを制御することが可能である。供給ガスの総和に対する、アンモニアガスの比（アンモニア分圧）を０．２以上、０．５以下とすることで、ＧａＮ層の結晶表面に平行な方向の成長速度が、積層方向の成長速度に比べて大きくできる。これにより、ＧａＮ層形成時に形成される引っ張り歪み（応力）を抑制でき、クラックを抑制することができる。
このように、Ｖ／III比やアンモニア分圧として上記の条件を適用することで、クラックを抑制できる。これは、ＧａＮ層の結晶表面に平行な方向の成長速度が、積層方向の成長速度に比べて大きくでき、ＧａＮ層形成中に形成される引っ張り歪みを抑制できるためである。
（第３の実施形態）
図１６（ａ）〜図１６（ｃ）は、第３の実施形態に係る窒化物半導体層を例示する模式図である。
図１６（ａ）は、本実施形態に係る窒化物半導体層３５０（窒化物半導体素子１５０）の構成を例示する模式的断面図である。図１６（ｂ）は、Ａｌの組成比（ＣＡｌ）を例示し、図１６（ｃ）は、ａ軸の格子間隔Ｌｄを例示するグラフ図である。
図１６（ａ）に表したように、窒化物半導体層３５０（窒化物半導体素子１５０）は、基板４０の主面４０ａの上に設けられた中間層６５と、中間層６５の上に設けられた第１積層体６１と、を含む。窒化物半導体層３５０（窒化物半導体素子１５０）は、第１積層体６１の上に設けられた機能層１０をさらに含んでも良い。また、第１積層体６１の上に（例えば第１積層体６１と機能層１０との間に）ＧａＮ層１１ｉ（例えばアンドープのＧａＮ層１１ｉ）をさらに設けても良い。
第１積層体６１は、上記の第１下層６１ａと、上記の第１上層６１ｂと、を含む。
中間層６５は、上記の第１格子間隔よりも大きい第１軸の格子間隔を有する。中間層６５には、窒化物半導体が用いられる。中間層６５には、例えばＧａＮが用いられる。中間層６５の格子間隔は、第１上層６１ｂの第２格子間隔と同じでも良い。
第１積層体６１は、第１ベース層６１ｃをさらに含む。第１ベース層６１ｃは、中間層６５と第１下層６１ａとの間に設けられる。第１ベース層６１ｃには、Ａｌｙ１Ｇａ１−ｙ１Ｎ（０＜ｙ１≦１）が用いられる。
第１下層６１ａは、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１＜１、ｘ１＜ｙ１）である。第１上層６１ｂは、例えばＧａＮ層である。
第１下層６１ａにおけるＡｌの組成比ｘ１は、無歪みのＧａＮの上記の第１軸に等価な軸の格子間隔と、無歪みのＡｌｙ１Ｇａ１−ｙ１Ｎ（０＜ｙ１≦１）の第１軸に等価な前記軸の格子間隔と、の差の絶対値に対する、無歪みのＧａＮの上記の第１軸に等価な前記軸の格子間隔と第１ベース層６１ｃにおける第１軸の実際の格子間隔との差の絶対値の比以下である。
これにより、ＧａＮ層形成時に形成される引っ張り歪みを抑制でき、クラックを抑制することができる。
すなわち、本実施形態に係る製造方法は、図２に例示したステップＳ１１０及びステップＳ１２０に加え、主面４０ａと第１積層体６１ａとの間にＧａＮの中間層６５を形成する工程をさらに含むことができる。本製造方法は、中間層６５と第１下層６１ａとの間にＡｌｙ１Ｇａ１−ｙ１Ｎ（０＜ｙ１≦１）の第１ベース層６１ｃを形成する工程をさらに含むことができる。このとき、第１下層６１ａにおけるＡｌの組成比ｘ１を上記の条件に設定することで、ＧａＮ層形成時に形成される引っ張り歪みを抑制でき、クラックを抑制することができる。
基板４０の上に、複数の積層体が設けられる場合において、複数の積層体のうちの少なくともいずれかの積層体が、上記の第１下層６１ａ及び第１上層６１ｂの構成を有していれば良い。また、上記のように、上記の中間層６５及び第１ベース層６１ｃの構成を有していれば良い。
実施形態において、半導体層の成長には、例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition: ＭＯＣＶＤ）法、有機金属気相成長（Metal-Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）法、分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）法、及び、ハライド気相エピタキシー法(ＨＶＰＥ)法などを用いることができる。
例えば、ＭＯＣＶＤ法またはＭＯＶＰＥ法を用いた場合では、各半導体層の形成の際の原料には、以下を用いることができる。Ｇａの原料として、例えばＴＭＧａ（トリメチルガリウム）及びＴＥＧａ（トリエチルガリウム）を用いることができる。Ｉｎの原料として、例えば、ＴＭＩｎ（トリメチルインジウム）及びＴＥＩｎ（トリエチルインジウム）などを用いることができる。Ａｌの原料として、例えば、ＴＭＡｌ（トリメチルアルミニウム）などを用いることができる。Ｎの原料として、例えば、ＮＨ ３ （アンモニア）、ＭＭＨｙ（モノメチルヒドラジン）及びＤＭＨｙ（ジメチルヒドラジン）などを用いることができる。Ｓｉの原料としては、ＳｉＨ４（モノシラン）、Ｓｉ２Ｈ６（ジシラン）などを用いることができる。
実施形態によれば、クラックの発生を抑制した窒化物半導体層の製造方法が提供できる。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、窒化物半導体層及び窒化物半導体素子に含まれる基板、バッファ層、積層体、上層、下層、ベース層及び機能層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した窒化物半導体層の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての窒化物半導体層の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…機能層、 １１…第１半導体層、 １１ｉ…ＧａＮ層、 １２…第２半導体層、 １３…発光層、 ４０…基板、 ４０ａ…主面、 ６１…第１積層体、 ６１ａ…第１下層、 ６１ｂ…第１上層、 ６１ｃ…第１ベース層、 ６２…第２積層体、 ６２ａ…第２下層、 ６２ｂ…第２上層、 ６２ｃ…第２ベース層、 ６３…積層体、 ６３ａ…下層、 ６３ｂ…上層、 ６５…中間層、 ６６…微結晶、 ６７…結晶、 ６８…応力、 ７０…バッファ層、 ７１…ＡｌＮ層、 １１０、１２０、１３０、１４０、１５０…窒化物半導体素子、 ３１０、３２０、３３０、３４０、３５０…窒化物半導体層、 ＣＳ…圧縮応力、 Ｃｖ…曲率、 Ｃｖ０…キャンセル曲率、 ＧＴ…成長温度、 ＬＭ…格子不整合率、 Ｌｄ…格子間隔、 Ｐ１〜Ｐ３…点、 Ｐｐ（Ｖ／III）…アンモニア分圧、 Ｒ０１、Ｒ０２、Ｒ０３、Ｒ１１、Ｒ１２…領域、 Ｒｆ…反射強度、 ＳＳ…引っ張り応力、 Ｗｒ…反り量、 ｔ…成長時間、 ｔＧａＮ…厚さ、 ｔｃ…圧縮応力印加最大厚

Claims (11)

  1. シリコン基板の主面の上に、前記主面に対して平行な第１軸の第１格子間隔を有し窒化物半導体の第１下層を形成し、前記第１下層の上に、前記第１格子間隔よりも大きい前記第１軸の第２格子間隔を有し少なくとも一部が圧縮歪みを有する、窒化物半導体の第１上層を形成して、前記第１下層と前記第１上層とを含む第１積層体を形成する工程を備え、
    前記第２格子間隔と前記第１格子間隔との差の、前記第１格子間隔に対する比の絶対値は０．００５以上０．０１９以下であり、
    前記第１上層の形成は、前記主面に対して平行な方向における前記第１上層の成長速度を、前記主面に対して垂直な方向における前記第１上層の成長速度よりも大きくし、前記第２格子間隔と前記第１格子間隔との前記差に基づく圧縮応力を前記第１上層に印加しつつ前記第１上層を形成することを含み、
    前記第１下層は、Ａｌ ｘ１ Ｇａ １−ｘ１ Ｎ（０＜ｘ１＜１）であり、
    前記第１上層は、ＧａＮである窒化物半導体層の製造方法。
  2. 前記第１上層の形成における、単位時間当たりに供給されるＶ族元素の原子の数の前記単位時間当たりに供給されるIII族元素の原子の数に対する比は、２０００以上、８０００以下である請求項１記載の窒化物半導体層の製造方法。
  3. 前記第１上層の形成における、Ｖ族元素としての窒素を含むアンモニアガスの流量の、供給ガスの総和の流量に対する比は、０．２以上、０．５以下であることを特徴とする請求項１または２に記載の窒化物半導体層の製造方法。
  4. 前記第１上層の厚さは、２５０ナノメートル以上である請求項１〜３のいずれか１つに記載の窒化物半導体層の製造方法。
  5. 前記第１積層体の上に、前記第１軸の第３格子間隔を有し窒化物半導体の第２下層を形成し、前記第２下層の上に、前記第３格子間隔よりも大きい前記第１軸の第４格子間隔を有し少なくとも一部が圧縮歪みを有する、窒化物半導体の第２上層を形成して前記第２下層と前記第２上層と含む第２積層体を形成する工程をさらに備え、
    前記第４格子間隔と前記第３格子間隔との差の、前記第３格子間隔に対する比の絶対値は０．００５以上０．０１９以下であり、
    前記第２上層の形成は、前記主面に対して平行な方向における前記第２上層の成長速度を、前記主面に対して垂直な方向における前記第２上層の成長速度よりも大きくし、前記第４格子間隔と前記第３格子間隔との前記差に基づく圧縮応力を前記第２上層に印加しつつ前記第２上層を形成することを含む請求項１〜４のいずれか１つに記載の窒化物半導体層の製造方法。
  6. 前記第２積層体を形成する前記工程は、前記第２下層の形成の前に、前記第１積層体の上に、前記第３格子間隔よりも小さい前記第１軸の格子間隔を有し、窒化物半導体の第２ベース層を形成することを含む請求項５記載の窒化物半導体層の製造方法。
  7. 前記第２ベース層は、ＡｌＮであり、
    前記第２下層は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１）であり、
    前記第２上層は、ＧａＮである請求項６記載の窒化物半導体層の製造方法。
  8. 前記第１積層体を形成する前記工程は、前記第１下層の形成の前に、前記主面の上に前記第１格子間隔よりも小さい前記第１軸の格子間隔を有し、窒化物半導体の第１ベース層を形成することを含む請求項１〜７のいずれか１つに記載の窒化物半導体層の製造方法。
  9. 前記第１ベース層は、ＡｌＮである請求項８記載の窒化物半導体層の製造方法。
  10. 前記主面と前記第１積層体との間にＧａＮの中間層を形成する工程と、
    前記中間層と前記第１下層との間にＡｌｙ１Ｇａ１−ｙ１Ｎ（０＜ｙ１≦１）の第１ベース層を形成する工程と、
    をさらに備え、
    前記第１下層は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１＜１、ｘ１＜ｙ１）であり、
    前記第１下層におけるＡｌの組成比ｘ１は、無歪みのＧａＮの前記第１軸に等価な軸の格子間隔と無歪みのＡｌｙ１Ｇａ１−ｙ１Ｎ（０＜ｙ１≦１）の前記第１軸に等価な軸の格子間隔との差の絶対値に対する、前記無歪みのＧａＮの前記第１軸に等価な軸の格子間隔と前記第１ベース層における前記第１軸に等価な軸の格子間隔との差の絶対値の比、以下である請求項１〜４のいずれか１つに記載の窒化物半導体層の製造方法。
  11. 前記第１積層体の上に、Ａｌｙ２Ｇａ１−ｙ２Ｎ（０＜ｙ２≦１）の第２ベース層を形成し、前記第２ベース層の上に前記第２ベース層の前記第１軸の格子間隔よりも大きい前記第１軸の第３格子間隔を有しＡｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１、ｘ２＜ｙ２）の第２下層を形成し、
    前記第２下層の上に、前記第３格子間隔よりも大きい前記第１軸の第４格子間隔を有し少なくとも一部が圧縮歪みを有する、ＧａＮの第２上層を形成して前記第２ベース層と前記第２下層と前記第２上層と含む第２積層体を形成する工程をさらに備え、
    前記第４格子間隔と前記第３格子間隔との差の、前記第３格子間隔に対する比の絶対値は０．００５以上０．０１９以下であり、
    前記第２上層の形成は、前記主面に対して平行な方向における前記第２上層の成長速度を、前記主面に対して垂直な方向における前記第２上層の成長速度よりも大きくし、前記第４格子間隔と前記第３格子間隔との前記差に基づく圧縮応力を前記第２上層に印加しつつ前記第２上層を形成することを含み、
    前記第１下層は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１＜１）であり、
    前記第１上層は、ＧａＮであり、
    前記第２下層におけるＡｌの組成比ｘ２は、無歪みのＧａＮの前記第１軸に等価な軸の格子間隔と無歪みのＡｌｙ２Ｇａ１−ｙ２Ｎ（０＜ｙ２≦１）の前記第１軸に等価な軸の格子間隔との差の絶対値に対する、前記無歪みのＧａＮの前記第１軸に等価な軸の格子間隔と前記第２ベース層における前記第１軸に等価な軸の格子間隔との差の絶対値の比、以下である請求項１〜４のいずれか１つに記載の窒化物半導体層の製造方法。
JP2012052343A 2012-03-08 2012-03-08 窒化物半導体層の製造方法 Active JP5319810B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012052343A JP5319810B2 (ja) 2012-03-08 2012-03-08 窒化物半導体層の製造方法
US13/604,183 US9349590B2 (en) 2012-03-08 2012-09-05 Method for manufacturing nitride semiconductor layer
KR1020120148214A KR101384042B1 (ko) 2012-03-08 2012-12-18 질화물 반도체층의 제조 방법
CN201210560783.XA CN103311095B (zh) 2012-03-08 2012-12-20 用于制造氮化物半导体层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012052343A JP5319810B2 (ja) 2012-03-08 2012-03-08 窒化物半導体層の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013081635A Division JP5892971B2 (ja) 2013-04-09 2013-04-09 窒化物半導体層の製造方法

Publications (2)

Publication Number Publication Date
JP2013187428A JP2013187428A (ja) 2013-09-19
JP5319810B2 true JP5319810B2 (ja) 2013-10-16

Family

ID=49114487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012052343A Active JP5319810B2 (ja) 2012-03-08 2012-03-08 窒化物半導体層の製造方法

Country Status (4)

Country Link
US (1) US9349590B2 (ja)
JP (1) JP5319810B2 (ja)
KR (1) KR101384042B1 (ja)
CN (1) CN103311095B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187551A (ja) * 2013-04-09 2013-09-19 Toshiba Corp 窒化物半導体層の製造方法
US9349590B2 (en) 2012-03-08 2016-05-24 Kabushiki Kaisha Toshiba Method for manufacturing nitride semiconductor layer

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5765861B2 (ja) * 2012-08-27 2015-08-19 コバレントマテリアル株式会社 窒化物半導体層の分析方法及びこれを用いた窒化物半導体基板の製造方法
JP5425284B1 (ja) 2012-09-21 2014-02-26 株式会社東芝 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
KR101439064B1 (ko) * 2013-12-02 2014-09-05 단국대학교 산학협력단 이종 접합 구조를 가지는 발광 다이오드 및 이의 제조방법
JP6302254B2 (ja) * 2014-01-15 2018-03-28 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法
JP6306200B2 (ja) * 2014-09-22 2018-04-04 シャープ株式会社 窒化物半導体発光素子
CN104465918B (zh) * 2014-10-31 2017-06-27 华灿光电(苏州）有限公司 一种发光二极管外延片及其制备方法
KR102347387B1 (ko) 2015-03-31 2022-01-06 서울바이오시스 주식회사 자외선 발광 소자
JPWO2017164036A1 (ja) * 2016-03-24 2019-01-31 スタンレー電気株式会社 Ｉｉｉ族窒化物積層体の製造方法
US9818871B1 (en) * 2016-10-20 2017-11-14 Cisco Technology, Inc. Defense layer against semiconductor device thinning
US20180182916A1 (en) * 2016-12-26 2018-06-28 Toyoda Gosei Co., Ltd. Group iii nitride semiconductor light-emitting device and production method therefor
JP6903857B2 (ja) * 2017-06-02 2021-07-14 住友電工デバイス・イノベーション株式会社 半導体基板の製造方法
JP7033498B2 (ja) 2018-05-18 2022-03-10 株式会社東芝 半導体素子及びその製造方法
TWI780167B (zh) * 2018-06-26 2022-10-11 晶元光電股份有限公司 半導體基底以及半導體元件
JP6951301B2 (ja) 2018-07-23 2021-10-20 株式会社東芝 半導体装置及びその製造方法
JP6595682B2 (ja) * 2018-09-20 2019-10-23 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子
CN113169222B (zh) * 2020-12-30 2022-11-11 英诺赛科(苏州)半导体有限公司 用于iii族氮化物半导体的具有不连续铝含量的外延层

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3349931B2 (ja) * 1997-10-30 2002-11-25 松下電器産業株式会社 半導体レーザ装置の製造方法
JPH11186602A (ja) * 1997-12-24 1999-07-09 Toshiba Corp 発光素子および結晶成長方法
JP2001053339A (ja) 1999-08-11 2001-02-23 Toshiba Corp 半導体発光素子およびその製造方法
JP3591710B2 (ja) 1999-12-08 2004-11-24 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物層の成長方法およびそれを用いた基板の製造方法
DE10056475B4 (de) * 2000-11-15 2010-10-07 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis mit verbesserter p-Leitfähigkeit und Verfahren zu dessen Herstellung
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP3960815B2 (ja) 2002-02-12 2007-08-15 シャープ株式会社 半導体発光素子
JP2004296717A (ja) 2003-03-26 2004-10-21 Toshimasa Suzuki 窒化物系半導体を含む積層体およびそれを用いた電子素子
JP4123482B2 (ja) * 2003-12-19 2008-07-23 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物層およびそれを用いた基板
JP4513422B2 (ja) 2004-06-02 2010-07-28 住友電気工業株式会社 半導体装置を製造する方法
JP2006024713A (ja) 2004-07-07 2006-01-26 Matsushita Electric Ind Co Ltd 窒化物半導体素子およびその製造方法
KR100674829B1 (ko) 2004-10-29 2007-01-25 삼성전기주식회사 질화물계 반도체 장치 및 그 제조 방법
JP2007080896A (ja) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd 半導体素子
JP5117283B2 (ja) 2008-05-29 2013-01-16 古河電気工業株式会社 半導体電子デバイス
JP2010053002A (ja) * 2008-08-29 2010-03-11 Kanagawa Acad Of Sci & Technol 半導体積層構造
JP5053220B2 (ja) 2008-09-30 2012-10-17 古河電気工業株式会社 半導体電子デバイスおよび半導体電子デバイスの製造方法
JP5378829B2 (ja) 2009-02-19 2013-12-25 住友電気工業株式会社 エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法
JP5401145B2 (ja) 2009-03-26 2014-01-29 株式会社トクヤマ Ｉｉｉ族窒化物積層体の製造方法
JP5143171B2 (ja) * 2010-03-17 2013-02-13 株式会社東芝 半導体発光素子及びその製造方法
US20110244663A1 (en) * 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer
KR20110120019A (ko) * 2010-04-28 2011-11-03 삼성전자주식회사 반도체 소자
CN102237454A (zh) * 2010-04-29 2011-11-09 展晶科技(深圳)有限公司 半导体光电元件及其制造方法
JP5706102B2 (ja) 2010-05-07 2015-04-22 ローム株式会社 窒化物半導体素子
KR101105868B1 (ko) * 2010-11-08 2012-01-16 한국광기술원 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
JP5319810B2 (ja) 2012-03-08 2013-10-16 株式会社東芝 窒化物半導体層の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349590B2 (en) 2012-03-08 2016-05-24 Kabushiki Kaisha Toshiba Method for manufacturing nitride semiconductor layer
JP2013187551A (ja) * 2013-04-09 2013-09-19 Toshiba Corp 窒化物半導体層の製造方法

Also Published As

Publication number Publication date
US20130237036A1 (en) 2013-09-12
US9349590B2 (en) 2016-05-24
KR101384042B1 (ko) 2014-05-08
KR20130103293A (ko) 2013-09-23
CN103311095A (zh) 2013-09-18
JP2013187428A (ja) 2013-09-19
CN103311095B (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
JP5319810B2 (ja) 窒化物半導体層の製造方法
JP5228122B1 (ja) 窒化物半導体素子及び窒化物半導体ウェーハ
JP5944294B2 (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
US10008571B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
JP6302254B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法
JP5421442B1 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP2017208554A (ja) 半導体積層体
JP5892971B2 (ja) 窒化物半導体層の製造方法
JP5925708B2 (ja) 窒化物半導体素子及びウェーハ
JP5833202B2 (ja) 窒化物半導体素子及びウェーハ
JP6437083B2 (ja) 半導体ウェーハ及び半導体素子
JP5996489B2 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP6264628B2 (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP2014063988A (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP2015199663A (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
JP2014068018A (ja) 半導体発光素子及び半導体発光素子の製造方法
KR20130070931A (ko) 질화물계 반도체 발광소자 및 제조 방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130711

R151 Written notification of patent or utility model registration

Ref document number: 5319810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151