JP2014068018A - 半導体発光素子及び半導体発光素子の製造方法 - Google Patents
半導体発光素子及び半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP2014068018A JP2014068018A JP2013210101A JP2013210101A JP2014068018A JP 2014068018 A JP2014068018 A JP 2014068018A JP 2013210101 A JP2013210101 A JP 2013210101A JP 2013210101 A JP2013210101 A JP 2013210101A JP 2014068018 A JP2014068018 A JP 2014068018A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buffer
- buffer layer
- nitride semiconductor
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】クラックを抑制し、転位密度の低い半導体発光素子及び半導体発光素子の製造方法を提供する。
【解決手段】実施形態によれば、第1バッファ部と発光層と第2バッファ部とシリコン含有部とを備えた半導体発光素子が提供される。第1バッファ部は、第1〜第nバッファ層(nは、2以上9以下の整数)を有する。第1〜第nバッファ層のうちの第iバッファ層(iは、1以上n未満の整数)は、格子長Wiを有する。第iバッファ層の上に設けられ第iバッファ層に接する第(i+1)バッファ層は、格子長W(i+1)を有する。第iバッファ層及び第(i+1)バッファ層は、0.003≦(W(i+1)−Wi)/Wi≦0.008の関係を満たす。第2バッファ部は、第1バッファ部と発光層との間に設けられる。シリコン含有部は、第1バッファ部と第2バッファ部との間に設けられる。
【選択図】図1
【解決手段】実施形態によれば、第1バッファ部と発光層と第2バッファ部とシリコン含有部とを備えた半導体発光素子が提供される。第1バッファ部は、第1〜第nバッファ層(nは、2以上9以下の整数)を有する。第1〜第nバッファ層のうちの第iバッファ層(iは、1以上n未満の整数)は、格子長Wiを有する。第iバッファ層の上に設けられ第iバッファ層に接する第(i+1)バッファ層は、格子長W(i+1)を有する。第iバッファ層及び第(i+1)バッファ層は、0.003≦(W(i+1)−Wi)/Wi≦0.008の関係を満たす。第2バッファ部は、第1バッファ部と発光層との間に設けられる。シリコン含有部は、第1バッファ部と第2バッファ部との間に設けられる。
【選択図】図1
Description
本発明の実施形態は、半導体発光素子及び半導体発光素子の製造方法に関する。
窒化物半導体を含む半導体層をシリコン基板上に形成した窒化物半導体ウェーハがある。窒化物半導体ウェーハは、例えば、発光ダイオード(LED)などの半導体発光素子の製造に用いられる。窒化物半導体ウェーハには、シリコン基板の熱膨張係数と半導体層の熱膨張係数の違いにより、製造時に半導体層にクラックが発生し易いという問題がある。窒化物半導体層に圧縮応力を印加することによって、クラックの発生を抑制する手法がある。しかしながら、窒化物半導体層に圧縮応力を印加すると、貫通転位を低減させることが困難になる。
本発明の実施形態は、クラックを抑制し、転位密度の低い半導体発光素子及び半導体発光素子の製造方法を提供する。
本発明の実施形態によれば、第1バッファ部と、発光層と、第2バッファ部と、シリコン含有部と、を備えた半導体発光素子が提供される。前記第1バッファ部は、窒化物半導体を含む第1〜第nバッファ層(nは、2以上9以下の整数)を有する。前記第1〜第nバッファ層のうちの第iバッファ層(iは、1以上n未満の整数)は、前記第1バッファ層の主面に対して平行な第1方向の格子長Wiを有する。前記第iバッファ層の上に設けられ前記第iバッファ層に接する第(i+1)バッファ層は、前記第1方向の格子長W(i+1)を有する。前記第1〜第nバッファ層において、前記第iバッファ層及び前記第(i+1)バッファ層は、0.003≦(W(i+1)−Wi)/Wi≦0.008の関係を満たす。前記発光層は、窒化物半導体を含む複数の障壁層と、窒化物半導体を含む複数の井戸層と、を含む。前記複数の障壁層と前記複数の井戸層とのそれぞれは、前記バッファ部から前記発光層に向かう方向に交互に形成される。前記第2バッファ部は、前記第1バッファ部と前記発光層との間に設けられ、窒化物半導体を含む。前記シリコン含有部は、前記第1バッファ部と前記第2バッファ部との間に設けられ、シリコンを含む。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施の形態)
本実施形態に係る窒化物半導体ウェーハ110は、例えば、半導体発光素子、半導体受光素子、または、電子デバイスなどの窒化物半導体素子の製造に用いられる。半導体発光素子は、例えば、発光ダイオード(LED)及びレーザダイオード(LD)などを含む。半導体受光素子は、例えば、フォトダイオード(PD)などを含む。電子デバイスは、例えば、高電子移動度トランジスタ(HEMT)、ヘテロ接合バイポーラトランジスタ(HBT)、電界トランジスタ(FET)及びショットキーバリアダイオード(SBD)などを含む。
本実施形態に係る窒化物半導体ウェーハ110は、例えば、半導体発光素子、半導体受光素子、または、電子デバイスなどの窒化物半導体素子の製造に用いられる。半導体発光素子は、例えば、発光ダイオード(LED)及びレーザダイオード(LD)などを含む。半導体受光素子は、例えば、フォトダイオード(PD)などを含む。電子デバイスは、例えば、高電子移動度トランジスタ(HEMT)、ヘテロ接合バイポーラトランジスタ(HBT)、電界トランジスタ(FET)及びショットキーバリアダイオード(SBD)などを含む。
図1は、第1の実施形態に係る窒化物半導体ウェーハの構成を例示する模式的断面図である。
図1に表したように、本実施形態に係る窒化物半導体ウェーハ110は、シリコン基板40と、第1バッファ部51と、シリコン含有部55と、上層部15と、を備える。
第1バッファ部51は、シリコン基板40の上に設けられる。シリコン含有部55は、第1バッファ部51の上に設けられる。シリコン含有部55は、シリコンを含む。上層部15は、シリコン含有部55の上に設けられる。上層部15は、窒化物半導体を含む。上層部15は、第2バッファ部52と機能層10sとの少なくともいずれかを含む。第2バッファ部52は、シリコン含有部55の上に設けられる。第2バッファ部52は、窒化物半導体を含む。機能層10sは、第2バッファ部52の上に設けられる。機能層10sは、窒化物半導体を含む。機能層10sは、不純物を含む不純物含有層ILを含む。不純物含有層ILの不純物の濃度は、第2バッファ部52の不純物の濃度よりも高い。
図1に表したように、本実施形態に係る窒化物半導体ウェーハ110は、シリコン基板40と、第1バッファ部51と、シリコン含有部55と、上層部15と、を備える。
第1バッファ部51は、シリコン基板40の上に設けられる。シリコン含有部55は、第1バッファ部51の上に設けられる。シリコン含有部55は、シリコンを含む。上層部15は、シリコン含有部55の上に設けられる。上層部15は、窒化物半導体を含む。上層部15は、第2バッファ部52と機能層10sとの少なくともいずれかを含む。第2バッファ部52は、シリコン含有部55の上に設けられる。第2バッファ部52は、窒化物半導体を含む。機能層10sは、第2バッファ部52の上に設けられる。機能層10sは、窒化物半導体を含む。機能層10sは、不純物を含む不純物含有層ILを含む。不純物含有層ILの不純物の濃度は、第2バッファ部52の不純物の濃度よりも高い。
ここで、シリコン基板40から機能層10sに向かう積層方向をZ軸方向とする。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向とX軸方向とに対して垂直な方向をY軸方向とする。
本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。また、「上に設けられる」とは、直接接して設けられる場合の他に、間に他の層が挿入されて設けられる場合も含む。
本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。また、「上に設けられる」とは、直接接して設けられる場合の他に、間に他の層が挿入されて設けられる場合も含む。
第1バッファ部51は、第1バッファ層BF1〜第nバッファ層BFnの複数のバッファ層を有する。但し、nは、2以上9以下の整数である。第1バッファ層BF1〜第nバッファ層BFnのうちの第iバッファ層BFiは、第1バッファ層BF1の主面BF1aに対して平行な第1方向の格子長Wiを有する。但し、iは、1以上n未満の整数である。
第iバッファ層BFiの上に設けられた第(i+1)バッファ層BF(i+1)は、第1方向の格子長W(i+1)を有する。第(i+1)バッファ層BF(i+1)は、例えば、第iバッファ層BFiに接する。
第1バッファ層BF1〜第nバッファ層BFnにおいて、隣接する2つのバッファ層(すなわち第iバッファ層BFi及び第(i+1)バッファ層BF(i+1))は、全て(W(i+1)−Wi)/Wi≦0.008の関係を満たす。後述するように、(W(i+1)−Wi)/Wiは、0.003以上であることが好ましい。
例えば、第1バッファ層BF1の主面BF1aが、c面である場合、第1方向は例えばa軸方向である。例えば、格子長Wiは、第iバッファ層BFiにおけるa軸方向の格子長である。
以下では、説明を簡単にするために、第1方向がa軸方向である場合として説明する。但し、実施形態において、第1方向は、主面BF1a(X−Y平面)に対して平行な任意の方向とすることができ、以下の説明は、a軸方向が主面BF1a(X−Y平面)に対して平行な任意の方向である場合に適用できる。
第1バッファ層BF1〜第nバッファ層BFnは、窒化物半導体を含む。第1バッファ層BF1は、例えば、Alx1Ga1−x1N(0<x1≦1)を含む。第nバッファ層BFnは、例えば、AlxnGa1−xnN(0≦xn<x1)を含む。第1バッファ層BF1と第nバッファ層BFnとの間の第iバッファ層BFiは、例えば、AlxiGa1−xiN(xn<xi<x1)を含む。第1バッファ層BF1は、例えば、AlN層である。第nバッファ層BFnは、例えば、AlGaN層またはGaN層である。第1バッファ層BF1と第nバッファ層BFnとの間の第iバッファ層BFiは、例えば、AlGaN層である。第nバッファ層BFnがAlGaN層である場合、第1バッファ層BF1と第nバッファ層BFnとの間の第iバッファ層BFiのAlGaN層のAl組成比は、第nバッファ層BFnのAlGaN層のAl組成比よりも高くする。
第iバッファ層BFiと第(i+1)バッファ層BF(i+1)との第1方向(例えばa軸方向)の格子不整合率(lattice mismatch)LMは、(1)式で求められる。
[数1]
LM=(W(i+1)−Wi)/Wi ×100(%) … (1)
以下では、AlN層とGaN層との物性値から得られるa軸方向の格子不整合率をLMc、AlN層とGaN層との実験値から得られるa軸方向の格子不整合率をLMt、第1バッファ層BF1〜第nバッファ層BFnにおいて、隣接する2つのバッファ層のa軸方向の格子不整合率をLMxと表記して説明する。
例えば、第1バッファ層BF1〜第nバッファ層BFnにおいて、隣接する2つのバッファ層のa軸方向の格子不整合率LMxは、全て0.3%≦LMx≦0.8%の関係を満たす。
[数1]
LM=(W(i+1)−Wi)/Wi ×100(%) … (1)
以下では、AlN層とGaN層との物性値から得られるa軸方向の格子不整合率をLMc、AlN層とGaN層との実験値から得られるa軸方向の格子不整合率をLMt、第1バッファ層BF1〜第nバッファ層BFnにおいて、隣接する2つのバッファ層のa軸方向の格子不整合率をLMxと表記して説明する。
例えば、第1バッファ層BF1〜第nバッファ層BFnにおいて、隣接する2つのバッファ層のa軸方向の格子不整合率LMxは、全て0.3%≦LMx≦0.8%の関係を満たす。
第1バッファ層BF1がAlN層であり、第nバッファ層BFnがGaN層であるとする。AlN層とGaN層との物性値から得られるa軸方向の格子不整合率LMcは、2.5%である。AlN層とGaN層との実験値から得られるa軸方向の格子不整合率LMtは、例えば、1.9%以上2.5%以下である。すなわち、第1バッファ層BF1と第nバッファ層BFnとの第1方向における格子不整合率LMtは、1.9%以上2.5%以下である。
第1バッファ層BF1〜第nバッファ層BFnにおいて、隣接する2つのバッファ層のa軸方向の格子不整合率LMxが一定であるとする。このとき、格子不整合率LMxが0.3%である場合、0.3×8=2.4であるから、AlN層である第1バッファ層BF1とGaN層である第nバッファ層BFnとの間に設けられるAlGaN層の数は、7である。
すなわち、第1バッファ部51に設けられるバッファ層の数nの最大値は、上記AlGaN層の数7にAlN層とGaN層とを加えた9である。また、数nの最小値は、例えば、AlN層とその上のAlGaN層との2である。このため、数nは、2以上9以下の整数となる。
シリコン基板40の上にAlN層を形成する場合、AlN層のa軸方向の格子は、AlNとシリコンとの格子定数差によって引っ張られる。また、AlGaN層の上にGaN層を形成する場合、GaN層のa軸方向の格子は、GaNとAlGaNとの格子定数差によって圧縮される。このため、AlN層とGaN層とのa軸方向の格子不整合率LMtは、2.5%よりも小さくなる傾向にある。窒化物半導体ウェーハの複数の試料を作製し、それら複数の試料のAlN層とGaN層とのa軸方向の格子不整合率LMtを測定した実験によると、格子不整合率LMtの平均値は、約2.1%であった。すなわち、AlN層とGaN層とのa軸方向の実際の格子不整合率LMtは、例えば、2.0%以上2.2%以下である。
第1バッファ層BF1〜第nバッファ層BFnにおいて、隣接する2つのバッファ層のa軸方向の格子不整合率LMxは、Alの組成比を変化させることで調整される。第1バッファ層BF1から第nバッファ層BFnに向かって、Alの組成比を徐々に低下させる。すなわち、第(i+1)バッファ層BF(i+1)におけるAlの組成比は、第iバッファ層BFiにおけるAlの組成比よりも低い。
以下では、第1バッファ部51に設けられる層の数nを5として、説明を行う。
すなわち、第1バッファ部51は、第1バッファ層BF1〜第5バッファ層BF5を有する。第1バッファ層BF1は、シリコン基板40の上に設けられる。第2バッファ層BF2は、第1バッファ層BF1の上に設けられる。第3バッファ層BF3は、第2バッファ層BF2の上に設けられる。第4バッファ層BF4は、第3バッファ層BF3の上に設けられる。第5バッファ層BF5は、第4バッファ層BF4の上に設けられる。この例においては、第5バッファ層BF5が、第nバッファ層BFnである。
すなわち、第1バッファ部51は、第1バッファ層BF1〜第5バッファ層BF5を有する。第1バッファ層BF1は、シリコン基板40の上に設けられる。第2バッファ層BF2は、第1バッファ層BF1の上に設けられる。第3バッファ層BF3は、第2バッファ層BF2の上に設けられる。第4バッファ層BF4は、第3バッファ層BF3の上に設けられる。第5バッファ層BF5は、第4バッファ層BF4の上に設けられる。この例においては、第5バッファ層BF5が、第nバッファ層BFnである。
第1バッファ層BF1は、例えば、Alx1Ga1−x1N(0<x1≦1)を含む。第2バッファ層BF2は、例えば、Alx2Ga1−x2N(0<x2<x1)を含む。第3バッファ層BF3は、例えば、Alx3Ga1−x3N(0<x3<x2)を含む。第4バッファ層BF4は、例えば、Alx4Ga1−x4N(0<x4<x3)を含む。第5バッファ層BF5は、例えば、Alx5Ga1−x5N(0≦x5<x4)を含む。組成比x1〜組成比x5は、x1>x2>x3>x4>x5の関係にある。窒化物半導体ウェーハ110においては、例えば、x1=1、x2=0.5、x3=0.3、x4=0.15、及び、x5=0とされる。
例えば、第2バッファ層BF2は、第1バッファ層BF1に接する。第3バッファ層BF3は、第2バッファ層BF2に接する。第4バッファ層BF4は、第3バッファ層BF3に接する。第5バッファ層BF5は、第4バッファ層BF4に接する。
第1〜第5バッファ層BF1〜BF5は、それぞれ、第1方向(例えばa軸方向)の格子長、すなわち、第1〜第5格子長W1〜W5をそれぞれ有する。
第2バッファ層BF2と第1バッファ層BF1とは、例えば、0.003≦(W2−W1)/W1≦0.008の関係を満たす。第3バッファ層BF3と第2バッファ層BF2とは、例えば、0.003≦(W3−W2)/W2≦0.008の関係を満たす。第4バッファ層BF4と第3バッファ層BF3とは、例えば、0.003≦(W4−W3)/W3≦0.008の関係を満たす。第5バッファ層BF5と第4バッファ層BF4とは、例えば、0.003≦(W5−W4)/W4≦0.008の関係を満たす。
第2バッファ部52は、例えば、Alx0Gax0N(0≦x0<1)を含む。第2バッファ部52には、例えば、ノンドープのGaN層が用いられる。第2バッファ部52は、GaN層に限ることなく、例えば、AlGaN層でもよい。第2バッファ部52は、例えば、シリコン含有部55の上に設けられたAlGaN層と、このAlGaN層の上に設けられたGaN層と、を含む積層体でもよい。第2バッファ部52は、例えば、Al組成比の異なる複数のAlGaN層を積層させた積層体でもよい。以下では、第2バッファ部52がGaN層である場合として説明する。すなわち、この例において、第2バッファ部52のAl組成比x0は、0である。第2バッファ部52の厚さは、例えば、250nm以上3000nm以下である。
図2は、第1の実施形態に係る窒化物半導体ウェーハの特性を例示する逆格子空間マッピング図である。
図2の横軸は、<11−20>方向の格子定数の逆数Qxであり、縦軸は、<0004>方向の格子定数の逆数Qzである。
図2は、窒化物半導体ウェーハ110(x0=0、x1=1、x2=0.5、x3=0.3、x4=0.15、及び、x5=0)の逆格子空間マッピングの測定結果を表す。
図2に表したように、隣接する2つのバッファ層において、a軸方向の格子不整合率LMxは、0.46%、0.66%、0.34%及び0.63%である。このように、窒化物半導体ウェーハ110においては、隣接する2つのバッファ層におけるa軸方向の格子不整合率LMxが、全て0.3%≦LMx≦0.8%の関係を満たしている。
図2の横軸は、<11−20>方向の格子定数の逆数Qxであり、縦軸は、<0004>方向の格子定数の逆数Qzである。
図2は、窒化物半導体ウェーハ110(x0=0、x1=1、x2=0.5、x3=0.3、x4=0.15、及び、x5=0)の逆格子空間マッピングの測定結果を表す。
図2に表したように、隣接する2つのバッファ層において、a軸方向の格子不整合率LMxは、0.46%、0.66%、0.34%及び0.63%である。このように、窒化物半導体ウェーハ110においては、隣接する2つのバッファ層におけるa軸方向の格子不整合率LMxが、全て0.3%≦LMx≦0.8%の関係を満たしている。
このように、本実施形態に係る窒化物半導体ウェーハ110では、例えば、AlN層とGaN層との格子不整合率LMtを、隣接する2つのバッファ層におけるa軸方向の格子不整合率LMxが、全て0.3%≦LMx≦0.8%の関係を満たすように、複数のAlGaN層で分割する。
図3は、参考例の特性を例示する逆格子空間マッピング図である。
図3は、以下の参考例における逆格子マッピングの測定結果を示す。参考例においては、AlN層とGaN層との間に、複数のAlGaN層が設けられており、複数のAlGaN層において、Alの組成比を均等に分けている。
図3は、以下の参考例における逆格子マッピングの測定結果を示す。参考例においては、AlN層とGaN層との間に、複数のAlGaN層が設けられており、複数のAlGaN層において、Alの組成比を均等に分けている。
図3に例示した参考例では、x0=0、x1=1、x2=0.7、x3=0.5、x4=0.25、及び、x5=0としている。
図3に表したように、参考例では、隣接する2つのバッファ層のa軸方向の格子不整合率LMxは、0.12%、0.55%、0.47%及び0.96%である。このように、第1バッファ層BF1と第2バッファ層BF2とのa軸方向の格子不整合率LMxが、0.12%であり、0.3%以下である。そして、第4バッファ層BF4と第5バッファ層BF5とのa軸方向の格子不整合率LMxが、0.96%であり、0.8%以上である。
図3に表したように、参考例では、隣接する2つのバッファ層のa軸方向の格子不整合率LMxは、0.12%、0.55%、0.47%及び0.96%である。このように、第1バッファ層BF1と第2バッファ層BF2とのa軸方向の格子不整合率LMxが、0.12%であり、0.3%以下である。そして、第4バッファ層BF4と第5バッファ層BF5とのa軸方向の格子不整合率LMxが、0.96%であり、0.8%以上である。
参考例のように、AlN層とGaN層との間に、Alの組成比を均等に分けた複数のAlGaN層を設ける構成では、隣接する2つのバッファ層において、a軸方向の格子不整合率LMxが過度に大きい場合と小さい場合とが生じてしまう。
本実施形態に係る窒化物半導体ウェーハ110では、第1バッファ層BF1〜第nバッファ層BFnにおいて、隣接する2つのバッファ層のa軸方向の格子不整合率LMxが過度に大きくならないようにする。そして、格子不整合率LMxが過度に小さくならないようにする。この例では、格子不整合率LMxが、全て0.3%≦LMx≦0.8%の関係を満たすように、Alの組成比を設定する。
シリコン含有部55の厚さ(Z軸方向に沿う長さ)は、例えば、0.3原子層以上2.0原子層以下であり、好ましくは、0.5原子層以上1.4原子層以下である。シリコン含有部55におけるシリコンの濃度は、例えば、6.2×1019atoms/cm3以上4.0×1020atoms/cm3以下であり、好ましくは、1.0×1020atoms/cm3以上2.8×1020atoms/cm3以下である。シリコン含有部55は、例えば、島状である。シリコン含有部55は、例えば、第1バッファ部51の上面51aの上において非連続的である。第2バッファ部52の一部は、第1バッファ部51(第nバッファ部BFn)に接する。シリコン含有部55は、例えば、SiNを含んでも良い。
第1バッファ部51は、第2バッファ部52との界面付近にシリコンの濃度の高い領域を含んでもよい。この第1バッファ部51におけるシリコン濃度の高い部分をシリコン含有部55と見なし、シリコン濃度の低い部分を第1バッファ部51と見なしても良い。第2バッファ部52は、第1バッファ部51との界面付近にシリコンの濃度の高い領域を含んでもよい。この第2バッファ部52におけるシリコン濃度の高い部分をシリコン含有部55と見なし、シリコン濃度の低い部分を第2バッファ部52と見なしても良い。
図4(a)〜図4(d)は、第1の実施形態に係る窒化物半導体ウェーハの一部の構成を例示する電子顕微鏡写真である。
図4(a)〜図4(d)は、第1バッファ部51の上にシリコン含有層55を形成し、その後シリコン含有層55の上に第2バッファ部52の一部となるGaNを形成した試料のSEM(Scanning Electron Microscope:走査型電子顕微鏡)顕微鏡写真である。
図4(a)〜図4(d)は、第1バッファ部51の上にシリコン含有層55を形成し、その後シリコン含有層55の上に第2バッファ部52の一部となるGaNを形成した試料のSEM(Scanning Electron Microscope:走査型電子顕微鏡)顕微鏡写真である。
図4(a)の試料においては、シリコン含有層55の形成の際に、1040℃において、350lm(liter/minute)の流量のSiH4(モノシラン)を3分間供給している。第2バッファ部52の形成の際には、1090℃において、40lmの流量のNH3(アンモニア)と56.4ccm(cc/minute)の流量のTMGa(トリメチルガリウム)とを5分間供給している。第2バッファ部52が150nm〜250nmの高さの島状の結晶となっていることがわかる。
図4(b)は、図4(a)と同じ試料を倍率を拡大させて撮影した拡大写真である。
図4(b)は、図4(a)と同じ試料を倍率を拡大させて撮影した拡大写真である。
図4(c)の試料においては、シリコン含有層55の形成の際に、1040℃において、350lmの流量のSiH4を8分間供給している。第2バッファ部52の形成の際には、1090℃において、40lmの流量のNH3と56.4ccmの流量のTMGaとを5分間供給している。第2バッファ部52が200nm〜600nmの高さの島状の結晶となっていることがわかる。
すなわち、図4(c)の試料のシリコン含有部55の厚さは、図4(a)の試料のシリコン含有部55の厚さよりも厚い。
図4(d)は、図4(c)と同じ試料を倍率を拡大させて撮影した拡大写真である。
すなわち、図4(c)の試料のシリコン含有部55の厚さは、図4(a)の試料のシリコン含有部55の厚さよりも厚い。
図4(d)は、図4(c)と同じ試料を倍率を拡大させて撮影した拡大写真である。
図4(a)〜図4(d)には、シリコン含有部55と、シリコン含有部55の上に島状に設けられた成長途中の第2バッファ部52のGaN層と、が示される。但し、シリコン含有部55の厚さは、SEMの解像度に対して十分に小さく、シリコン含有部55をSEMで観察することは難しい。このため、下地として写っている部分は、第1バッファ部51であるということもできる。また、シリコン含有部55が島状である場合、下地として写っている部分は、第1バッファ部51とシリコン含有部55との双方である。
図4(a)〜図4(d)に表したように、第1バッファ部51の上にシリコン含有部55を設けることにより、第1バッファ部51の上に形成されるGaN層(窒化物半導体層)の成長の度合いが変化する。すなわち、シリコン含有部55は、上に形成される窒化物半導体層(上層部15)の膜質に影響を与える。
本願発明者は、第1バッファ部51やシリコン含有部55などの成長条件を変化させた種々の実験を行うことにより、本実施形態に係る窒化物半導体ウェーハ110の構成において、クラックを抑制し、転位密度を低減できることを見出した。
シリコン含有部55の有無は、例えば、SIMS(Secondary Ion Mass Spectrometry:二次イオン質量分析法)で判別することができる。例えば、SIMSを用いた分析を行った結果、第1バッファ部51と第2バッファ部52との間の領域に、シリコンが検出された場合に、シリコン含有部55が設けられていると判別することができる。
以下、本願発明者が独自に行った、窒化物半導体ウェーハに関する実験結果について説明する。
図5は、第1の実施形態に係る窒化物半導体ウェーハの特性を例示する表である。
図5は、第1試料SP01〜第3試料SP03の3つの試料の第1バッファ層BF1〜第5バッファ層BF5の成長条件を表す。実験では、図5に表す成長条件に基づいて第1試料SP01〜第3試料SP03を作製し、第1試料SP01〜第3試料SP03の特性が評価される。
図5は、第1の実施形態に係る窒化物半導体ウェーハの特性を例示する表である。
図5は、第1試料SP01〜第3試料SP03の3つの試料の第1バッファ層BF1〜第5バッファ層BF5の成長条件を表す。実験では、図5に表す成長条件に基づいて第1試料SP01〜第3試料SP03を作製し、第1試料SP01〜第3試料SP03の特性が評価される。
図5には、以下の実験条件が示されている。
・シリコン基板40の厚さt0(μm)及び第1〜第5バッファ層BF1〜BF5のそれぞれの厚さt1(nm)、t2(nm)、t3(nm)、t4(nm)及びt5(nm)、
・第1〜第5バッファ層BF1〜BF5を成膜するときの、それぞれの成長温度GT1(℃)、成長温度GT2(℃)、成長温度GT3(℃)、成長温度GT4(℃)及び成長温度GT5(℃)、
・第1〜第5バッファ層BF1〜BF5を成膜するときの、それぞれのトリメチルアルミニウム(TMA)ガスの流量TMA1(ccm:cc/minute)、TMA2(ccm)、TMA3(ccm)、TMA4(ccm)及びTMA5(ccm)、
・第1〜第5バッファ層BF1〜BF5を成膜するときの、それぞれのアンモニア(NH3)ガスの流量N1(lm:liter/minute)、流量N2(lm)、流量N3(lm)、流量N4(lm)、及び流量N5(lm)、
・第1〜第5バッファ層BF1〜BF5を成膜するときの成長速度GR1(nm/minute)、成長速度GR2(nm/minute)、成長速度GR3(nm/minute)、成長速度GR4(nm/minute)及び成長速度GR5(nm/minute)、
・第2〜第5バッファ層BF2〜BF5のそれぞれのAlの組成比x2、x3及びx4。
なお、この実験では、第1バッファ層BF1におけるAl組成比x1は1であり、第5バッファ層BF5におけるAl組成比x5は0である。
成長速度GR1〜成長速度GR5は、膜厚を成長時間で割ることで求められる。
・シリコン基板40の厚さt0(μm)及び第1〜第5バッファ層BF1〜BF5のそれぞれの厚さt1(nm)、t2(nm)、t3(nm)、t4(nm)及びt5(nm)、
・第1〜第5バッファ層BF1〜BF5を成膜するときの、それぞれの成長温度GT1(℃)、成長温度GT2(℃)、成長温度GT3(℃)、成長温度GT4(℃)及び成長温度GT5(℃)、
・第1〜第5バッファ層BF1〜BF5を成膜するときの、それぞれのトリメチルアルミニウム(TMA)ガスの流量TMA1(ccm:cc/minute)、TMA2(ccm)、TMA3(ccm)、TMA4(ccm)及びTMA5(ccm)、
・第1〜第5バッファ層BF1〜BF5を成膜するときの、それぞれのアンモニア(NH3)ガスの流量N1(lm:liter/minute)、流量N2(lm)、流量N3(lm)、流量N4(lm)、及び流量N5(lm)、
・第1〜第5バッファ層BF1〜BF5を成膜するときの成長速度GR1(nm/minute)、成長速度GR2(nm/minute)、成長速度GR3(nm/minute)、成長速度GR4(nm/minute)及び成長速度GR5(nm/minute)、
・第2〜第5バッファ層BF2〜BF5のそれぞれのAlの組成比x2、x3及びx4。
なお、この実験では、第1バッファ層BF1におけるAl組成比x1は1であり、第5バッファ層BF5におけるAl組成比x5は0である。
成長速度GR1〜成長速度GR5は、膜厚を成長時間で割ることで求められる。
シリコン基板40の上に第1バッファ層BF1を形成すると、シリコンと第1バッファ層BF1との第1方向の格子定数差により、シリコン基板40(窒化物半導体ウェーハ)が反る。このように、第iバッファ層BFiの上に第(i+1)バッファ層BF(i+1)を形成すると、第iバッファ層BFiと第(i+1)バッファ層BF(i+1)との第1方向の格子長の差により、シリコン基板40が反る。第1試料SP01〜第3試料SP03においては、第1バッファ層BF1〜第5バッファ層BF5を成膜したときのシリコン基板40の曲率の変化(反り)が、光学モニタによって測定される。
図6は、第1の実施形態に係る窒化物半導体ウェーハの特性を例示するグラフ図である。
図6は、第1試料SP01〜第3試料SP03において、第1バッファ層BF1〜第5バッファ層BF5を順次成膜したときのシリコン基板40の曲率の変化を表す。
図6の縦軸は、窒化物半導体ウェーハの曲率CF(km−1)であり、横軸は、第1バッファ部51の厚さT(nm)である。厚さTの0nmは、シリコン基板40と第1バッファ層BF1との界面に相当する。
図6は、第1試料SP01〜第3試料SP03において、第1バッファ層BF1〜第5バッファ層BF5を順次成膜したときのシリコン基板40の曲率の変化を表す。
図6の縦軸は、窒化物半導体ウェーハの曲率CF(km−1)であり、横軸は、第1バッファ部51の厚さT(nm)である。厚さTの0nmは、シリコン基板40と第1バッファ層BF1との界面に相当する。
第3試料SP03のシリコン基板40の厚さは、第1試料SP01のシリコン基板40の厚さ及び第2試料SP02のシリコン基板40の厚さと異なる。例えば、厚さの異なる複数のシリコン基板40の上に、同じ第1バッファ部51を設けた複数の試料を形成した場合、シリコン基板40の曲率は、シリコン基板40の厚さと相関する。これは、同じ第1バッファ部51を形成した場合には、シリコン基板40の厚さを変化させても、第1バッファ部51に印加される応力が実質的に同じためである。シリコン基板40の曲率とシリコン基板40の厚さとの相関は、例えば、(2)式によって表される。
(2)式においては、シリコン基板40の曲率Kと、シリコン基板40の曲率半径Rと、シリコン基板40の弾性係数Msと、窒化物半導体層(例えば第1バッファ層BF1〜第5バッファ層BF5)の薄膜応力σfと、窒化物半導体層の薄膜厚さhfと、シリコン基板40の厚さhsと、が示される。
(2)式においては、シリコン基板40の曲率Kと、シリコン基板40の曲率半径Rと、シリコン基板40の弾性係数Msと、窒化物半導体層(例えば第1バッファ層BF1〜第5バッファ層BF5)の薄膜応力σfと、窒化物半導体層の薄膜厚さhfと、シリコン基板40の厚さhsと、が示される。
図6において、第3試料SP03の曲率の変化には、(2)式を用いて第1試料SP01のシリコン基板40の厚さ及び第2試料SP02のシリコン基板40の厚さ(525μm)の曲率に換算した換算値を用いている。
曲率CFがマイナスである場合、シリコン基板40の中心のZ軸方向の位置は、シリコン基板40の端部のZ軸方向の位置よりも高い。曲率CFがマイナスである場合、シリコン基板40は、上凸状に反る状態に対応する。逆に、曲率CFがプラスである場合は、シリコン基板40が下凸状に反る状態に対応する。
図6に表したように、第1バッファ層BF1〜第5バッファ層BF5の成膜により、シリコン基板40の曲率が変化する。すなわち、シリコン基板40が反る。例えば、第3試料SP03の第1バッファ層BF1の厚さt1は、120nmである(図5参照)。従って、図6において、厚さTの0nm〜120nmの範囲における曲率CFの変化量が、第1バッファ層BF1の成膜にともなうシリコン基板40の曲率の変化量CF1である。厚さTの0nm〜120nmの範囲における曲率の変化量は、第1バッファ層BF1を成膜する前のシリコン基板40の曲率と、第1バッファ層BF1を成膜した後のシリコン基板40の曲率と、の差である。例えば、第3試料SP03においては、第1バッファ層BF1の成膜にともなうシリコン基板40の曲率の変化量CF1が、約14.4km−1(換算値)である。
第3試料SP03の第2バッファ層BF2の厚さt2は、100nmである(図5参照)。厚さTの120nm〜220nmの範囲における曲率CFの変化量が、第2バッファ層BF2の成膜にともなうシリコン基板40の曲率の変化量CF2である。第3試料SP03においては、第2バッファ層BF2の成膜にともなうシリコン基板40の曲率の変化量CF2が、約−18.1km−1(換算値)である。
第3試料SP03の第3バッファ層BF3の厚さt3は、215nmである(図5参照)。厚さTの220nm〜435nmの範囲における曲率CFの変化量が、第3バッファ層BF3の成膜にともなうシリコン基板40の曲率の変化量CF3である。第3試料SP03においては、第3バッファ層BF3の成膜にともなうシリコン基板40の曲率の変化量CF3が、約−38.6km−1(換算値)である。
第3試料SP03の第4バッファ層BF4の厚さt4は、250nmである(図5参照)。厚さTの435nm〜685nmの範囲における曲率CFの変化量が、第4バッファ層BF4の成膜にともなうシリコン基板40の曲率の変化量CF4である。第3試料SP03においては、第4バッファ層BF4の成膜にともなうシリコン基板40の曲率の変化量CF4が、約−29.8km−1(換算値)である。
第3試料SP03の第5バッファ層BF5の厚さt5は、400nmである(図5参照)。厚さTの685nm〜1085nmの範囲における曲率CFの変化量が、第5バッファ層BF5の成膜にともなうシリコン基板40の曲率の変化量CF5である。第3試料SP03においては、第5バッファ層BF5の成膜にともなうシリコン基板40の曲率の変化量CF5が、約−44.0km−1(換算値)である。
さらに、この評価においては、各バッファ層の成膜によるシリコン基板40の反りを互いに比較するために、上記の測定結果に基づいて、第2バッファ層BF2〜第5バッファ層BF5を100nmの厚さまで成膜したときのシリコン基板40の曲率の変化量を、以下のように求める。
上記のように、第3試料SP03の第2バッファ層BF2の厚さt2は、100nmであるので、第2バッファ層BF2を100nmの厚さまで成膜したことにともなうシリコン基板40の曲率の変化量CF2aは、曲率の変化量CF2と同じである。第3試料SP03においては、曲率の変化量CF2aは、約−18.1km−1(換算値)である。
第3試料SP03においては、厚さTの220nm〜320nmの範囲における曲率CFの変化量が、第3バッファ層BF3を100nmの厚さまで成膜したことにともなうシリコン基板40の曲率の変化量CF3aである。第3試料SP03においては、曲率の変化量CF3aは、約−25.8km−1(換算値)である。
第3試料SP03においては、厚さTの435nm〜535nmの範囲における曲率CFの変化量が、第4バッファ層BF4を100nmの厚さまで成膜したことにともなうシリコン基板40の曲率の変化量CF4aである。第3試料SP03においては、曲率の変化量CF4aは、約−13.3km−1(換算値)である。
第3試料SP03においては、厚さTの685nm〜785nmの範囲における曲率CFの変化量が、第5バッファ層BF5を100nmの厚さまで成膜したことにともなうシリコン基板40の曲率の変化量CF5aである。第3試料SP03においては、曲率の変化量CF5aは、約−22.6km−1(換算値)である。
なお、実験に用いた測定装置では、曲率CFの測定に限界があり、その測定限界においては、マイナス側の合計の曲率の変化量CFtと、プラス側の曲率の変化量CF1と、の和の最大が約−85km−1である。第1試料SP01においては、厚さTの700nm以降の範囲で測定装置の測定限界に達している。このため、第1試料SP01の曲率の変化量CF5及びCF5aは、測定できていない。
図6に表したように、シリコン基板40の上に第1バッファ層BF1を成膜した場合、シリコン基板40の曲率は、プラス側に変化する。一方、第1バッファ層BF1の上に第2バッファ層BF2を成膜した場合、第2バッファ層BF2の上に第3バッファ層BF3を成膜した場合、第3バッファ層BF3の上に第4バッファ層BF4を成膜した場合、及び、第4バッファ層BF4の上に第5バッファ層BF5を成膜した場合、シリコン基板40の曲率は、マイナス側に変化する。
シリコン層の上にAlN層を形成した場合、シリコンとAlNとの第1方向の格子定数差により、AlN層に引っ張り応力が印加される。AlN層の上にAlGaN層を形成した場合、AlNとAlGaNとのa軸方向の格子長の差により、AlGaN層に圧縮応力が印加される。さらに、第1AlGaN層の上に、第1AlGaN層よりもAl組成比の低い第2AlGaN層を形成した場合、Al組成比の異なる2つのAlGaNのa軸方向の格子長の差により、第2AlGaN層に圧縮応力が印加される。そして、AlGaN層の上にGaN層を形成した場合、AlGaNとGaNとのa軸方向の格子長の差により、GaN層に圧縮応力が印加される。第1バッファ層BF1を成膜した場合と、第2バッファ層BF2〜第5バッファ層BF5を成膜した場合と、の曲率の変化の方向の違いは、印加される応力の違いに起因する。
曲率がマイナスである場合、シリコン基板40は、上凸状に反る。すなわち、第1試料SP01〜第3試料SP03においては、第2バッファ層BF2〜第5バッファ層BF5の成膜により、シリコン基板40が、上凸状に反る。
第3試料SP03においては、CF2、CF3、CF4及びCF5の合計の曲率の変化量CFtは、約−130.4km−1(換算値)である。合計の曲理の変化量CFtは、圧縮応力によるシリコン基板40の曲率の変化の合計である。また、第3試料SP03においては、CF2a、CF3a、CF4a及びCF5aの合計の曲率の変化量CFaは、約−79.8km−1(換算値)である。なお、図6には、第3試料SP03のt1〜t5、CF1〜CF5、CF2a〜CF5a及びCFtを例示している。
図7は、第1の実施形態に係る窒化物半導体ウェーハの特性を例示する表である。
図7は、第1試料SP01〜第3試料SP03の特性及びシリコン基板40の曲率の変化の測定結果を表す。
図7は、第1試料SP01〜第3試料SP03の特性及びシリコン基板40の曲率の変化の測定結果を表す。
図7には、格子不整合率及び曲率の変化量の測定結果が示されている。すなわち、図7には、第1バッファ層BF1と第2バッファ層BF2とのa軸方向の格子不整合率LM2(%)、第2バッファ層BF2と第3バッファ層BF3とのa軸方向の格子不整合率LM3(%)、第3バッファ層BF3と第4バッファ層BF4とのa軸方向の格子不整合率LM4(%)、第4バッファ層BF4と第5バッファ層BF5とのa軸方向の格子不整合率LM5(%)、が示されている。図7には、1バッファ層BF1と第5バッファ層BF5とのa軸方向の格子不整合率LMt(%)が示されている。格子不整合率LM2〜LM5、及び、LMtは、逆格子空間マッピングにより取得された値である。
さらに、図7には、
・第2バッファ層BF2のa軸方向の緩和率SR2、第3バッファ層BF3のa軸方向の緩和率SR3、第4バッファ層BF4のa軸方向の緩和率SR4、第5バッファ層BF5のa軸方向の緩和率SR5、
・第2〜第5バッファ層BF2〜BF5をそれぞれ100nmの厚さまで成膜したことにともなうシリコン基板40の曲率の変化量CF2a(km−1)、CF3a(km−1)、CF4a(km−1)及びCF5a(km−1)、
・第2〜第5バッファ層BF2〜BF5の成膜にともなうシリコン基板40の曲率の変化量CF2(km−1)、CF3(km−1)、CF4(km−1)及びCF5(km−1)、
・CF2a、CF3a、CF4a及びCF5aの合計の曲率の変化量CFa(km−1)、及び、
・CF2、CF3、CF4及びCF5の合計の曲率の変化量CFt(km−1)、
が示されている。
・第2バッファ層BF2のa軸方向の緩和率SR2、第3バッファ層BF3のa軸方向の緩和率SR3、第4バッファ層BF4のa軸方向の緩和率SR4、第5バッファ層BF5のa軸方向の緩和率SR5、
・第2〜第5バッファ層BF2〜BF5をそれぞれ100nmの厚さまで成膜したことにともなうシリコン基板40の曲率の変化量CF2a(km−1)、CF3a(km−1)、CF4a(km−1)及びCF5a(km−1)、
・第2〜第5バッファ層BF2〜BF5の成膜にともなうシリコン基板40の曲率の変化量CF2(km−1)、CF3(km−1)、CF4(km−1)及びCF5(km−1)、
・CF2a、CF3a、CF4a及びCF5aの合計の曲率の変化量CFa(km−1)、及び、
・CF2、CF3、CF4及びCF5の合計の曲率の変化量CFt(km−1)、
が示されている。
第1試料SP01において、曲率の変化量CF5及びCF5aは、測定限界に達している。このため、図7において、第1試料SP01のCF5、CF5a、CFa及びCFtは、空欄としている。また、第3試料SP03において、マイナス側の合計の曲率の変化量CFtと、プラス側の曲率の変化量CF1、の和は、−39.8km−1であり、測定範囲内である。第3試料SP03は、シリコン基板40の厚さが950μmであり、第1試料SP01及び第2試料SP02と異なる。そのため、第3試料SP03におけるマイナス側の合計の曲率の変化量CFtと、プラス側の曲率の変化量CF1については、(2)式を用いて525μmの基板厚の曲率に換算した換算値を括弧付きの数値で示してある。
第2試料SP02においては、マイナス側の合計の曲率の変化量CFtと、プラス側の曲率の変化量CF1と、の和が、−80.8km−1であり、測定範囲内である。
第iバッファ層BFiの上に設けられた第(i+1)バッファ層BF(i+1)のa軸方向の緩和率SRiは、例えば、(3)式によって求められる。
(3)式においては、第iバッファ層BFiのa軸方向の格子長a1、第(i+1)バッファ層BF(i+1)のa軸方向の格子長a2、及び、第(i+1)バッファ層BF(i+1)の完全に緩和したa軸方向の格子長a2Rが示される。第(i+1)バッファ層BF(i+1)のa軸方向の格子長a2が第iバッファ層BFiのa軸方向の格子長a1に一致する場合(完全に歪んでいる場合)に、第(i+1)バッファ層BF(i+1)のa軸方向の緩和率SRiは、0になる。また、第(i+1)バッファ層BF(i+1)のa軸方向の格子長a2が第(i+1)バッファ層BF(i+1)の完全に緩和したa軸方向の格子長a2Rに一致する場合(完全に緩和している場合)に、第(i+1)バッファ層BF(i+1)のa軸方向の緩和率SRiは、1になる。第(i+1)バッファ層BF(i+1)のa軸方向の格子長a2と第iバッファ層BFiのa軸方向の格子長a1とのa軸方向の格子不整合率が小さく、第(i+1)バッファ層BF(i+1)の膜厚が薄いほど、第(i+1)バッファ層BF(i+1)のa軸方向の緩和率SRiは、0に近づく。
(3)式においては、第iバッファ層BFiのa軸方向の格子長a1、第(i+1)バッファ層BF(i+1)のa軸方向の格子長a2、及び、第(i+1)バッファ層BF(i+1)の完全に緩和したa軸方向の格子長a2Rが示される。第(i+1)バッファ層BF(i+1)のa軸方向の格子長a2が第iバッファ層BFiのa軸方向の格子長a1に一致する場合(完全に歪んでいる場合)に、第(i+1)バッファ層BF(i+1)のa軸方向の緩和率SRiは、0になる。また、第(i+1)バッファ層BF(i+1)のa軸方向の格子長a2が第(i+1)バッファ層BF(i+1)の完全に緩和したa軸方向の格子長a2Rに一致する場合(完全に緩和している場合)に、第(i+1)バッファ層BF(i+1)のa軸方向の緩和率SRiは、1になる。第(i+1)バッファ層BF(i+1)のa軸方向の格子長a2と第iバッファ層BFiのa軸方向の格子長a1とのa軸方向の格子不整合率が小さく、第(i+1)バッファ層BF(i+1)の膜厚が薄いほど、第(i+1)バッファ層BF(i+1)のa軸方向の緩和率SRiは、0に近づく。
図6及び図7に表したように、合計の曲率の変化量CFtは、第2試料SP02では、−97.2km−1であり、第3試料SP03では、−130.4km−1(換算値)である。第3試料SP03の曲率の変化量CFtは、第2試料SP02の曲率の変化量CFtよりも大きい。また、図6に表したように、第1試料SP01の曲率の変化量CFtは、第2試料SP02の曲率の変化量CFtよりも大きい。
従って、第1試料SP01の第1バッファ部51に印加される圧縮応力は、第2試料SP02の第1バッファ部51に印加される圧縮応力よりも大きい。第3試料SP03の第1バッファ部51に印加される圧縮応力は、第2試料SP02の第1バッファ部51に印加される圧縮応力よりも大きい。第1試料SP01及び第3試料SP03においては、第2試料SP02と比較して、より大きい圧縮応力を第1バッファ部51に印加することができ、クラックをより抑制することができる。
第1〜第3試料SP01〜SP03について、さらに解析する。
図8は、第1の実施形態に係る窒化物半導体ウェーハの特性を例示するグラフ図である。
図8は、第1試料SP01〜第3試料SP03の曲率の変化量CF2a、CF3a、CF4a及びCF5aをプロットしたグラフ図である。図8の縦軸は、シリコン基板40の曲率の変化量CF(km−1)であり、横軸は、隣接する2つのバッファ層のa軸方向の格子不整合率LMx(%)である。図8は、100nmの厚さの窒化物半導体層を形成した場合の、格子不整合率LMxと、曲率の変化量CFと、の関係の一例である。
図8は、第1の実施形態に係る窒化物半導体ウェーハの特性を例示するグラフ図である。
図8は、第1試料SP01〜第3試料SP03の曲率の変化量CF2a、CF3a、CF4a及びCF5aをプロットしたグラフ図である。図8の縦軸は、シリコン基板40の曲率の変化量CF(km−1)であり、横軸は、隣接する2つのバッファ層のa軸方向の格子不整合率LMx(%)である。図8は、100nmの厚さの窒化物半導体層を形成した場合の、格子不整合率LMxと、曲率の変化量CFと、の関係の一例である。
第1試料SP01のCF5aは、前述のように、測定装置の測定限界に達している。このため、第1試料SP01のCF5aは、図8にプロットすることができない。また、第3試料SP03のCF2a、CF3a、CF4a及びCF5aについては、(2)式で求めた換算値を用いている。
図8に表したように、LMx≦0.8%の領域においては、曲率の変化量CFの絶対値が、格子不整合率LMxの増加にともなって増加する。一方、0.8%<LMxの領域においては、曲率の変化量CFの絶対値が、格子不整合率LMxの増加にともなって減少する。0.8%<LMxの領域において、曲率の変化量CFの絶対値が、格子不整合率LMxの増加にともなって減少するのは、格子不整合率LMxが大きくなりすぎて、格子緩和が生じているためであると考えられる。LMx≦0.8%とすることにより、格子緩和を抑制することができる。また、格子緩和にともなう転位の発生を抑えることができる。
図8に表したように、LMx<0.3%の領域における窒化物半導体ウェーハの曲率の変化量CFの絶対値は、0.3%≦LMx≦0.8%の領域における窒化物半導体ウェーハの曲率の変化量CFの絶対値よりも小さい。窒化物半導体ウェーハにおいては、第1バッファ部51に圧縮応力が印加されている場合に、上凸状に反る。上凸状に反る窒化物半導体ウェーハの曲率の大きさは、第1バッファ部51に印加される圧縮応力の大きさに従う。このため、LMx<0.3%とした場合に第1バッファ部51に印加される圧縮応力は、0.3%≦LMx≦0.8%とした場合に第1バッファ部51に印加される圧縮応力よりも小さい。
また、0.3%≦LMxとすることにより、AlN層とGaN層との間のAlGaN層の数を抑えることができる。例えば、AlGaN層の数を7層以下に抑えることができる。AlGaN層の数が増えると、例えば、TMAガスの流量やTMGガスの流量などの成長条件の設定が煩雑になり、窒化物半導体ウェーハの製造が難しくなる。従って、0.3%≦LMxとすることにより、窒化物半導体ウェーハの製造を容易にすることができる。
さらに、LMx<0.3%の範囲において、0.3%≦LMx≦0.8%の範囲と同等の窒化物半導体ウェーハの曲率の変化量を得るためには、AlGaN層が厚くなる。厚いAlGaN層は、平坦性を失いやすい。AlGaN層の平坦性が失われると、AlGaN層の上に成長する窒化物半導体層の圧縮応力の減少を招く可能性がある。従って、0.3%≦LMxとすることにより、窒化物半導体ウェーハを薄型化でき、クラックを抑制できる。
実施形態においては、隣接する2つのバッファ層におけるa軸方向の格子不整合率LMxが、全て0.3%≦LMx≦0.8%の関係を満たすように、第1バッファ層BF1〜第5バッファ層BF5を形成することにより、0.3%≦LMx≦0.8%の関係を満たさない場合に比べて、第1バッファ部51に大きな圧縮応力を印加することができる。
この実験の第1試料SP01においては、格子不整合率LM2〜格子不整合率LM5において、0.3%≦LMx≦0.8%の関係を満たしている(図7参照)。
これに対して、第2試料SP02においては、格子不整合率LM2、及び、格子不整合率LM5において、0.3%≦LMx≦0.8%の関係を満たしていない。
第3試料SP03においては、格子不整合率LM2〜格子不整合率LM5において、0.3%≦LMx≦0.8%の関係を満たしている。
既に説明したように、第1試料SP01の曲率の変化量は、第2試料SP02の曲率の変化量よりも大きく、第1試料SP01の第1バッファ部51に印加される圧縮応力は、第2試料SP02の第1バッファ部51に印加される圧縮応力よりも大きい。第3試料SP03の曲率の変化量は、第2試料SP02の曲率の変化量よりも大きく、第3試料SP03の第1バッファ部51に印加される圧縮応力は、第2試料SP02の第1バッファ部51に印加される圧縮応力よりも大きい。このように、隣接する2つのバッファ層におけるa軸方向の格子不整合率LMxが、全て0.3%≦LMx≦0.8%の関係を満たすように、第1バッファ層BF1〜第5バッファ層BF5を形成することにより、0.3%≦LMx≦0.8%の関係を満たさない場合に比べて、より大きな圧縮応力を第1バッファ部51に印加することができる。
(2)式で表したように、シリコン基板40の曲率は、シリコン基板40の厚さと相関する。従って、シリコン基板40の厚さを変化させても、図8に表したシリコン基板40の厚さを525μmとした場合と同様に、0.3%≦LMx≦0.8%の関係を満たすように、第1バッファ層BF1〜第5バッファ層BF5を形成することにより、0.3%≦LMx≦0.8%の関係を満たさない場合に比べて、第1バッファ部51に大きな圧縮応力を印加することができる。
窒化物半導体ウェーハ110において、窒化物半導体を含む機能層10s、第2バッファ部52及び第1バッファ部51の熱膨張係数は、シリコン基板40の熱膨張係数とは異なる。このため、窒化物半導体ウェーハ110においては、機能層10sの成膜時の温度から室温に戻す際に、機能層10s、第2バッファ部52及び第1バッファ部51に引っ張り応力が印加される。従来の窒化物半導体ウェーハにおいては、降温時に印加される引っ張り応力により、窒化物半導体ウェーハが下凸状に反り、機能層10sにクラックが発生してしまう場合があった。
窒化物半導体ウェーハ110では、室温に戻す際に機能層10sに印加される引っ張り応力を、第1バッファ部51の圧縮応力によってバランスさせることができる。例えば、室温に戻した際の窒化物半導体ウェーハ110の反りが抑えられる。これにより、窒化物半導体ウェーハ110では、機能層10sにクラックが発生することを抑えることができる。
AlmGa1−mN(0≦m≦1)を含むバッファ層を、基板と機能層との間に設け、基板から機能層に行くほどバッファ層のAl組成比を減少させる半導体素子がある。この参考例の半導体素子では、例えば、Al組成比を、1.0、0.8、0.6、0.4、0.2及び0のように、減少させる。すなわち、参考例の半導体素子のバッファ層は、Al組成比を均等に分けた5つのバッファ層を含む。AlNとGaNとの物性値から得られるa軸方向の格子不整合率LMcは、2.5%である。AlNとGaNとの実験値から得られるa軸方向の格子不整合率LMtは、例えば、1.9%以上2.5%以下である。これをAl組成比を均等に分けた5つのバッファ層で均等に分割すると、隣接する2つのバッファ層におけるa軸方向の格子不整合率LMxは、0.38%以上0.50%以下である。
しかしながら、AlNとGaNとのa軸方向の格子不整合率LMtを、Al組成比を均等に分割した5つのバッファ層で分割した場合、隣接する2つのバッファ層におけるa軸方向の格子不整合率LMxが、全て0.3%≦LMx≦0.8%の範囲に入るとは限らない。例えば、AlNの上に100nmのAl0.85Ga0.15Nを形成すると、Al0.85Ga0.15Nがひずみ成長してしまうことによって、AlNとAl0.85Ga0.15Nとの格子不整合率LMxは、0.0%となり、0.3%よりも小さくなる。
Al組成比を均等に分割することが、AlNとGaNとのa軸方向の格子不整合率LMtを均等に分割することと実質的に同じである場合は、例えば、AlmGa1−mNが完全に緩和した場合である。
エピタキシャル成長などでバッファ層を形成する場合、バッファ層は、下地の結晶性や格子長の影響を受ける。このため、完全に緩和したAlmGa1−mNを得るためには、Alの組成比により異なるが、1000nm以上の非常に厚いAlmGa1−mNを成長させる必要がある。
しかしながら、完全に緩和したAlmGa1−mNのa軸方向の緩和率SRiは、1であり、圧縮応力が印加されていないために、クラックの抑制に効果を発揮しない。そのため、第iバッファ層BFiの上に設けられた第(i+1)バッファ層BF(i+1)のa軸方向の緩和率SRiは、1よりも小さい必要がある。第iバッファ層BFiの上に設けられた第(i+1)バッファ層BF(i+1)のa軸方向の緩和率SRiは、例えば、0.65以下であることが好ましい。
また、AlmGa1−mNの膜厚を1nm以上50nm以下程度の膜厚とした場合には、AlmGa1−mNがひずみ成長しやすく、Al組成比を均等分割することが、AlNとGaNとのa軸方向の格子不整合率LMtを均等分割することに対応しなくなる。
本実施形態に係る窒化物半導体ウェーハ110では、例えば、AlNとGaNとの格子不整合率LMtを、隣接する2つのバッファ層におけるa軸方向の格子不整合率LMxが、全て0.3%≦LMx≦0.8%の関係を満たすように、AlGaNで分割する。これにより、0.3%≦LMx≦0.8%の関係を満たさない場合に比べて、第1バッファ部51に大きな圧縮応力を印加することができる。
図9は、第1の実施形態に係る窒化物半導体ウェーハの特性を例示するグラフ図である。
図9の縦軸は、刃状転位密度EDD(cm−2)であり、横軸は、シリコン含有部55の成長時間TSi(minute)である。図9は、窒化物半導体ウェーハ110の構成において、シリコン含有部55の成長時間TSiを変化させた複数の試料を作製し、これら複数の試料の刃状転位密度EDDを測定した実験の結果を表す。この実験においては、SiH4が、シリコンの原料ガスとして用いられる。この実験において、シリコン含有部55の成長温度は1040℃であり、SiH4の流量は、350lmである。また、バッファ部52の成長温度は、1090℃である。なお、刃状転位密度EDD(cm−2)は、例えば、X線回折法のロッキングカーブの半値幅から求めることができる。
図9の縦軸は、刃状転位密度EDD(cm−2)であり、横軸は、シリコン含有部55の成長時間TSi(minute)である。図9は、窒化物半導体ウェーハ110の構成において、シリコン含有部55の成長時間TSiを変化させた複数の試料を作製し、これら複数の試料の刃状転位密度EDDを測定した実験の結果を表す。この実験においては、SiH4が、シリコンの原料ガスとして用いられる。この実験において、シリコン含有部55の成長温度は1040℃であり、SiH4の流量は、350lmである。また、バッファ部52の成長温度は、1090℃である。なお、刃状転位密度EDD(cm−2)は、例えば、X線回折法のロッキングカーブの半値幅から求めることができる。
図9に表したように、成長時間TSiが0分の試料においては、刃状転位密度EDDが、7.52×109(cm−2)である。成長時間TSiが0分の試料とは、すなわちシリコン含有部55が設けられていない試料である。成長時間TSiが3分の試料においては、刃状転位密度EDDが、1.12×109(cm−2)である。成長時間TSiが4分の試料においては、刃状転位密度EDDが、7.71×108(cm−2)である。成長時間TSiが8分の試料においては、刃状転位密度EDDが、6.01×108(cm−2)である。このように、シリコン含有部55を設けることによって、刃状転位密度EDDを低減させることができる。
シリコン含有部55の厚さは、0.3原子層以上2.0原子層以下であり、好ましくは、0.5原子層以上1.4原子層以下である。0.3原子層よりも薄いと、刃状転位密度EDDの低減効果が小さくなり、2.0原子層よりも厚いと、結晶成長が困難になる。シリコン含有部55におけるシリコンの濃度は、6.2×1019atoms/cm3以上4.0×1020atoms/cm3以下であり、好ましくは、1.0×1020atoms/cm3以上2.8×1020atoms/cm3以下である。これにより、転位密度をより適切に低減させることができる。
図10は、第1の実施形態に係る窒化物半導体ウェーハの特性を例示するグラフ図である。
図10の縦軸は、刃状転位密度EDD(cm−2)であり、横軸は、第2バッファ部52の成長開始から5分間のNH3ガスの流量FRN(lm)である。図10は、窒化物半導体ウェーハ110の構成において、NH3ガスの流量FRNを変化させて第2バッファ部52を形成した複数の試料を作製し、これら複数の試料の刃状転位密度EDDを測定した実験の結果を表す。この実験において、シリコン含有部55の成長時間TSiは、3分であり、成長温度は1040℃である。シリコンの原料ガスは、SiH4であり、SiH4の流量は、350lmである。また、第2バッファ部52の成長温度は1090℃であり、TMGaの流量は、56.4ccmである。第2バッファ部52の成長においては、成長開始から5分後に、NH3ガスの流量を40lmとしている。
図10の縦軸は、刃状転位密度EDD(cm−2)であり、横軸は、第2バッファ部52の成長開始から5分間のNH3ガスの流量FRN(lm)である。図10は、窒化物半導体ウェーハ110の構成において、NH3ガスの流量FRNを変化させて第2バッファ部52を形成した複数の試料を作製し、これら複数の試料の刃状転位密度EDDを測定した実験の結果を表す。この実験において、シリコン含有部55の成長時間TSiは、3分であり、成長温度は1040℃である。シリコンの原料ガスは、SiH4であり、SiH4の流量は、350lmである。また、第2バッファ部52の成長温度は1090℃であり、TMGaの流量は、56.4ccmである。第2バッファ部52の成長においては、成長開始から5分後に、NH3ガスの流量を40lmとしている。
図10に表したように、流量FRNが1.0lmの試料においては、刃状転位密度EDDが、8.05×108(cm−2)である。流量FRNが2.5lmの試料においては、刃状転位密度EDDが、4.44×108(cm−2)である。流量FRNが10lmの試料においては、刃状転位密度EDDが、5.11×108(cm−2)である。流量FRNが40lmの試料においては、刃状転位密度EDDが、1.12×109cm−2である。
このように、第2バッファ部52の形成においては、成長開始から5分間のNH3ガスの流量FRNを2.5lm以上10lm以下にする。つまり、III族元素(例えばガリウム)とV族元素(例えば窒素)との比であるV/III比を、490以上1950以下にする。これにより、転位密度をより適切に低減させることができる。
一方、第1バッファ層BF1〜第nバッファ層BFnにおいて、隣接する2つのバッファ層の、a軸方向の格子不整合率LMxが、0.3%≦LMx≦0.8%の関係を満たしてない第1バッファ部51の上に、シリコン含有部55を設けた参考例がある。参考例は、より具体的には、AlN層(第1バッファ層BF1)と、AlN層の上に設けられたAl0.7Ga0.3N層と、Al0.7Ga0.3N層の上に設けられたAl0.5Ga0.5N層と、Al0.5Ga0.5N層の上に設けられたAl0.25Ga0.75N層(第nバッファ層BFn)と、Al0.25Ga0.75N層の上に設けられたSiN層(シリコン含有部55)と、SiN層の上に設けられたGaN層(第2バッファ部52)と、を含む。この参考例の構造では、隣接する2つのバッファ層の、a軸方向の格子不整合率LMxにおいて、0.3%≦LMx≦0.8%の関係を満たさない部分が生じる。参考例では、シリコン原料ガスをSiH4とし、SiH4の流量を350lmとし、成長時間Tsiを6分として、SiN層が形成される。また、参考例では、NH3ガスの流量を20lmとし、V/III比を3900として、GaN層が形成される。この参考例においては、刃状転位密度EDDが、5.78×109(cm−2)である。このように、0.3%≦LMx≦0.8%の関係を満たさない第1バッファ部51の上にシリコン含有部55を設けても、転位密度を低減させる効果は小さい。このように、バッファ層が適切でない場合には、シリコン含有部55を設けても、転位密度を低減させることは難しい。
本願発明者は、クラックの抑制について実験を行う中で、転位密度を評価し、クラックを抑制しつつ転位密度を低減できる構成を見出した。すなわち、隣接する2つのバッファ層において、a軸方向の格子不整合率LMxが、全て0.3%≦LMx≦0.8%の関係を満たす第1バッファ層BF1〜第nバッファ層BFnを設けることで、クラックを抑制できることを見出した。そして、本願発明者は、その実験の過程において、第1バッファ部51と第2バッファ部52との間に、シリコン含有部55を設けることによって、転位密度を低減できることを発見した。第1バッファ部51の上に形成されたシリコン含有部55は、シリコン含有部55の上に形成される窒化物半導体層(上層部15)の膜質に影響を与える(図4(a)〜図4(d)参照)。転位密度の低減は、シリコン含有部55を設けることによって、上層部15(この例では第2バッファ部52)の膜質が改善されたためであると考えられる。
このように、本実施形態に係る窒化物半導体ウェーハ110では、クラックを抑制し、転位密度を低減させることができる。これは、本願発明者の実験によって初めて導き出された効果である。
実施形態において、厚さt1は、例えば、120nm(80nm以上180nm以下)であり、厚さt2は、例えば、100nm(50nm以上150nm以下)であり、厚さt3は、例えば、200nm(150nm以上250nm以下)であり、厚さt4は、例えば、250nm(200nm以上300nm以下)であり、厚さt5は、例えば、330nm(300nm以上350nm以下)である。
または、厚さt1は、例えば、240nm(200nm以上300nm以下)であり、厚さt2は、例えば、150nm(100nm以上200nm以下)であり、厚さt3は、例えば、300nm(250nm以上350nm以下)であり、厚さt4は、例えば、400nm(350nm以上450nm以下)であり、厚さt5は、例えば、500nm(450nm以上550nm以下)である。
または、厚さt1は、例えば、360nm(300nm以上400nm以下)であり、厚さt2は、例えば、200nm(150nm以上250nm以下)であり、厚さt3は、例えば、400nm(350nm以上450nm以下)であり、厚さt4は、例えば、500nm(450nm以上550nm以下)であり、厚さt5は、例えば、600nm(550nm以上650nm以下)である。
このように、厚さt2、厚さt3、厚さt4、及び、厚さt5は、厚さt1に対応して変化させても良い。なお、厚さt1〜厚さt5は、上記に限らない。例えば、厚さt2、厚さt3、厚さt4、及び、厚さt5は、例えば、バッファ層の成長にともなって窒化物半導体ウェーハ110の曲率CFが変化する範囲において、任意に設定することができる。
図11は、第1の実施形態に係る別の窒化物半導体ウェーハの構成を例示する模式的断面図である。
図11に表したように、窒化物半導体ウェーハ111において、第1バッファ部51は、第1バッファ層BF1〜第4バッファ層BF4の4層の窒化物半導体層を含む。
この例において、第4バッファ層BF4は、Alx4Ga1−x4N(0≦x4<x3)を含む。この例において、第4バッファ層BF4は、例えば、AlGaNを含む。第4バッファ部BF4のAl組成比x4は、例えば、0.15である。
図11に表したように、窒化物半導体ウェーハ111において、第1バッファ部51は、第1バッファ層BF1〜第4バッファ層BF4の4層の窒化物半導体層を含む。
この例において、第4バッファ層BF4は、Alx4Ga1−x4N(0≦x4<x3)を含む。この例において、第4バッファ層BF4は、例えば、AlGaNを含む。第4バッファ部BF4のAl組成比x4は、例えば、0.15である。
x0=0、及び、x4=0.15である場合、第4バッファ層BF4(第nバッファ層BFn)と第2バッファ部52とのa軸方向の格子不整合率LMxも、0.3%≦LMx≦0.8%の関係を満たす。このように、第nバッファ層BFnと第2バッファ部52とのa軸方向の格子不整合率LMxが、0.3%≦LMx≦0.8%の関係を満たしてもよい。
この窒化物半導体ウェーハ111においても、隣接する2つのバッファ層におけるa軸方向の格子不整合率LMxが、全て0.3%≦LMx≦0.8%の関係を満たす第1バッファ部51と、シリコン含有部55と、を設けることにより、クラックを抑制し、転位密度を低減させることができる。
図12は、第1の実施形態に係る別の窒化物半導体ウェーハの構成を例示する模式的断面図である。
図12に表したように、窒化物半導体ウェーハ112において、機能層10sは、第1半導体層10と、第2半導体層20と、発光層30と、積層部32と、を含む。すなわち、窒化物半導体ウェーハ112は、半導体発光素子を窒化物半導体素子として製造するためのウェーハである。
図12に表したように、窒化物半導体ウェーハ112において、機能層10sは、第1半導体層10と、第2半導体層20と、発光層30と、積層部32と、を含む。すなわち、窒化物半導体ウェーハ112は、半導体発光素子を窒化物半導体素子として製造するためのウェーハである。
第1半導体層10は、窒化物半導体を含む。第1半導体層10は、例えば、第1導電形のGaNを含む。第1導電形はn形であり、第2導電形はp形である。第1導電形がp形であり、第2導電形がn形でもよい。以下では、第1導電形がn形、第2導電形がp形である場合として説明を行う。例えば、第1半導体層10は、n形GaN層である。この例では、例えば、第1半導体層10が不純物含有層ILである。不純物含有層ILは、第2半導体層20でもよい。
第1半導体層10は、第2バッファ部52の上に設けられる。積層部32は、第1半導体層10の上に設けられる。発光層30は、積層部32の上に設けられる。すなわち、発光層30は、第1半導体層10の上に設けられ、積層部32は、第1半導体層10と発光層30との間に設けられる。第2半導体層20は、発光層30の上に設けられる。第2半導体層20は、窒化物半導体を含み、第2導電形である。第2半導体層20は、例えば、p形GaN層である。第1半導体層10と第2半導体層20とを介して発光層30に電流を流すことで、発光層30から光が放出される。積層部32は、機能層10sに適宜設けられ、省略可能である。
図13は、第1の実施形態に係る別の窒化物半導体ウェーハの一部の構成を例示する模式的断面図である。
図13に表したように、発光層30は、複数の障壁層33と、複数の障壁層33どうしの間に設けられた井戸層34と、を含む。例えば、複数の障壁層33と複数の井戸層34とが、Z軸方向に沿って交互に積層される。
図13に表したように、発光層30は、複数の障壁層33と、複数の障壁層33どうしの間に設けられた井戸層34と、を含む。例えば、複数の障壁層33と複数の井戸層34とが、Z軸方向に沿って交互に積層される。
井戸層34の数は、1つでも良く、2以上でも良い。すなわち、発光層30は、SQW(Single-Quantum Well)構造、または、MQW(Multi-Quantum Well)構造を有することができる。
障壁層33のバンドギャップエネルギーは、井戸層34のバンドギャップエネルギーよりも大きい。井戸層34には、例えばInαGa1−αN(0<α<1)が用いられる。障壁層33には、例えばGaNが用いられる。
障壁層33は、III族元素とV族元素とを含む窒化物半導体を含む。井戸層34は、III族元素とV族元素とを含む窒化物半導体を含む。井戸層34は、例えば、インジウム(In)とガリウム(Ga)を含む窒化物半導体を含む。
図14は、第1の実施形態に係る別の窒化物半導体ウェーハの一部の構成を例示する模式的断面図である。
図14に表したように、積層部32は、交互に積層された複数の高バンドギャップエネルギー層35と複数の低バンドギャップエネルギー層36とを含む。複数の高バンドギャップエネルギー層35は、窒化物半導体を含む。複数の低バンドギャップエネルギー層36は、窒化物半導体を含む。複数の低バンドギャップエネルギー層36のそれぞれのバンドギャップエネルギーは、複数の高バンドギャップエネルギー層35のそれぞれのバンドギャップエネルギーよりも低い。複数の低バンドギャップエネルギー層36のそれぞれのバンドギャップエネルギーは、複数の井戸層34のそれぞれのバンドギャップエネルギーよりも高い。
積層部32は、例えば、超格子層である。
図14に表したように、積層部32は、交互に積層された複数の高バンドギャップエネルギー層35と複数の低バンドギャップエネルギー層36とを含む。複数の高バンドギャップエネルギー層35は、窒化物半導体を含む。複数の低バンドギャップエネルギー層36は、窒化物半導体を含む。複数の低バンドギャップエネルギー層36のそれぞれのバンドギャップエネルギーは、複数の高バンドギャップエネルギー層35のそれぞれのバンドギャップエネルギーよりも低い。複数の低バンドギャップエネルギー層36のそれぞれのバンドギャップエネルギーは、複数の井戸層34のそれぞれのバンドギャップエネルギーよりも高い。
積層部32は、例えば、超格子層である。
高バンドギャップエネルギー層35は、III族元素とV族元素とを含む窒化物半導体を含む。低バンドギャップエネルギー層36は、III族元素とV族元素とを含む窒化物半導体を含む。低バンドギャップエネルギー層36は、例えば、InとGaを含む窒化物半導体を含む。
この例において、窒化物半導体ウェーハ112は、中間層60を、さらに備える。
中間層60は、第2バッファ部52と機能層10sとの間に設けられる。中間層60は、第1層61と、第2層62と、第3層63とを含む。第2層62は、第1層61の上に設けられる。第3層63は、第1層61の上において、第1層61と第2層62との間に設けられる。例えば、第1層61と第3層63と第2層62との順に積層されたセットが、Z軸方向に沿って複数積層される。
中間層60は、第2バッファ部52と機能層10sとの間に設けられる。中間層60は、第1層61と、第2層62と、第3層63とを含む。第2層62は、第1層61の上に設けられる。第3層63は、第1層61の上において、第1層61と第2層62との間に設けられる。例えば、第1層61と第3層63と第2層62との順に積層されたセットが、Z軸方向に沿って複数積層される。
第1層61は、Alを含む窒化物半導体を含む。第2層62は、第1層61のAl組成比よりも低いAl組成比を有する窒化物半導体を含む。第3層63は、Alを含む窒化物半導体を含む。第3層63のAl組成比は、第1層61のAl組成比よりも低く、第2層62のAl組成比よりも高い。第1層61には、例えば、AlN層が用いられる。第2層62には、例えば、GaN層が用いられる。第3層63には、例えば、AlGaN層が用いられる。
第1層61の厚さは、例えば、12nm(例えば10nm以上14nm以下)である。第2層62の厚さは、例えば、450nm(例えば300nm以上600nm以下)である。第3層63の厚さは、例えば、20nm(例えば15nm以上25nm以下)である。
中間層60を設けることにより、例えば、シリコン基板40と機能層10sとの間における格子不整合による貫通転位などの欠陥の伝搬が抑制される。これにより、例えば、窒化物半導体素子を高性能化できる。なお、中間層60において、第3層63は、必要に応じて設けられ、省略可能である。
この例において、窒化物半導体ウェーハ112は、下地層70を、さらに備える。
下地層70は、第2バッファ部52と機能層10sとの間に設けられる。この例において、下地層70は、中間層60と機能層10sとの間に設けられる。下地層70は、窒化物半導体を含む。下地層70に含まれる不純物の濃度は、機能層10sに含まれる不純物の濃度よりも低い。下地層70に含まれる不純物の濃度は、第1半導体層10に含まれる不純物の濃度よりも低い。下地層70には、例えば、ノンドープのGaN層(i−GaN層)が用いられる。下地層70の厚さは、例えば、1000nm以上である。
下地層70は、第2バッファ部52と機能層10sとの間に設けられる。この例において、下地層70は、中間層60と機能層10sとの間に設けられる。下地層70は、窒化物半導体を含む。下地層70に含まれる不純物の濃度は、機能層10sに含まれる不純物の濃度よりも低い。下地層70に含まれる不純物の濃度は、第1半導体層10に含まれる不純物の濃度よりも低い。下地層70には、例えば、ノンドープのGaN層(i−GaN層)が用いられる。下地層70の厚さは、例えば、1000nm以上である。
図15は、第1の実施形態に係る別の窒化物半導体ウェーハの特性を例示するグラフ図である。
図15の縦軸は、刃状転位密度(cm−2)であり、横軸は、シリコン含有部55の成長時間TSi(minute)である。図15は、窒化物半導体ウェーハ112の構成において、シリコン含有部55の成長時間TSiを変化させた複数の試料を作製し、これら複数の試料の刃状転位密度を測定した実験の結果を表す。この実験においては、シリコン含有部55の成長温度は1040℃である。この実験においては、SiH4が、シリコンの原料ガスとして用いられ、SiH4の流量は、350lmである。
図15の縦軸は、刃状転位密度(cm−2)であり、横軸は、シリコン含有部55の成長時間TSi(minute)である。図15は、窒化物半導体ウェーハ112の構成において、シリコン含有部55の成長時間TSiを変化させた複数の試料を作製し、これら複数の試料の刃状転位密度を測定した実験の結果を表す。この実験においては、シリコン含有部55の成長温度は1040℃である。この実験においては、SiH4が、シリコンの原料ガスとして用いられ、SiH4の流量は、350lmである。
図15に表したように、成長時間TSiが0分の試料においては、刃状転位密度が、1.6×109(cm−2)である。成長時間TSiが11分の試料においては、刃状転位密度が、5.77×108(cm−2)である。
このように、窒化物半導体ウェーハ112においても、クラックを抑制し、転位密度を低減させることができる。
このように、窒化物半導体ウェーハ112においても、クラックを抑制し、転位密度を低減させることができる。
図16は、第1の実施形態に係る別の窒化物半導体ウェーハの構成を例示する模式的断面図である。
図16に表したように、窒化物半導体ウェーハ113において、機能層10sは、第2バッファ部52の上に設けられた第3半導体層83と、第3半導体層83の上に設けられ、第3半導体層83よりも大きいバンドギャップを有する第4半導体層84と、を含む。この窒化物半導体ウェーハ114は、例えば、GaN系HEMTを窒化物半導体素子として製造するためのウェーハである。
図16に表したように、窒化物半導体ウェーハ113において、機能層10sは、第2バッファ部52の上に設けられた第3半導体層83と、第3半導体層83の上に設けられ、第3半導体層83よりも大きいバンドギャップを有する第4半導体層84と、を含む。この窒化物半導体ウェーハ114は、例えば、GaN系HEMTを窒化物半導体素子として製造するためのウェーハである。
第3半導体層83は、チャネル層であり、第4半導体層84は、バリア層である。第3半導体層83と第4半導体層84とは、ヘテロ接合をしている。第3半導体層83には、例えば、AlGaNまたはGaNなどが用いられる。第4半導体層84には、例えば、AlGaNまたはGaNなどが用いられる。第3半導体層83は、例えば、ノンドープである。第3半導体層83は、例えば、不純物を含まない。第4半導体層84は、例えば、ノンドープまたはn形である。第4半導体層84は、例えば、不純物を含まないか、n形の不純物を含む。第3半導体層83は、例えば、ノンドープのGaN層である。第4半導体層84は、例えば、ノンドープまたはn形のAlGaN層である。
第4半導体層84の上には、ソース電極85とドレイン電極86とが互いに離間して設けられる。ソース電極85及びドレイン電極86は、それぞれ第4半導体層84の表面にオーミック接触している。ソース電極85とドレイン電極86との間における第4半導体層84の上には、ゲート電極87が設けられる。ゲート電極87は、第4半導体層84の表面にショットキー接触している。
第4半導体層84の格子定数は、第3半導体層83の格子定数よりも小さい。これにより、第4半導体層84に歪みが生じて、ピエゾ効果により第4半導体層84内にピエゾ分極が生じる。これにより、第3半導体層83における第4半導体層84との界面付近に2次元電子ガス88が形成される。ゲート電極87に印加する電圧を制御することで、ゲート電極87の下の2次元電子ガス88の濃度が増減する。これにより、ソース電極85とドレイン電極86との間に流れる電流が制御される。
この窒化物半導体ウェーハ113においても、クラックを抑制し、転位密度を低減させることができる。
この窒化物半導体ウェーハ113においても、クラックを抑制し、転位密度を低減させることができる。
(第2の実施の形態)
図17は、第2の実施形態に係る窒化物半導体素子の構成を例示する模式的断面図である。
図17に表したように、本実施形態に係る窒化物半導体素子210は、第1バッファ部51と、シリコン含有部55と、上層部15と、を備える。上層部15は、第2バッファ部52と機能層10sとを含む。
窒化物半導体素子210は、窒化物半導体ウェーハ110によって製造される。第1バッファ部51は、シリコン基板40の上に形成される。窒化物半導体素子210において、シリコン基板40は、省略可能である。第1バッファ部51、シリコン含有部55、第2バッファ部52及び機能層10sに関しては、第1の実施形態に関して説明した構成を適用することができる。
これにより、クラックを抑制し、転位密度を低減させた窒化物半導体素子210が提供される。
図17は、第2の実施形態に係る窒化物半導体素子の構成を例示する模式的断面図である。
図17に表したように、本実施形態に係る窒化物半導体素子210は、第1バッファ部51と、シリコン含有部55と、上層部15と、を備える。上層部15は、第2バッファ部52と機能層10sとを含む。
窒化物半導体素子210は、窒化物半導体ウェーハ110によって製造される。第1バッファ部51は、シリコン基板40の上に形成される。窒化物半導体素子210において、シリコン基板40は、省略可能である。第1バッファ部51、シリコン含有部55、第2バッファ部52及び機能層10sに関しては、第1の実施形態に関して説明した構成を適用することができる。
これにより、クラックを抑制し、転位密度を低減させた窒化物半導体素子210が提供される。
(第3の実施形態)
本実施形態は、窒化物半導体ウェーハの製造方法に係る。本実施形態は、窒化物半導体素子の製造方法の一部に対応する。
図18(a)〜図18(e)は、第3の実施形態に係る窒化物半導体ウェーハの製造方法を例示する工程順模式的断面図である。
図18(a)に表したように、シリコン基板40の上に第1バッファ層BF1を形成する。例えば、120nmの厚さのAlN層を第1バッファ層BF1として形成する。第1バッファ層BF1の上に、第2バッファ層BF2を形成する。例えば、厚さ100nm、Al組成比50%のAlGaN層を第2バッファ層BF2として形成する。第2バッファ層BF2の上に、第3バッファ層BF3を形成する。例えば、厚さ200nm、Al組成比30%のAlGaN層を第3バッファ層BF3として形成する。第3バッファ層BF3の上に、第4バッファ層BF4を形成する。例えば、厚さ250nm、Al組成比15%のAlGaN層を第4バッファ層BF4として形成する。第4バッファ層BF4の上に、第5バッファ層BF5を形成する。例えば、360nmの厚さのGaN層を第5バッファ層BF5として形成する。これにより、シリコン基板40の上に、第1バッファ部51を形成する。
本実施形態は、窒化物半導体ウェーハの製造方法に係る。本実施形態は、窒化物半導体素子の製造方法の一部に対応する。
図18(a)〜図18(e)は、第3の実施形態に係る窒化物半導体ウェーハの製造方法を例示する工程順模式的断面図である。
図18(a)に表したように、シリコン基板40の上に第1バッファ層BF1を形成する。例えば、120nmの厚さのAlN層を第1バッファ層BF1として形成する。第1バッファ層BF1の上に、第2バッファ層BF2を形成する。例えば、厚さ100nm、Al組成比50%のAlGaN層を第2バッファ層BF2として形成する。第2バッファ層BF2の上に、第3バッファ層BF3を形成する。例えば、厚さ200nm、Al組成比30%のAlGaN層を第3バッファ層BF3として形成する。第3バッファ層BF3の上に、第4バッファ層BF4を形成する。例えば、厚さ250nm、Al組成比15%のAlGaN層を第4バッファ層BF4として形成する。第4バッファ層BF4の上に、第5バッファ層BF5を形成する。例えば、360nmの厚さのGaN層を第5バッファ層BF5として形成する。これにより、シリコン基板40の上に、第1バッファ部51を形成する。
第1バッファ部51においては、第2バッファ層BF2〜第4バッファ層BF4のAlGaN層のAl組成比を調整することにより、第1バッファ層BF1〜第5バッファ層BF5において、隣接する2つのバッファ層におけるa軸方向の格子不整合率LMxが、全て0.3%≦LMx≦0.8%の関係を満たすようにする。これにより、第1バッファ部51において、0.3%≦LMx≦0.8%の関係を満たさない場合よりも大きな圧縮応力が印加される。これにより、後に形成する機能層10sにおいて、クラックの発生が抑制される。
図18(b)に表したように、第1バッファ部51(第5バッファ層BF5)の上に、シリコン含有部55を形成する。シリコン含有部55は、例えば、第1バッファ部51を形成したシリコン基板40に、1040℃にて、350lmの流量でSiH4を8分間供給することによって形成される。
図18(c)に表したように、シリコン含有部55の上に、1090℃にて、第2バッファ部52を形成する。例えば、2000nmの厚さのGaN層を第2バッファ部52として形成する。
図18(d)に表したように、第2バッファ部52の上に、第1層61を形成する。例えば、12nmの厚さのAlN層を第1層61として形成する。第1層61の上に、第3層63を形成する。例えば、24nmの厚さのAlGaN層を第3層63として形成する。第3層63の上に、第2層62を形成する。例えば、350nmの厚さのGaN層を第2層62として形成する。第1層61、第3層63及び第2層62の形成を複数回繰り返し、第1層61、第3層63及び第2層62のセットを複数積層させる。これにより、第2バッファ部52の上に、中間層60を形成する。
中間層60の上に、下地層70を形成する。例えば、1000nmの厚さのi−GaN層を下地層70として形成する。
図18(e)に表したように、下地層70の上に、第1半導体層10を形成する。例えば、厚さ1000nmのn形GaN層を第1半導体層10として形成する。
第1半導体層10の上に、高バンドギャップエネルギー層35と低バンドギャップエネルギー層36とを交互に複数積層させる。高バンドギャップエネルギー層35には、例えば、GaN層を用いる。低バンドギャップエネルギー層36には、例えば、InGaN層を用いる。これにより、第1半導体層10の上に、積層部32を形成する。
積層部32の上に、障壁層33と井戸層34とを交互に複数積層させる。障壁層33には、例えば、GaN層を用いる。井戸層34には、例えば、InGaN層を用いる。これにより、積層部32の上に、発光層30を形成する。
発光層30の上に、第2半導体層20を形成する。例えば、厚さ100nmのp形GaN層を第2半導体層20として形成する。これにより、下地層70の上に、機能層10sが形成される。第2バッファ部52と中間層60と下地層70と機能層10sを含む上層部15が、シリコン含有部55の上に形成される。
以上により、窒化物半導体ウェーハ113が完成する。
以上により、窒化物半導体ウェーハ113が完成する。
実施形態において、半導体層の成長には、例えば、有機金属気相堆積(Metal-Organic Chemical Vapor Deposition: MOCVD)法、有機金属気相成長(Metal-Organic Vapor Phase Epitaxy:MOVPE)法、分子線エピタキシー(Molecular Beam Epitaxy:MBE)法、及び、ハライド気相エピタキシー法(HVPE)法などを用いることができる。
例えば、MOCVD法またはMOVPE法を用いた場合では、各半導体層の形成の際の原料には、以下を用いることができる。Gaの原料として、例えばTMGa(トリメチルガリウム)及びTEGa(トリエチルガリウム)を用いることができる。Inの原料として、例えば、TMIn(トリメチルインジウム)及びTEIn(トリエチルインジウム)などを用いることができる。Alの原料として、例えば、TMAl(トリメチルアルミニウム)などを用いることができる。Nの原料として、例えば、NH3(アンモニア)、MMHy(モノメチルヒドラジン)及びDMHy(ジメチルヒドラジン)などを用いることができる。Siの原料としては、SiH4(モノシラン)、Si2H6(ジシラン)などを用いることができる。
図19は、第3の実施形態に係る窒化物半導体ウェーハの製造方法を例示するフローチャート図である。
図19に表したように、実施形態に係る窒化物半導体ウェーハの製造方法は、第1バッファ部51を形成するステップS110と、シリコン含有部55を形成するステップS120と、上層部15を形成するステップS130と、を含む。
図19に表したように、実施形態に係る窒化物半導体ウェーハの製造方法は、第1バッファ部51を形成するステップS110と、シリコン含有部55を形成するステップS120と、上層部15を形成するステップS130と、を含む。
ステップS110では、例えば、図18(a)に関して説明した処理を実施する。ステップS120では、例えば、図18(b)に関して説明した処理を実施する。ステップS130では、例えば、図18(c)〜図18(e)に関して説明した処理を実施する。
これにより、クラックを抑制し、転位密度を低減させた窒化物半導体ウェーハが製造される。
これにより、クラックを抑制し、転位密度を低減させた窒化物半導体ウェーハが製造される。
実施形態によれば、クラックを抑制し、転位密度を低減させた半導体発光素子及び半導体発光素子の製造方法が提供される。
なお、本明細書において「窒化物半導体」とは、BxInyAlzGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体発光素子及び半導体発光素子の製造方法に含まれる、シリコン基板、第1バッファ部、シリコン含有部、第2バッファ部、発光層及び第1〜第nバッファ層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子及び半導体発光素子の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及び半導体発光素子の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…第1半導体層、 10s…機能層、 15…上層部、 20…第2半導体層、 30…発光層、 32…積層部、 33…障壁層、 34…井戸層、 35…高バンドギャップエネルギー層、 36…低バンドギャップエネルギー層、 40…シリコン基板、 51…第1バッファ部、 52…第2バッファ部、 55…シリコン含有部、 60…中間層、 61…第1層、 62…第2層、 63…第3層、 70…下地層、 83…第3半導体層、 84…第4半導体層、 85…ソース電極、 86…ドレイン電極、 87…ゲート電極、 88…2次元電子ガス、 110、111、112、113、114…窒化物半導体ウェーハ、 210…窒化物半導体素子、 BF1…第1バッファ層、 BF1a…主面、 BF2…第2バッファ層、 BF3…第3バッファ層、 BF4…第4バッファ層、 BF5…第5バッファ層、 BFi…第iバッファ層、 BFn…第nバッファ層、 BF(i+1)…第(i+1)バッファ層、 CF、CF2〜CF5、CF2a〜CF5a、CFa、CFt…変化量、 IL…不純物含有層、 LM、LMc、LMt、LMx、LM2〜LM5…格子不整合率、 SRi、SR2〜SR5…緩和率、 t0〜t5…厚さ、 x2〜x4…組成比
Claims (3)
- 窒化物半導体を含む第1〜第nバッファ層(nは、2以上9以下の整数)を有する第1バッファ部であって、前記第1〜第nバッファ層のうちの第iバッファ層(iは、1以上n未満の整数)は、前記第1バッファ層の主面に対して平行な第1方向の格子長Wiを有し、前記第iバッファ層の上に設けられ前記第iバッファ層に接する第(i+1)バッファ層は、前記第1方向の格子長W(i+1)を有し、前記第1〜第nバッファ層において、前記第iバッファ層及び前記第(i+1)バッファ層が、0.003≦(W(i+1)−Wi)/Wi≦0.008の関係を満たす第1バッファ部と、
窒化物半導体を含む複数の障壁層と、窒化物半導体を含む複数の井戸層と、を含み、前記複数の障壁層と前記複数の井戸層とのそれぞれが、前記バッファ部から前記発光層に向かう方向に交互に形成された発光層と、
前記第1バッファ部と前記発光層との間に設けられ、窒化物半導体を含む第2バッファ部と、
前記第1バッファ部と前記第2バッファ部との間に設けられ、シリコンを含むシリコン含有部と、
を備えた半導体発光素子。 - 前記第2バッファ部と前記発光層との間に設けられ、窒化物半導体を含み、第1導電形の第1半導体層と、
窒化物半導体を含み、第2導電形の第2半導体層と、
をさらに備え、
前記発光層は、前記第1半導体層と前記第2半導体層との間に設けられ、
前記第1半導体層の不純物の濃度は、前記第2バッファ部の不純物の濃度よりも高い請求項1記載の半導体発光素子。 - 窒化物半導体を含む第1〜第nバッファ層(nは、2以上9以下の整数)を有する第1バッファ部であって、前記第1〜第nバッファ層のうちの第iバッファ層(iは、1以上n未満の整数)は、前記第1バッファ層の主面に対して平行な第1方向の格子長Wiを有し、前記第iバッファ層の上に設けられ前記第iバッファ層に接する第(i+1)バッファ層は、前記第1方向の格子長W(i+1)を有し、前記第1〜第nバッファ層において、前記第iバッファ層及び前記第(i+1)バッファ層が、0.003≦(W(i+1)−Wi)/Wi≦0.008の関係を満たす第1バッファ部を形成する工程と、
シリコンを含むシリコン含有部を形成する工程と、
窒化物半導体を含む第2バッファ部を形成する工程と、
窒化物半導体を含む複数の障壁層と、窒化物半導体を含む複数の井戸層と、を前記第2バッファ部の上に交互に積層させることにより、前記第2バッファ部の上に発光層を形成する工程と、
を備えた半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013210101A JP2014068018A (ja) | 2013-10-07 | 2013-10-07 | 半導体発光素子及び半導体発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013210101A JP2014068018A (ja) | 2013-10-07 | 2013-10-07 | 半導体発光素子及び半導体発光素子の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012212884A Division JP5421442B1 (ja) | 2012-09-26 | 2012-09-26 | 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014068018A true JP2014068018A (ja) | 2014-04-17 |
Family
ID=50744070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013210101A Pending JP2014068018A (ja) | 2013-10-07 | 2013-10-07 | 半導体発光素子及び半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014068018A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016159638A1 (en) * | 2015-03-31 | 2016-10-06 | Seoul Viosys Co., Ltd. | Uv light emitting diode |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004524250A (ja) * | 2000-12-14 | 2004-08-12 | ニトロネックス・コーポレーション | 窒化ガリウム材料および方法 |
JP2005197292A (ja) * | 2003-12-26 | 2005-07-21 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体発光素子及びその製造方法 |
JP2009527913A (ja) * | 2006-02-23 | 2009-07-30 | アズッロ セミコンダクターズ アクチエンゲゼルシャフト | ニトリド半導体素子ならびにその製法 |
JP2009530808A (ja) * | 2006-03-13 | 2009-08-27 | ソウル オプト デバイス カンパニー リミテッド | アルミニウムガリウムナイトライドバッファ層を有する発光ダイオード及びその製造方法 |
US20120074385A1 (en) * | 2010-09-28 | 2012-03-29 | Samsung Electronics Co., Ltd. | Semiconductor Devices And Methods of Manufacturing The Same |
-
2013
- 2013-10-07 JP JP2013210101A patent/JP2014068018A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004524250A (ja) * | 2000-12-14 | 2004-08-12 | ニトロネックス・コーポレーション | 窒化ガリウム材料および方法 |
JP2005197292A (ja) * | 2003-12-26 | 2005-07-21 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体発光素子及びその製造方法 |
JP2009527913A (ja) * | 2006-02-23 | 2009-07-30 | アズッロ セミコンダクターズ アクチエンゲゼルシャフト | ニトリド半導体素子ならびにその製法 |
JP2009530808A (ja) * | 2006-03-13 | 2009-08-27 | ソウル オプト デバイス カンパニー リミテッド | アルミニウムガリウムナイトライドバッファ層を有する発光ダイオード及びその製造方法 |
US20120074385A1 (en) * | 2010-09-28 | 2012-03-29 | Samsung Electronics Co., Ltd. | Semiconductor Devices And Methods of Manufacturing The Same |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016159638A1 (en) * | 2015-03-31 | 2016-10-06 | Seoul Viosys Co., Ltd. | Uv light emitting diode |
CN107408602A (zh) * | 2015-03-31 | 2017-11-28 | 首尔伟傲世有限公司 | Uv发光二极管 |
US10043943B2 (en) | 2015-03-31 | 2018-08-07 | Seoul Viosys Co., Ltd. | UV light emitting diode having a stress adjustment layer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5362085B1 (ja) | 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 | |
JP5421442B1 (ja) | 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 | |
US9349590B2 (en) | Method for manufacturing nitride semiconductor layer | |
JP5228122B1 (ja) | 窒化物半導体素子及び窒化物半導体ウェーハ | |
US10008571B2 (en) | Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer | |
US8692287B2 (en) | Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer | |
JP6302254B2 (ja) | 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法 | |
US20120292632A1 (en) | Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer | |
JP5460751B2 (ja) | 半導体装置 | |
JP5996489B2 (ja) | 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 | |
JP2014068018A (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
JP5996499B2 (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
JP5925708B2 (ja) | 窒化物半導体素子及びウェーハ | |
JP6437083B2 (ja) | 半導体ウェーハ及び半導体素子 | |
US8779437B2 (en) | Wafer, crystal growth method, and semiconductor device | |
JP6264628B2 (ja) | 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法 | |
JP5833202B2 (ja) | 窒化物半導体素子及びウェーハ | |
JP2014063988A (ja) | 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160323 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160930 |