JP6302254B2 - 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法 - Google Patents

窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法 Download PDF

Info

Publication number
JP6302254B2
JP6302254B2 JP2014005040A JP2014005040A JP6302254B2 JP 6302254 B2 JP6302254 B2 JP 6302254B2 JP 2014005040 A JP2014005040 A JP 2014005040A JP 2014005040 A JP2014005040 A JP 2014005040A JP 6302254 B2 JP6302254 B2 JP 6302254B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
composition
gan intermediate
composition layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014005040A
Other languages
English (en)
Other versions
JP2015133443A (ja
JP2015133443A5 (ja
Inventor
年輝 彦坂
年輝 彦坂
学史 吉田
学史 吉田
名古　肇
肇 名古
布上　真也
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2014005040A priority Critical patent/JP6302254B2/ja
Priority to EP14200332.6A priority patent/EP2897157A1/en
Priority to TW104100395A priority patent/TW201539739A/zh
Priority to US14/593,296 priority patent/US9391145B2/en
Priority to KR1020150004085A priority patent/KR20150085475A/ko
Priority to CN201510019134.2A priority patent/CN104779329A/zh
Publication of JP2015133443A publication Critical patent/JP2015133443A/ja
Publication of JP2015133443A5 publication Critical patent/JP2015133443A5/ja
Application granted granted Critical
Publication of JP6302254B2 publication Critical patent/JP6302254B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02584—Delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities

Description

本発明の実施形態は、窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法に関する。
窒化物半導体を用いた半導体発光素子である発光ダイオード（ＬＥＤ）は、例えば、表示装置や照明などに用いられている。窒化物半導体を用いた電子デバイスは、高速電子デバイスやパワーデバイスなどとして用いることができる。
このような窒化物半導体素子を、量産性に優れるシリコン基板上に形成すると、格子定数および熱膨張係数の違いに起因した欠陥、及び、クラックが発生しやすい。シリコンなどの基板上において、クラックが少ない高品質な結晶を作製する技術が望まれている。また、生産時の歩留まりや素子特性の向上の点で、基板の反りを小さくする技術が望まれている。
特表２０１０−５２１０６４号公報
本発明の実施形態は、基板の反りを抑制した窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法を提供する。
本発明の実施形態によれば、機能層と、積層体と、を含む窒化物半導体素子が提供される。前記積層体は、ＧａＮ中間層と、前記ＧａＮ中間層と前記機能層との間に設けられ第１Ａｌ組成比の窒化物半導体の低Ａｌ組成層と、前記ＧａＮ中間層と前記低Ａｌ組成層との間に設けられ前記第１Ａｌ組成比よりも高い第２Ａｌ組成比の窒化物半導体の高Ａｌ組成層と、前記ＧａＮ中間層と前記高Ａｌ組成層との間に設けられた第１Ｓｉ含有層と、を含む。前記第１Ｓｉ含有層は、前記ＧａＮ中間層の平坦性よりも大きな、前記ＧａＮ中間層から前記高Ａｌ組成層に向かう積層方向に対して垂直な面内における厚さの揺らぎを有している。
本発明の別の実施形態によれば、積層体の上に形成された機能層を含む窒化物半導体素子が提供される。前記積層体は、ＧａＮ中間層と、前記ＧａＮ中間層と前記機能層との間に設けられ第１Ａｌ組成比の窒化物半導体の低Ａｌ組成層と、前記ＧａＮ中間層と前記低Ａｌ組成層との間に設けられ前記第１Ａｌ組成比よりも高い第２Ａｌ組成比の窒化物半導体の高Ａｌ組成層と、前記ＧａＮ中間層と前記高Ａｌ組成層との間に設けられた第１Ｓｉ含有層と、を含む。前記第１Ｓｉ含有層は、前記ＧａＮ中間層の平坦性よりも大きな、前記ＧａＮ中間層から前記高Ａｌ組成層に向かう積層方向に対して垂直な面内における厚さの揺らぎを有している。
本発明の別の実施形態によれば、機能層と、積層体と、を含む窒化物半導体素子が提供される。前記積層体は、ＧａＮ中間層と、前記ＧａＮ中間層と前記機能層との間に設けられ第１Ａｌ組成比の窒化物半導体の低Ａｌ組成層と、前記ＧａＮ中間層と前記低Ａｌ組成層との間に設けられ前記第１Ａｌ組成比よりも高い第２Ａｌ組成比の窒化物半導体の高Ａｌ組成層と、前記低Ａｌ組成層と前記高Ａｌ組成層との間に設けられた第２Ｓｉ含有層と、を含む。前記第２Ｓｉ含有層は、前記ＧａＮ中間層の平坦性よりも大きな、前記ＧａＮ中間層から前記高Ａｌ組成層に向かう積層方向に対して垂直な面内における厚さの揺らぎを有している。
本発明の別の実施形態によれば、基板と、機能層と、前記基板と前記機能層との間に設けられた積層体と、を含む窒化物半導体ウェーハが提供される。前記積層体は、ＧａＮ中間層と、前記ＧａＮ中間層と前記機能層との間に設けられ第１Ａｌ組成比の窒化物半導体の低Ａｌ組成層と、前記ＧａＮ中間層と前記低Ａｌ組成層との間に設けられ前記第１Ａｌ組成比よりも高い第２Ａｌ組成比の窒化物半導体の高Ａｌ組成層と、前記ＧａＮ中間層と前記高Ａｌ組成層との間に設けられた第１Ｓｉ含有層と、を含む。前記第１Ｓｉ含有層は、前記ＧａＮ中間層の平坦性よりも大きな、前記ＧａＮ中間層から前記高Ａｌ組成層に向かう積層方向に対して垂直な面内における厚さの揺らぎを有している。
図１（ａ）〜図１（ｄ）は、第１の実施形態に係る窒化物半導体素子を示す模式図である。 図２（ａ）〜図２（ｄ）は、第１の実施形態に係る別の窒化物半導体素子を示す模式図である。 図３（ａ）及び図３（ｂ）は、第１の実施形態に係る別の窒化物半導体素子を示すグラフ図である。 窒化物半導体素子の特性を示すグラフ図である。 窒化物半導体素子の特性を示すグラフ図である。 窒化物半導体素子の特性を示すグラフ図である。 図７（ａ）〜図７（ｄ）は、第２の実施形態に係る窒化物半導体素子を示す模式図である。 図８（ａ）〜図８（ｄ）は、第２の実施形態に係る別の窒化物半導体素子を示す模式図である。 第２の実施形態に係る窒化物半導体を示すグラフ図である。 第２の実施形態に係る窒化物半導体素子を示す模式図である。 窒化物半導体素子の特性を示すグラフ図である。 窒化物半導体素子の特性を示すグラフ図である。 図１３（ａ）〜図１３（ｄ）は、第３の実施形態に係る窒化物半導体素子を示す模式図である。 図１４（ａ）〜図１４（ｄ）は、第３の実施形態に係る別の窒化物半導体素子を示す模式図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
本実施形態は、窒化物半導体素子に係る。実施形態に係る窒化物半導体素子は、半導体発光素子、半導体受光素子、及び、電子デバイスなどの半導体装置を含む。半導体発光素子は、例えば、発光ダイオード（ＬＥＤ）及びレーザダイオード（ＬＤ）などを含む。半導体受光素子は、フォトダイオード（ＰＤ）などを含む。電子デバイスは、例えば、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、電界トランジスタ（ＦＥＴ）及びショットキーバリアダイオード（ＳＢＤ）などを含む。
図１（ａ）〜図１（ｄ）は、第１の実施形態に係る窒化物半導体素子を例示する模式図である。
図１（ａ）は、本実施形態に係る窒化物半導体素子１１０を例示する模式的断面図である。図１（ｂ）は、積層体におけるＡｌ組成比ＣＡｌを例示するグラフ図である。図１（ｃ）は、積層体における成長温度ＧＴ（形成温度）を例示するグラフ図である。図１（ｄ）は、積層体におけるａ軸の格子間隔Ｌｄを例示するグラフ図である。
図１（ａ）に表したように、本実施形態に係る窒化物半導体素子１１０は、下地層６０と、積層体５０と、機能層１０と、を含む。下地層６０は、主面６０ａを有する。積層体５０は、下地層６０の主面６０ａと、機能層１０との間に設けられる。例えば、積層体５０の上に機能層１０が形成される。積層体５０は、第１積層部５０ａを含む。
実施形態において、機能層１０は、例えば、発光する機能、光電変換機能、及び、電流のスイッチング機能の少なくともいずれかを有する。
ここで、下地層６０から機能層１０へ向かう方向をＺ軸方向とする。Ｚ軸に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。機能層１０は、積層体５０とＺ軸方向に沿って積層される。
本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。また、「上に設けられる」とは、直接接して設けられる場合の他に、間に他の層が挿入されて設けられる場合も含む。
この例では、窒化物半導体素子１１０は、基板４０をさらに含む。基板４０と機能層１０との間に積層体５０が設けられる。基板４０と積層体５０（例えば第１積層部５０ａ）との間に下地層６０が設けられる。基板４０は、主面４０ａを有している。基板４０の主面４０ａは、下地層６０の主面６０ａに対して実質的に平行である。
基板４０は、例えば、シリコンを含む。例えば、Ｓｉ（１１１）基板である。実施形態において、基板４０がシリコン基板の場合、基板４０の面方位は、（１１１）面でなくてもよく、例えば、（１１ｎ）（ｎ：整数）で表される面方位や（１００）面でもよい。例えば（１１０）面は、シリコン基板と窒化物半導体層との格子不整合が小さくなるため好ましい。
基板４０は、酸化物層を含む基板でもよい。例えば、基板４０は、シリコンオンインシュレータ（ＳＯＩ：silicon on insulator）基板などでもよい。基板４０には、格子定数が機能層１０の格子定数とは異なる材料を含む基板を用いてもよい。基板４０には、熱膨張係数が機能層１０の熱膨張係数とは異なる材料を含む基板を用いてもよい。例えば、基板４０は、サファイア、スピネル、ＧａＡｓ、ＩｎＰ、ＺｎＯ、Ｇｅ、ＳｉＧｅ、ＧａＮ、窒化アルミニウム（ＡｌＮ）およびＳｉＣのいずれかの基板でもよい。
例えば、基板４０の上に下地層６０が形成される。下地層６０の上に、ＡｌＧａＮ下地層６３が形成される。ＡｌＧａＮ下地層６３の上に、積層体５０が形成される。すなわち、基板４０と積層体５０との間にＡｌＧａＮ下地層６３が設けられる。ＡｌＧａＮ下地層６３と基板４０との間に下地層６０が設けられる。
積層体５０の上に機能層１０が形成される。これらの形成においてエピタキシャル成長が行われる。
実施形態に係る窒化物半導体素子は、積層体５０の上に形成された機能層１０を含む。窒化物半導体素子は、積層体５０の上に機能層１０が形成された後に、積層体５０の少なくとも一部が除去されて使用される場合がある。例えば、基板４０と、下地層６０と、ＡｌＧａＮ下地層６３と、積層体５０と、機能層１０の一部と、が除去された状態で使用される。
窒化物半導体素子が発光素子である場合には、機能層１０は、例えば、ｎ形半導体層と、発光層と、ｐ形半導体層と、を含む。
下地層６０は、例えば、ＡｌＮを含む。例えば、ＡｌＮバッファ層６２を含む。ＡｌＮバッファ層６２は、ＡｌとＮとを含む。ＡｌＮバッファ層６２の厚さは、例えば１０ナノメートル（ｎｍ）以上４００ｎｍ以下であることが好ましく、例えば約２００ｎｍである。バッファ層はＡｌＮ層に限らず、ＧａＮ層でもよい。下地層６０としてＧａＮ層を用いる場合、ＧａＮ層の厚さは、例えば１０ｎｍ以上５０ｎｍ以下である。ＧａＮ層の厚さは、例えば約３０ｎｍである。下地層６０として、ＡｌＧａＮやＩｎＧａＮなどの混晶を用いることができる。
例えば、基板４０（シリコン基板）と化学的反応が生じにくいＡｌＮをシリコンに接する下地層６０として用いる。これにより、例えば、シリコンとガリウムとの反応によって生じるメルトバックエッチングなどの問題を解決しやすい。下地層６０として用いられるＡｌＮの少なくとも一部は、単結晶を含むことが好ましい。例えば、ＡｌＮを１０００℃以上の高温でエピタキシャル成長させることで、単結晶のＡｌＮバッファ層６２を形成することができる。基板４０にシリコン基板を用いる場合、窒化物半導体とシリコン基板との間の熱膨張係数の差が、窒化物半導体とシリコンとは異なる材料の基板との間の熱膨張係数の差に比べて大きい。そのため、エピタキシャル成長後に生じる基板４０の反りが大きくなりやすく、クラックが生じやすい。単結晶を含むＡｌＮ層を下地層６０として用いることで、エピタキシャル成長中の窒化物半導体中に応力（歪み）が形成され、成長終了後の基板の反りを低減できる。
ＡｌＮバッファ層６２には、引っ張り応力（歪み）が形成されていることが好ましい。ＡｌＮバッファ層６２に引っ張り応力（歪み）が形成されることで、基板４０と下地層６０との界面での欠陥形成が抑制される。
下地層６０は、インジウム（Ｉｎ）を含んでも良い。下地層６０がＩｎを含むことで、下地層６０と基板４０（シリコン基板）との格子不整合が緩和され、転位の発生が抑制される。下地層６０がＩｎを含む場合、結晶成長中にＩｎの脱離反応が発生しやすい。Ｉｎ組成比を５０％以下とすることが好ましい。これにより、平坦性の良い下地層６０を得ることができる。
ＡｌＧａＮ下地層６３は、ＡｌＮバッファ層６２の上に形成される。ＡｌＧａＮ下地層６３は、ＡｌとＧａとＮとを含む。
ＡｌＧａＮ下地層６３には、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）が用いられる。ＡｌＧａＮ下地層６３の厚さは、例えば１００ｎｍ以上１０００ｎｍ以下であることが好ましく、例えば約２５０ｎｍである。ＡｌＧａＮ下地層６３のＡｌの組成比は、例えば０．１以上０．９以下であることが好ましく、例えば０．２５である。ＡｌＧａＮ下地層６３により、メルトバックエッチングが、より抑制される。ＡｌＧａＮ下地層６３により、積層体５０に形成される圧縮応力（歪み）を増大させることができる。
互いに組成が異なる複数の窒化物半導体層を積層した場合に、上に積層される窒化物半導体層（例えば、ＡｌＧａＮ下地層６３）は、下に形成される窒化物半導体層（例えば、ＡｌＮバッファ層６２）の格子間隔（格子の長さ）に整合するように形成される。このため、窒化物半導体層の実際の格子間隔は、無歪みの格子間隔（格子定数）とは異なる。
本願明細書においては、窒化物半導体の無歪みの格子間隔を「格子定数」とする。本願明細書においては、形成した窒化物半導体層の実際の格子の長さを「格子間隔」とする。格子定数は、例えば物性定数である。格子間隔は、例えば形成された窒化物半導体素子に含まれる窒化物半導体層における実際の格子の長さである。格子間隔は、例えば、Ｘ線回折測定から求められる。
ＡｌＧａＮ下地層６３の少なくとも一部は、結晶性を有する。すなわち、ＡｌＧａＮ下地層６３の少なくとも一部は、非晶質ではなく、多結晶または単結晶である。単結晶のＡｌＮバッファ層６２上に、ＡｌＮバッファ層６２の積層方向に垂直な軸（方向）の格子間隔よりも格子定数が大きなＡｌＧａＮ下地層６３を形成する。これにより、結晶性を有するＡｌＧａＮ下地層６３中に圧縮応力（歪み）が形成される。圧縮応力（歪み）の形成されたＡｌＧａＮ下地層６３の積層方向に垂直な軸（方向）の格子間隔は、無歪みの格子間隔（格子定数）よりも小さい。圧縮応力（歪み）を形成することで、結晶成長後の降温過程において、窒化物半導体とシリコン基板との間の熱膨張係数の差によって生じる引っ張り応力（歪み）を低減できる。これにより、基板４０の反りやクラックの発生を抑制することができる。
ＡｌＧａＮ下地層６３が結晶性を有することで、ＡｌＧａＮ下地層６３上に形成する積層体５０の一部となるＧａＮ層が三次元成長しやすい。これにより、転位が低減しやすい。ＡｌＧａＮ下地層６３が結晶性を有することは、例えば、Ｘ線回折測定などによって、回折ピークが観測されることで評価できる。例えば、成長方向（積層方向）に対して垂直な結晶面（例えば、（０００２）面）の回折ピークを観察することで評価できる。
ＡｌＧａＮ下地層６３は、ピットのない平坦な表面を有することが好ましい。平坦な表面の上に積層体５０の一部となるＧａＮ層を形成することで、より大きな圧縮応力（歪み）がＧａＮ層に形成されやすくなる。
ＡｌＮバッファ層６２上にＡｌＧａＮ下地層６３を形成することで、ＡｌＮバッファ層６２とＡｌＧａＮ下地層６３との界面で転位を低減できる。
ＡｌＧａＮ下地層６３は、１層でもよく、複数の層を含んでもよい。この例では、ＡｌＧａＮ下地層６３は、第１ＡｌＧａＮ下地層６３ａ、第２ＡｌＧａＮ下地層６３ｂ及び第３ＡｌＧａＮ下地層６３ｃを含む。ＡｌＧａＮ下地層６３に含まれる層の数は、２でも良く、４以上でも良い。第２ＡｌＧａＮ下地層６３ｂは、第１ＡｌＧａＮ下地層６３ａの上に設けられる。第３ＡｌＧａＮ下地層６３ｃは、第２ＡｌＧａＮ下地層６３ｂの上に設けられる。ＡｌＧａＮ下地層６３として複数の層を形成することで、ＡｌＧａＮ下地層６３中に形成される圧縮応力（歪み）を増大させることができる。その場合、下地層６０から上方向に向かって（例えば下地層６０から機能層１０に向かう方向に）、Ａｌ組成比が小さくなるように積層することが好ましい。つまり、第２ＡｌＧａＮ下地層６３ｂにおけるＡｌ組成比が第１ＡｌＧａＮ下地層６３ａにおけるＡｌ組成比よりも低いことが好ましく、第３ＡｌＧａＮ下地層６３ｃにおけるＡｌ組成比が第２ＡｌＧａＮ下地層６３ｂにおけるＡｌ組成比よりも低いことが好ましい。
例えば、下地層６０にＡｌＮを用いた場合、ＡｌＧａＮ下地層６３の複数の層のうち接する層同士の積層方向に垂直な方向（例えば、ａ軸）の格子不整合率は、ＡｌＮとＧａＮとの室温における格子不整合率をＡｌＧａＮ下地層６３の積層数で等間隔に分割した格子不整合率となることが好ましい。例えば、ＡｌＧａＮ下地層６３の複数の層のそれぞれにおけるＡｌ組成比は、格子不整合率を考慮して設定される。
すなわち、例えば、各層の格子不整合率が、ＡｌＮとＧａＮとの室温における格子不整合率を積層数に１を加えた数で割った値程度となることが好ましい。これによって、ＡｌＧａＮ下地層６３のＡｌ組成比を設定することが好ましい。これにより、ＡｌＧａＮ下地層６３中に形成される圧縮応力（歪み）が増大しやすい。
ＡｌＮとＧａＮとの室温におけるａ軸の格子不整合率は、２．１％程度である。このことから、例えば、３層のＡｌＧａＮ下地層６３を形成する場合、各層のａ軸の格子不整合率が０．５％程度（例えば０．４％以上０．６％以下）となるようなＡｌ組成比のＡｌＧａＮ下地層６３を形成することができる。
例えば、ＡｌＧａＮ下地層６３において、Ａｌ組成比が０．５５程度のＡｌＧａＮ、Ａｌ組成比が０．３程度のＡｌＧａＮ、および、Ａｌ組成比が０．１５程度のＡｌＧａＮ層をこの順に積層することができる。例えば、第１ＡｌＧａＮ下地層６３ａにおけるＡｌ組成比は、約０．５５である。第２ＡｌＧａＮ下地層６３ｂにおけるＡｌ組成比は、約０．３である。第３ＡｌＧａＮ下地層６３ｃにおけるＡｌ組成比は、約０．１５である。Ａｌ組成比については、上記値（０．５５程度、０．３程度、０．１５程度）の±０．０５の範囲であれば、各層のａ軸の格子不整合率を０．５％程度（例えば０．４％以上０．６％以下）とすることができる。
例えば、２層のＡｌＧａＮ下地層６３を形成する場合、各層のａ軸の格子不整合率が０．７％程度（例えば０．６％以上０．８％以下）となるようなＡｌ組成比のＡｌＧａＮ下地層６３を形成することができる。
例えば、ＡｌＧａＮ下地層６３において、Ａｌ組成比が０．４５程度のＡｌＧａＮ、及び、Ａｌ組成比が０．１８程度のＡｌＧａＮをこの順に積層することができる。例えば、第１ＡｌＧａＮ下地層６３ａにおけるＡｌ組成比は、約０．４５である。第２ＡｌＧａＮ下地層６３ｂにおけるＡｌ組成比は、約０．１８である。
各ＡｌＧａＮ下地層６３（この例では、第１ＡｌＧａＮ下地層６３ａ、第２ＡｌＧａＮ下地層６３ｂ及び第３ＡｌＧａＮ下地層６３ｃ）のＡｌ組成比の差が一定にならない理由は、ＡｌＧａＮ下地層６３中に歪み（応力）が形成されているためである。なお、ＡｌＧａＮ下地層６３の格子不整合率については、室温において、Ｘ線回折測定により算出することができる。
ＡｌＧａＮ下地層６３として複数の層を形成する場合、下地層６０から上方向に向かって（例えば下地層６０から機能層１０に向かう方向に）、膜厚が厚くなるように積層することが好ましい。つまり、第２ＡｌＧａＮ下地層６３ｂの膜厚が第１ＡｌＧａＮ下地層６３ａの膜厚よりも大きいことが好ましく、第３ＡｌＧａＮ下地層６３ｃにおける膜厚が第２ＡｌＧａＮ下地層６３ｂにおける膜厚よりも厚いことが好ましい。これにより、ＡｌＧａＮ下地層６３中に形成される圧縮応力（歪み）が増大しやすい。
積層体５０は、ＧａＮ中間層５１（第１積層部５０ａのＧａＮ中間層５１ａ）と、第１Ｓｉ含有層５２と、高Ａｌ組成層５３（第１積層部５０ａの高Ａｌ組成層５３ａ）と、低Ａｌ組成層５４（第１積層部５０ａの低Ａｌ組成層５４ａ）と、を含む。
ＧａＮ中間層５１は、基板４０と機能層１０との間に設けられる。低Ａｌ組成層５４は、ＧａＮ中間層５１と機能層１０との間に設けられる。高Ａｌ組成層５３は、ＧａＮ中間層５１と低Ａｌ組成層５４との間に設けられる。第１Ｓｉ含有層５２は、ＧａＮ中間層５１と高Ａｌ組成層５３との間に設けられる。
低Ａｌ組成層５４には、第１Ａｌ組成比の窒化物半導体が用いられる。高Ａｌ組成層５３には、第２Ａｌ組成比の窒化物半導体が用いられる。第２Ａｌ組成比は、第１Ａｌ組成比よりも高い。
低Ａｌ組成層５４の積層方向に垂直な第１軸（例えば、ａ軸）の無歪みの格子間隔（格子定数）は、ＧａＮ中間層５１の第１軸の無歪みの格子間隔（格子定数）よりも小さい。高Ａｌ組成層５３の積層方向に垂直な第１軸（例えば、ａ軸）の無歪みの格子間隔（格子定数）は、低Ａｌ組成層５４の第１軸の無歪みの格子間隔（格子定数）よりも小さい。
高Ａｌ組成層５３（第１積層部５０ａの高Ａｌ組成層５３ａ）は、例えば、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）及びＡｌＮの少なくともいずれかを含む。高Ａｌ組成層５３（第１積層部５０ａの高Ａｌ組成層５３ａ）には、例えば、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）、または、ＡｌＮが用いられる。低Ａｌ組成層５４（第１積層部５０ａの低Ａｌ組成層５４ａ）は、例えば、Ａｌｙ１Ｇａ１−ｙ１Ｎ（０＜ｙ１＜１、ｙ１＜ｘ１）を含む。
ＡｌＧａＮ下地層６３の格子間隔に比べ、格子定数の大きいＧａＮ中間層５１（第１積層部５０ａのＧａＮ中間層５１ａ）を形成する際、ＧａＮ中間層５１がＡｌＧａＮ下地層６３の格子間隔に格子整合するように形成され、ＧａＮ中間層５１には圧縮応力が形成される。ＧａＮ中間層５１の膜厚が増加すると、ＧａＮ中間層５１において格子緩和が生じ、ＧａＮ中間層５１の格子間隔は無歪みのＧａＮの格子間隔に近づく。ＧａＮ中間層５１の実際の格子間隔が、無歪みのＧａＮの格子間隔（ＧａＮの格子定数）と実質的に同じになった場合、さらに膜厚を増加させても、ＧａＮ中間層５１に加わる圧縮応力は生じず、基板４０から受ける引っ張り応力の影響を受けやすくなる。ＧａＮ中間層５１の厚さを適切に設定することで、ＧａＮの第１軸（例えばａ軸）の格子間隔が無歪みのＧａＮの第１軸（例えばａ軸）の格子間隔（ＧａＮの格子定数）よりも小さい状態を維持できる。ＧａＮ中間層５１の厚さは、例えば１００ｎｍ以上３０００ｎｍ以下が好ましく、例えば約４００ｎｍである。
第１Ｓｉ含有層５２はシリコン（Ｓｉ）を含有する。例えば、第１Ｓｉ含有層５２は、窒素とＳｉとを含む化合物（例えば、窒化シリコン（ＳｉＮ））を含む。第１Ｓｉ含有層５２は、Ｓｉのデルタドープ層を含んでもよい。第１Ｓｉ含有層５２の上に高Ａｌ組成層５３を形成する。第１Ｓｉ含有層５２は、積層方向に垂直な面内（Ｘ−Ｙ平面内）で、Ｓｉ濃度や厚さに揺らぎを有している。第１Ｓｉ含有層５２は、Ｓｉ濃度の低い部分及び厚さの薄い部分の少なくともいずれかの上に選択的に成長する。これにより、高Ａｌ組成層５３が三次元的に成長する。
高Ａｌ組成層５３が三次元的に成長することで、高Ａｌ組成層５３が緩和しやすくなる。これにより、高Ａｌ組成層５３の上に形成する層（例えば、機能層１０）に圧縮応力が形成されやすくなる。第１Ｓｉ含有層５２のＧａＮ中間層５１に対する被覆率を高くする。これにより、例えば、緩和の度合いが増大する。
この例では、第１Ｓｉ含有層５２は、ＧａＮ中間層５１に接する。第１Ｓｉ含有層５２がＧａＮ中間層５１に接することで、高Ａｌ組成層５３が緩和されやすく、その上に形成する層（例えば、機能層１０）に加わる圧縮応力（歪み）が増大する。
第１Ｓｉ含有層５２の厚さは、例えば１原子層に相当する厚さである。第１Ｓｉ含有層５２の厚さは、例えば、０．２原子層以上２．５原子層以下に相当する厚さであることが好ましい。第１Ｓｉ含有層５２の厚さが０．２原子層に相当する厚さよりも薄いと、高Ａｌ組成層５３の三次元成長が生じ難く、緩和が減少する。一方、第１Ｓｉ含有層５２の厚さが２．５原子に相当する厚さよりも厚いと、高Ａｌ組成層５３がコヒーレント成長しない領域が増大し、結晶軸の揺らぎが生じ結晶品質が低下する。
第１Ｓｉ含有層５２の厚さは、一様でなくても良い。第１Ｓｉ含有層５２は、不連続な島状の層などでも良い。第１Ｓｉ含有層５２は、開口部が設けられた層でも良い。
第１Ｓｉ含有層５２の厚さは、例えば、透過型電子顕微鏡像（ＴＥＭ：Transmission Electron Microscope）または走査型電子顕微鏡像（ＳＥＭ：Scanning Electron Microscope）による直接観察によって得られる。ＳＥＭによる観察を行うときには、窒化物半導体層、または、基板の劈開面で切断した断面、を使用する。第１Ｓｉ含有層５２の厚さは、二次イオン質量分析法（ＳＩＭＳ：Secondary Ion-microprobe Mass Spectrometer）から得られる。二次イオン質量分析法において、層中のＳｉ濃度が２×１０２０／立方センチメートル（／ｃｍ３）程度の場合は、第１Ｓｉ含有層５２の厚さが１原子層に相当する。このＳｉ濃度は、面密度に換算すると、１×１０１５／平方センチメートル（／ｃｍ２）程度のＳｉ面密度に相当する。
高Ａｌ組成層５３におけるＡｌ組成比は、例えば０．５以上１．０以下が好ましく、例えば約１．０である。高Ａｌ組成層５３におけるＡｌ組成比が０．５よりも小さいと、高Ａｌ組成層５３が十分に緩和し難い。高Ａｌ組成層５３の厚さは、例えば５ｎｍ以上１００ｎｍ以下が好ましく、例えば約１２ｎｍである。高Ａｌ組成層５３の厚さが５ｎｍよりも薄いと、高Ａｌ組成層５３が十分に緩和し難い。高Ａｌ組成層５３の厚さが１００ｎｍよりも厚いと、高Ａｌ組成層５３の結晶品質が劣化しやすい。例えば、表面平坦性が悪化し、ピットが生じやすい。高Ａｌ組成層５３の厚さは、更に好ましくは１０ｎｍ以上５０ｎｍ以下である。高Ａｌ組成層５３の厚さが５０ｎｍ以下のときには、更に結晶品質の劣化が抑えられる。
低Ａｌ組成層５４は、例えば、ＡｌとＧａとＮとを含む。低Ａｌ組成層５４におけるＡｌ組成比は、例えば０．１以上０．９以下が好ましく、例えば約０．５である。低Ａｌ組成層５３の厚さは、例えば５ｎｍ以上１００ｎｍ以下が好ましく、例えば約２５ｎｍである。低Ａｌ組成層５４の厚さが５ｎｍよりも薄いと、転位が低減されにくい。低Ａｌ組成層５４の厚さが１００ｎｍよりも厚いと、転位の低減が飽和するだけでなく、クラックが生じやすくなる。低Ａｌ組成層５４の厚さは、より好ましくは５０ｎｍ未満である。低Ａｌ組成層５４の厚さを５０ｎｍ未満にする。これにより、効率よく転位を低減することができる。
窒化物半導体素子１１０が発光素子である場合には、機能層１０は、例えば、積層体５０の上に形成されたｎ形半導体層１１と、ｎ形半導体層１１の上に形成された発光層１３と、発光層１３の上に形成されたｐ形半導体層１２と、を含む。発光層１３は、ＧａＮの複数の障壁層と、障壁層の間に設けられＩｎＧａＮ（例えば、Ｉｎ０．１５Ｇａ０．８５Ｎ）層と、を含む。発光層１３は、ＭＱＷ（Multi-Quantum Well）構造、または、ＳＱＷ（Single-Quantum Well）構造を有する。機能層１０の厚さは、例えば１マイクロメートル（μｍ）以上５μｍ以下が好ましく、例えば約３．５μｍである。
また、窒化物半導体素子１１０は、例えば、窒化ガリウム（ＧａＮ）系ＨＥＭＴ（High Electron Mobility Transistor）の窒化物半導体素子に用いることができる。このときは、機能層１０は、例えば、不純物を含まないアンドープのＡｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１≦１）層と、アンドープまたはｎ形のＡｌｚ２Ｇａ１−ｚ２Ｎ（０≦ｚ２≦１、ｚ１＜ｚ２）層と、の積層構造を有する。
なお、積層体５０の上に（例えば積層体５０と機能層１０との間に）ＧａＮ層１１ｉ（アンドープのＧａＮ層）を設けても良い。ＧａＮ層１１ｉ（アンドープのＧａＮ層）を設けることで、ＧａＮ層１１ｉに圧縮歪み（応力）が形成され、よりクラックが抑制される。
図１（ｂ）、図１（ｃ）及び図１（ｄ）において、縦軸は、Ｚ軸方向の位置である。
図１（ｂ）の横軸は、Ａｌ組成比ＣＡｌである。図１（ｂ）に表したように、積層体５０において、Ａｌ組成比ＣＡｌは、ＧａＮ中間層５１において実質的に０であり、高Ａｌ組成層５２において実質的に１であり、低Ａｌ組成層５３において０よりも高く１よりも低い。
図１（ｃ）の横軸は成長温度ＧＴである。図１（ｃ）に表したように、例えば、ＧａＮ中間層５１の成長温度ＧＴは高い。ＧａＮ中間層５１の成長温度ＧＴを高くすることで、格子緩和が抑制され、ＧａＮ中間層５１に形成される圧縮応力を大きくすることができる。ＧａＮ中間層５１の成長温度ＧＴは、例えば１０００℃以上１２００℃以下が好ましく、例えば約１１３０℃である。
第１Ｓｉ含有層５２の成長温度ＧＴは、ＧａＮ中間層５１の成長温度ＧＴ以下である。第１Ｓｉ含有層５２の成長温度ＧＴをＧａＮ中間層５１の成長温度ＧＴ以下とすることで、第１Ｓｉ含有層５２の形成時に、エッチングによるＧａＮ中間層５１の平坦性の低下を抑制できる。第１Ｓｉ含有層５２の成長温度ＧＴは、例えば９００℃以上１１５０℃以下が好ましく、例えば約１１００℃である。
高Ａｌ組成層５３の成長温度ＧＴは低い。高Ａｌ組成層５３の成長温度ＧＴは、例えば５００℃以上、１０５０℃以下が好ましく、例えば約８００℃である。より好ましくは、６００℃以上、８５０℃以下である。高Ａｌ組成層５３の成長温度ＧＴが５００℃よりも低いと、不純物が取り込まれ易い。また、立方晶ＡｌＧａＮなどが成長され、結晶転位が過度に生じてしまう。そして、高Ａｌ組成層５３の結晶品質が過剰に劣化してしまう。高Ａｌ組成層５３の成長温度ＧＴが１０５０℃よりも高いと、格子緩和が生じにくい。そのため、歪みが緩和されず、高Ａｌ組成層５３に引っ張り歪みが導入され易くなる。さらに、低Ａｌ組成層５４や機能層１０を高Ａｌ組成層５３の上に形成するときに、圧縮応力を適切にかけられず、結晶成長後の降温過程で、クラックが発生しやすい。これに対して、高Ａｌ組成層５３の成長温度ＧＴが例えば８００℃である場合には、高Ａｌ組成層５３において、格子緩和が生じ易くなる。その結果、ＧａＮ中間層５１や下地層６０からの歪みの影響を実質的に受けないで、高Ａｌ組成層５３を形成することができる。すなわち、高Ａｌ組成層５３の形成の初期から、ＧａＮ中間層５１や下地層６０からの引っ張り歪みを受けにくくなる。このようにして、格子緩和が生じた高Ａｌ組成層５３が第１Ｓｉ含有層５２の上に形成される。
低Ａｌ組成層５４の成長温度ＧＴは、高い。低Ａｌ組成層５４の成長温度ＧＴは、例えば例えば８００℃以上１２００℃以下が好ましく、例えば１１３０℃である。
図１（ｄ）の横軸は、ａ軸の格子間隔Ｌｄである。図１（ｄ）には、無歪みのＧａＮのａ軸の格子間隔ｄｇ（例えば、０．３１８９ｎｍ）と、無歪みのＡｌＮのａ軸の格子間隔ｄａ（例えば、０．３１１２ｎｍ）と、が示されている。無歪みのＡｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）のａ軸（第１軸）の格子間隔ｄａは、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）のａ軸（第１軸）の格子定数に相当する。例えば、高Ａｌ組成層５２がＡｌＮである場合、無歪みの高Ａｌ組成層５２のａ軸（第１軸）の格子間隔ｄａは、ＡｌＮのａ軸（第１軸）の格子定数に相当する。無歪みのＧａＮの格子間隔ｄｇは、無歪みのＡｌＮの格子間隔ｄａよりも大きい。
図１（ｄ）に表したように、ＧａＮ中間層５１におけるａ軸（第１軸）の格子間隔は大きく、高Ａｌ組成層５３におけるａ軸（第１軸）の格子間隔は小さい。ＧａＮ中間層５１におけるａ軸（第１軸）の実際の格子間隔は、例えば無歪みのＧａＮのａ軸（第１軸）の格子間隔ｄｇよりも小さい。高Ａｌ組成層５３におけるａ軸（第１軸）の実際の格子間隔は、例えば無歪みのＡｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）のａ軸（第１軸）の格子間隔ｄａよりも大きい。高Ａｌ組成層５３がＡｌＮである場合、高Ａｌ組成層５３の実際の格子間隔は、例えば無歪みのＡｌＮのａ軸（第１軸）の格子間隔ｄａよりも大きい。すなわち、積層体５０におけるａ軸（第１軸）の格子間隔は、ＧａＮ中間層５１で最も大きく、高Ａｌ組成層５３で急激に小さくなる。低Ａｌ組成層５４におけるａ軸（第１軸）の格子間隔は、高Ａｌ組成層５３におけるａ軸（第１軸）の格子間隔と同じか、それよりも大きい。
低Ａｌ組成層５４のＡｌの組成比は、高Ａｌ組成層５３の緩和率α以下とされる。
低Ａｌ組成層５４のＡｌの組成比が、高Ａｌ組成層５３の緩和率αよりも大きいと、低Ａｌ組成層５３に引っ張り歪み（応力）が生じ、クラックが生じやすい。格子緩和が生じ、転位が増大しやすい。
高Ａｌ組成層５４であるＡｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）の緩和率αを、無歪みのＧａＮの第１軸（例えばａ軸）の格子間隔ｄｇと、無歪みのＡｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）の第１軸（例えばａ軸）の格子間隔ｄａとの差の絶対値に対する、無歪みのＧａＮの第１軸（例えばａ軸）の格子間隔ｄｇと、高Ａｌ組成層５３（第１積層部５０ａの高Ａｌ組成層５３ａ）の第１軸（例えばａ軸）の実際の格子間隔Ｄａと、の差の絶対値の比とする。すなわち、高Ａｌ組成層５３の緩和率αは、｜ｄｇ―Ｄａ｜／｜ｄｇ―ｄａ｜である。無歪みのＧａＮの第１軸（例えばａ軸）の格子間隔ｄｇは、ＧａＮの格子定数に相当する。無歪みのＡｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）の第１軸（例えばａ軸）の格子間隔ｄａは、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）の第１軸（例えばａ軸）の格子定数に相当する。
なお、無歪みのＡｌＸＧａ１−ＸＮの第１軸の格子間隔（格子定数）は、例えば、無歪みのＡｌＮの第１軸の格子間隔（格子定数）と無歪みのＧａＮの第１軸の格子間隔（格子定数）からベガード則を用いて算出される値である。
本実施形態に係る窒化物半導体素子１１０においては、積層体５０は、機能層１０と、下地層６０との間に設けられる。積層体５０は、ＧａＮ中間層５１と、第１Ｓｉ含有層５２と、高Ａｌ組成層５３と、低Ａｌ組成層５４と、がこの順に積層された構造を有する。これにより、結晶成長時に積層体および積層体の上に形成する機能層に圧縮応力が形成されクラックの発生を抑制する効果が得られる。そのため、機能層１０におけるクラックが低減される。窒化物半導体素子１１０によれば、基板４０（例えばシリコン基板）上に形成したクラックが少ない高品位の窒化物半導体素子が得られる。
図２（ａ）〜図２（ｄ）は、第１の実施形態に係る別の窒化物半導体素子を例示する模式図である。
図２（ａ）は、本実施形態に係る別の窒化物半導体素子１２０を例示する模式的断面図である。図２（ｂ）〜図２（ｄ）は、積層体における、Ａｌ組成比（ＣＡｌ）、成長温度ＧＴ、及び、ａ軸の格子間隔Ｌｄをそれぞれ例示するグラフ図である。
図２（ａ）に表したように、窒化物半導体素子１２０は、下地層６０と、積層体５０と、機能層１０と、を含む。下地層６０の構成及び機能層１０の構成は、窒化物半導体素子１１０に関して説明したのと同様なので説明を省略する。なお、この場合も、積層体５０と機能層１０との間にＧａＮ層１１ｉ（アンドープのＧａＮ層）を設けても良い。
窒化物半導体素子１２０における積層体５０の構成は、窒化物半導体素子１１０とは異なる。以下では、積層体５０に関して説明する。
窒化物半導体素子１２０においては、積層体５０は、第１積層部５０ａと、第２積層部５０ｂと、を含む。第１積層部５０ａは、下地層６０と機能層１０の間に設けられる。第２積層部５０ｂは、第１積層部５０ａと機能層１０との間に設けられる。
第１積層部５０ａは、下地層６０の上に設けられた第１積層部５０ａのＧａＮ中間層５１ａと、第１積層部５０ａのＧａＮ中間層５１ａの上に設けられた第１積層部の第１Ｓｉ含有層５２ａと、第１積層部５０ａの第１Ｓｉ含有層５２ａの上に設けられた第１積層部５０ａの高Ａｌ組成層５３ａと、第１積層部５０ａの高Ａｌ組成層５３ａの上に設けられた第１積層部５０ａの低Ａｌ組成層５４ａと、を含む。
第２積層部５０ｂは、下地層６０の上に設けられた第２積層部５０ｂのＧａＮ中間層５１ｂと、第２積層部５０ｂのＧａＮ中間層５１ｂの上に設けられた第２積層部５０ｂの第１Ｓｉ含有層５２ｂと、第２積層部５０ｂの第１Ｓｉ含有層５２ｂの上に設けられた第２積層部５０ｂの高Ａｌ組成層５３ｂと、第２積層部５０ｂの高Ａｌ組成層５３ｂの上に設けられた第２積層部５０ｂの低Ａｌ組成層５４ｂと、を含む。
第１積層部５０ａのＧａＮ中間層５１ａの構成及び第２積層部５０ｂのＧａＮ中間層５１ｂの構成は、窒化物半導体素子１１０に関して説明したＧａＮ中間層５１の構成と同様である。第１積層部５０ａの第１Ｓｉ含有層５２ａの構成及び第２積層部５０ｂの第１Ｓｉ含有層５２ｂの構成は、窒化物半導体素子１１０に関して説明した第１Ｓｉ含有層５２の構成と同様である。第１積層部５０ａの高Ａｌ組成層５３ａの構成及び第２積層部５０ｂの高Ａｌ組成層５３ｂの構成は、窒化物半導体素子１１０に関して説明した高Ａｌ組成層５３の構成と同様である。第１積層部５０ａの低Ａｌ組成層５４ａの構成及び第２積層部５０ｂの低Ａｌ組成層５４ｂの構成は、窒化物半導体素子１１０に関して説明した低Ａｌ組成層５４の構成と同様である。
窒化物半導体素子１２０においては、ＧａＮ中間層、第１Ｓｉ含有層、高Ａｌ組成層及び低Ａｌ組成層を含む組（周期）が２つ設けられている。実施形態は、これに限らず、組（周期）の数は、３以上でも良い。
窒化物半導体素子１２０においても、基板４０（例えばシリコン基板）上に形成したクラックが少ない窒化物半導体素子が得られる。
窒化物半導体素子１２０において、第２積層部５０ｂの構成は、第１積層部５０ａの構成と異なっても良い。例えば、第２積層部５０ｂのＧａＮ中間層５１ｂの厚さは、第１積層部５０ａのＧａＮ中間層５１ａの厚さよりも厚くても良い。積層に伴って蓄えられる歪みの量の変化に対応して構造を変化させる。これにより、クラックや転位を低減することができる。
このように、積層体５０は、ＧａＮ中間層５１と、第１Ｓｉ含有層５２と、高Ａｌ組成層５３及び低Ａｌ組成層５４がこの順に周期的に複数回積層された構造を有することができる。これにより、結晶成長時に圧縮応力をかけクラックの発生が、より抑制される。機能層１０におけるクラックが、より低減される。
図３（ａ）及び図３（ｂ）は、第１の実施形態に係る別の窒化物半導体素子を例示するグラフ図である。
図３（ａ）及び図３（ｂ）は、窒化物半導体素子１２１のＳＩＭＳによって得られた測定結果を示している。図３（ａ）及び図３（ｂ）の左縦軸は、Ｓｉの濃度ＣＳｉである。図３（ａ）及び図３（ｂ）の右縦軸は、Ａｌの二次イオン強度ＩＡｌである。図３（ａ）及び図３（ｂ）の横軸は、試料のＺ軸方向に沿った深さＤｚ（μｍ）である。Ｄｚ＝０は、機能層１０の位置を示す。Ｄｚが大きくなる方向は、機能層１０から基板４０へ向かう方向に対応する。
窒化物半導体素子１２１には、基板４０と、下地層６０と、ＡｌＧａＮ下地層６３と、積層体５０と、ＧａＮ層１１ｉと、機能層１０と、が設けられる。基板４０と、下地層６０と、ＡｌＧａＮ下地層６３と、ＧａＮ層１１ｉと、機能層１０とには、窒化物半導体素子１２０に関して説明した構成を適用することができる。窒化物半導体素子１２１においては、積層体５０における積層の周期の数は、４である。すなわち、ＧａＮ中間層５１、第１Ｓｉ含有層５２、高Ａｌ組成層５３及び低Ａｌ組成層５４を含む組（周期）が４つ設けられている。
図３（ａ）は、機能層１０、ＧａＮ層１１ｉ、積層体５０におけるデータを示している。図３（ｂ）は、図３（ａ）の一部を拡大したものである。図３（ｂ）は、積層体５０におけるデータを示している。
例えば、Ｓｉ濃度ＣＳｉのピークは、第１Ｓｉ含有層５２に対応したピークである。Ａｌの二次イオン強度ＩＡｌのピークは、例えば、高Ａｌ組成層５３に対応したピークである。図３（ｂ）に表したように、Ｓｉ濃度ＣＳｉのピーク位置と、Ａｌの二次イオン強度ＩＡｌのピーク位置とは、異なる。これは、第１Ｓｉ含有層５２の存在を示している。
この例では、第１Ｓｉ含有層５２における濃度ＣＳｉは、５．１×１０１９／立方センチメートル（／ｃｍ３）程度である。この場合、第１Ｓｉ含有層５２の厚さは、０．３原子層に相当する厚さである。この濃度ＣＳｉは、面密度に換算すると、３．５×１０１４／平方センチメートル（／ｃｍ２）程度である。例えば、第１Ｓｉ含有層５２のＳｉ濃度ＣＳｉは、２．５×１０１９／ｃｍ３以上５．０×１０２０／ｃｍ３である。例えば、第１Ｓｉ含有層５２の厚さは、０．１ｎｍ以上２０ｎｍ未満である。第１Ｓｉ含有層５２の厚さは、０．２ｎｍ以上４ｎｍ以下であることが好ましい。
ＳＩＭＳ分析の場合、スパッタレートなどの測定条件によって、Ｓｉ濃度が厚さ（深さ）方向に広がりを有するように観測されることがある。この場合、例えば、第１Ｓｉ含有層５２に相当する領域でのＳｉ濃度の極大値（最大値）に対して、Ｓｉ濃度が１０％の値に低減する領域までのＳｉ濃度の総和（Ｓｉ原子の厚さ方向の積分値）を、第１Ｓｉ含有層５２のそれぞれに含まれる単位面積あたりのＳｉ原子の数（Ｓｉ面密度）とみなすことができる。
第１Ｓｉ含有層５２の厚さについては、このＳｉ濃度の総和（Ｓｉ面密度）を用いて見積もることができる。すなわち、第１Ｓｉ含有層５２の中のＳｉ原子が、一様に、ＧａＮ層のＧａ原子（III族原子）と置換される場合における、Ｓｉに置換されるＧａＮ層の厚さとして見積もることができる。
本願明細書においては、第１Ｓｉ含有層５２の中のＳｉ原子の数がＧａＮ層の１層分に相当するＧａ原子を置換する数である場合に、第１Ｓｉ含有層５２の厚さを１原子層とする。
例えば、ＧａＮ層における（０００１）面のＧａ原子（III族原子）の面密度は、約１×１０１５／ｃｍ２である。したがって、膜中のＳｉの面密度が１×１０１５／ｃｍ２程度の場合に、第１Ｓｉ含有層５２の厚さが１原子層であることに相当する。
ＳＩＭＳ分析において、例えば、Ｓｉ濃度のピーク値が２×１０２０／ｃｍ３であって、幅２００ｎｍの拡がりを有する場合は、面密度に換算すると、１×１０１５／ｃｍ２程度のＳｉ面密度に相当する。
この例では、第１Ｓｉ含有層５２におけるＳｉ濃度のピーク（最大値）は５．１×１０１９／立方センチメートル（／ｃｍ３）である。Ｓｉ濃度がピーク値の１０％の値に低減するまでのピークの幅は、約１４０ｎｍである。この領域の総Ｓｉ濃度（厚さ方向のＳｉ濃度の積分値）は、３．５×１０１４／平方センチメートル（／ｃｍ２）であり、第１Ｓｉ含有層５２のＳｉ面密度に対応する。
図４は、窒化物半導体素子の特性を例示するグラフ図である。
図４は、窒化物半導体素子１２５及び１２６における結晶成長中の基板の反りを例示している。
本実施形態に係る第１実施例の窒化物半導体素子１２５について説明する。
窒化物半導体素子１２５においても、基板４０と、下地層６０と、ＡｌＧａＮ下地層６３と、積層体５０と、機能層１０と、が設けられる。基板４０と下地層６０と機能層１０とには、窒化物半導体素子１２０に関して説明した構成が適用できる。窒化物半導体素子１２５の積層体５０においては、ＧａＮ中間層５１、第１Ｓｉ含有層５２、高Ａｌ組成５３層及び低Ａｌ組成層５４を含む組（周期）が４つ設けられている。積層中間層の周期数は、４である。
本実施形態に係る窒化物半導体素子１２５は、以下のようにして作製される。
基板４０には、シリコンが用いられる。基板４０の主面は、（１１１）面である。基板４０を、硫酸と過酸化水素との混合薬液、及び、希フッ酸を用いて、洗浄を行う。その後、基板４０をＭＯＣＶＤ装置の反応室内に導入する。
基板４０を１０７０℃まで加熱する。減圧雰囲気において、トリメチルアルミニウム（ＴＭＡｌ）及びアンモニア（ＮＨ３）を２０分間供給する。減圧雰囲気においては、例えば、水素と窒素との比率は、２：１であり、気圧は、４００ｈＰａである。ＴＭＡｌの流量は、例えば、５０ｃｃ／分である。アンモニア（ＮＨ３）の流量は、例えば、０．８Ｌ／分である。これにより、ＡｌＮの下地層６０（ＡｌＮバッファ層６２）を形成する。ＡｌＮバッファ層６２の厚さは、２００ｎｍ程度である。
基板温度（基板４０の温度）を１０２０℃とする。トリメチルガリウム（ＴＭＧａ）、ＴＭＡｌ、及びアンモニアを５分間供給する。ＴＭＧａの流量は、例えば、１０ｃｃ／分である。ＴＭＡｌの流量は、例えば、５０ｃｃ／分である。アンモニアの流量は、例えば、２．５Ｌ／分である。これにより、Ａｌ組成比が０．５５の第１ＡｌＧａＮ下地層６３ａを形成する。第１ＡｌＧａＮ下地層６３ａの厚さは、約１００ｎｍである。
ＴＭＧ及びＴＭＡを１０分間供給する。この際、ＴＭＧの流量は、例えば、１７ｃｃ／分に変更される。例えば、ＴＭＡの流量は、３０ｃｃ／分に変更される。これにより、Ａｌ組成比が０．３の第２ＡｌＧａＮ下地層６３ｂを形成する。第２ＡｌＧａＮ下地層６３ｂの厚さは、約２００ｎｍである。
ＴＭＧ及びＴＭＡを１１分間供給する。この際、ＴＭＧの流量は、例えば、２０ｃｃ／分に変更される。例えば、ＴＭＡの流量は、１５ｃｃ／分に変更される。これにより、Ａｌ組成比が０．１５の第３ＡｌＧａＮ下地層６３ｃを形成する。第３ＡｌＧａＮ下地層６３ｃの厚さは、約２５０ｎｍである。
基板温度を１０９０℃とし、ＴＭＧ及びアンモニアを１５分間供給する。ＴＭＧの流量は、例えば、５６ｃｃ／分である。アンモニアを流量は、例えば、４０Ｌ／分である。これにより、ＧａＮ中間層５１を形成する。ＧａＮ中間層５１の厚さは、約３００ｎｍである。
基板温度を１０４０℃とし、成長圧力を１０１３ｈＰａの大気圧に変更し、シラン（ＳｉＨ４）及びアンモニアを４分間供給する。シランの濃度は、例えば、１０ｐｐｍである。シランの流量は、例えば、３５０ｃｃ／分である。アンモニアの流量は、例えば、２０Ｌ／分である。これにより、第１Ｓｉ含有層５２を形成する。第１Ｓｉ含有層５２の厚さは、例えば、０．５原子層程度に相当する厚さである。
基板温度を８００℃とし、成長圧力を４００ｈＰａに変更し、ＴＭＡ及びアンモニアを３分間供給する。ＴＭＡの流量は、例えば、１７ｃｃ／分である。アンモニアの流量は、例えば、１０Ｌ／分である。これにより、ＡｌＮからなる高Ａｌ組成層５３を形成する。高Ａｌ組成層５３の厚さは、１２ｎｍ程度である。
次に、基板温度を１１２０℃とし、ＴＭＧａ、ＴＭＡｌ及びアンモニアを２．５分間供給する。ＴＭＧａの流量は、例えば、１８ｃｃ／分である。ＴＭＡｌの流量は、例えば、６ｃｃ／分である。アンモニアの流量は、例えば、２．５Ｌ／分である。これにより、Ａｌ組成比が０．５の低Ａｌ組成層５４を形成する。低Ａｌ組成層５４の厚さは、例えば、２５ｎｍ程度である。
そして、上記の、ＧａＮ中間層５１と、第１Ｓｉ含有層５２と、高Ａｌ組成層５３と、低Ａｌ組成層５４と、を含む積層中間層を１周期として、さらに３周期分の積層中間層を形成する。発明者が作製した試料においては、積層体における積層中間層の周期数は、４である。
基板温度を１０９０℃とし、４層目の低Ａｌ組成層５４の上に、厚さが１μｍのアンドープのＧａＮ層１１ｉを形成する。
厚さが１μｍのｎ形ＧａＮ層を形成する。ｎ形不純物としてシリコンを用いる。不純物濃度は、例えば、５×１０１８ｃｍ−３である。ｎ形ＧａＮ層は、機能層１０の少なくとも一部となる。
参考例の窒化物半導体素子１２６においても、基板４０と、下地層６０と、ＡｌＧａＮ下地層６３と、積層体５０と、機能層１０と、が設けられる。基板４０、下地層６０、ＡｌＧａＮ下地層６３及び機能層１０には、窒化物半導体素子１２５に関して説明した構成が適用できる。積層体５０には、ＧａＮ中間層５１、高Ａｌ組成層５３及び低Ａｌ組成層５４を含む組（周期）が４つ設けられる。窒化物半導体素子１２６においては、第１Ｓｉ含有層５２が設けられない。窒化物半導体素子１２６の構成は、窒化物半導体素子１２５の第１Ｓｉ含有層５２を省略した構成に相当する。
図４の横軸は、積層体５０の上に形成したＧａＮ層１１ｉの成長中の厚さｔＧａＮ（ｎｍ）である。図４の縦軸は、結晶成長中の基板４０の曲率Ｃｖ（ｋｍ−１＝１０００ｍ−１）を示している。曲率Ｃｖは、実質的に基板４０の反りに相当する値である。基板４０の曲率Ｃｖは、光学モニタによって計測した値である。曲率Ｃｖは、ＧａＮ層１１ｉを結晶成長している間の基板４０の反りの推移を表す。この図では、曲率Ｃｖは、ＧａＮ層１１ｉの結晶成長を開始するとき時の基板４０の反りを０としている。曲率Ｃｖが正の値であることは、下に凸（凹状の反り）の状態に対応する。負の値であるときは、下に凸（凸状の反り）の状態に対応する。正の曲率Ｃｖは、窒化物半導体結晶中に加わる引っ張り応力による基板４０の反りに対応する。負の曲率Ｃｖは、窒化物半導体結晶中に加わる圧縮応力による基板４０の反りに対応する。
図４に表したように、本実施形態に係る窒化物半導体素子１２５においては、ＧａＮ層１１ｉを３００ｎｍ形成した時点での反りの変化量は２０ｋｍ−１程度である。参考例の窒化物半導体素子１２６の変化量は、約７ｋｍ−１である。窒化物半導体素子１２５における反りの変化量は、窒化物半導体素子１２６における反りの変化量よりも大きい。反りの変化量が大きいことは、結晶内に形成される圧縮応力が大きいことを意味する。ＧａＮ層１１ｉに形成される圧縮応力を大きくすることで、結晶成長終了後の室温における基板の反りを小さくできる。これにより、クラックを抑制できる。
このようにＧａＮ中間層５１と高Ａｌ組成層５３との間に第１Ｓｉ含有層５２を形成する。これにより、例えば、高Ａｌ組成層５３の緩和が大きくなる。これにより、積層体５０の上に形成する層（例えば、ＧａＮ層１１ｉ）に形成される圧縮応力を増大できる。
例えば、高Ａｌ組成層５３の緩和が大きくなることで、高Ａｌ組成層５３の格子間隔が小さくなる。その結果、高Ａｌ組成層５３の格子間隔と、低Ａｌ組成層５４の格子間隔との差が大きくなる。高Ａｌ組成層５３の格子間隔と、ＧａＮ層１１ｉの格子間隔との差が大きくなる。これにより、圧縮歪みが増大する。
図５は、窒化物半導体素子の特性を例示するグラフ図である。
図５は、窒化物半導体素子１２５及び１２６における基板の反りＷＰ（μｍ）を例示している。基板の反りＷＰは、結晶成長終了後の室温における反りである。基板の反りＷＰは、反り測定器によって基板４０（シリコン基板）の反りを計測することで導かれる。
図５に表したように、本実施形態に係る窒化物半導体素子１２５においては、室温での反りＷＰが０（μｍ）程度であり、小さい。一方、参考例の窒化物半導体素子１２６においては、室温での反りＷＰは、６３（μｍ）と大きい。窒化物半導体素子１２６においては、クラックが形成される。
ＧａＮ中間層５１と、高Ａｌ組成層５３との間に第１Ｓｉ含有層５２を設ける。これにより、基板の反りが抑制される。
図６は、窒化物半導体素子の特性を例示するグラフ図である。
図６は、窒化物半導体素子１２５と同様の構成を有する窒化物半導体素子における、第１Ｓｉ含有層５２のＳｉ濃度ＣＳｉ（／ｃｍ３）と、基板の反りＷＰ（μｍ）と、の関係を例示している。
図６に表したように、Ｓｉ濃度ＣＳｉ（／ｃｍ３）が２．５×１０１９（／ｃｍ３）の時は、反りＷＰは、３０μｍ程度であり、小さい。Ｓｉ濃度ＣＳｉ（／ｃｍ３）が５×１０２０（／ｃｍ３）の時は、反りＷＰは、２０μｍ程度であり、小さい。Ｓｉ濃度ＣＳｉ（／ｃｍ３）が２．０×１０２０（／ｃｍ３）の時は、反りＷＰは、０μｍに近い。
実施形態においては、例えば、第１Ｓｉ含有層５２のＳｉ濃度は、２．５×１０１９（／ｃｍ３）以上５．０×１０２０（／ｃｍ３）以下とされる。これにより、基板の反りを抑制することができる。第１Ｓｉ含有層５２のＳｉ濃度が、２．５×１０１９（／ｃｍ３）よりも小さいと、高Ａｌ組成層５３の三次元成長が生じ難く、高Ａｌ組成層５３が緩和し難い。第１Ｓｉ含有層５２のＳｉ濃度が、５．０×１０２０（／ｃｍ３）よりも大きいと、第１Ｓｉ含有層５２のＧａＮ中間層５１に対する被覆率が高く、平坦な高Ａｌ組成層５３が得られ難い。そのため、高Ａｌ組成層５３の上に形成する層（例えば、機能層１０）の圧縮応力が形成され難い。
例えば、別の参考例の窒化物半導体素子１２７がある。窒化物半導体素子１２７においても、基板４０と、下地層６０と、ＡｌＧａＮ下地層６３と、積層体５０と、機能層１０とが、この順に積層される。基板４０、下地層６０、ＡｌＧａＮ下地層６３及び機能層１０ついては、窒化物半導体素子１２５に関して説明したのと同様の構成が適用できる。積層体５０において、ＧａＮ中間層５１と、高Ａｌ組成層５３と、低Ａｌ組成層５４と、Ｓｉ含有層と、が順次積層される。
参考例の窒化物半導体素子１２７においては、Ｓｉ含有層は、第１積層部５０ａのＧａＮ中間層５１ａと、第１積層部５０ａの高Ａｌ組成層５３ａと、の間に設けられない。窒化物半導体素子１２７においては、例えば、Ｓｉ含有層は、第１積層部５０ａの低Ａｌ組成層５４ａと、第２積層部５０ｂのＧａＮ中間層５１ｂとの間に設けられる。窒化物半導体素子１２７の構成は、窒化物半導体素子１２５において第１Ｓｉ含有層５２の位置を変更した構成に相当する。例えば、窒化物半導体素子１２７におけるＳｉ含有層の厚さは、２０ｎｍ以上である。
窒化物半導体素子１２７においては、格子間隔の小さい低Ａｌ組成層５４ａの上に、Ｓｉ含有層が設けられる。Ｓｉ含有層の上に格子間隔の大きいＧａＮ中間層が設けられる。この場合、Ｓｉ含有層の上の層に、圧縮応力が形成されにくい。
一方、実施形態に係る窒化物半導体素子１２５においては、格子間隔の大きいＧａＮ中間層５１ａの上に、第１Ｓｉ含有層５２ａが設けられる。第１Ｓｉ含有層５２ａの上に、格子間隔の小さい高Ａｌ組成層５３ａが設けられる。この場合、Ｓｉ含有層の上の層に、圧縮応力が形成されやすい。第１Ｓｉ含有層５２ａの厚さは、例えば、２０ｎｍ以下である。これにより、第１Ｓｉ含有層５２ａの上に形成される高Ａｌ組成層５３ａは、例えば、３次元的に成長し、格子緩和が生じやすい。そのため、高Ａｌ組成層５３ａの上に形成する層（例えば、機能層１０）に圧縮応力が形成されやすくなる。これにより、窒化物半導体素子１２５においては、基板の反りやクラックの発生が抑制される。
（第２の実施形態）
図７（ａ）〜図７（ｄ）は、第２の実施形態に係る窒化物半導体素子を例示する模式図である。
図７（ａ）は、本実施形態に係る窒化物半導体素子１３０を例示する模式的断面図である。図７（ｂ）は、積層体におけるＡｌ組成比（ＣＡｌ）を例示するグラフ図である。図７（ｃ）は、積層体における成長温度ＧＴ（形成温度）を例示するグラフ図である。図７（ｄ）は、積層体におけるａ軸の格子間隔Ｌｄを例示するグラフ図である。
図７（ａ）に表したように、本実施形態に係る窒化物半導体素子１３０は、下地層６０と、積層体５０と、機能層１０と、基板４０と、を含む。下地層６０は、主面６０ａを有する。積層体５０は、下地層６０の主面６０ａと、機能層１０との間に設けられる。積層体５０は、第１積層部５０ａを含む。
下地層６０の構成及び機能層１０の構成は、窒化物半導体素子１１０に関して説明したのと同様なので説明を省略する。なお、この場合も、積層体５０と機能層１０との間にＧａＮ層１１ｉ（アンドープのＧａＮ層）を設けても良い。
窒化物半導体素子１３０における積層体５０の構成は、窒化物半導体素子１１０とは異なる。以下では、積層体５０に関して説明する。
窒化物半導体素子１３０においては、積層体５０は、ＧａＮ中間層５１（第１積層部５０ａのＧａＮ中間層５１ａ）と、高Ａｌ組成層５３（第１積層部５０ａの高Ａｌ組成層５３ａ）と、第２Ｓｉ含有層５５と、低Ａｌ組成層５４（第１積層部５０ａの低Ａｌ組成層５４ａ）と、を含む。
ＧａＮ中間層５１は、基板４０と機能層１０との間に設けられる。低Ａｌ組成層５４は、ＧａＮ中間層５１と機能層１０との間に設けられる。高Ａｌ組成層５３は、ＧａＮ中間層５１と低Ａｌ組成層５４との間に設けられる。第２Ｓｉ含有層５５は、低Ａｌ組成層５４と高Ａｌ組成層５３との間に設けられる。
高Ａｌ組成層５３（第１積層部５０ａの高Ａｌ組成層５３ａ）には、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）が用いられる。高Ａｌ組成層５３（第１積層部５０ａの高Ａｌ組成層５３ａ）には、例えばＡｌＮを用いることができる。低Ａｌ組成層５４（第１積層部５０ａの低Ａｌ組成層５４ａ）には、Ａｌｙ１Ｇａ１−ｙ１Ｎ（０＜ｙ１＜１、ｙ１＜ｘ１）が用いられる。
ＧａＮ中間層５１、高Ａｌ組成層５３及び低Ａｌ組成層５４には、窒化物半導体素子１１０に関して説明した構成と同様の構成が適用できる。
第２Ｓｉ含有層５５は、シリコン（Ｓｉ）を含有する。第１Ｓｉ含有層５２はシリコン（Ｓｉ）を含有する。例えば、第２Ｓｉ含有層５５は、窒素とＳｉとを含む化合物（例えば、窒化シリコン（ＳｉＮ））を含む。第２Ｓｉ含有層５５は、Ｓｉのデルタドープ層を含んでもよい。第２Ｓｉ含有層５５は、積層方向に垂直な面内（Ｘ−Ｙ平面内）で、Ｓｉ濃度や厚さに揺らぎを有している。例えば、Ｓｉ濃度や厚さが大きい領域において、第２Ｓｉ含有層５５は、第２Ｓｉ含有層５５よりも下地層の側で発生した転位を遮蔽する。第２Ｓｉ含有層５５の高Ａｌ組成層５３に対する被覆率を高くする。これにより、例えば、転位は、より低減する。
ミスフィット転位は、例えば、高Ａｌ組成層５３の緩和によって生じる。この例では、第２Ｓｉ含有層５５は、高Ａｌ組成層５３に接する。第２Ｓｉ含有層５５は、ミスフィット転位を遮蔽する。これにより、第２Ｓｉ含有層５５の上に形成する層（例えば、機能層１０）に伝播する転位を低減できる。
第２Ｓｉ含有層５５の厚さは、例えば１原子層に相当する厚さである。例えば、０．２原子層以上２．５原子層以下に相当する厚さであることが好ましい。第２Ｓｉ含有層５５の厚さが０．２原子層に相当する厚さよりも薄いと、転位を十分に遮蔽しない。機能層１０へ伝播する転位が増大する。一方、第２Ｓｉ含有層５５の厚さが２．５原子層に相当する厚さよりも厚いと、低Ａｌ組成層５４がコヒーレント成長しなくなり、結晶軸の揺らぎが生じ結晶品質が低下する場合がある。
第２Ｓｉ含有層５５は、一様な層でなくても良く、不連続な島状の層などでも良い。第２Ｓｉ含有層５５は、開口部が設けられた層でも良い。
第２Ｓｉ含有層５５の厚さは、例えば、透過型電子顕微鏡像（ＴＥＭ：Transmission Electron Microscope）または走査型電子顕微鏡像（ＳＥＭ：Scanning Electron Microscope）を用いて、直接観察することによって得られる。ＳＥＭによる観察を行うときには、窒化物半導体層、または、基板の劈開面で切断した断面、を使用する。第２Ｓｉ含有層５５の厚さは、二次イオン質量分析法（ＳＩＭＳ：Secondary Ion-microprobe Mass Spectrometer）から得られる。二次イオン質量分析法において、層中のＳｉ濃度が２×１０２０／立方センチメートル（／ｃｍ３）程度の場合は、第２Ｓｉ含有層５５の厚さは、１原子層に相当する厚さである。このＳｉ濃度は、面密度に換算すると、１×１０１５／平方センチメートル（／ｃｍ２）程度のＳｉ面密度に対応する。
図７（ｃ）の横軸は成長温度ＧＴである。図７（ｃ）に表したように、第２Ｓｉ含有層５５の成長温度ＧＴは、ＧａＮ中間層５１の成長温度ＧＴ以下である。第２Ｓｉ含有層５５の成長温度ＧＴをＧａＮ中間層５１の成長温度ＧＴ以下とすることで、第２Ｓｉ含有層５５の形成時に、エッチングによるＧａＮ中間層５１の平坦性の低下を抑制できる。第２Ｓｉ含有層５５の成長温度ＧＴは、例えば９００℃以上１１５０℃以下が好ましく、例えば約１１００℃である。
図８（ａ）〜図８（ｄ）は、第２の実施形態に係る別の窒化物半導体素子を例示する模式図である。
図８（ａ）は、本実施形態に係る別の窒化物半導体素子１４０を例示する模式的断面図である。図８（ｂ）〜図８（ｄ）は、積層体における、Ａｌ組成比（ＣＡｌ）、成長温度ＧＴ、及び、ａ軸の格子間隔Ｌｄをそれぞれ例示するグラフ図である。
図８（ａ）に表したように、窒化物半導体素子１４０は、下地層６０と、ＡｌＧａＮ下地層６３と、積層体５０と、機能層１０と、を含む。下地層６０、ＡｌＧａＮ下地層６３及び機能層１０については、窒化物半導体素子１２０に関して説明した構成を適用できる。積層体５０は、第１積層部５０ａと、第２積層部５０ｂと、を含む。第１積層部５０ｂは、第１積層部５０ａと、機能層１０との間に設けられる。第１積層部５０ａの構成及び第２積層部５０ｂの構成は、窒化物半導体素子１３０の第１積層部５０ａの構成と同様である。すなわち、窒化物半導体素子１４０は、窒化物半導体素子１３０における積層体５０を複数回繰り返して形成したものである。
窒化物半導体素子１４０においては、ＧａＮ中間層５１、高Ａｌ組成層５３、第２Ｓｉ含有層５５及び低Ａｌ組成層５４を含む組（周期）が２つ設けられている。実施形態は、これに限らず、組（周期）の数は、３以上でも良い。
このように、積層体５０は、ＧａＮ中間層５１、高Ａｌ組成層５３、第２Ｓｉ含有層５５及び低Ａｌ組成層５４がこの順に周期的に複数回積層された構造を有することができる。これにより、第２Ｓｉ含有層５５によって、転位が、より低減される。機能層１０における転位密度が、より低減される。
図９は、第２の実施形態に係る窒化物半導体を例示するグラフ図である。
図９は、窒化物半導体素子１４０のＳＩＭＳによって得られた測定結果を示している。図９の左縦軸は、Ｓｉの濃度ＣＳｉである。図９の右縦軸は、Ａｌの二次イオン強度ＩＡｌである。図９の横軸は、試料のＺ軸方向に沿った深さＤｚである。図９は、窒化物半導体素子１４０の積層体５０に対応する部分を拡大して表している。
例えば、濃度ＣＳｉのピークは、第２Ｓｉ含有層５５（第１積層部５０ａの第２Ｓｉ含有層５５ａまたは第２積層部５０ｂの第２Ｓｉ含有層５５ｂ）に対応している。二次イオン強度ＩＡｌのピークは、高Ａｌ組成層５３（第１積層部５０ａの高Ａｌ組成層５３ａまたは第２積層部５０ｂの高Ａｌ組成層５３ｂ）に対応している。図９に表したように、濃度ＣＳｉのピーク位置と、二次イオン強度ＩＡｌのピーク位置とは、異なる。これは、第２Ｓｉ含有層５５の存在を示している。
この例では、濃度ＣＳｉは、１×１０２０〜２×１０２０／ｃｍ３程度である。この場合、第２Ｓｉ含有層５５の厚さは、１原子層に相当する厚さである。この濃度ＣＳｉは、面密度に換算すると、５．０×１０１４／ｃｍ２程度である。例えば、第２Ｓｉ含有層５５のＳｉ濃度ＣＳｉは、５．０×１０１９／ｃｍ３以上４．０×１０２０／ｃｍ３である。例えば、第２Ｓｉ含有層５５の厚さは、０．１ｎｍ以上２０ｎｍ未満である。第２Ｓｉ含有層５５の厚さは、０．２ｎｍ以上４ｎｍ以下であることが好ましい。
本実施形態に係る第２実施例の窒化物半導体素子１４０について説明する。
窒化物半導体素子１４０の製造方法は、窒化物半導体素子１１０および１２０に関して説明した製造方法を、適宜変更して、適用することができる。以下、積層体５０の形成について説明する。
窒化物半導体素子１１０と同様のＡｌＧａＮ下地層６３を形成した後、基板温度を１０９０℃とし、ＴＭＧ及びアンモニアを２０分間供給する。ＴＭＧの流量は、例えば、５６ｃｃ／分である。アンモニアの流量は、例えば、４０Ｌ／分である。これにより、ＧａＮ中間層５１を形成する。ＧａＮ中間層５１の厚さは、約４００ｎｍである。
基板温度を８００℃とし、ＴＭＡ及びアンモニアを３分間供給する。ＴＭＡの流量は、例えば、１７ｃｃ／分である。アンモニアの流量は、例えば、１０Ｌ／分である。これにより、ＡｌＮを含む（ＡｌＮからなる）高Ａｌ組成層５３を形成する。高Ａｌ組成層５３の厚さは、約１２ｎｍである。
基板温度を１０４０℃とし、成長圧力を１０１３ｈＰａの大気圧に変更し、シラン及びアンモニアを、８分間供給する。例えば、シランの濃度は、１０ｐｐｍであり、シランの流量は、３５０ｃｃ／分である。例えば、アンモニアの流量は、２０Ｌ／分である。これにより、第２Ｓｉ含有層５５を形成する。第２Ｓｉ含有層５５の厚さは、約１原子層に相当する厚さである。
基板温度を１１２０℃とし、成長圧力を４００ｈＰａに変更し、ＴＭＧａ、ＴＭＡｌ及びアンモニアを供給する。ＴＭＧａの流量は、例えば、１８ｃｃ／分である。ＴＭＡｌの流量は、例えば、６ｃｃ／分である。アンモニアの流量は、２．５Ｌ／分である。これにより、Ａｌ組成比が０．５の低Ａｌ組成層５４を形成する。低Ａｌ組成層５４の厚さは、２５ｎｍ程度である。
そして、上記の、ＧａＮ中間層５１と、高Ａｌ組成層５３と、第２Ｓｉ含有層５５と、低Ａｌ組成層５４と、の積層体を１周期として、さらに３周期分の積層体を形成した。つまり、発明者が作製した試料においては、積層体における積層中間層の周期数は、４である。
引き続き、４層目の低Ａｌ組成層５４の上に、厚さが１μｍのアンドープのＧａＮ層１１ｉを１０９０℃において形成した。その後、厚さが１μｍのｎ形ＧａＮ層を形成した。ｎ形不純物としてシリコンを用い、不純物濃度は５×１０１８ｃｍ−３とした。ｎ形ＧａＮ層は、機能層１０の少なくとも一部となる。
図１０は、第２の実施形態に係る窒化物半導体素子を例示する模式図である。
図１０は、窒化物半導体素子１４０の積層体５０に対応する部分を拡大して示したＴＥＭ像である。
図１０に表したように、ＧａＮ中間層５１の上に、高Ａｌ組成層５３、第２Ｓｉ含有層５５、低Ａｌ組成層５４及びＧａＮ層１１ｉが、順次に積層されている。図中の黒い（濃度の高い）線が、第２Ｓｉ含有層５５に対応する。例えば、図１０に表した領域Ｒ１において、ＧａＮ中間層５１に転位が発生している。第２Ｓｉ含有層５５によって、低Ａｌ組成層５４への転位の伝搬は、遮蔽されている。
このように、第２Ｓｉ含有層５５を高Ａｌ組成層５３と低Ａｌ組成層５４の間に形成することで、第２Ｓｉ含有層５５よりも上の層において、転位を低減することができる。
次に、本実施形態の窒化物半導体素子の特性について図面を参照しつつ説明する。
図１１は、窒化物半導体素子の特性を例示するグラフ図である。
図１１は、窒化物半導体素子１４０及び１４１の刃状転位密度Ｄｅ／平方センチメートル（／ｃｍ２）を表している。
第２参考例の窒化物半導体素子１４１においても、基板４０と、下地層６０と、ＡｌＧａＮ下地層６３と、積層体５０と、機能層１０と、が設けられる。積層体５０には、ＧａＮ中間層５１と、高Ａｌ組成層５３と、低Ａｌ組成層５４と、が設けられる。基板４０、下地層６０、ＡｌＧａＮ下地層６３と、機能層１０と、ＧａＮ中間層５１と、高Ａｌ組成層５３と、低Ａｌ組成層５４と、には、窒化物半導体素子１４０に関して説明した構成が適用できる。窒化物半導体素子１４１においては、第２Ｓｉ含有層５５が設けられない。窒化物半導体素子１４１の構成は、窒化物半導体素子１４０の第２Ｓｉ含有層５５を省略した構成に相当する。第２参考例の窒化物半導体素子１４１においては、高Ａｌ組成層５３に接して低Ａｌ組成層５４が形成されている。
刃状転位密度Ｄｅは、Ｘ線回折測定における、（０００２）面、（０００４）面、（１０−１１）面及び（２０−２２）面のロッキングカーブ半値幅から導かれる。
第２実施例の窒化物半導体素子１４０の刃状転位密度Ｄｅは、８．９×１０８（／ｃｍ２）であり、第２参考例の窒化物半導体素子１４１の刃状転位密度Ｄｅよりも低い。
第２参考例の窒化物半導体素子１４１の刃状転位密度Ｄｅは、１．２×１０９（／ｃｍ２）であり、第２実施例の窒化物半導体素子１４０の刃状転位密度Ｄｅよりも高い。これは、例えば、第２Ｓｉ含有層５５による転位の遮蔽が生じないためである。
このように、第２Ｓｉ含有層５５を高Ａｌ組成層５３と低Ａｌ組成層５４の間に形成することで、機能層１０の転位を低減することができる。
図１２は、窒化物半導体素子の特性を例示するグラフ図である。
図１２は、窒化物半導体素子１４０と同様の構成を有する窒化物半導体素子における、第２Ｓｉ含有層５５のＳｉ濃度ＣＳｉ（／ｃｍ３）と、転位密度Ｄｅ（／ｃｍ２）と、の関係を例示している。
図１２に表したように、Ｓｉ濃度ＣＳｉが５．０×１０１９（／ｃｍ３）の時は、転位密度Ｄｅは、９．０×１０８（／ｃｍ２）程度である。Ｓｉ濃度ＣＳｉが４．０×１０２０（／ｃｍ３）の時は、転位密度Ｄｅは、９．４×１０８（／ｃｍ２）程度である。Ｓｉ濃度ＣＳｉが２．０×１０２０（／ｃｍ３）の時は、転位密度Ｄｅは、７．５×１０８（／ｃｍ２）程度である。
実施形態においては、例えば、第２Ｓｉ含有層５５のＳｉ濃度は、５．０×１０１９（／ｃｍ３）以上４．０×１０２０（／ｃｍ３）以下とされる。これにより、機能層１０の転位を抑制することができる。第２Ｓｉ含有層５５のＳｉ濃度が、５．０×１０１９（／ｃｍ３）よりも小さいと、第２Ｓｉ含有層５５の高Ａｌ組成層５３に対する被覆率が低く、ミスフィット転位の遮蔽効果が得られ難い。また、低Ａｌ組成層５４の三次元成長が生じ難く、低Ａｌ組成層５４での転位の屈曲が生じ難い。第２Ｓｉ含有層５５のＳｉ濃度が、４．０×１０２０（／ｃｍ３）よりも大きいと、平坦な低Ａｌ組成層５４が得られ難く、その上に形成する機能層１０の結晶品質が低下する。
（第３の実施形態）
図１３（ａ）〜図１３（ｄ）は、第３の実施形態に係る窒化物半導体素子を例示する模式図である。
図１３（ａ）は、本実施形態に係る窒化物半導体素子１５０を例示する模式的断面図である。図１３（ｂ）は、積層体におけるＡｌ組成比（ＣＡｌ）を例示するグラフ図である。図１３（ｃ）は、積層体における成長温度ＧＴ（形成温度）を例示するグラフ図である。図１３（ｄ）は、積層体におけるａ軸の格子間隔Ｌｄを例示するグラフ図である。
図１３（ａ）に表したように、本実施形態に係る窒化物半導体素子１５０は、下地層６０と、積層体５０と、機能層１０と、を含む。下地層６０は、主面６０ａを有する。積層体５０は、下地層６０の主面６０ａと、機能層１０との間に設けられる。積層体５０は、第１積層部５０ａを含む。
窒化物半導体素子１５０における積層体５０の構成は、窒化物半導体素子１１０および窒化物半導体素子１３０とは異なる。以下では、積層体５０に関して説明する。
窒化物半導体素子１５０においては、積層体５０は、ＧａＮ中間層５１（第１積層部５０ａのＧａＮ中間層５１ａ）と、第１Ｓｉ含有層５２と、高Ａｌ組成層５３（第１高Ａｌ組成層５３ａ）と、第２Ｓｉ含有層５５と、低Ａｌ組成層５４（第１積層部５０ａの低Ａｌ組成層５４ａ）と、を有する。
ＧａＮ中間層５１は、高Ａｌ組成層５３と下地層６０との間に設けられる。第１Ｓｉ含有層５２は、高Ａｌ組成層５３とＧａＮ中間層５１との間に設けられる。高Ａｌ組成層５３は、第２Ｓｉ含有層５５とＧａＮ中間層５１との間に設けられる。低Ａｌ組成層５４は、機能層１０と第２Ｓｉ含有層５５との間に設けられる。第２Ｓｉ含有層５５は、低Ａｌ組成層５４と高Ａｌ組成層５３との間に設けられる。
すなわち、低Ａｌ組成層５４は、第２Ｓｉ含有層５５の上に設けられ、高Ａｌ組成層５３は、第１Ｓｉ含有層５２の上に設けられ、第１Ｓｉ含有層５２は、ＧａＮ中間層５１の上に設けられる。
高Ａｌ組成層５３（第１積層部５０ａの高Ａｌ組成層５３ａ）には、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）が用いられる。高Ａｌ組成層５３（第１高Ａｌ組成層５３ａ）には、例えばＡｌＮを用いることができる。低Ａｌ組成層５４（第１積層部５０ａの低Ａｌ組成層５４ａ）には、Ａｌｙ１Ｇａ１−ｙ１Ｎ（０＜ｙ１＜１、ｙ１＜ｘ１）が用いられる。
ＧａＮ中間層５１、第１Ｓｉ含有層５２、高Ａｌ組成層５３、第２Ｓｉ含有層５５及び低Ａｌ組成層５４については、窒化物半導体素子１１０および窒化物半導体素子１３０に関して説明したものと同様の構成を適用できる。このような構成とすることで、転位とクラックとの両方を低減できる。
図１４（ａ）〜図１４（ｄ）は、第３の実施形態に係る別の窒化物半導体素子を例示する模式図である。
図１４（ａ）は、本実施形態に係る別の窒化物半導体素子１６０を例示する模式的断面図である。図１４（ｂ）は、積層体におけるＡｌ組成比（ＣＡｌ）を例示するグラフ図である。図１４（ｃ）は、積層体における成長温度ＧＴ（形成温度）を例示するグラフ図である。図１４（ｄ）は、積層体におけるａ軸の格子間隔Ｌｄを例示するグラフ図である。
図１４（ａ）に表したように、窒化物半導体素子１６０は、下地層６０と、ＡｌＧａＮ下地層６３と、積層体５０と、機能層１０と、を含む。下地層６０、ＡｌＧａＮ下地層６３及び機能層１０については、窒化物半導体素子１５０に関して説明した構成と同様の構成を適用できる。積層体５０は、第１積層部５０ａと、第２積層部５０ｂと、を含む。第１積層部５０ｂは、第１積層部５０ａと、機能層１０との間に設けられる。第１積層部５０ａの構成及び第２積層部５０ｂの構成は、窒化物半導体素子１５０の第１積層部５０ａと同様の構成である。すなわち、窒化物半導体素子１６０は、窒化物半導体素子１５０における積層体５０を複数回繰り返して形成したものである。実施形態は、これに限らず、繰り返しの回数は、３以上でも良い。
このように、積層体５０は、ＧａＮ中間層、第１Ｓｉ含有層、高Ａｌ組成層、第２Ｓｉ含有層及び低Ａｌ組成層がこの順に周期的に複数回積層された構造を有することができる。これにより、転位及びクラックが、より低減される。
ＧａＮ中間層５１、第１Ｓｉ含有層５２、高Ａｌ組成層５３、第２Ｓｉ含有層５５及び低Ａｌ組成層５４について、窒化物半導体素子１２５および窒化物半導体素子１４０に関して説明した製造方法を用いて、４周期の積層中間層を有する窒化物半導体素子１６１を作製した。作製した窒化物半導体素子１６１の刃状転位密度Ｄｅは８．５×１０８（／ｃｍ２）と小さかった。また、室温での反りＷＰは５（μｍ）程度と小さかった。このことから、積層体５０は、ＧａＮ中間層、第１Ｓｉ含有層、高Ａｌ組成層、第２Ｓｉ含有層及び低Ａｌ組成層がこの順に積層された構造を有することで、転位及びクラックが低減される。
（第４の実施形態）
第４の実施形態は、窒化物半導体ウェーハに係る。本実施形態に係る窒化物半導体ウェーハ２００は、基板４０と、機能層１０と、積層体５０と、下地層６０と、ＡｌＧａＮ下地層６３と、ＧａＮ層１１ｉを含む。積層体５０は、ＧａＮ中間層５１と、第１Ｓｉ含有層５２と、高Ａｌ組成層５３と、第２Ｓｉ含有層５５と、低Ａｌ組成層５４と、を含む。これらには、窒化物半導体素子１５０に関して説明した構成が適用できる。
積層体５０は、機能層１０と基板４０との間に設けられる。低Ａｌ組成層５４は、ＧａＮ中間層５１と機能層１０との間に設けられる。高Ａｌ組成層５３は、ＧａＮ中間層５１と低Ａｌ組成層５４との間に設けられる。第１Ｓｉ含有層５２は、ＧａＮ中間層５１と高Ａｌ組成層５３との間に設けられる。第２Ｓｉ含有層５５は、高Ａｌ組成層５３と低Ａｌ組成層５４との間に設けられる。このような構成を用いることで、転位とクラックとの両方を低減できる。
実施形態によれば、基板の反りを抑制した窒化物半導体素子及び窒化物半導体ウェーハが提供できる。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ＜１，０≦ｙ＜１，０≦ｚ＜１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、機能層、積層体、第１Ｓｉ含有層、第２Ｓｉ含有層、ＧａＮ中間層、低Ａｌ組成層、高Ａｌ組成層、基板及び下地層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した窒化物半導体素子を基にして、当業者が適宜設計変更して実施し得る全ての窒化物半導体素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…機能層、 １１…ｎ形半導体層、 １１ｉ…ＧａＮ層、 １２…ｐ形半導体層、 １３…発光層、 ４０…基板、 ４０ａ…主面、 ５０…積層体、 ５０ａ〜５０ｂ…第１〜第２積層部、 ５１、５１ａ、５１ｂ…ＧａＮ中間層、 ５２、５２ａ、５２ｂ…第１Ｓｉ含有層、 ５３、５３ａ、５３ｂ…高Ａｌ組成層、 ５４、５４ａ、５４ｂ…低Ａｌ組成層、 ５５、５５ａ、５５ｂ…第２Ｓｉ含有層、 ６０…下地層、 ６０ａ…主面、 ６２…ＡｌＮバッファ層、 ６３…ＡｌＧａＮ下地層、 ６３ａ〜６３ｃ…第１〜第３ＡｌＧａＮ下地層、 α…緩和率、 １１０、１２０、１２１、１２５、１２６、１２７、１３０、１４０、１４１、１５０、１６０、１６１…窒化物半導体素子、 ２００…窒化物半導体ウェーハ、 ＣＡｌ…組成比、 ＣＳｉ…濃度、 Ｃｖ…曲率、 Ｄａ…格子間隔、 Ｄｅ…刃状転位密度、 Ｄｚ…深さ、 ＧＴ…成長温度、 ＩＡｌ…二次イオン強度、 Ｌｄ…格子間隔、 Ｒ１…領域、 ＷＰ…反り、 ｄａ…格子間隔、 ｄｇ…格子間隔、 ｔＧａＮ…厚さ

Claims (20)

  1. 機能層と、
    積層体と、
    を備え、
    前記積層体は、
    ＧａＮ中間層と、
    前記ＧａＮ中間層と前記機能層との間に設けられ第１Ａｌ組成比の窒化物半導体の低Ａｌ組成層と、
    前記ＧａＮ中間層と前記低Ａｌ組成層との間に設けられ前記第１Ａｌ組成比よりも高い第２Ａｌ組成比の窒化物半導体の高Ａｌ組成層と、
    前記ＧａＮ中間層と前記高Ａｌ組成層との間に設けられた第１Ｓｉ含有層と、
    を含み、
    前記第１Ｓｉ含有層は、前記ＧａＮ中間層の平坦性よりも大きな、前記ＧａＮ中間層から前記高Ａｌ組成層に向かう積層方向に対して垂直な面内における厚さの揺らぎを有している、窒化物半導体素子。
  2. 積層体の上に形成された機能層を備え、
    前記積層体は、
    ＧａＮ中間層と、
    前記ＧａＮ中間層と前記機能層との間に設けられ第１Ａｌ組成比の窒化物半導体の低Ａｌ組成層と、
    前記ＧａＮ中間層と前記低Ａｌ組成層との間に設けられ前記第１Ａｌ組成比よりも高い第２Ａｌ組成比の窒化物半導体の高Ａｌ組成層と、
    前記ＧａＮ中間層と前記高Ａｌ組成層との間に設けられた第１Ｓｉ含有層と、
    を含み、
    前記第１Ｓｉ含有層は、前記ＧａＮ中間層の平坦性よりも大きな、前記ＧａＮ中間層から前記高Ａｌ組成層に向かう積層方向に対して垂直な面内における厚さの揺らぎを有している、窒化物半導体素子。
  3. 前記積層体の少なくとも一部は、前記積層体の上に前記機能層が形成された後に除去されている請求項２記載の窒化物半導体素子。
  4. 前記第１Ｓｉ含有層のＳｉ濃度は、２．５×１０１９／立方センチメートル以上５．０×１０２０／立方センチメートル以下である請求項１〜３のいずれか１つに記載の窒化物半導体素子。
  5. 前記第１Ｓｉ含有層の厚さは、０．１ナノメートル以上２０ナノメートル未満である請求項１〜４のいずれか１つに記載の窒化物半導体素子。
  6. 前記第１Ｓｉ含有層は、窒素とシリコンとを含む化合物を含む請求項１〜５のいずれか１つに記載の窒化物半導体素子。
  7. 前記積層体は、前記低Ａｌ組成層と前記高Ａｌ組成層との間に設けられた第２Ｓｉ含有層をさらに含む請求項１〜６のいずれか１つに記載の窒化物半導体素子。
  8. 機能層と、
    積層体と、
    を備え、
    前記積層体は、
    ＧａＮ中間層と、
    前記ＧａＮ中間層と前記機能層との間に設けられ第１Ａｌ組成比の窒化物半導体の低Ａｌ組成層と、
    前記ＧａＮ中間層と前記低Ａｌ組成層との間に設けられ前記第１Ａｌ組成比よりも高い第２Ａｌ組成比の窒化物半導体の高Ａｌ組成層と、
    前記低Ａｌ組成層と前記高Ａｌ組成層との間に設けられた第２Ｓｉ含有層と、
    を含み、
    前記第２Ｓｉ含有層は、前記ＧａＮ中間層の平坦性よりも大きな、前記ＧａＮ中間層から前記高Ａｌ組成層に向かう積層方向に対して垂直な面内における厚さの揺らぎを有している、窒化物半導体素子。
  9. 前記第２Ｓｉ含有層のＳｉ濃度は、５．０×１０１９／立方センチメートル以上４．０×１０２０／立方センチメートル以下である請求項７または８に記載の窒化物半導体素子。
  10. 前記第２Ｓｉ含有層の厚さは、０．１ナノメートル以上２０ナノメートル未満である請求項７〜９のいずれか１つに記載の窒化物半導体素子。
  11. 前記第２Ｓｉ含有層は、窒素とシリコンとを含む化合物を含む請求項７〜１０のいずれか１つに記載の窒化物半導体素子。
  12. 基板と、
    下地層と、
    をさらに備え、
    前記積層体は、前記基板と前記機能層との間に設けられ、
    前記下地層は、前記基板と前記積層体との間に設けられた請求項１〜１１のいずれか１つに記載の窒化物半導体素子。
  13. 前記高Ａｌ組成層は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）及び窒化アルミニウムのすくなくともいずれか含む請求項１〜１２のいずれか１つに記載の窒化物半導体素子。
  14. 前記低Ａｌ組成層は、Ａｌｙ１Ｇａ１−ｙ１Ｎ（０＜ｙ１＜１、ｙ１＜ｘ１）を含む請求項１３記載の窒化物半導体素子。
  15. 前記基板は、シリコンを含む請求項１２〜１４のいずれか１つに記載の窒化物半導体素子。
  16. 前記下地層は、窒化アルミニウムを含む請求項１２〜１５のいずれか１つに記載の窒化物半導体素子。
  17. 基板と、
    機能層と、
    前記基板と前記機能層との間に設けられた積層体と、
    を備え、
    前記積層体は、
    ＧａＮ中間層と、
    前記ＧａＮ中間層と前記機能層との間に設けられ第１Ａｌ組成比の窒化物半導体の低Ａｌ組成層と、
    前記ＧａＮ中間層と前記低Ａｌ組成層との間に設けられ前記第１Ａｌ組成比よりも高い第２Ａｌ組成比の窒化物半導体の高Ａｌ組成層と、
    前記ＧａＮ中間層と前記高Ａｌ組成層との間に設けられた第１Ｓｉ含有層と、
    を含み、
    前記第１Ｓｉ含有層は、前記ＧａＮ中間層の平坦性よりも大きな、前記ＧａＮ中間層から前記高Ａｌ組成層に向かう積層方向に対して垂直な面内における厚さの揺らぎを有している、窒化物半導体ウェーハ。
  18. 前記第１Ｓｉ含有層のＳｉ濃度は、２．５×１０１９／立方センチメートル以上５．０×１０２０／立方センチメートル以下であり、
    前記第１Ｓｉ含有層の厚さは、０．１ナノメートル以上２０ナノメートル未満である請求項１７記載の窒化物半導体ウェーハ。
  19. 基板に第１温度でＧａＮ中間層を形成し、
    前記ＧａＮ中間層に第１温度よりも低い第２温度で第１Ｓｉ含有層を形成し、
    前記第１Ｓｉ含有層に前記第２温度よりも低い第３温度で窒化物半導体の高Ａｌ組成層を形成し、
    前記高Ａｌ組成層に前記第３温度よりも高い第４温度で前記高Ａｌ組成層におけるＡｌ組成比よりも低いＡｌ組成比の窒化物半導体の低Ａｌ組成層を形成し、
    前記低Ａｌ組成層に機能層を形成する、
    窒化物半導体素子の製造方法。
  20. 基板に第１温度でＧａＮ中間層を形成し、
    前記ＧａＮ中間層に前記第１温度よりも低い第２温度で窒化物半導体の高Ａｌ組成層を形成し、
    前記高Ａｌ組成層に前記第１温度よりも低く前記第２温度よりも高い第３温度で第２Ｓｉ含有層を形成し、
    前記第２Ｓｉ含有層に前記第２温度よりも高い第４温度で前記高Ａｌ組成層におけるＡｌ組成比よりも低いＡｌ組成比の窒化物半導体の低Ａｌ組成層を形成し、
    前記低Ａｌ組成層に機能層を形成する、
    窒化物半導体素子の製造方法。
JP2014005040A 2014-01-15 2014-01-15 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法 Active JP6302254B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014005040A JP6302254B2 (ja) 2014-01-15 2014-01-15 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法
EP14200332.6A EP2897157A1 (en) 2014-01-15 2014-12-24 Nitride semiconductor element and nitride semiconductor wafer
TW104100395A TW201539739A (zh) 2014-01-15 2015-01-07 氮化物半導體元件與氮化物半導體晶圓
US14/593,296 US9391145B2 (en) 2014-01-15 2015-01-09 Nitride semiconductor element and nitride semiconductor wafer
KR1020150004085A KR20150085475A (ko) 2014-01-15 2015-01-12 질화물 반도체 소자 및 질화물 반도체 웨이퍼
CN201510019134.2A CN104779329A (zh) 2014-01-15 2015-01-14 氮化物半导体元件和氮化物半导体晶片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014005040A JP6302254B2 (ja) 2014-01-15 2014-01-15 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法

Publications (3)

Publication Number Publication Date
JP2015133443A JP2015133443A (ja) 2015-07-23
JP2015133443A5 JP2015133443A5 (ja) 2017-02-16
JP6302254B2 true JP6302254B2 (ja) 2018-03-28

Family

ID=52232019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014005040A Active JP6302254B2 (ja) 2014-01-15 2014-01-15 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法

Country Status (6)

Country Link
US (1) US9391145B2 (ja)
EP (1) EP2897157A1 (ja)
JP (1) JP6302254B2 (ja)
KR (1) KR20150085475A (ja)
CN (1) CN104779329A (ja)
TW (1) TW201539739A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2552444A (en) * 2016-03-21 2018-01-31 Univ Warwick Heterostructure
US10211297B2 (en) * 2017-05-03 2019-02-19 Globalwafers Co., Ltd. Semiconductor heterostructures and methods for forming same
JP7228176B2 (ja) * 2017-11-10 2023-02-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
JP7033498B2 (ja) 2018-05-18 2022-03-10 株式会社東芝 半導体素子及びその製造方法
JP6951301B2 (ja) 2018-07-23 2021-10-20 株式会社東芝 半導体装置及びその製造方法
CN112531015B (zh) * 2020-12-02 2023-09-22 北京大学东莞光电研究院 低损耗氮化镓射频材料外延结构及制备方法
CN115983738B (zh) * 2023-03-21 2023-06-27 广东仁懋电子有限公司 一种用于提升氮化镓制备效率的方法和装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611352B1 (ko) * 1998-03-12 2006-09-27 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자
US8299451B2 (en) * 2005-11-07 2012-10-30 Showa Denko K.K. Semiconductor light-emitting diode
WO2008024991A2 (en) * 2006-08-24 2008-02-28 Hongxing Jiang Er doped iii-nitride materials and devices synthesized by mocvd
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
US8362503B2 (en) 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
JP5191843B2 (ja) * 2008-09-09 2013-05-08 株式会社東芝 半導体発光素子及びウェーハ
JP2011258843A (ja) 2010-06-10 2011-12-22 Panasonic Corp 窒化物半導体発光素子及びその製造方法
GB2485418B (en) * 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
US8525194B2 (en) * 2011-05-16 2013-09-03 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
KR101910564B1 (ko) * 2011-06-02 2018-10-22 서울바이오시스 주식회사 스트레인 강화된 웰층을 갖는 발광 다이오드
JP5127978B1 (ja) * 2011-09-08 2013-01-23 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5117609B1 (ja) 2011-10-11 2013-01-16 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP5319810B2 (ja) * 2012-03-08 2013-10-16 株式会社東芝 窒化物半導体層の製造方法
JP5228122B1 (ja) * 2012-03-08 2013-07-03 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ
EP2642503B1 (en) * 2012-03-23 2022-09-28 Sanken Electric Co., Ltd. Semiconductor photocathode and method for manufacturing the same
JP5425284B1 (ja) 2012-09-21 2014-02-26 株式会社東芝 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP5421442B1 (ja) * 2012-09-26 2014-02-19 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
US8981382B2 (en) * 2013-03-06 2015-03-17 Iqe Rf, Llc Semiconductor structure including buffer with strain compensation layers
US9048387B2 (en) * 2013-08-09 2015-06-02 Qingdao Jason Electric Co., Ltd. Light-emitting device with improved light extraction efficiency

Also Published As

Publication number Publication date
CN104779329A (zh) 2015-07-15
KR20150085475A (ko) 2015-07-23
TW201539739A (zh) 2015-10-16
US9391145B2 (en) 2016-07-12
US20150200255A1 (en) 2015-07-16
JP2015133443A (ja) 2015-07-23
EP2897157A1 (en) 2015-07-22

Similar Documents

Publication Publication Date Title
JP5228122B1 (ja) 窒化物半導体素子及び窒化物半導体ウェーハ
JP6302254B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法
JP5319810B2 (ja) 窒化物半導体層の製造方法
US10008571B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
JP5296255B1 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6270536B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP5421442B1 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP6117010B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP5925708B2 (ja) 窒化物半導体素子及びウェーハ
JP5996489B2 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP6437083B2 (ja) 半導体ウェーハ及び半導体素子
JP6503049B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6264628B2 (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP5833202B2 (ja) 窒化物半導体素子及びウェーハ
JP2014068018A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2014063988A (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP2013187551A (ja) 窒化物半導体層の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170906

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180302

R150 Certificate of patent or registration of utility model

Ref document number: 6302254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250