KR101910564B1 - 스트레인 강화된 웰층을 갖는 발광 다이오드 - Google Patents

스트레인 강화된 웰층을 갖는 발광 다이오드 Download PDF

Info

Publication number
KR101910564B1
KR101910564B1 KR1020120056786A KR20120056786A KR101910564B1 KR 101910564 B1 KR101910564 B1 KR 101910564B1 KR 1020120056786 A KR1020120056786 A KR 1020120056786A KR 20120056786 A KR20120056786 A KR 20120056786A KR 101910564 B1 KR101910564 B1 KR 101910564B1
Authority
KR
South Korea
Prior art keywords
layer
strain
well
barrier
barrier layer
Prior art date
Application number
KR1020120056786A
Other languages
English (en)
Other versions
KR20120135057A (ko
Inventor
최주원
한유대
허정훈
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=47903118&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101910564(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to PCT/KR2012/004254 priority Critical patent/WO2012165852A1/en
Publication of KR20120135057A publication Critical patent/KR20120135057A/ko
Application granted granted Critical
Publication of KR101910564B1 publication Critical patent/KR101910564B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y99/00—Subject matter not provided for in other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/773—Nanoparticle, i.e. structure having three dimensions of 100 nm or less

Abstract

스트레인 강화된 웰층을 갖는 발광 다이오드가 개시된다. 이 발광 다이오드는 n 콘택층, 장벽층과 웰층을 갖는 활성층, p 콘택층, 및 상기 웰층에 인가되는 스트레인을 더 강화하는 스트레인 강화층을 포함한다.

Description

스트레인 강화된 웰층을 갖는 발광 다이오드{LIGHT EMITTING DIODE HAVING STRAIN-ENHANCED WELL LAYER}
본 발명은 발광 다이오드에 관한 것으로, 특히 스트레인 강화된 웰층을 갖는 발광 다이오드에 관한 것이다.
III-V족 질화물계 레이저 다이오드/발광 다이오드(LD/LED)는 일반적으로 c-면(0001)의 패터닝된(Patterned) 사파이어 기판 위에 InxGa1 - xN 버퍼층, n-GaN층, InGaN/GaN의 양자 우물 구조의 활성층, p-AlGaN 전자 장벽층(Electron Blocking Layer) 및 p-GaN을 포함한다.
GaN계의 일반적인 GaN/In0 .15Ga0 .75N 양자 우물 구조의 경우 InGaN 웰 층에 약 1.6%의 압축 스트레인(Compressive strain)이 인가되어 있다. 종래의 기술은 활성층에 스트레인이 인가되면 효율이 나빠진다고 여겨져 스트레인을 완화하는 기술로 개발이 이루어져 왔다.
한편, 일반적으로 고광도 LED에서 구동 전류가 증가함에 따라 인가한 전력 대비 광 출력 효율이 감소하는 드룹(Droop) 현상이 발생한다. 따라서 고 구동 전류에서 높은 광 출력 효율을 얻기 위해서는 발광 다이오드의 드룹 현상을 완화할 필요가 있다.
본 항목에 개시된 위 정보는 단지 본 발명의 이해를 강화하기 위한 것이며, 따라서 종래 기술의 일부를 형성하지 않으며 또한 종래기술이 당업자에게 제안하지 않는 정보를 포함할 수 있다.
본 발명의 실시예들은 구동 전류의 증가에 따른 드룹 현상을 완화할 수 있는 발광 다이오드를 제공하는 것이다.
본 발명의 실시예들에 따른 발광 다이오드는, n 콘택층, 장벽층과 웰층을 갖는 활성층, p 콘택층, 및 상기 웰층에 인가되는 스트레인을 더 강화하는 스트레인 강화층을 포함한다.
본 발명의 추가적인 특징들은 다음의 설명에 언급될 것이며, 부분적으로는 그 설명으로부터 명백하거나, 본 발명의 실시에 의해 알려질 수 있다.
본 발명의 실시예는 n 콘택층, p 콘택층 및 장벽층 및 웰층을 포함하고 상기 n 콘택층과 p 콘택층 사이에 위치하는 활성층, 및 상기 웰층에 인가되는 스트레인을 강화하도록 구성된 스트레인 강화층을 개시한다.
본 발명의 실시예는 또한 제1형 콘택층, 제2형 콘택층, 장벽층 및 웰층을 포함하고 상기 제1형 콘택층과 제2형 콘택층 사이에 위치하는 활성층, 및 상기 웰층에 압축 스트레인을 제공하도록 구성된 스트레인 강화층을 개시하며, 상기 스트레인 강화층은 상기 장벽층보다 더 작은 격자 상수를 갖는다.
상기 장벽층 및 상기 웰층은 질화갈륨계열의 화합물 반도체로 형성될 수 있다. 상기 스트레인 강화층 또한 질화갈륨 계열의 화합물 반도체로 형성될 수 있다. 상기 스트레인 강화층은 장벽층과 웰층 사이 또는 n 콘택층과 장벽층 사이에 위치할 수 있으며, 상기 장벽층에 비해 웰층에 더 큰 압축 스트레인을 인가하는 조성을 갖는다. 예컨대, 상기 장벽층이 GaN이고 웰층이 InGaN층인 경우, 상기 스트레인 강화층은 GaN에 비해 격자상수가 작은 InAlGaN 계열의 질화물 반도체로 형성될 수 있다.
상기 스트레인 강화층은 또한 초격자 구조로 형성될 수 있으며, 상기 초격자 구조는 전체적으로 상기 장벽층에 비해 상기 웰층에 더 큰 압축 스트레인을 인가하는 구조를 갖는다.
상기 장벽층이 InAlGaN 계열의 양자점들을 포함하여 스트레인 강화층으로 기능할 수 있다. 예컨대, 장벽층이 GaN인 경우, 상기 양자점은 GaN에 비해 격자상수가 작은 조성을 갖는다.
또한, 상기 스트레인 강화층은 특정 패턴을 포함하는 질화갈륨 계열의 반도체층으로 제공될 수 있다. 예컨대, 상기 n 콘택층 내부에 규칙 또는 불규칙 패턴을 형성하여 활성층에 인가되는 압축 스트레인을 강화할 수 있다.
본 발명의 실시예들에 따르면, 스트레인 강화층을 채택함으로써 구동 전류 증가에 따른 드룹 현상을 완화할 수 있는 발광 다이오드를 제공할 수 있다.
도 1은 스트레인에 따른 질화갈륨계 반도체의 밴드 구조의 변화를 설명하기 위한 개략적인 도면으로, (a)는 스트레인이 인가되지 않은 보통 상태의 밴드 구조를 나타내고, (b)는 스트레인이 인가된 상태에서의 밴드 구조를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 3은 스트레인 강화층의 조성 영역을 설명하기 위한 그래프이다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 9는 금속의 랜덤 패턴을 이용하여 식각된 GaN층 표면을 나타내는 SEM 사진이다.
도 10은 스트레인 강화층 사용 유무에 따른 광도 변화를 나타내는 그래프이다.
도 11은 스트레인 강화층 사용 유무에 따른 외부양자효율 변화를 나타내는 그래프이다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 본 발명은 그러나 많은 다양한 형태로 구현될 수 있으며 여기에 언급된 전형적인 실시예들에 제한되는 것으로 이해되어서는 안 된다. 오히려, 이들 전형적인 실시예들은 본 개시가 철저하도록 제공되며, 본 발명의 사상을 당업자에게 완전히 전달할 것이다. 도면들에서 층 및 영역의 크기나 상대적인 크기는 명확성을 위해 과장될 수 있다. 도면들에서 동일한 참조번호는 동일한 요소를 나타낸다.
본 명세서에서 어떠한 요소 또는 층이 또 다른 요소의 "상에" 또는 또 다른 요소"에 연결된"이라고 언급될 때, 상기 어떠한 요소 또는 층이 상기 또 다른 요소 상에 직접 위치하거나 또는 그 요소에 직접 연결될 수 있거나, 또는 중간 매개 요소가 존재할 수 있다. 이와 대조적으로, 어떠한 요소가 또 다른 요소나 층 "상에 직접" 또는 또 다른 요소"에 직접 연결된"이라고 언급될 때, 중간 매개 요소나 층은 존재하지 않는다. 설명의 목적상, X, Y 및 Z 중 적어도 하나는 X만, Y만, Z만 또는 둘 이상의 항목 X, Y 및 Z의 조합(예컨대, XYZ, XYY, YZ, ZZ)으로 해석될 수 있다는 것이 이해될 것이다.
공간적으로 상대적인 용어들, 예컨대 "밑에", "아래", "하부", "위에", "상부" 등과 같은 용어는 설명의 편의를 위해 하나의 요소를 설명하거나 특징부의 다른 요소와의 관계 또는 도면에 예시된 바와 같은 특징부를 설명하기 위해 사용될 수 있다. 상기 공간적으로 상대적인 용어들은 도면에 묘사된 방향에 더하여 사용이나 동작시의 소자의 다양한 방향을 포괄하도록 의도된다는 것이 이해될 것이다. 예를 들어, 도면에서 소자가 뒤집어지면, 다른 요소나 특징부의 "하부" 또는 "밑에" 있는 것으로 묘사된 요소는 상기 다른 요소 또는 특징부 "위"로 바뀔 것이다. 따라서, 용어 "아래"는 위 및 아래의 방향 모두를 포괄할 수 있다. 상기 소자는 또한 다르게 배열(90도 또는 다른 방향으로 회전)될 수 있으며, 여기서 사용된 공간적으로 상대적인 설명 문구들은 그에 따라 해석된다.
이하에서는, 웰층에 인가되는 스트레인을 강화하여 드룹 현상을 방지하는 다양한 실시예를 설명한다. 여기서 상기 웰층은 c-면 성장된 극성 에피에 한정되지 않으며, 비극성 및 반극성 (m-plane, a-plane, r-plane) 에피를 모두 포함한다.
도 1은 활성층의 에너지-운동량 공간에서의 전도대(conduction band)와 가전자대(valance band)의 구조를 나타낸 모식도이다. (a)는 보통 상태의 에너지 밴드를 나타낸 것이며, (b)는 단축(uniaxial) 스트레인이 인가된 상태의 에너지 밴드를 나타낸 것이다. 보통 상태에서, 홀의 에너지 레벨간의 차이가 크지 않기 때문에 홀이 쉽게 여기될 수 있으며, 따라서 고전류 구동하에서 오제 재결합(Auger recombination)에 의한 드룹(droop) 현상이 발생하기 쉽다. 그러나, 스트레인이 가해지면 에너지 레벨간의 격차가 커지게 되어 홀이 더 높은 에너지 준위로 천이할 수 있는 확률이 줄어든다. 즉, 도 1 (b)에 도시한 바와 같이 단축 스트레인이 인가된 경우, 일축 방향에서의 레벨간 차이가 급격하게 증가하여 홀이 더 높은 에너지 레벨로 여기되기 어렵게 된다. 에너지 레벨간의 차이는 양축(biaxial) 스트레인을 인가할 경우에도 증가한다. 에너지 레벨간의 차이가 증가할 경우, 오제 재결합률(Auger recombination rate)이 줄어들며, 따라서 오제 재결합(Auger recombination)에 기인한 드룹(Droop) 현상을 완화할 수 있다.
도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 2를 참조하면, 기판(21) 상에 n-GaN층(23), 예컨대 n 콘택층이 위치하고, n-GaN층(23) 상에 장벽층(25), 스트레인 강화층(27) 및 웰층(29)이 하나의 유닛(U1)으로 주기적으로 반복 적층되어 다중 양자 우물 구조를 형성한다. 상기 다중 양자 우물 구조는 Un 유닛을 포함할 수 있다. 양자우물 구조의 최상층은 장벽층(25)일 수 있으나, 웰층(29) 또는 스트레인 강화층(27)일 수 있다. 다중 양자우물 구조 상에 p-GaN층(31), 예컨대 p 콘택층이 위치한다. 양자우물 구조와 p-GaN층(31) 사이에 전자블록층(도시하지 않음)이 위치할 수도 있다.
상기 장벽층(25)은 웰층(29)에 비해 밴드갭이 낮은 조성을 가지며, 예컨대 웰층이 InGaN이고 장벽층은 GaN일 수 있다. 장벽층(25)과 웰층(29)의 조성 차이에 의해 상기 웰층(29)에 일반적으로 압축 스트레인이 인가된다. 상기 스트레인 강화층(27)은 InAlGaN 계열의 질화물 반도체로 형성될 수 있으며, 상기 장벽층(25)보다 더 작은 격자 상수를 갖는다. 따라서, 상기 스트레인 강화층(27)은 상기 웰층(29)에 인가되는 스트레인, 예컨대 압축 스트레인을 강화하도록 구성된다. 상기 스트레인 강화층(27)은 상기 장벽층(25)에 의해 상기 웰층(25)에 제공되는 압축 스트레인보다 더 큰 압축 스트레인을 상기 웰층(29)에 제공하는 조성을 가질 수 있다.
도 3은 스트레인 강화층의 조성 영역을 설명하기 위한 개략적인 그래프로, 보잉 파라미터는 생략하고 간략하게 도시하였다.
도 3에 도시된 바와 같이, 질화갈륨 계열의 반도체는 그 조성 범위가 AlN, GaN, InN를 기준으로 하는 삼각형 형태의 영역 내에 있다. 장벽층(25)이 GaN으로 구성된 경우, GaN보다 작은 격자 상수를 갖는 영역 내의 조성이 스트레인 강화층(27)이 된다. 예컨대, 장벽층(25)이 GaN층이고, 상기 웰층(29)이 InGaN층일 때, 상기 스트레인 강화층(27)은 GaN보다 작은 격자상수를 갖는 InAlGaN계 질화물 반도체로 형성될 수 있다. 웰층(29)과 장벽층(25) 사이의 격자 상수를 갖는 조성 영역의 반도체층은 웰층(29)에 인가되는 스트레인을 완화할 것이다.
따라서, 장벽층(25)에 비해 격자 상수가 작은 질화갈륨 계열의 스트레인 강화층을 장벽층(25)과 웰층(29) 사이에 정렬함으로써 웰층(29)에 인가되는 스트레인을 강화할 수 있으며, 이에 따라 드룹(Droop) 현상을 완화할 수 있다.
웰층(29)은 3nm 이상의 두께를 갖도록 형성될 수 있다. 웰층(29)의 두께 상한은 임계 두께 이하에서 선택될 수 있다. 예컨대, 웰층(29)의 두께는 10nm 이하, 특히 7nm 이하일 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다. 도 2를 참조하여 설명된 것과 동일한 구성요소에 대해서는 상세한 설명을 생략한다.
도 4를 참조하면, 본 실시예에 따른 발광 다이오드는 장벽층(25)과 웰층(29)이 주기적으로 형성된 다중 양자우물 구조를 갖는 활성층을 가지며, 스트레인 강화층(37)이 양자우물 구조 유닛(U1)과 n-GaN층(23) 사이에 위치한다. 상기 스트레인 강화층(37)은 도 2 및 3을 참조하여 설명한 바와 같이 웰층(29)에 인가되는 스트레인을 강화하도록 구성된다. 즉, 상기 스트레인 강화층(37)은 도 2의 스트레인 강화층(27)과 동일한 조성의 InAlGaN 계열의 반도체로 형성될 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 5를 참조하면, 본 실시예에 따른 발광 다이오드는 도 4의 발광 다이오드와 대체로 유사하나, 스트레인 강화층(47)이 초격자 구조를 갖는 것에 차이가 있다. 예컨대, 상기 스트레인 강화층(47)은 조성이 서로 다른 질화물 반도체층들을 교대로 적층하여 형성한 초격자 구조를 가질 수 있다. 상기 스트레인 강화층(47)은 장벽층(25)에 압축 스트레인을 인가하는 구조를 가지며, 예컨대 장벽층이 GaN인 경우, 상기 스트레인 강화층(47)은 InAlGaN/InAlGaN 을 여러 번 적층하여 형성될 수 있다. 여기서, 상기 InAlGaN/InAlGaN은 상기 장벽층(25)의 GaN에 비해 작은 격자 상수를 가지며, 따라서 장벽층(25)에 압축 스트레인을 인가하여 결과적으로 웰층(29)에 인가되는 스트레인을 강화한다. 즉, 초격자 구조를 갖는 상기 스트레인 강화층(47)은 상기 장벽층(25)과 함께, 상기 장벽층(25)만으로 제공되는 압축 스트레인보다 더 큰 압축 스트레인을 상기 웰층(29)에 제공할 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 6을 참조하면, 본 실시예에 따른 발광 다이오드는 도 4를 참조하여 위에서 설명된 실시예에 따른 발광 다이오드와 대체로 유사하나, 스트레인 강화층(37)과 활성층(웰층(29)과 장벽층(25)을 포함하는 양자우물 구조) 사이에 전자 주입층(24)을 더 포함하는 것에 차이가 있다. 상기 전자 주입층(24)은 상기 활성층(U1)으로 전자를 주입하는 층으로 n형 반도체층으로 형성된다. 상기 전자 주입층(24)은 콘택층(23)과 동일한 조성의 질화갈륨 계열의 반도체, 예컨대 GaN으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 상기 전자 주입층(24)은 초격자 구조를 가질 수도 있다.
상기 전자 주입층(24)은 활성층에 전자를 주입하기에 충분한 두께를 갖는다. 한편, 상기 전자 주입층(24)은, 스트레인 강화층(37)에 비해 상대적으로 격자상수가 크기 때문에, 스트레인 강화층(37)에 의해 웰층(29)에 인가되는 스트레인을 약화시킬 수 있다. 따라서, 상기 전자 주입층(24)의 두께는 스트레인 강화층(37)에 의해 웰층(29)에 스트레인이 유발될 수 있도록 충분히 얇은 두께를 가져야 한다. 상기 전자 주입층(24)의 두께는 n형 불순물의 도핑 농도, 상기 스트레인 강화층(37)의 조성비에 따라 조절될 수 있으며, 약 300nm 내지 600nm의 두께로 형성될 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 7을 참조하면, 본 실시예에 따른 발광 다이오드는, 도 2에 도시된 실시예와 관련하여 위에서 설명된 바와 같이, 기판(21), n-GaN층(23), 장벽층(25)과 웰층(29)의 유닛(U1)이 복수 적층된 양자우물 구조를 갖는 활성층, p-GaN층(31)을 포함한다. 다만, 본 실시예에 따른 발광 다이오드는, 스트레인 강화층(27)이 장벽층(25)과 웰층(29) 사이에 정렬되는 대신, 양자점(25d)을 갖는 장벽층(25)을 갖는다.
즉, 장벽층(25)을 형성할 때, 장벽층(25) 내에 양자점(25d)을 형성하여 장벽층(25)에 의해 웰층(29)에 인가되는 스트레인을 강화한다. 상기 양자점(25d)은 장벽층(25)에 비해 작은 격자상수를 가지며, 이러한 양자점의 조성은 도 3의 스트레인 강화 영역에서 선택된다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 8을 참조하면, 본 실시예에 따른 발광 다이오드는, 도 2에 도시된 실시예를 참조하여 설명한 바와 같이, 기판(21), n-GaN층(23), 장벽층(25)과 웰층(29)의 유닛(U1)이 복수 적층된 양자우물 구조의 활성층, p-GaN층(31)을 포함한다. 다만, 본 실시예에 따른 발광 다이오드는, 스트레인 강화층(27)이 장벽층(25)과 웰층(29) 사이에 정렬되는 대신, n-GaN층(23) 내부에 패턴(23a)을 형성하고 이 패턴(23a)을 이용하여 다시 성장함으로써 웰층(29)에 인가되는 압축 스트레인을 강화한 것에 차이가 있다.
즉, n-GaN층(23)의 일부를 성장시킨 후, 도 9에 도시된 바와 같이, 성장된 n-GaN층의 일부를 패터닝하여 돌출부(23a)와 돌출부(23a)들 사이의 오목부(23b)를 형성한다. 이어서, 상기 돌출부(23a)의 평평한 면을 이용하여 n-GaN층(23)의 나머지 부분을 성장시킨다. 이에 따라, 돌출부(23a) 상에는 전위(dislocation)가 많은 영역의 n-GaN층(23)이 형성되고, 오목부(23b) 상에는 측면 성장에 의해 결정질이 양호한 n-GaN층(23)이 형성된다.
전위가 많은 n-GaN층(23) 영역들과 결정질이 양호한 영역이 서로 인접하여 위치함으로써 n-GaN층(23) 상에 형성되는 반도체층, 예컨대 장벽층(25)에 압축 스트레인을 인가할 수 있으며, 그 결과 웰층(29)에 인가되는 압축 스트레인을 강화할 수 있다.
상기 돌출부(23a)는 도 9에 도시된 바와 같이 불규칙하게 형성될 수 있다. 이러한 돌출부(23a)는 Ni과 같은 금속을 일부 성장된 n-GaN층 상에 불규칙하게 분포시킨 후, 이를 식각 마스크로 하여 n-GaN층을 패터닝하고, 마스크로 사용된 금속 물질은 제거함으로써 형성될 수 있다. 이에 따라, 돌출부들(23a) 사이에 오목부(23b)가 형성된다.
한편, 웰층(29)에 인가되는 압축 스트레인을 강화하기 위해, 돌출부들(23a)의 폭 및 돌출부들(23a) 사이의 거리는 1um 미만이다. 특히, 이들 치수는 웰층(29)에서 생성되는 광의 파장 미만의 나노 사이즈일 수 있다. 즉, 상기 돌출부들(23a)의 폭 및 돌출부들(23a) 사이의 거리는 나노 스케일 수 있다. 돌출부들(23a)의 사이의 거리가 1um 이상이면 수평성장을 통한 평평한 n-GaN층(23)을 빠르게 형성하기 어렵고 웰층(29)에 인가되는 압축 스트레인을 강화하기 어렵다. 또한, 돌출부들(23a)의 폭이 1um 이상이면, 웰층(29)에 인가되는 압축 스트레인을 강화하기 어렵다.
한편, 상기 돌출부들(23a)과 활성층 사이의 거리는 n-GaN층의 임계 두께를 고려하여 선택될 수 있으며, 약 400nm를 넘지 않는 것이 바람직하다. 이를 초과하면, 돌출부들(23a)을 이용한 효과가 사라지게 된다. 한편, 돌출부들(23a) 상에 수평성장을 해야 하므로, 최소 10 nm 이상 되어야 한다.
본 실시예에 있어서, 돌출부들(23a)이 서로 이격되고 오목부(23b)가 서로 연결될 수도 있으며, 이와 달리, 돌출부(23a)가 서로 연결되고, 오목부(23b)들이 서로 이격될 수 있다.
또한, 본 실시예에 있어서, 돌출부(23a)가 불규칙하게 형성된 것을 예로서 설명하였지만, 본 발명은 이에 한정되는 것은 아니며, 돌출부(23a)가 규칙적으로 형성될 수도 있다. 이 경우, 돌출부(23a)는 육각 기둥 또는 육각뿔대 형상을 갖고, 2차원적으로 규칙적으로 배열될 수 있다. 이러한 규칙적인 배열에 의해, 상기 n-GaN층(23) 내에 전위 영역들과 결정질이 양호한 영역들을 고르게 분포시킬 수 있다.
한편, 돌출부들(23a) 상에서 n-GaN층이 다시 성장하도록 돌출부들(23a)의 상면은 평평한 것이 바람직하다. 더욱이, 돌출부들(23a) 사이의 오목부(23b)는 빈 공간으로 남겨질 수도 있으며, n-GaN층(23)과 다른 물질, 예컨대 절연재료나 금속재료, 예컨대 Ag로 채워질 수도 있다. 예를 들어, Ni을 식각 마스크로 사용하여 n-GaN을 패터닝하여 돌출부들(23a) 및 오목부(23b)를 형성한 후, Ni을 제거하기 전에, 오목부(23b)를 채우는 금속층을 형성하고, 돌출부들(23a) 상에 위치하는 Ni과 금속층을 제거함으로써 오목부(23b)를 채울 수 있다.
(실험예)
스트레인 강화층 채택에 따른 발광 다이오드의 드룹 특성 변화를 알아보기 위해 도 6에 도시된 실시예와 관련하여 위에서 설명된 발광 다이오드(실시예)와 함께 스트레인 강화층을 생략한 발광 다이오드(비교예)를 제작하였다.
실시예의 발광 다이오드는 사파이어 기판에 언도프트 GaN를 2um, Si 도핑된 GaN을 2um, Al0 .25Ga0 .75N층(스트레인 강화층)을 약 20nm, n GaN 전자 주입층을 약 500nm 성장하고, 장벽층과 웰층을 6주기 형성한 후, Mg 도핑된 AlGaN 전자장벽층을 성장하고, 상부에 Mg 도핑된 GaN를 성장하였다. 한편, 비교예로서 상기 스트레인 강화층 및 전자 주입층이 생략된 발광 다이오드를 제작하였다.
상기 발광 다이오드들은 전기적 및 광학적 특성을 분석하기 위해서 600 x 600 um2 크기의 칩으로 제작되었다. 열 효과를 제거하기 위해 펄스 전원을 사용하였으며, 펄스 주기는 100 ns, 튜티 시간은 10% 이었다. 전류에 따른 발광 특성을 도 10에 나타내었으며, 전류에 따른 외부양자효율을 표준화하여 도 11에 나타내었다.
도 10과 도 11을 참조하면, 웰층에 인가되는 스트레인을 더 강화한 실시예의 발광 다이오드가 비교예의 발광 다이오드에 비해 더 높은 광도(EL)를 나타내며, 또한 전류 증가에 따른 외부 양자 효율의 감소가 상대적으로 적은 것을 알 수 있다.
본 발명의 사상을 벗어나지 않고 본 발명에 다양한 개량 및 변형이 만들어질 수 있다는 것은 당업자에게 명백하다. 따라서, 특허청구범위 내에 있거나 그 균등물이라면 본 발명의 개량 및 변형이 본 발명에 포함되도록 의도된다.

Claims (20)

  1. n 콘택층;
    p 콘택층;
    상기 n 콘택층과 상기 p 콘택층 사이에 위치하고, 장벽층과 웰층을 포함하는 활성층; 및
    상기 웰층에 인가되는 스트레인을 더 강화하도록 구성된 스트레인 강화층을 포함하고,
    상기 장벽층 및 웰층은 각각 질화갈륨 계열의 화합물 반도체로 형성되며,
    상기 스트레인 강화층은 장벽층과 웰층 사이 또는 n 콘택층과 장벽층 사이에 위치하며,
    상기 스트레인 강화층은 상기 장벽층에 비해 상기 웰층에 더 큰 압축 스트레인을 인가하도록 구성되며,
    상기 스트레인 강화층은 초격자 구조를 포함하는 발광 다이오드.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 장벽층은 GaN층을 포함하고 웰층은 InGaN층을 포함하며, 상기 스트레인 강화층은 GaN에 비해 작은 격자상수를 갖는 InAlGaN 계열의 질화물 반도체를 포함하는 발광 다이오드.
  5. 삭제
  6. 청구항 1에 있어서,
    상기 스트레인 강화층과 상기 활성층 사이에 위치하는 전자 주입층을 더 포함하고,
    상기 스트레인 강화층은 n 콘택층과 상기 활성층 사이에 위치하는 발광 다이오드.
  7. 청구항 6에 있어서,
    상기 스트레인 강화층은 AlGaN을 포함하고, 상기 전자 주입층은 n형 GaN을 포함하는 발광 다이오드.
  8. n 콘택층;
    p 콘택층;
    상기 n 콘택층과 상기 p 콘택층 사이에 위치하고, 장벽층과 웰층을 포함하는 활성층; 및
    상기 웰층에 인가되는 스트레인을 더 강화하도록 구성된 스트레인 강화층을 포함하고,
    상기 장벽층 및 웰층은 각각 질화갈륨 계열의 화합물 반도체로 형성되고,
    상기 스트레인 강화층은 상기 장벽층 및 상기 장벽층 내에 배열된 InAlGaN 계열의 양자점들을 포함하는 발광 다이오드.
  9. 청구항 8에 있어서,
    상기 양자점은 장벽층에 비해 상대적으로 작은 격자상수를 갖는 발광 다이오드.
  10. 삭제
  11. 삭제
  12. 제1형 콘택층;
    제2형 콘택층;
    상기 제1형 콘택층과 상기 제2형 콘택층 사이에 위치하고, 장벽층과 웰층을 포함하는 활성층; 및
    상기 웰층에 인가되는 압축 스트레인을 더 강화하도록 구성되고, 상기 장벽층의 격자상수보다 작은 격자상수를 포함하는 스트레인 강화층을 포함하며,
    상기 스트레인 강화층은 상기 장벽층과 상기 웰층 사이에 위치하는 발광 다이오드.
  13. 삭제
  14. 청구항 12에 있어서,
    상기 스트레인 강화층은 InAlGaN을 포함하고, 상기 장벽층은 GaN을 포함하고, 상기 웰층은 InGaN을 포함하는 발광 다이오드.
  15. 제1형 콘택층;
    제2형 콘택층;
    상기 제1형 콘택층과 상기 제2형 콘택층 사이에 위치하고, 장벽층과 웰층을 포함하는 활성층; 및
    상기 웰층에 인가되는 압축 스트레인을 더 강화하도록 구성되고, 상기 장벽층의 격자상수보다 작은 격자상수를 포함하는 스트레인 강화층을 포함하며,
    상기 스트레인 강화층은 초격자 구조를 포함하는 발광 다이오드.
  16. 청구항 15에 있어서,
    상기 스트레인 강화층은 InAlGaN/InAlGaN을 포함하고, 상기 장벽층은 GaN을 포함하는 발광 다이오드.
  17. 제1형 콘택층;
    제2형 콘택층;
    상기 제1형 콘택층과 상기 제2형 콘택층 사이에 위치하고, 장벽층과 웰층을 포함하는 활성층; 및
    상기 웰층에 인가되는 압축 스트레인을 더 강화하도록 구성되고, 상기 장벽층의 격자상수보다 작은 격자상수를 포함하는 스트레인 강화층을 포함하며,
    상기 스트레인 강화층은 복수의 양자점을 포함하는 발광 다이오드.
  18. 청구항 17에 있어서,
    상기 양자점은 상기 장벽층 내에 배열된 발광 다이오드.
  19. 삭제
  20. 삭제
KR1020120056786A 2011-06-02 2012-05-29 스트레인 강화된 웰층을 갖는 발광 다이오드 KR101910564B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2012/004254 WO2012165852A1 (en) 2011-06-02 2012-05-30 Light emitting diode having strain-enhanced well layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161492541P 2011-06-02 2011-06-02
US61/492,541 2011-06-02

Publications (2)

Publication Number Publication Date
KR20120135057A KR20120135057A (ko) 2012-12-12
KR101910564B1 true KR101910564B1 (ko) 2018-10-22

Family

ID=47903118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120056786A KR101910564B1 (ko) 2011-06-02 2012-05-29 스트레인 강화된 웰층을 갖는 발광 다이오드

Country Status (2)

Country Link
US (1) US9041032B2 (ko)
KR (1) KR101910564B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6302254B2 (ja) * 2014-01-15 2018-03-28 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法
KR102224132B1 (ko) 2014-08-04 2021-03-09 엘지이노텍 주식회사 발광소자 및 조명시스템
KR102251237B1 (ko) * 2015-01-12 2021-05-11 엘지이노텍 주식회사 발광 소자
DE102015109796A1 (de) * 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Leuchtdiodenchip

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217421A (ja) * 2004-01-30 2005-08-11 Lumileds Lighting Us Llc 改善された高電流効率を有するｉｉｉ族窒化物発光デバイス
JP2011155241A (ja) 2010-01-25 2011-08-11 Invenlux Corp 歪平衡発光デバイス及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1976031A3 (en) * 2007-03-29 2010-09-08 Seoul Opto Device Co., Ltd. Light emitting diode having well and/or barrier layers with superlattice structure
US8227791B2 (en) * 2009-01-23 2012-07-24 Invenlux Limited Strain balanced light emitting devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217421A (ja) * 2004-01-30 2005-08-11 Lumileds Lighting Us Llc 改善された高電流効率を有するｉｉｉ族窒化物発光デバイス
JP2011155241A (ja) 2010-01-25 2011-08-11 Invenlux Corp 歪平衡発光デバイス及びその製造方法

Also Published As

Publication number Publication date
US9041032B2 (en) 2015-05-26
KR20120135057A (ko) 2012-12-12
US20130134386A1 (en) 2013-05-30

Similar Documents

Publication Publication Date Title
US10418355B2 (en) Optoelectronic semiconductor chip and method for fabrication thereof
JP5533744B2 (ja) Ｉｉｉ族窒化物半導体発光素子
KR100662191B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR101017396B1 (ko) 변조도핑층을 갖는 발광 다이오드
EP2523228B1 (en) Light emitting diode
US8835902B2 (en) Nano-structured light-emitting devices
WO2014178248A1 (ja) 窒化物半導体発光素子
US10109767B2 (en) Method of growing n-type nitride semiconductor, light emitting diode and method of fabricating the same
KR20120054590A (ko) 질화물 반도체 레이저 다이오드
US20080283822A1 (en) Semiconductor light emitting device
KR20090034163A (ko) 3족 질화물 반도체 발광소자
KR20090034169A (ko) 3족 질화물 반도체 발광소자
KR20160105126A (ko) 스트레인 강화된 웰층을 갖는 발광 다이오드
EP2528119A1 (en) Gan semiconductor light emitting element and method for manufacturing same
KR20130066870A (ko) 반도체 발광소자
KR20130078345A (ko) 스트레인 완충층을 이용하여 발광효율이 우수한 질화물계 발광소자
KR101910564B1 (ko) 스트레인 강화된 웰층을 갖는 발광 다이오드
KR20160034823A (ko) 반도체 발광 소자
WO2018163824A1 (ja) 半導体発光素子および半導体発光素子の製造方法
Chang et al. Numerical simulation of GaN-based LEDs with chirped multiquantum barrier structure
JP2019033284A (ja) 半導体発光素子および半導体発光素子の製造方法
KR101712549B1 (ko) 스페이서층을 가지는 발광 다이오드
KR101507130B1 (ko) 초격자층을 갖는 발광 다이오드
JP5198390B2 (ja) 窒化物半導体素子及びその製造方法、並びに、半導体装置
WO2012165852A1 (en) Light emitting diode having strain-enhanced well layer

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant