JP5533744B2 - Ｉｉｉ族窒化物半導体発光素子 - Google Patents

Ｉｉｉ族窒化物半導体発光素子 Download PDF

Info

Publication number
JP5533744B2
JP5533744B2 JP2011047612A JP2011047612A JP5533744B2 JP 5533744 B2 JP5533744 B2 JP 5533744B2 JP 2011047612 A JP2011047612 A JP 2011047612A JP 2011047612 A JP2011047612 A JP 2011047612A JP 5533744 B2 JP5533744 B2 JP 5533744B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
thickness
gan
esd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011047612A
Other languages
English (en)
Other versions
JP2011228646A (ja
Inventor
浩司 奥野
敦嗣 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2011047612A priority Critical patent/JP5533744B2/ja
Publication of JP2011228646A publication Critical patent/JP2011228646A/ja
Application granted granted Critical
Publication of JP5533744B2 publication Critical patent/JP5533744B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Description

本発明は、駆動電圧の上昇を抑制して、発光効率を向上させたIII 族窒化物半導体発光素子に関する。
従来、下記特許文献１、２に記載のIII 族窒化物半導体発光素子が知られている。特許文献１に記載のIII 族窒化物半導体発光素子は、発光層のｎ層側の層において、発光層に接合する第３の層、第３の層に接合する第２の層、第２の層に接合する第１の層の構造を設けた素子である。そして、第２の層をＡｌＧａＮとＧａＮの２種類の層の超格子、又は、ＡｌＧａＮとＩｎＧａＮの２種類の層の超格子とし、且つ、第３の層を第２の層よりも不純物濃度を低くしたものである。これにより、駆動電圧の低下が図られている。
特許文献２に記載のIII 族窒化物半導体発光素子は、基板と、ｎ電極が形成されるｎ型半導体層との間に、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮの周期構造から成る中間層を形成した素子である。そして、この中間層の存在により、電流路となるｎ電極が形成されるｎ型半導体層の結晶性を向上させることで、素子の信頼性の向上が図られている。これは、中間層の下の層で発生した貫通転位が、中間層よりも上の層へ伝搬することを、中間層の周期構造により遮断するものである。これにより、中間層よりも上の層の結晶性が改善されることで、発光効率の向上、逆方向降伏電圧の向上、静電耐圧の向上が図られている。
特開平１１−１９１６３９ 特開２００７−１８０４９９
しかしながら、特許文献１のように、発光層には、直接接合していない第２の層を、ＡＩＧａＮとＧａＮの超格子、又はＡＩＧａＮとＩｎＧａＮの超格子とした場合には、駆動電圧の低下は、実現しない。また、電子に対してＡＩＧａＮ層が障壁となるので、電子に対する抵抗の低下、正孔の発光層での閉じ込めの向上についは、図られていない。特許文献２は、発光層の結晶性を向上させるものの、発光層における正孔の閉じ込め、電子に対する抵抗の低下は図られていない。これらのことから、駆動電圧を低下させて、且つ、発光効率を向上させることができなかった。
本発明は、この課題を解決するために成されたものであり、その目的は、電子に対する電気抵抗を増大させることなく、正孔を発光層に効率良く閉じ込めることで、駆動電圧を上昇させることなく、発光効率を向上させることである。
第１の発明は、各層がIII 族窒化物半導体から成り、ｎ型層側クラッド層、発光層、ｐ型層側クラッド層を少なくとも有するIII 族窒化物半導体発光素子において、ｎ層側クラッド層は、成長させる順に見て、Ｉｎy Ｇａ1-y Ｎ（０＜ｙ＜１）層、厚さ０．３ｎｍ以上２．５ｎｍ以下のＧａＮ層、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜１）層、及び、ＧａＮ層の４層の周期構造から成る超格子層であり、Ａｌ x Ｇａ 1-x Ｎ（０＜ｘ＜１）層の厚さは、電子がトンネル可能であり、正孔を閉じ込める範囲の厚さである０．３ｎｍ以上、２．５ｎｍ以下であり、Ａｌ x Ｇａ 1-x Ｎ（０＜ｘ＜１）層のＡｌの組成比ｘは、０．０５以上、１より小さく、発光層は、成長させる順に見て、第１のＡｌＧａＮ層、ＩｎＧａＮ層、ＧａＮ層、第１のＡｌＧａＮ層よりＡｌ組成比の大きい第２のＡｌＧａＮ層の４層の周期構造であり、ｐ層側クラッド層は、成長させる順に見て、Ｉｎ w Ｇａ 1-w Ｎ層、厚さ０．３ｎｍ以上２．５ｎｍ以下のＧａＮ層、Ａｌ z Ｇａ 1-z Ｎ（０＜ｚ＜１）層の３層の周期構造から成る超格子層であり、ｎ層側クラッド層のＡｌ x Ｇａ 1-x Ｎ（０＜ｘ＜１）層の組成比ｘは、ｐ層側クラッド層のＡｌ z Ｇａ 1-z Ｎ（０＜ｚ＜１）層の組成比ｚの１／２以上であり、ｎ層側クラッド層の１周期を構成する４層のうち少なくとも１つの層には、Ｓｉが添加されており、発光層は、ｎ層側クラッド層に接した直上に形成されていることを特徴とするIII 族窒化物半導体発光素子である。
この発明において、ｎ側クラッド層における超格子層の最初の層と、最終層は、Ｉｎy Ｇａ1-y Ｎ（０＜ｙ＜１）層、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜１）層、及び、ＧａＮのうちの１層であれば良く、必ずしも、最初の層( 発光層に対して最も遠い位置に存在する層）をＩｎy Ｇａ1-y Ｎ（０＜ｙ＜１）層とし、最後の層（発光層に対して最も近い位置に存在する層）を、ＧａＮ層とする必要はない。また、周期構造における層の順序は、発光層に向けて、Ｉｎy Ｇａ1-y Ｎ（０＜ｙ＜１）層、厚さ０．３ｎｍ以上２．５ｎｍ以下のＧａＮ層、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜１）層、ＧａＮ層の順で、任意の層から開始した周期構造であっても良い。また、１単位の周期構造の最初の層（発光層に対して最も遠い位置に存在する層）は、Ｉｎy Ｇａ1-y Ｎ（０＜ｙ＜１）層、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜１）層、及び、ＧａＮ層のうちの何れか１つとすれば良く、必ずしも、Ｉｎy Ｇａ1-y Ｎ（０＜ｙ＜１）層とする必要はない。
また、本発明の半導体発光素子は、通常は、ｎ型クラッド層の下方には、ｎ電極を形成するためのｎ型コンタクト層、ｐ層側クラッド層の上には、ｐ電極を形成するためのｐ型コンタクト層が、存在する。また、本発明の半導体発光素子は、これ以外の層が存在してもかまわない。
本発明において、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜１）層の厚さは、電子がトンネル可能であり、正孔を閉じ込める範囲の厚さである。周期構造を構成するＩｎy Ｇａ1-y Ｎ（０＜ｙ＜１）層、厚さ０．３ｎｍ以上２．５ｎｍ以下のＧａＮ層、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜１）層、及び、ＧａＮ層の４層の周期構造のうちで、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜１）層は、発光層における正孔に対して、障壁として機能し、正孔を発光層に閉じ込める作用をする。しかし、電子がｎ層側クラッド層の下方にあるｎ型コンタクト層から発光層に注入されるときに、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜１）層が障壁として作用する。そこで、電子のドブロイ波長は、正孔のドブロイ波長よりも長いので、電子のトンネル長は、正孔のトンネル長よりも長くなる。この結果、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜１）層の厚さを、電子はトンネルでき、正孔はトンネルできない厚さに設定することができる。このようにすれば、ｎ型コンタクト層から電子を発光層に効果的に注入することができ、ｐ型コンタクト層から発光層に注入された正孔に対しては、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜１）層を障壁層として機能させることができ、正孔を発光層に効果的に閉じ込めることができる。この結果、駆動電圧を上昇させることなく、発光効率を向上させることができる。
上記の発明において、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜１）層の厚さは、０．３ｎｍ以上、２．５ｎｍ以下である。この厚さ範囲の時に、電子をトンネルさせ、正孔をブロックさせることができる。
上記の発明において、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜１）層のＡｌの組成比ｘは、０．０５以上、１より小さい。Ａｌの組成比が大きい程、障壁の高さは大きくなり、層の厚さを薄くする必要がある。この組成比の範囲において、厚さを適正に設定することで、電子をトンネルさせ、正孔をブロックさせることができる。
ｐ層側クラッド層は、Ａｌz Ｇａ1-z Ｎ（０＜ｚ＜１）層を含む超格子層から成り、ｎ層側クラッド層のＡｌx Ｇａ1-x Ｎ（０＜ｘ＜１）層の組成比ｘは、ｐ層側クラッド層のＡｌz Ｇａ1-z Ｎ（０＜ｚ＜１）層の組成比ｚの１／２以上である。この構成を採用する場合に、正孔はｐ層側クラッド層を通過し、ｎ層側クラッド層のＡｌx Ｇａ1-x Ｎ（０＜ｘ＜１）層の障壁によりブロックされる。また、電子は、ｎ層側クラッド層を通過し、ｐ層側クラッド層によりブロックされる。これにより、駆動電圧を上昇させることなく、発光層における電子と正孔の閉じ込め効率が大きくなり、発光効率が向上する。
上記の全発明において、ｎ層側クラッド層を構成するＩｎy Ｇａ1-y Ｎ（０＜ｙ＜１）層、厚さ０．３ｎｍ以上２．５ｎｍ以下のＧａＮ層、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜１）層、及び、ＧａＮ層のうち少なくとも１つの層には、Ｓｉが添加されている。もちろん、ｎ層側クラッド層を構成する全ての層に、Ｓｉが添加されていても良い。また、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜１）層、及び、ＧａＮ層に、Ｓｉが添加されており、Ｉｎy Ｇａ1-y Ｎ（０＜ｙ＜１）層は、不純物無添加としても良い。また、Ｉｎy Ｇａ1-y Ｎ（０＜ｙ＜１）層、及び、ＧａＮ層にＳｉが添加されており、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜１）層を不純物無添加としても良い。また、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜１）層、及び、Ｉｎy Ｇａ1-y Ｎ（０＜ｙ＜１）層に、Ｓｉが添加されており、ＧａＮ層は、不純物無添加としても良い。
上記の発明において、発光層は、ｎ層側クラッド層に接した直上に形成している。これにより、電子の発光層への注入と、正孔の発光層での閉じ込めを効率良く行うことができる。
上記の発明において、ｐ層側クラッド層は、成長させる順に見て、Ｉｎw Ｇａ1-w Ｎ層、厚さ０．３ｎｍ以上２．５ｎｍ以下のＧａＮ層、Ａｌz Ｇａ1-z Ｎ（０＜ｚ＜１）層の３層の周期構造から成る超格子層としている。この構成により、電子を発光層に効果的に閉じ込め、正孔を発光層に効果的に注入することができる。この結果、発光効率が向上する。
上記の発明において、ｎ層側クラッド層の周期構造は、Ｉｎy Ｇａ1-y Ｎ（０＜ｙ＜１）層とＡｌx Ｇａ1-x Ｎ（０＜ｘ＜１）層との間に、厚さ０．３ｎｍ以上２．５ｎｍ以下のＧａＮ層を有した４層の周期構造としている。この構造により、隣接する層間の格子定数の差を小さくでき、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜１）層やＩｎy Ｇａ1-y Ｎ（０＜ｙ＜１）層の結晶性を改善することができる。また、隣接する層の間に、Ａｌx Ｇａ1-x-y Ｉｎy Ｎ（０＜ｘ＜１，０＜ｙ＜１，０＜ｘ＋ｙ＜１）が形成されることが防止される。これにより、発光素子の特性を向上させることができる。
上記の発明おいて、III 族窒化物半導体とは、一般式Ａｌx1Ｇａy1Ｉｎz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１、０≦ｘ１、ｙ１、ｚ１≦１）で表される化合物半導体であり、Ａｌ、Ｇａ、Ｉｎの一部を他の第１３族元素であるＢやＴｌで置換したもの、Ｎの一部を他の第１５族元素であるＰ、Ａｓ、Ｓｂ、Ｂｉで置換したものをも含むものとする。通常は、Ｇａを必須とするＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮを示す。
発光層は、多重量子構造を用いることができる。多重量子構造としては、ＧａＮ／Ａｌ組成比の高いＡｌＧａＮ／Ａｌ組成比の低いＡｌＧａＮ／ＩｎＧａＮの多重量子構造を用いている。本半導体発光素子は、その他、ｎ型コンタクト層、ｐ型コンタクト層等、その他の層を有していても良い。また、基板とｎ型コンタクト層との間に、静電耐圧改善層（ＥＳＤ層）を有していても良い。その他、層構成は任意である。
実施例１の発光素子１の構成を示した図。 発光素子１の製造工程を示した図。 実施例１の発光素子のバンド構造を示した図。 実施例２の発光素子１の構成を示した図。 実施例２の発光素子のバンド構造を示した図。
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。
図１は、実施例１の発光素子１の構成を示した図である。発光素子１は、サファイア基板１００上にＡｌＮからなるバッファ層１２０を介して、III 族窒化物半導体からなるｎ型コンタクト層１０１、ＥＳＤ層（静電耐圧改善層）１０２、ｎ層側クラッド層（以下、「ｎ型クラッド層」という）１０３、発光層１０４、ノンドープクラッド層１０５、ｐ層側クラッド層（以下、「ｐ型クラッド層」という）１０６、ｐ型コンタクト層１０７、が積層され、ｐ型コンタクト層１０７上にｐ電極１０８が形成され、ｐ型コンタクト層１０７側から一部領域がエッチングされて露出したｎ型コンタクト層１０１上にｎ電極１３０が形成された構造である。
サファイア基板１００の表面には、光取り出し効率を向上させるために凹凸加工が施されている。サファイア以外にも、ＳｉＣ、ＺｎＯ、Ｓｉ、ＧａＮなどを成長基板として用いてもよい。
ｎ型コンタクト層１０１は、Ｓｉ濃度が１×１０18／ｃｍ3 以上のｎ−ＧａＮである。ｎ電極１３０とのコンタクトを良好とするために、ｎ型コンタクト層１０１をキャリア濃度の異なる複数の層で構成してもよい。
ＥＳＤ層１０２は、ｎ型コンタクト層１０１側から第１ＥＳＤ層１１０、第２ＥＳＤ層１１１、第３ＥＳＤ層１１２、第４ＥＳＤ層１１３の４層構造である。第１ＥＳＤ層１１０は、Ｓｉ濃度が１×１０16〜５×１０17／ｃｍ3 のｎ−ＧａＮである。第１ＥＳＤ層１１０の厚さは２００〜１０００ｎｍである。また、第１ＥＳＤ層１１０の表面１１０ａには、貫通転位に起因して少数のピットが生じているが、そのピット密度は、１×１０8 ／ｃｍ2 以下である。
第２ＥＳＤ層１１１は、ＳｉがドープされたＧａＮであり、Ｓｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）である。たとえば、第２ＥＳＤ層１１１の厚さを３０ｎｍとする場合にはＳｉ濃度は３．０×１０18〜１．２×１０19／ｃｍ3 である。
第３ＥＳＤ層１１２は、ノンドープのＧａＮである。第３ＥＳＤ層１１２の厚さは５０〜２００ｎｍである。第３ＥＳＤ層１１２の表面１１２ａにもピットが生じており、そのピット密度は２×１０8 ／ｃｍ2 以上である。第３ＥＳＤ層１１２はノンドープであるが、残留キャリアによりキャリア濃度が１×１０16〜１×１０17／ｃｍ3 となっている。なお、第３ＥＳＤ層１１２には、キャリア濃度が５×１０17／ｃｍ3 以下となる範囲でＳｉがドープされていてもよい。
第４ＥＳＤ層１１３は、ＳｉがドープされたＧａＮであり、Ｓｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）である。たとえば、第４ＥＳＤ層１１３の厚さを３０ｎｍとする場合にはＳｉ濃度は３．０×１０18〜１．２×１０19／ｃｍ3 である。
ｎ型クラッド層１０３は、厚さ４ｎｍのノンドープのＩｎ0.077 Ｇａ0.923 Ｎ層１３１、厚さ０．８ｎｍのノンドープのＡｌ0.2 Ｇａ0.8 Ｎ層１３２、厚さ１．６ｎｍのＳｉドープのｎ−ＧａＮ層１３３の３層を順に積層させたものを１単位として、この単位構造を１５回繰り返し積層させた超格子構造である。ただし、ｎ型クラッド層１０３は、最初に形成する層、すなわち、第４ＥＳＤ層１１３に接する層をＩｎ0.077 Ｇａ0.923 Ｎ層１３１とし、最後に形成する層、すなわち、発光層１０４に接する層をｎ−ＧａＮ層１３３としている。ｎ型クラッド層１０３の全体の厚さは、９６ｎｍである。ここで、Ｉｎ0.077 Ｇａ0.923 Ｎ層１３１の厚さは、１．５ｎｍ以上、５．０ｎｍ以下とすることができる。Ａｌ0.2 Ｇａ0.8 Ｎ層１３２の厚さは、０．３ｎｍ以上、２．５ｎｍ以下とすることができる。ｎ−ＧａＮ層１３３の厚さは、０．３ｎｍ以上、２．５ｎｍ以下とすることができる。
発光層１０４（活性層ともいう）は、厚さ２．４ｎｍのＡｌ0.05Ｇａ0.95Ｎ層１４１、厚さ３．２ｎｍのＩｎ0 .2Ｇａ0.8 Ｎ層１４２、厚さ０．６ｎｍのＧａＮ層１４３、厚さ０．６ｎｍのＡｌ0.2 Ｇａ0.8 Ｎ層１４４の４層を順に積層させたものを１単位として、この単位構造を８回繰り返し積層させたＭＱＷ構造である。ただし、最初に形成する層、すなわち、ｎ型クラッド層１０３に接する層をＡｌ0.05Ｇａ0.95Ｎ層１４１、最後に形成する層、すなわち、ノンドープクラッド層１０５に接する層をＡｌ0.2 Ｇａ0.8 Ｎ層１４４としている。発光層１０４の全体の厚さは５４．４ｎｍである。発光層１０４の全ての層は、ノンドープである。発光層１０４とｐ型クラッド層１０６との間に、厚さ２．５ｎｍのノンドープのＧａＮ層１５１と厚さ３ｎｍのノンドープのＡｌ0.15Ｇａ0.85Ｎ１５２とから成るノンドープクラッド層１０５が設けられている。ノンドープクラッド層１０５は、その上層に添加されているＭｇが発光層１０４へ拡散するのを防止するための層である。
ｐ型クラッド層１０６は、厚さ１．７ｎｍのｐ−Ｉｎ0.05Ｇａ0.95Ｎ層１６１、厚さ３．０ｎｍのｐ−Ａｌ0.3 Ｇａ0.7 Ｎ層１６２を順に積層させたものを１単位として、この単位構造を７回繰り返し積層させた構造である。ただし、最初に形成する層、すなわち、ノンドープクラッド層１０５に接する層をｐ−Ｉｎ0.05Ｇａ0.95Ｎ層１６１とし、最後に形成する層、すなわち、ｐ型コンタクト層１０７に接する層をｐ−Ａｌ0.3 Ｇａ0.7 Ｎ層１６２としている。ｐ型クラッド層１０６の全体の厚さは３２．９ｎｍである。ｐ型不純物にはＭｇを用いている。
ｐ型コンタクト層１０７は、Ｍｇをドープしたｐ−ＧａＮである。ｐ電極とのコンタクトを良好とするために、ｐ型コンタクト層１０７をキャリア濃度の異なる複数の層で構成してもよい。
発光素子１は、ＥＳＤ層１０２を上記のような構成としたことで、良好な静電耐圧特性が得られ、かつ、発光効率、信頼性が向上し、電流リークが減少している。以下、ＥＳＤ層１０２を上記のように構成した理由について説明する。まず、ＥＳＤ層１０２では、ピットの形成されない第１ＥＳＤ層１１０を形成し、その第１ＥＳＤ層１１０上に第２ＥＳＤ層１１１を形成し、その第２ＥＳＤ層１１１上に、密度２×１０8 ／ｃｍ2 以上のピットを有した第３ＥＳＤ層１１２を形成し、そのピットが形成された第３ＥＳＤ層１１２上に第４ＥＳＤ層１１３を形成した構成としている。このような構成により良好な静電耐圧特性が得られ。しかし、ピット径は第３ＥＳＤ層１１２の厚さに依存していて、第３ＥＳＤ層１１２の厚さとピット径とを独立に制御することができないので、第３ＥＳＤ層１１２を厚くしてより良好な静電耐圧特性を得ようとすると、ピット径が拡大してしまい、発光面積が狭くなって発光効率が低下してしまい、また電流リークの増大や信頼性が低下してしまう。すなわち、静電耐圧特性と電流リーク、信頼性、および発光効率がトレードオフの関係にあった。
そこで、ピット密度が１×１０8 ／ｃｍ2 以下の良質な結晶の第１ＥＳＤ層１１０を導入し、第１ＥＳＤ層１１０上に第２ＥＳＤ層１１１と第３ＥＳＤ層１１２を形成する構成とし、第１ＥＳＤ層１１０の厚さと第３ＥＳＤ層１１２の厚さを制御することで、第１ＥＳＤ層１１０と第３ＥＳＤ層１１２の合計の厚さとピット径とを独立に制御することができるようにした。そして、第３ＥＳＤ層１１２の厚さを５０〜２００ｎｍとして、静電耐圧特性、発光効率が低下せず、電流リークが増大しないピット径となるようにし、第３ＥＳＤ層１１２を薄くした分の厚さを補うために、第１ＥＳＤ層１１０の厚さを２００〜１０００ｎｍとすることで、良好な静電耐圧特性が得られるようにした。また、第１ＥＳＤ層１１０にはＳｉをドープしてＳｉ濃度１×１０16〜５×１０17／ｃｍ3 とし、第１ＥＳＤ層１１０の導電性を第３ＥＳＤ層１１２の導電性に合わせ、順方向電圧の上昇を防止した。
なお、さらに静電耐圧特性、発光効率、および信頼性を向上させ、電流リークを減少させるためには、ＥＳＤ層１０２の構成を以下のようにすることが望ましい。第１ＥＳＤ層１１０の厚さは３００〜７００ｎｍ、Ｓｉ濃度は５×１０16〜５×１０17／ｃｍ3 、ピット密度は１×１０7 ／ｃｍ2 以下とすることが望ましい。また、第２ＥＳＤ層１１２の特性値は、１．５×１０20〜３．６×１０20ｎｍ／ｃｍ3 、厚さは２５〜５０ｎｍであることが望ましい。また、第３ＥＳＤ層１１２の厚さは５０〜２００ｎｍ、ピット密度は２×１０8 〜１×１０10／ｃｍ2 とすることが望ましい。また、第４ＥＳＤ層１１３の特性値は、１．５×１０20〜３．６×１０20ｎｍ／ｃｍ3 、厚さは２５〜５０ｎｍであることが望ましい。
次に、発光素子１の製造方法について図２を参照に説明する。ただし、図２では、図１で示された超格子の周期構造の表示は省略されている。
用いた結晶成長方法は有機金属化合物気相成長法（ＭＯＣＶＤ法）である。ここで用いられたガスは、キャリアガスは水素と窒素（Ｈ2 又はＮ2 ）を用い、窒素源には、アンモニアガス（ＮＨ3 ）、Ｇａ源には、トリメチルガリウム（Ｇａ(CH3)3：以下「ＴＭＧ」と書く。) 、Ｉｎ源には、トリメチルインジウム（Ｉｎ(CH3)3：以下「ＴＭＩ」と書く。) 、Ａｌ源には、トリメチルアルミニウム（Ａｌ(CH3)3：以下「ＴＭＡ」と書く。) 、ｎ型ドーパントガスには、シラン（ＳｉＨ4 ）、ｐ型ドーパントガスには、シクロペンタジエニルマグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ：以下「ＣＰ2 Ｍｇ」と書く。）を用いた。
まず、サファイア基板１００を水素雰囲気中で加熱してクリーニングを行い、サファイア基板１００表面の付着物を除去した。その後、ＭＯＣＶＤ法によって、基板温度を４００℃にして、サファイア基板１００上にＡｌＮからなるバッファ層１２０を形成した。次に、水素ガス（キャリアガス）とアンモニアガスを流しながら基板温度を１１００℃まで上昇させ、基板温度が１１００℃になったら直ちに、原料ガスにＴＭＧ、アンモニアガス、不純物ガスにシランガスを用いて、Ｓｉ濃度が４．５×１０18cm-3のＧａＮよりなるｎ形コンタクト層１０１を、バッファ層１２０上に形成した（図２（ａ））。
次に、以下のようにしてＥＳＤ層１０２を形成した。まず、ｎ型コンタクト層１０１上に、ＭＯＣＶＤ法によって厚さ２００〜１０００ｎｍ、Ｓｉ濃度１×１０16〜５×１０17／ｃｍ3 のｎ−ＧａＮである第１ＥＳＤ層１１０を形成した。成長温度は９００℃以上とし、ピット密度が１×１０8 ／ｃｍ2 以下の良質な結晶が得られるようにした。成長温度は１０００℃以上とすると、さらに良質な結晶となり望ましい。
次に、第１ＥＳＤ層１１０上に、ＭＯＣＶＤ法によってＳｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）のｎ−ＧａＮである第２ＥＳＤ層１１１を形成した。成長温度は８００〜９５０℃とした。次に、第２ＥＳＤ層１１１の上に、ＭＯＣＶＤ法によって厚さ５０〜２００ｎｍのノンドープＧａＮである第３ＥＳＤ層１１２を形成した。成長温度は８００〜９５０℃とし、キャリア濃度５×１０17／ｃｍ3 以下、ピット密度２×１０8 ／ｃｍ2 以上の結晶が得られるようにした。成長温度は８００〜９００℃とするとよりピット密度が増加し好ましい。
次に、第３ＥＳＤ層１１２上に、ＭＯＣＶＤ法によってＳｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）のｎ−ＧａＮである第４ＥＳＤ層１１３を形成した。成長温度は８００〜９５０℃とした。以上の工程により、ｎ型コンタクト層１０１上にＥＳＤ層１０２を形成した（図２（ｂ））。
次に、ＥＳＤ層１０２上に、ＭＯＣＶＤ法によってｎ型クラッド層１０３を形成した。ｎ型クラッド層１０３の各層である厚さ４ｎｍのノンドープのＩｎ0.077 Ｇａ0.923 Ｎ層１３１、厚さ０．８ｎｍのノンドープのＡｌ0.2 Ｇａ0.8 Ｎ層１３２、厚さ１．６ｎｍのＳｉドープのｎ−ＧａＮ層１３３から成る周期構造を１５周期、繰り返して形成した。Ｉｎ0.077 Ｇａ0.923 Ｎ層１３１の形成は、基板温度を８３０℃にして、シランガス、ＴＭＧ、ＴＭＩ、アンモニアを供給して行った。Ａｌ0.2 Ｇａ0.8 Ｎ層１３２の形成は、基板温度を８３０℃とし、ＴＭＡ、ＴＭＧ、アンモニアを供給して行った。ｎ−ＧａＮ層１３３の形成は、基板温度を８３０℃にして、ＴＭＧ、アンモニアを供給して行った。
次に、ｎ型クラッド層１０３の上に、発光層１０４を形成した。発光層１０４の各層であるＡｌ0.05Ｇａ0.95Ｎ層１４１、Ｉｎ0 .2Ｇａ0.8 Ｎ層１４２、ＧａＮ層１４３、Ａｌ0.2 Ｇａ0.8 Ｎ層１４４の４層の周期構造を８回繰り返して形成した。Ａｌ0.05Ｇａ0.95Ｎ層１４１の成長温度は８００〜９５０℃の範囲の任意の温度とし、Ｉｎ0 .2Ｇａ0.8 Ｎ層１４２、ＧａＮ層１４３及びＡｌ0.2 Ｇａ0.8 Ｎ層１４４の成長温度は、７７０℃とした。勿論、各層の成長において、各層を成長させる基板温度は、一定の７７０℃にしても良い。それぞれの原料ガスを供給して、発光層１０４を形成した。
次に、発光層１０４の上に、基板温度を８５５℃にして、ＴＭＧ、アンモニアを供給して、ノンドープのＧａＮ層１５１を厚さ２．５ｎｍに成長させ、次に、基板温度を８５５℃に保持し、ＴＭＡ、ＴＭＧ、アンモニアを供給して、ノンドープのＡｌ0.15Ｇａ0.85Ｎ１５２を厚さ３ｎｍに成長させた。これにより、ノンドープクラッド層１０５を形成した。
次に、ノンドープクラッド層１０５の上に、ｐ型クラッド層１０６を形成した。基板温度を８５５℃にして、ＣＰ2 Ｍｇ、ＴＭＩ、ＴＭＧ、アンモニアを供給して、ｐ−Ｉｎ0.05Ｇａ0.95Ｎ層１６１を厚さ１．７ｎｍに、基板温度を８５５℃にして、ＣＰ2 Ｍｇ、ＴＭＡ、ＴＭＧ、アンモニアを供給して、ｐ−Ａｌ0.3 Ｇａ0.7 Ｎ層１６２を、厚さ３．０ｎｍに形成することを、７回繰り返して積層させた。
次に、基板温度を１０００℃にして、ＴＭＧ、アンモニア、ＣＰ2 Ｍｇを用いて、Ｍｇを１×１０20cm-3ドープしたｐ形ＧａＮよりなる厚さ５０ｎｍのｐ形コンタクト層１０７を形成した。このようにして、図２（ｃ）に示す素子構造が形成された。ｐ形コンタクト層１０７のＭｇ濃度は、１×１０19〜１×１０21cm-3の範囲で使用可能である。また、ｐ形コンタクト層１０７の厚さは、１０ｎｍ〜１００ｎｍの範囲としても良い。
次に、熱処理によってＭｇを活性化した後、ｐ型コンタクト層１０７の表面側からドライエッチングを行ってｎ型コンタクト層１０１に達する溝を形成した。そして、ｐ型コンタクト層１０７の表面にＲｈ／Ｔｉ／Ａｕ（ｐ型コンタクト層１０７の側からこの順に積層した構造）からなるｐ電極１０８、ドライエッチングによって溝底面に露出したｎ型コンタクト層１０１上にＶ／Ａｌ／Ｔｉ／Ｎｉ／Ｔｉ／Ａｕ（ｎ型コンタクト層１０１側からこの順に積層させた構造）からなるｎ電極１３０を形成した。以上によって図１に示す発光素子１が製造された。
図３は、発光素子１のバンド構造を示している。伝導帯において、ｎ型コンタクト層１０１から発光層１０４に注入される電子に関して、ｎ型クラッド層１０３のノンドープのＡｌ0.2 Ｇａ0.8 Ｎ層１３２による電位障壁が最も高い。ところが、Ａｌ0.2 Ｇａ0.8 Ｎ層１３２は、厚さが０．８ｎｍと薄いので、この層をトンネルして、発光層１０４に至ることができる。また、発光層１０４とｐ型クラッド層１０６の間には、ｐ型不純物の添加による電位障壁があるので、ｐ型クラッド層１０６のｐ−Ａｌ0.3 Ｇａ0.7 Ｎ層１６２により、ブロックされる。したがって、電子は、発光層１０４に効果的に閉じ込められる。一方、価電子帯において、ｐ型コンタクト層１０７からｐ型クラッド層１０６及びノンドープクラッド層１０５を介して発光層１０４に注入された正孔は、ｎ型クラッド層１０３のノンドープのＡｌ0.2 Ｇａ0.8 Ｎ層１３２をトンネルすることができない。Ａｌ0.2 Ｇａ0.8 Ｎ層１３２の厚さは、０．８ｎｍであるが、正孔には、トンネルできない厚さであるので、この層１３２でブロックされる。したがって、正孔は、発光層１０４において、効果的に閉じ込められる。この結果、駆動電圧を上昇させることなく、発光効率を向上させることができる。
上記実施例において、ｎ型クラッド層１０３は、ｎ型コンタクト層１０１の側から、ノンドープのＩｎ0.077 Ｇａ0.923 Ｎ層１３１、ノンドープのＡｌ0.2 Ｇａ0.8 Ｎ層１３２、Ｓｉドープのｎ−ＧａＮ層１３３の周期構造としたが、Ｉｎ0.077 Ｇａ0.923 Ｎ層、ＧａＮ層、Ａｌ0.2 Ｇａ0.8 Ｎ層としても良く、Ａｌ0.2 Ｇａ0.8 Ｎ層、ＧａＮ層、Ｉｎ0.077 Ｇａ0.923 Ｎ層としても良く、Ａｌ0.2 Ｇａ0.8 Ｎ層、Ｉｎ0.077 Ｇａ0.923 Ｎ層、ＧａＮ層としても良い。また、Ｉｎ0.077 Ｇａ0.923 Ｎ層１３１、又は、Ａｌ0.2 Ｇａ0.8 Ｎ層１３２にも、Ｓｉをドープして、ｎ型層としても良い。また、ＧａＮ層１３３をノンドープとしても良い。ｎ型クラッド層１０３は、１５周期としたが、この周期数は、任意である。例えば、一例であるが、３以上、３０周期以下の範囲とすることができる。また、Ａｌ0.2 Ｇａ0.8 Ｎ層１３２の厚さは、０．３ｎｍ以上、２．５ｎｍ以下とすることができる。ＧａＮ層１３３の厚さは、０．３ｎｍ以上、２．５ｎｍ以下とすることができる。Ｉｎ0.077 Ｇａ0.923 Ｎ層１３１の厚さは、１．５ｎｍ以上、５．０ｎｍ以下とすることができる。Ａｌx Ｇａ1-x Ｎ層１３２の組成比ｘは、の０．０５以上、１より小さくすることができる。望ましくは、０．１以上、０．８以下である。さらに、望ましくは、０．２以上、０．６以下である。Ａｌx Ｇａ1-x Ｎ層１３２をＡｌＮとした場合には、厚さは、０．３ｎｍ程度でも、電子をトンネルさせ、正孔をトンネルさせないようにすることができる。また、Ａｌx Ｇａ1-x Ｎ層１３２をＡｌ0.05Ｇａ0.95Ｎとした場合には、その層１３２の厚さは２．５ｎｍ程度は必要である。したがって、Ａｌx Ｇａ1-x Ｎ層１３２の厚さは、０．３ｎｍ以上、２．５ｎｍ以下とすることができる。ｐ型クラッド層１０６の周期構造の一つの層には、ｐ−Ａｌ0.3 Ｇａ0.7 Ｎ層１６２を用いているので、ｎ型クラッド層１０３のＡｌx Ｇａ1-x Ｎ層１３２のＡｌの組成比ｘは、０．１５以上とするのが望ましい。一般的には、ｐ型クラッド層１０６の周期構造の一つの層であるＡｌz Ｇａ1-z Ｎ層１６２に対して、ｎ型クラッド層１０３のＡｌx Ｇａ1-x Ｎ層１３２のＡｌの組成比ｘは、ｚ／２以上とするのが望ましい。
本実施例は、図４、５に示すように、上記実施例１におけるｎ型クラッド層１０３において、ノンドープのＩｎ0.077 Ｇａ0.923 Ｎ層１３１と、ノンドープのＡｌ0.2 Ｇａ0.8 Ｎ層１３２との間に、厚さ１ｎｍのノンドープのＧａＮ層１３４を挿入している。他の構成は、実施例１と同一である。Ｉｎ0.077 Ｇａ0.923 Ｎ層１３１の直ぐ上に、Ａｌ0.2 Ｇａ0.8 Ｎ層１３２を成長させると、２つの層の格子定数の差が大きくなり、Ｉｎ0.077 Ｇａ0.923 Ｎ層１３１とＡｌ0.2 Ｇａ0.8 Ｎ層１３２との界面に結晶欠陥が発生する可能性がある。また、Ｉｎ0.077 Ｇａ0.923 Ｎ層１３１を成長させた時の原料ガスが、配管や結晶成長装置に残留しているため、両層の界面においてＡｌx Ｇａ1-x-y Ｉｎy Ｎ（０＜ｘ＜１，０＜ｙ＜１，０＜ｘ＋ｙ＜１）が形成される可能性がある。この層は、特性を劣化させる可能性があり、急峻なバンド構造が得られない可能性がある。これらのことを防止するために、Ｉｎ0.077 Ｇａ0.923 Ｎ層１３１の上に、一旦、ノンドープのＧａＮ層１３４を形成し、そのＧａＮ層１３４の上に、Ａｌ0.2 Ｇａ0.8 Ｎ層１３２を形成することで、結晶性の改善と、適性なバンド構造を得ることができる。この場合にはＧａＮ層１３４の成長初期にＩｎが混在していてもＩｎ0.077 Ｇａ0.923 Ｎ層１３１と組成とバンド構造が連続し、また、ＧａＮ層１３４の成長周期にＡｌが混在しても、Ａｌ0.2 Ｇａ0.8 Ｎ層１３２と組成とバンド構造が連続することになる。また、Ａｌを含むガスの供給を開始する時には、層のＡｌ組成比は急峻となる。これにより、結晶性の改善や、予期しない特性の４元系のＡｌx Ｇａ1-x-y Ｉｎy Ｎの形成を排除することでき、素子特性を向上させることができる。
ノンドープのＧａＮ層１３４の厚さは、０．３ｎｍ以上、２．５ｎｍ以下とすることができる。また、ＧａＮ層１３４にはＳｉをドープしても良い。また、実施例１における、ノンドープのＩｎ0.077 Ｇａ0.923 Ｎ層１３１、ノンドープのＡｌ0.2 Ｇａ0.8 Ｎ層１３２、Ｓｉドープのｎ−ＧａＮ層１３３の積層順を変化させた場合においても、ＩｎＧａＮ層とＡｌＧａＮ層との間にＧａＮ層を介在させることができる。
また、ｐ型クラッド層１０６においても、同様な問題が発生する。したがって、実施例１のｐ型クラッド層１０６において、ｐ−Ｉｎ0.05Ｇａ0.95Ｎ層１６１とｐ−Ａｌ0.3 Ｇａ0.7 Ｎ層１６２との間に、厚さ１ｎｍのＭｇドープのｐ−ＧａＮ層１６３を設けても良い。この場合も、ｐ−ＧａＮ層１６３の厚さは、０．３ｎｍ以上、２．５ｎｍ以下とすることができる。ＧａＮ層１６３は、ノンドープとしても良い。また、ｐ−Ａｌ0.3 Ｇａ0.7 Ｎ層１６２からｐ−Ｉｎ0.05Ｇａ0.95Ｎ層１６１へ変化する界面にも、Ｍｇドープのｐ−ＧａＮ層が形成されても良い。この場合には、ＡｌＧａＮ層１６２の両側にＭｇドープのｐ−ＧａＮ層が形成されることになる。また、この層は、ＧａＮ層は、ノンドープＧａＮ層であっても良い。
ｎ型クラッド層１０３の上には、発光層１０４が形成されるので、特に、ｎ型クラッド層１０３の結晶性を良くしておく必要がある。これに対して、ｐ型クラッド層１０６の上には、発光層１０４は、存在しないために、ｐ型クラッド層１０６は、ｎ型クラッド層１０３に比べて、結晶性の改善が要求されない。したがって、ＩｎＧａＮ層とＡｌＧａＮ層との間に介在させるＧａＮ層１３４、１６３は、ｎ型クラッド層１０３に設けることの方が、効果が高く、重要である。
本発明は、III 族窒化物半導体発光素子において、駆動電圧を上昇させることなく、発光効率を向上させるのに用いることができる。
１００：サファイア基板
１０１：ｎ型コンタクト層
１０２：ＥＳＤ層
１０３：ｎ型クラッド層
１０４：発光層
１０５：ノンドープクラッド層
１０６：ｐ型クラッド層
１０７：ｐ型コンタクト層
１０８：ｐ電極
１３０：ｎ電極
１１０：第１ＥＳＤ層
１１１：第２ＥＳＤ層
１１２：第３ＥＳＤ層
１１３：第４ＥＳＤ層
１３１：Ｉｎy Ｇａ1-y Ｎ層
１３２：Ａｌx Ｇａ1-x Ｎ層
１３３：ＧａＮ層

Claims (1)

  1. 各層がIII 族窒化物半導体から成り、ｎ型層側クラッド層、発光層、ｐ型層側クラッド層を少なくとも有するIII 族窒化物半導体発光素子において、
    前記ｎ層側クラッド層は、成長させる順に見て、Ｉｎy Ｇａ1-y Ｎ（０＜ｙ＜１）層、厚さ０．３ｎｍ以上２．５ｎｍ以下のＧａＮ層、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜１）層、及び、ＧａＮ層の４層の周期構造から成る超格子層であり、
    前記Ａｌ x Ｇａ 1-x Ｎ（０＜ｘ＜１）層の厚さは、電子がトンネル可能であり、正孔を閉じ込める範囲の厚さである０．３ｎｍ以上、２．５ｎｍ以下であり、
    前記Ａｌ x Ｇａ 1-x Ｎ（０＜ｘ＜１）層のＡｌの組成比ｘは、０．０５以上、１より小さく、
    前記発光層は、成長させる順に見て、第１のＡｌＧａＮ層、ＩｎＧａＮ層、ＧａＮ層、第１のＡｌＧａＮ層よりもＡｌ組成比の大きい第２のＡｌＧａＮ層の４層の周期構造であり、
    前記ｐ層側クラッド層は、成長させる順に見て、Ｉｎ w Ｇａ 1-w Ｎ層、厚さ０．３ｎｍ以上２．５ｎｍ以下のＧａＮ層、Ａｌ z Ｇａ 1-z Ｎ（０＜ｚ＜１）層の３層の周期構造から成る超格子層であり、
    前記ｎ層側クラッド層の前記Ａｌ x Ｇａ 1-x Ｎ（０＜ｘ＜１）層の組成比ｘは、前記ｐ層側クラッド層の前記Ａｌ z Ｇａ 1-z Ｎ（０＜ｚ＜１）層の組成比ｚの１／２以上であり、
    前記ｎ層側クラッド層の１周期を構成する４層のうち少なくとも１つの層には、Ｓｉが添加されており、
    前記発光層は、前記ｎ層側クラッド層に接した直上に形成されている
    ことを特徴とするIII 族窒化物半導体発光素子。
JP2011047612A 2010-03-31 2011-03-04 Ｉｉｉ族窒化物半導体発光素子 Active JP5533744B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011047612A JP5533744B2 (ja) 2010-03-31 2011-03-04 Ｉｉｉ族窒化物半導体発光素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010081138 2010-03-31
JP2010081138 2010-03-31
JP2011047612A JP5533744B2 (ja) 2010-03-31 2011-03-04 Ｉｉｉ族窒化物半導体発光素子

Publications (2)

Publication Number Publication Date
JP2011228646A JP2011228646A (ja) 2011-11-10
JP5533744B2 true JP5533744B2 (ja) 2014-06-25

Family

ID=44697250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011047612A Active JP5533744B2 (ja) 2010-03-31 2011-03-04 Ｉｉｉ族窒化物半導体発光素子

Country Status (3)

Country Link
US (2) US20110240957A1 (ja)
JP (1) JP5533744B2 (ja)
CN (1) CN102208511B (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013122950A (ja) * 2011-12-09 2013-06-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP5874593B2 (ja) * 2011-12-23 2016-03-02 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子とその製造方法
TW201347233A (zh) * 2012-05-08 2013-11-16 Phostek Inc 發光二極體裝置及其製造方法
CN102637796B (zh) * 2012-05-15 2014-11-12 湘能华磊光电股份有限公司 具有P型AlGaN层结构的LED芯片及其制备方法
CN102709424A (zh) * 2012-06-11 2012-10-03 华灿光电股份有限公司 一种提高发光二极管发光效率的方法
JP5781032B2 (ja) * 2012-07-30 2015-09-16 株式会社東芝 半導体発光素子
KR101936305B1 (ko) * 2012-09-24 2019-01-08 엘지이노텍 주식회사 발광소자
JP5853921B2 (ja) * 2012-09-26 2016-02-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2014067893A (ja) * 2012-09-26 2014-04-17 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
TWI535055B (zh) 2012-11-19 2016-05-21 新世紀光電股份有限公司 氮化物半導體結構及半導體發光元件
TWI524551B (zh) 2012-11-19 2016-03-01 新世紀光電股份有限公司 氮化物半導體結構及半導體發光元件
TWI499080B (zh) 2012-11-19 2015-09-01 Genesis Photonics Inc 氮化物半導體結構及半導體發光元件
US9818907B2 (en) * 2013-01-23 2017-11-14 Ushio Denki Kabushiki Kaisha LED element
CN103972341B (zh) * 2013-01-25 2017-03-01 新世纪光电股份有限公司 氮化物半导体结构及半导体发光元件
CN103187501A (zh) * 2013-03-13 2013-07-03 扬州中科半导体照明有限公司 一种高亮度GaN基绿光LED中的外延结构
KR20140146887A (ko) * 2013-06-18 2014-12-29 엘지이노텍 주식회사 발광소자
JP2015038949A (ja) * 2013-07-17 2015-02-26 株式会社東芝 半導体発光素子及びその製造方法
JP2015188048A (ja) * 2014-03-10 2015-10-29 株式会社東芝 窒化物半導体積層体および半導体発光素子
WO2015187238A2 (en) 2014-03-27 2015-12-10 The Regents Of The University Of California Ultrafast light emitting diodes for optical wireless communications
JP6636459B2 (ja) 2014-05-27 2020-01-29 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 半導体構造と超格子とを用いた高度電子デバイス
WO2015181648A1 (en) * 2014-05-27 2015-12-03 The Silanna Group Pty Limited An optoelectronic device
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
JP6986349B2 (ja) 2014-05-27 2021-12-22 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd ｎ型超格子及びｐ型超格子を備える電子デバイス
CN104157758B (zh) * 2014-08-21 2017-02-15 湘能华磊光电股份有限公司 发光二极管的外延片及其制作方法
CN104465912A (zh) * 2014-08-22 2015-03-25 江苏鑫博电子科技有限公司 一种高光能密度输出的 led 外延结构及外延方法
JP6430317B2 (ja) * 2014-08-25 2018-11-28 株式会社東芝 半導体発光素子及びその製造方法
FR3028670B1 (fr) * 2014-11-18 2017-12-22 Commissariat Energie Atomique Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
TWI568016B (zh) * 2014-12-23 2017-01-21 錼創科技股份有限公司 半導體發光元件
KR102301513B1 (ko) * 2015-02-16 2021-09-15 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
JP6380172B2 (ja) * 2015-03-06 2018-08-29 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子とその製造方法
JP2016171127A (ja) * 2015-03-11 2016-09-23 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2017069299A (ja) * 2015-09-29 2017-04-06 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
US10396240B2 (en) * 2015-10-08 2019-08-27 Ostendo Technologies, Inc. III-nitride semiconductor light emitting device having amber-to-red light emission (>600 nm) and a method for making same
US9859470B2 (en) * 2016-03-10 2018-01-02 Epistar Corporation Light-emitting device with adjusting element
DE102016112294A1 (de) * 2016-07-05 2018-01-11 Osram Opto Semiconductors Gmbh Halbleiterschichtenfolge
JP6669095B2 (ja) * 2017-02-06 2020-03-18 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
US10439103B2 (en) * 2017-05-25 2019-10-08 Showa Denko K. K. Light-emitting diode and method for manufacturing tunnel junction layer
KR102432226B1 (ko) * 2017-12-01 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3744211B2 (ja) * 1997-09-01 2006-02-08 日亜化学工業株式会社 窒化物半導体素子
JP3620292B2 (ja) 1997-09-01 2005-02-16 日亜化学工業株式会社 窒化物半導体素子
JP2005235912A (ja) * 2004-02-18 2005-09-02 Osaka Gas Co Ltd ＧａＮ系化合物半導体受光素子
JP2006108585A (ja) * 2004-10-08 2006-04-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
KR100752007B1 (ko) * 2005-01-28 2007-08-28 도요다 고세이 가부시키가이샤 3족 질화물계 화합물 반도체 발광 소자 및 그 제조 방법
KR100665364B1 (ko) 2005-12-28 2007-01-09 삼성전기주식회사 질화물 반도체 발광 소자
KR100835116B1 (ko) 2007-04-16 2008-06-05 삼성전기주식회사 질화물 반도체 발광 소자
TWI341600B (en) * 2007-08-31 2011-05-01 Huga Optotech Inc Light optoelectronic device and forming method thereof
JP5196160B2 (ja) * 2008-10-17 2013-05-15 日亜化学工業株式会社 半導体発光素子
CN101593804B (zh) * 2009-06-26 2011-06-08 厦门大学 GaN基多量子阱结构的高亮度发光二极管及其制备方法
JP4940317B2 (ja) * 2010-02-25 2012-05-30 株式会社東芝 半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
CN102208511B (zh) 2013-10-23
US9166102B2 (en) 2015-10-20
CN102208511A (zh) 2011-10-05
US20110240957A1 (en) 2011-10-06
JP2011228646A (ja) 2011-11-10
US20130299778A1 (en) 2013-11-14

Similar Documents

Publication Publication Date Title
JP5533744B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP5737111B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP5874593B2 (ja) Ｉｉｉ族窒化物半導体発光素子とその製造方法
JP4940317B2 (ja) 半導体発光素子及びその製造方法
JP5306254B2 (ja) 半導体発光素子
US9755107B2 (en) Group III nitride semiconductor light-emitting device
WO2014178248A1 (ja) 窒化物半導体発光素子
JP2014067893A (ja) Ｉｉｉ族窒化物半導体発光素子
US9263639B2 (en) Group III nitride semiconductor light-emitting device
WO2014061692A1 (ja) 窒化物半導体発光素子
JP6128138B2 (ja) 半導体発光素子
JP5626123B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP4884826B2 (ja) 半導体発光素子
US9818907B2 (en) LED element
JP5229048B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2012248763A5 (ja)
JP5423026B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP5800251B2 (ja) Ｌｅｄ素子
JP7319559B2 (ja) 窒化物半導体発光素子
JP2010232290A (ja) 窒化物半導体発光ダイオードおよびその製造方法
JP2015156408A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5800252B2 (ja) Ｌｅｄ素子
JP6198004B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2012256948A (ja) 半導体発光素子
WO2014115800A1 (ja) Ｌｅｄ素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5533744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414