CN104157758B - 发光二极管的外延片及其制作方法 - Google Patents

发光二极管的外延片及其制作方法 Download PDF

Info

Publication number
CN104157758B
CN104157758B CN201410414308.0A CN201410414308A CN104157758B CN 104157758 B CN104157758 B CN 104157758B CN 201410414308 A CN201410414308 A CN 201410414308A CN 104157758 B CN104157758 B CN 104157758B
Authority
CN
China
Prior art keywords
layer
doping
ugan
gan layer
type gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410414308.0A
Other languages
English (en)
Other versions
CN104157758A (zh
Inventor
郝长虹
王宁宁
周向辉
谭凤林
杨剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangneng Hualei Optoelectrical Co Ltd
Original Assignee
Xiangneng Hualei Optoelectrical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangneng Hualei Optoelectrical Co Ltd filed Critical Xiangneng Hualei Optoelectrical Co Ltd
Priority to CN201410414308.0A priority Critical patent/CN104157758B/zh
Publication of CN104157758A publication Critical patent/CN104157758A/zh
Application granted granted Critical
Publication of CN104157758B publication Critical patent/CN104157758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请公开了一种发光二极管的外延片及其制作方法。发光二极管的外延片包括：低温缓冲层GaN；UGaN层，位于所述低温缓冲层GaN之上；掺杂Si的N型GaN层，位于所述UGaN层之上；有源层，位于所述掺杂Si的N型GaN层之上；低温P层，位于所述有源层之上；电子阻挡层，位于所述低温P型GaN层之上；高温P型GaN层，位于所述电子阻挡层之上；以及P型接触层，位于所述高温P型GaN层之上；其中，所述UGaN层包括本征GaN层和位于所述本征GaN层之上的掺杂Si的掺杂UGaN层，所述掺杂UGaN层分为至少一段，每段的掺杂浓度不同。本申请的发光二极管的外延片及其制作方法在生长UGaN层时，采用部分掺杂Si且掺杂浓度不同的方式使得UGaN层能提供更多的电子，进而降低了压降、增强了耐大电流能力。

Description

发光二极管的外延片及其制作方法
技术领域
本申请涉及发光二极管芯片制造技术，更具体地，涉及一种发光二极管的外延片及其制作方法。
背景技术
发光二极管(Light-Emitting Diode，简称LED)是一种将电能转化为光能的半导体电子器件。当电流流过时，电子与空穴在其内复合而发出单色光。LED作为一种高效、环保、绿色新型固态照明光源，具有低电压、低功耗、体积小、重量轻、寿命长、高可靠性等优点，正在被迅速广泛地得到应用。如交通信号灯、汽车内外灯、城市景观照明、手机背光源、户外全彩显示屏等。尤其是在照明领域，大功率芯片是未来LED发展的趋势。
图1是为LED芯片的结构示意图。如图1所示，LED芯片具有蓝宝石衬底101，外延层102位于蓝宝石衬底101之上，电流扩展层103位于外延层102之上，电流扩展层103包括电流阻挡层(Current Blocking Layer，简称CBL)、透明导电(例如氧化铟锡(Indium TinOxides，简称ITO)层、金属电极、氧化硅保护层。在蓝宝石衬底101的下表面还可利用DBR或ODR技术形成分布式布拉格反射/全方位反射镜层104。其中外延层102的制作中由于掺杂浓度的原因，存在着大电流下电压上升幅度大的问题，从而使得大功率LED芯片存在着电压高、散热差、工作可靠性不强和难以耐大电流等方面的问题。目前业界大多通过封装设计方面的优化来解决大功率LED这些关键技术。但这样做不仅增加了成本，从一定程度上也缩短器件的使用寿命，降低了LED芯片本身的优势所在。
因此，需要一种新的LED外延片及其制作方法以解决上述缺陷。
发明内容
有鉴于此，本申请提供一种LED外延片及其制作方法以解决上述缺陷。
本发明提供一种发光二极管的外延片，其特征在于，包括：低温缓冲层GaN；UGaN层，位于所述低温缓冲层GaN之上；掺杂Si的N型GaN层，位于所述UGaN层之上；有源层，位于所述掺杂Si的N型GaN层之上，包括InxGa(1-x)N层和GaN层，其中x＝0.20～0.22；低温P型GaN层，位于所述有源层之上(低温P层，位于所述有源层之上)；电子阻挡层，位于所述低温P型GaN层之上；高温P型GaN层，位于所述电子阻挡层之上；以及P型接触层，位于所述高温P型GaN层之上；其中，所述UGaN层包括本征GaN层和位于所述本征GaN层之上的掺杂Si的掺杂UGaN层，所述掺杂UGaN层分为至少一段，每段的掺杂浓度不同。
在本发明的一实施例中，所述掺杂浓度是递增的，越靠近所述掺杂Si的N型GaN层的掺杂UGaN段的所述掺杂浓度越高。
在本发明的一实施例中，所述掺杂UGaN层分为1～5段，每段等厚度。
在本发明的一实施例中，所述本征GaN层的厚度为1.5～2um，是在温度为1000～1100℃，反应室压力为300～600torr的条件下生长的。
在本发明的一实施例中，所述掺杂UGaN层的总厚度为1～1.5um，其中最高掺杂浓度不超过所述掺杂Si的N型GaN层的掺杂浓度。
本发明提供一种发光二极管的外延片制作方法，其特征在于，包括：生长低温缓冲层GaN；在所述低温缓冲层GaN层之上生长UGaN层；在所述UGaN层之上生长掺杂Si的N型GaN层；在所述掺杂Si的N型GaN层之上生长有源层；在所述有源层之上生长低温P型GaN层；在所述低温P型GaN层之上生长电子阻挡层；在所述电子阻挡层之上生长高温P型GaN层；以及在所述高温P型GaN层之上生长P型接触层；其中，所述UGaN层包括本征GaN层和位于所述本征GaN层之上的掺杂Si的掺杂UGaN层，所述掺杂UGaN层分为至少一段，每段的掺杂浓度不同。
在本发明的一实施例中，所述掺杂浓度是递增的，越靠近所述掺杂Si的N型GaN层的掺杂UGaN段的所述掺杂浓度越高。
在本发明的一实施例中，所述掺杂UGaN层分为1～5段，每段等厚度。
在本发明的一实施例中，通过温度在1000～1100℃，反应室压力在300～600torr的条件下，生长厚度为1.5～2um的所述本征GaN层。
在本发明的一实施例中，再生长总厚度为1～1.5um的所述掺杂UGaN层，其中最高掺杂浓度不超过所述掺杂Si的N型GaN层的掺杂浓度。
本发明提出的LED外延片及其制作方法与现有的LED外延片及其制作方法相比，具有以下优点：
1)UGaN是部分掺杂，即在填平恢复后(生长厚度为1.5～2um的本征GaN后)才开始掺杂，避免因底层本征GaN未填平产生的缺陷而引起的晶格质量变差的状况；
2)由于掺杂Si的掺杂浓度是渐变的，即越接近N型GaN层浓度越高，这样可避免接近本征GaN层时Si浓度高对晶体质量的破坏，也能有效提供更多的电子；
3)UGaN部分掺杂可使底层电流扩展的更好，减少了电流拥堵的现象，从而提高电子注入效率，增加了电子与空穴复合机率，进而降低了压降、增强了耐大电流能力。
当然，实施本申请的任一产品必不一定需要同时达到以上所述的所有技术效果。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为LED芯片的结构示意图；
图2为现有的LED MOCVD外延片制作方法的流程示意图；
图3为利用图2现有的LED MOCVD外延层制作方法生产出的LED外延片结构；
图4为依据本发明一实施例的LED外延片制作方法的流程示意图；
图5为利用图4的LED外延片制作方法生产出的LED外延片结构；
图6为本发明优选实施例和对比实施例的LED芯片的芯片电压分布的对比示意图；
图7为本发明优选实施例和对比实施例的LED芯片I-V分布曲线的对比示意图；
图8为本发明优选实施例和对比实施例的LED芯片光效下降(Droop效应)分布曲线的对比示意图。
具体实施方式
如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
可采用金属有机化合物化学气相沉淀(Metal-organic Chemical VaporDeposition，简称MOCVD)外延生长技术来制作外延片。图2为现有的LEDMOCVD外延片制作方法的流程示意图。如图2所示，包括以下步骤。
步骤201，处理蓝宝石衬底。
现有技术中可在1000～1100℃的氢气气氛下，反应室压力控制在200～500torr，高温处理蓝宝石衬底5～6分钟。
步骤202，生长低温缓冲层GaN。
可降温至530-560℃，反应室压力控制在300～500torr，在蓝宝石衬底上生长厚度为20～45nm的低温缓冲层GaN。
步骤203，生长不掺杂UGaN。
可升高温度到1000～1100℃，反应室压力控制在300～600torr，持续生长2～3.5um的不掺杂UGaN。
步骤204，生长掺杂Si的N型GaN。
可保持温度不变，反应室压力控制在100～300torr，可生长2～3um的掺杂Si的N型GaN，其中Si掺杂浓度为1E+19～3E+19。
步骤205，生长有源层MQW。
可周期性生长有源层MQW，其中反应室压力控制在100～300torr，低温750～770℃生长掺杂In的2.5～3.5nm的InxGa(1-x)N层，高温860～890℃生长10～12nm的GaN层。其中，InxGa(1-x)N或GaN的周期数为11～13个，总厚度在130～160nm，x＝0.20～0.22。
步骤206、生长掺镁(Mg)的低温P型GaN层。
降低温度到730～770℃，反应室压力在200～300torr，生长厚度为40～70nm的掺Mg的低温P型GaN层，Mg掺杂浓度为1E+19～5E+20。
步骤207、生长电子阻挡层。
升高温度到920～970℃，反应室压力控制在100～200torr，持续生长30～50nm掺铝(Al)、掺Mg的P型AlyGaN电子阻挡层，其中y＝0.15～0.25。
步骤208、生长掺镁(Mg)的高温P型GaN层。
可保持温度不变，反应室压力控制在200～500torr，再同温持续生长80～120nm掺Mg的高温P型GaN层。
步骤209，冷却。
降低温度到650～750℃，在氮气气氛下，持续时间20～30分钟，活化P型GaN层。
图3为利用图2现有的LED MOCVD外延层制作方法生产出的LED外延片结构。如图3所示，301为蓝宝石衬底，302为依据上述步骤202生长的低温缓冲层GaN，303为依据上述步骤203生长的不掺杂UGaN，304为依据上述步骤204生长的掺杂Si的N型GaN，305为有源层，包括依据上述步骤205生长的InxGa(1-x)N和依据步骤205生长的GaN，306为依据上述步骤206生长的掺杂Mg的低温P型GaN层，307为依据上述步骤207生长的电子阻挡层，308为依据上述步骤208生长的掺杂Mg的高温P型GaN层，309为依据上述步骤209生长的P型接触层(P型GaN层)。
在上述现有的LED MOCVD外延片制作方法的中，只在步骤204的N型GaN层中掺杂Si，不在本征GaN层(即步骤203的不掺杂UGaN)中掺杂。这样的掺杂方法存在下述不足：
1)传统结构中提供电子层主要依靠N型GaN层，但是N型GaN层提供的电子有限，只在N型GaN层掺杂，会存在掺杂已达上限时，电子仍然不能充分提供的状况。导致有效的电子数注入数目变少，产生较大的串联电阻，因此正向电压VF1相对较高；
2)增加电子的数量主要是通过提高N型GaN层的Si掺杂浓度获得，但较高的掺杂浓度在产生大量电子的同时，也引入了半导体的需要以外的更多的杂质，这必然会引起外延片表面和各项光电性能恶化。
图4为依据本发明一实施例的LED外延片制作方法的流程示意图。在本发明的一实施例中，运用Veeco K465i MOCVD来生长高亮度GaN基LED外延片。在本发明的一实施例中，采用高纯H2或高纯N2或高纯H2和高纯N2的混合气体作为载气，高纯NH3作为N源，金属有机源三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源，三甲基铟(TMIn)作为铟源，N型掺杂剂为硅烷(SiH4)，三甲基铝(TMAl)作为铝源，P型掺杂剂为二茂镁(CP2Mg)，衬底为(0001)面蓝宝石，反应压力在100torr到600torr之间。具体生长方式如下述步骤。
步骤401，处理蓝宝石衬底。
现有技术中可在1000-1100℃的氢气气氛下，反应室压力控制在200-500torr，高温处理蓝宝石衬底5～6分钟。
步骤402，生长低温缓冲层GaN。
可降温至530-560℃，反应室压力控制在300-500torr，在蓝宝石衬底上生长厚度为20～45nm的低温缓冲层GaN。
步骤403，生长UGaN。
步骤403包括步骤403-1和403-2。其中在步骤403-1中，可升高温度到1000～1100℃，反应室压力控制在300～600torr，首先生长厚度为1.5～2um的本征GaN；在步骤403-2中再生长总厚度为1～1.5um的掺杂UGaN，其中掺杂UGaN可分至少一段，每段等厚度，且每段掺杂Si的掺杂浓度是不同的。在本发明的一实施例中，掺杂UGaN可分1～5段，每段等厚度。在本发明的一实施例中，掺杂浓度是渐变的(例如递增)，最高掺杂浓度不超过N型GaN层的掺杂浓度。在本发明的另一实施例中，掺杂浓度是渐变的(例如递减)，最高掺杂浓度不超过N型GaN层的掺杂浓度。
步骤404，生长掺杂Si的N型GaN。
可保持温度不变，反应室压力控制在200～300torr，可生长2～3um的掺杂Si的N型GaN，其中Si掺杂浓度为1E+19～3E+19。
步骤405，生长有源层MQW。
可周期性生长有源层MQW，其中反应室压力控制在100～300torr，低温750～770℃生长掺杂In的2.5～3.5nm的InxGa(1-x)N层，高温860～890℃生长10～12nm的GaN层。其中，InxGa(1-x)N或GaN的周期数为11～13个，总厚度在130～160nm，x＝0.20～0.22。
步骤406、生长掺镁(Mg)的低温P型GaN层。
降低温度到730～770℃，反应室压力在200～300torr，生长厚度为40～70nm的掺Mg的低温P型GaN层，Mg掺杂浓度为1E+19～5E+20。
步骤407、生长电子阻挡层。
升高温度到920～970℃，反应室压力控制在100～200torr，持续生长30～50nm掺铝(Al)、掺Mg的P型AlyGaN电子阻挡层，其中y＝0.15～0.25。
步骤408、生长掺镁(Mg)的高温P型GaN层。
可保持温度不变，反应室压力控制在200～500torr，再同温持续生长80～120nm掺Mg的高温P型GaN层。
步骤409，冷却。
降低温度到650～750℃，在氮气气氛下，持续时间20～30分钟，活化P型GaN层。
图5为利用图4的LED外延片制作方法生产出的LED外延片结构。如图5所示，501为蓝宝石衬底，502为依据上述步骤402生长的低温缓冲层GaN，503为依据上述步骤403生长的UGaN，503包括本征GaN503-1，掺杂UGaN503-2～503-6，其中503-2～503-6这5段等厚度，且每段掺杂Si的掺杂浓度是渐变的(例如递增或递减)。在本发明的一实施例中，Si的掺杂浓度是递增的，503-2～503-6的掺杂浓度越来越高。504为依据上述步骤404生长的掺杂Si的N型GaN，505为有源层，包括依据上述步骤405生长的InxGa(1-x)N和依据步骤405生长的GaN，506为依据上述步骤406生长的掺杂Mg的低温P型GaN层，507为依据上述步骤407生长的电子阻挡层，508为依据上述步骤408生长的掺杂Mg的高温P型GaN层，509为依据上述步骤409生长的P型接触层(P型GaN层)。
由上述可知，本发明提出的LED外延片及其制作方法与现有的LED外延片及其制作方法相比，区别在于步骤303的UGaN的制作方法。现有的UGaN不掺杂Si，而本发明对UGaN的部分区段进行Si掺杂，且掺杂Si的掺杂浓度是渐变的，具有以下优点：
1)新型UGaN是部分掺杂，即在填平恢复后(生长厚度为1.5～2um的本征GaN后)才开始掺杂，避免因底层本征GaN未填平产生的缺陷而引起的晶格质量变差的状况；
2)由于掺杂Si的掺杂浓度是渐变的，即越接近N型GaN层浓度越高，这样可避免接近本征GaN层时Si浓度高对晶体质量的破坏，也能有效提供更多的电子；
3)UGaN部分掺杂可使底层电流扩展的更好，减少了电流拥堵的现象，从而提高电子注入效率，增加了电子与空穴复合机率，进而降低了压降、增强了耐大电流能力。
性能比较
接下来通过实验来说明用本发明提出的LED外延片制作方法生产出的LED外延片的性能。
根据现有的LED外延片制作方法生制备样品1，根据本发明提出的LED外延片制作方法制备样品2；样品1和样品2的外延制作方法参数的不同点在于UGaN整个过程不掺Si和生长一段时间后再进行渐变掺杂Si，其它外延层生长条件完全一样。
样品1和样品2在相同的工艺条件下镀ITO层约180nm，相同的条件下镀Cr/Pt/Au电极约150nm，相同的条件下镀保护层SiO2约50nm，然后在相同的条件下将样品研磨切割成762μm*762μm的芯片颗粒，然后在相同位置挑选样品1和样品2各120颗晶粒，在相同的封装工艺下，封装成白光LED。然后采用积分球在驱动电流350mA和电流范围1～1000mA条件下测试样品1和样品2的光电性能和光效参数。
请参考图6、图7和图8，图6为本发明优选实施例和对比实施例的LED芯片的芯片电压分布的对比示意图，图7为本发明优选实施例和对比实施例的LED芯片I-V分布曲线的对比示意图，图8为本发明优选实施例和对比实施例的LED芯片光效下降(Droop效应)分布曲线的对比示意图。从图6～8数据得出样品2较样品1在同样的驱动电流下，电压较低降低约0.1V；在大电流下电压上升幅度较小；光效衰减变小，即Droop效应比较小。
综上，本申请提出的发光二极管的外延片及其制作方法，相比现有技术，通过部分掺杂来调整UGaN的电子填充状态的分布，使得UGaN层既具有填平做恢复层的功能，又能提供更多的电子，从而提高电子注入效率，增加了电子与空穴复合的机率，降低了大尺寸芯片的工作电压、增强了耐大电流能力、减小了大电流下大功率芯片的Droop效应，因而器件的性能得到提升，也就提高了器件的可靠性。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者系统中还存在另外的相同要素。
本领域技术人员应明白，本申请的实施例可提供为方法、系统或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (8)

1.一种发光二极管的外延片，其特征在于，包括：
低温缓冲层GaN；
UGaN层，位于所述低温缓冲层GaN之上；
掺杂Si的N型GaN层，位于所述UGaN层之上；
有源层，位于所述掺杂Si的N型GaN层之上，包括InxGa(1-x)N层和GaN层，其中x＝0.20～0.22；
低温P型GaN层，位于所述有源层之上；
电子阻挡层，位于所述低温P型GaN层之上；
高温P型GaN层，位于所述电子阻挡层之上；以及
P型接触层，位于所述高温P型GaN层之上；
其中，所述UGaN层包括本征GaN层和位于所述本征GaN层之上的掺杂Si的掺杂UGaN层，所述掺杂UGaN层分为至少2段，所述掺杂UGaN层中的段的掺杂浓度不同；所述掺杂浓度是递增的，越靠近所述掺杂Si的N型GaN层的掺杂UGaN段的所述掺杂浓度越高。
2.如权利要求1所述的发光二极管的外延片，其特征在于，所述掺杂UGaN层分为2～5段，所述掺杂UGaN层中段与段之间等厚度。
3.如权利要求1所述的发光二极管的外延片，其特征在于，所述本征GaN层的厚度为1.5～2um，是在温度为1000～1100℃，反应室压力为300～600torr的条件下生长的。
4.如权利要求3所述的发光二极管的外延片，其特征在于，所述掺杂UGaN层的总厚度为1～1.5um，其中最高掺杂浓度不超过所述掺杂Si的N型GaN层的掺杂浓度。
5.一种发光二极管的外延片制作方法，其特征在于，包括：
生长低温缓冲层GaN；
在所述低温缓冲层GaN层之上生长UGaN层；
在所述UGaN层之上生长掺杂Si的N型GaN层；
在所述掺杂Si的N型GaN层之上生长有源层；
在所述有源层之上生长低温P型GaN层；
在所述低温P型GaN层之上生长电子阻挡层；
在所述电子阻挡层之上生长高温P型GaN层；以及
在所述高温P型GaN层之上生长P型接触层；
其中，所述UGaN层包括本征GaN层和位于所述本征GaN层之上的掺杂Si的掺杂UGaN层，所述掺杂UGaN层分为至少2段，所述掺杂UGaN层中的段的掺杂浓度不同；
所述掺杂浓度是递增的，越靠近所述掺杂Si的N型GaN层的掺杂UGaN段的所述掺杂浓度越高。
6.如权利要求5所述的发光二极管的外延片制作方法，其特征在于，所述掺杂UGaN层分为2～5段，所述掺杂UGaN层中段与段之间等厚度。
7.如权利要求5所述的发光二极管的外延片制作方法，其特征在于，通过温度在1000～1100℃，反应室压力在300～600torr的条件下，生长厚度为1.5～2um的所述本征GaN层。
8.如权利要求7所述的发光二极管的外延片制作方法，其特征在于，再生长总厚度为1～1.5um的所述掺杂UGaN层，其中最高掺杂浓度不超过所述掺杂Si的N型GaN层的掺杂浓度。
CN201410414308.0A 2014-08-21 2014-08-21 发光二极管的外延片及其制作方法 Active CN104157758B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410414308.0A CN104157758B (zh) 2014-08-21 2014-08-21 发光二极管的外延片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410414308.0A CN104157758B (zh) 2014-08-21 2014-08-21 发光二极管的外延片及其制作方法

Publications (2)

Publication Number Publication Date
CN104157758A CN104157758A (zh) 2014-11-19
CN104157758B true CN104157758B (zh) 2017-02-15

Family

ID=51883212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410414308.0A Active CN104157758B (zh) 2014-08-21 2014-08-21 发光二极管的外延片及其制作方法

Country Status (1)

Country Link
CN (1) CN104157758B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106129207A (zh) * 2016-07-29 2016-11-16 华灿光电（浙江）有限公司 一种氮化镓基发光二极管的外延片及制备方法
CN117174795A (zh) * 2022-05-27 2023-12-05 重庆康佳光电技术研究院有限公司 发光芯片外延结构及其制作方法、发光芯片以及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208511A (zh) * 2010-03-31 2011-10-05 丰田合成株式会社 Iii族氮化物半导体发光器件
CN102782883A (zh) * 2010-01-05 2012-11-14 首尔Opto仪器股份有限公司 发光二极管及其制造方法
CN103165773A (zh) * 2011-12-15 2013-06-19 日立电线株式会社 氮化物半导体模板和发光二极管
CN103579428A (zh) * 2012-07-30 2014-02-12 比亚迪股份有限公司 一种led外延片及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782883A (zh) * 2010-01-05 2012-11-14 首尔Opto仪器股份有限公司 发光二极管及其制造方法
CN102208511A (zh) * 2010-03-31 2011-10-05 丰田合成株式会社 Iii族氮化物半导体发光器件
CN103165773A (zh) * 2011-12-15 2013-06-19 日立电线株式会社 氮化物半导体模板和发光二极管
CN103579428A (zh) * 2012-07-30 2014-02-12 比亚迪股份有限公司 一种led外延片及其制备方法

Also Published As

Publication number Publication date
CN104157758A (zh) 2014-11-19

Similar Documents

Publication Publication Date Title
CN105679893B (zh) 发光二极管外延片制作方法及发光二极管外延片
CN103560190B (zh) 阻挡电子泄漏和缺陷延伸的外延生长方法及其结构
US9029875B2 (en) Light emitting device and method for manufacturing the same
CN103474539B (zh) 含有超晶格层的led结构外延生长方法及其结构
CN103413877B (zh) 外延结构量子阱应力释放层的生长方法及其外延结构
CN105098004B (zh) 一种发光二极管外延片的生长方法及外延片
CN108461592A (zh) 一种发光二极管外延片及其制造方法
CN104465898B (zh) 一种发光二极管外延片的生长方法及发光二极管外延片
CN102024898B (zh) 发光二极管及其制造方法
CN107195739A (zh) 一种发光二极管及其制造方法
CN104091871B (zh) 一种发光二极管外延片及其制造方法
CN104157763B (zh) 一种发光二极管外延片及其制造方法
CN107359227B (zh) 一种发光二极管及其制造方法
CN104362237B (zh) 一种发光二极管的生长方法及发光二极管
CN103746054B (zh) 阻挡电子泄漏和缺陷延伸的外延生长方法及其结构
CN104157758B (zh) 发光二极管的外延片及其制作方法
CN113328015B (zh) 提高亮度的发光二极管芯片制作方法
CN105161591B (zh) 一种可降低电压的GaN基外延结构及其生长方法
CN104900778B (zh) 一种发光二极管外延片的生长方法及外延片
CN105957927A (zh) 一种发光二极管外延片的生长方法
CN103337451B (zh) 外延结构的电子阻挡层生长方法及其相应的外延结构
CN106252480B (zh) 一种发光二极管外延片及其生长方法
CN108281519A (zh) 一种发光二极管外延片及其制造方法
CN107946419A (zh) 一种发光二极管外延片及其制造方法
CN105576090B (zh) 发光二极管外延片的制备方法及发光二极管外延片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant