CN104091871B - 一种发光二极管外延片及其制造方法 - Google Patents

一种发光二极管外延片及其制造方法 Download PDF

Info

Publication number
CN104091871B
CN104091871B CN201410270527.6A CN201410270527A CN104091871B CN 104091871 B CN104091871 B CN 104091871B CN 201410270527 A CN201410270527 A CN 201410270527A CN 104091871 B CN104091871 B CN 104091871B
Authority
CN
China
Prior art keywords
layer
gan layer
gan
layers
doping concentrations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410270527.6A
Other languages
English (en)
Other versions
CN104091871A (zh
Inventor
姚振
从颖
韩杰
胡加辉
魏世祯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN201410270527.6A priority Critical patent/CN104091871B/zh
Publication of CN104091871A publication Critical patent/CN104091871A/zh
Application granted granted Critical
Publication of CN104091871B publication Critical patent/CN104091871B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制造方法，属于半导体技术领域。所述外延片包括衬底、以及依次层叠在衬底上的低温缓冲层、高温缓冲层、N型层、有源层、P型层，高温缓冲层包括至少两层GaN层，至少两层GaN层的Si掺杂浓度从0开始沿外延片的生长方向逐层递增，且至少两层GaN层的Si掺杂浓度均小于N型层的Si掺杂浓度。本发明通过至少两层GaN层的Si掺杂浓度从0开始沿外延片的生长方向逐层递增，能够有效提供电子和增加电流扩展的区域，提高电流扩展性，提高电子注入效率，增加电子与空穴的复合机率，从而减小大功率芯片内的电阻，大幅度降低芯片电压，增强芯片耐大电流的能力，提高芯片的可靠性。

Description

一种发光二极管外延片及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种发光二极管外延片及其制造方法。
背景技术
LED(Light Emitting Diode，发光二极管)是一种能发光的半导体电子元件。作为一种高效、环保、绿色新型固态照明光源，LED具有低电压、低功耗、体积小、重量轻、寿命长、高可靠性等优点，正在被迅速广泛地得到应用，如交通信号灯、汽车内外灯、城市景观照明、手机背光源、户外全彩显示屏等。
大功率芯片为光源功率大于或等于350mw的LED芯片。现有的制作大功率芯片的LED外延片包括衬底、以及依次生长在衬底上的低温缓冲层、高温缓冲层、N型层、有源层、P型层。其中，高温缓冲层为未掺杂的GaN层。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
如果增加N型层的掺杂量会引入较多的杂质，晶体晶格质量变差，进而引起LED外延片表面和各项光电性能的恶化，因此N型层的掺杂量是有限的。由于现有的LED外延片制作的大功率芯片复合发光的电子数量取决于N型层的掺杂量，因此存在复合发光的电子数量不足的情况，当复合发光的电子数量不足时，大功率芯片内会产生较大的串联电阻，从而导致电压高、无法耐大电流(大电流时电压升幅较快，大功率芯片容易损坏)、可靠性较差的问题。
发明内容
为了解决现有技术电压高、无法耐大电流、可靠性较差的问题，本发明实施例提供了一种发光二极管外延片及其制造方法。所述技术方案如下：
一方面，本发明实施例提供了一种发光二极管外延片，所述外延片包括衬底、以及依次层叠在所述衬底上的低温缓冲层、高温缓冲层、N型层、有源层、P型层，所述高温缓冲层包括至少两层GaN层，所述至少两层GaN层的Si掺杂浓度从0开始沿所述外延片的生长方向逐层递增，且所述至少两层GaN层的Si掺杂浓度均小于所述N型层的Si掺杂浓度，所述N型层为掺Si的GaN层；所述至少两层GaN层的Si掺杂浓度为0的GaN层为第一GaN层，所述至少两层GaN层的Si掺杂浓度大于0的GaN层为第二GaN层，所有所述第二GaN层的总厚度为1-1.5um，各个所述第二GaN层的厚度相同。
在本发明的一种可能的实现方式中，第一GaN层的厚度大于或等于所有第二GaN层的总厚度。
可选地，所述第一GaN层的厚度为1.5-2um。
可选地，所述第二GaN层的层数为1-5。
另一方面，本发明实施例提供了一种发光二极管外延片的制造方法，所述方法包括：
在衬底上生长低温缓冲层；
在所述低温缓冲层上生长高温缓冲层，所述高温缓冲层包括至少两层GaN层，所述至少两层GaN层的Si掺杂浓度从0开始沿所述外延片的生长方向逐层递增，且所述至少两层GaN层的Si掺杂浓度均小于N型层的Si掺杂浓度，所述N型层为掺Si的GaN层；所述至少两层GaN层的Si掺杂浓度为0的GaN层为第一GaN层，所述至少两层GaN层的Si掺杂浓度大于0的GaN层为第二GaN层，所有所述第二GaN层的总厚度为1-1.5um，各个所述第二GaN层的厚度相同；
在所述高温缓冲层上依次生长所述N型层、有源层、P型层。
在本发明的一种可能的实现方式中，第一GaN层的厚度大于或等于所有第二GaN层的总厚度。
可选地，所述第一GaN层的厚度为1.5-2um。
可选地，所述第二GaN层的层数为1-5。
本发明实施例提供的技术方案带来的有益效果是：
通过将高温缓冲层设置为包括至少两层GaN层，至少两层GaN层的Si掺杂浓度从0开始沿外延片的生长方向逐层递增，且至少两层GaN层的Si掺杂浓度均小于N型GaN层的Si掺杂浓度，能够有效提供电子和增加电流扩展的区域，提高电流扩展性，有更多的区域去扩展电流，减少电流拥堵，提高电子注入效率，为外延片制作的大功率芯片复合发光提供更多的电子，增加电子与空穴的复合机率，从而减小大功率芯片内的电阻，大幅度降低芯片电压，并且当电流加大时，电压升幅不会很快，有效减缓大电流下电压上升的幅度，增强芯片耐大电流的能力，延长芯片的使用寿命，提高芯片的可靠性。而且至少两层GaN层的Si掺杂浓度从0开始逐层递增，也就是说，高温缓冲层中最靠近低温缓冲层的GaN层是未掺杂的，由于未掺杂的GaN层可以填平衬底的图形和低温缓冲层形成的晶岛，因此将高温缓冲层中最靠近低温缓冲层的一层设置为未掺杂的GaN层可以避免由于未填平产生缺陷并引起晶格质量变差的状况，防止由于高温缓冲层掺Si对晶体质量造成负影响。至少两层GaN层的Si掺杂浓度沿外延片的生长方向逐层递增，一方面可以避免靠近低温缓冲层的GaN层的Si掺杂浓度较高对晶体质量的破坏，进一步防止高温缓冲层结构的变化对晶体质量造成负影响；另一方面也能有效提供更多的电子，提高大功率芯片的发光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种LED外延片的结构示意图；
图2是本发明实施例二提供的一种LED外延片的制备方法的流程图；
图3是本发明实施例二提供的两种样品的晶粒的电压分布示意图；
图4是本发明实施例二提供的两种样品的晶粒的电流电压分布示意图；
图5是本发明实施例二提供的两种样品的晶粒的光效衰减示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种LED外延片，参见图1，该外延片包括衬底1、以及依次层叠在衬底1上的低温缓冲层2、高温缓冲层3、N型层4、有源层5、P型层6。
在本实施例中，高温缓冲层包括至少两层GaN层，至少两层GaN层的Si掺杂浓度从0开始沿外延片的生长方向逐层递增，且至少两层GaN层的Si掺杂浓度均小于N型层的Si掺杂浓度。
可选地，第一GaN层31的厚度大于或等于所有第二GaN层32的总厚度。其中，第一GaN层31为至少两层GaN层中Si掺杂浓度为0的GaN层(图1中用阴影表示)，第二GaN层32为至少两层GaN层中Si掺杂浓度大于0的GaN层。
优选地，第一GaN层31的厚度为1.5-2um，所有第二GaN层32的总厚度为1-1.5um。实验可证实，该厚度范围时，第一GaN层31可以有效填平衬底的图形和低温缓冲层形成的晶岛，避免由于未填平产生缺陷并引起晶格质量变差的状况，防止由于第二GaN层32掺Si对晶体质量造成负影响。
优选地，各个第二GaN层32的厚度相同。各个第二GaN层32的厚度相同且各个第二GaN层32的Si掺杂浓度沿外延片的生长方向逐层递增，此时各个第二GaN层32的Si/Ga比也沿外延片的生长方向等厚度递增，电流扩展性较好。
优选地，第二GaN层32的层数为1-5。例如，第二GaN层32的层数为3，第二GaN层32的总厚度为1-1.5um，各个第二GaN层32的厚度相同，则各个第二GaN层32的厚度为0.33-0.5um。
可选地，至少两层GaN层的Si掺杂浓度均小于8E+18/cm3。
可选地，衬底1为蓝宝石，低温缓冲层2等层叠在蓝宝石的[0001]面上。
可选地，低温缓冲层2可以为GaN层，厚度为20-45nm。
可选地，N型层4可以为掺Si的GaN层，厚度为2-3um。
可选地，有源层5可以包括交替生长的InxGa(1-x)N层51和GaN层52，x为0.20-0.22。其中，InxGa(1-x)N层51的厚度为2.5-3.5nm，GaN层52的厚度为10-12nm。InxGa(1-x)N层51和GaN层52的层数为11-13，InxGa(1-x)N层51和GaN层52的总厚度为130-160nm。
可选地，P型层6可以包括低温P型GaN层、以及依次层叠在P型GaN层上的P型电子阻挡层、高温P型GaN层。低温P型GaN层、P型电子阻挡层、高温P型GaN层均掺有Mg，P型电子阻挡层为AlyGaN层，y为0.15-0.25。低温P型GaN层的厚度为40-70nm，P型电子阻挡层的厚度为30-50nm，高温P型GaN层的厚度为80-120nm。
本发明实施例通过将高温缓冲层设置为包括至少两层GaN层，至少两层GaN层的Si掺杂浓度从0开始沿外延片的生长方向逐层递增，且至少两层GaN层的Si掺杂浓度均小于N型GaN层的Si掺杂浓度，能够有效提供电子和增加电流扩展的区域，提高电流扩展性，有更多的区域去扩展电流，减少电流拥堵，提高电子注入效率，为外延片制作的大功率芯片复合发光提供更多的电子，增加电子与空穴的复合机率，从而减小大功率芯片内的电阻，大幅度降低芯片电压，并且当电流加大时，电压升幅不会很快，有效减缓大电流下电压上升的幅度，增强芯片耐大电流的能力，延长芯片的使用寿命，提高芯片的可靠性。而且至少两层GaN层的Si掺杂浓度从0开始逐层递增，也就是说，高温缓冲层中最靠近低温缓冲层的GaN层是未掺杂的，由于未掺杂的GaN层可以填平衬底的图形和低温缓冲层形成的晶岛，因此将高温缓冲层中最靠近低温缓冲层的一层设置为未掺杂的GaN层可以避免由于未填平产生缺陷并引起晶格质量变差的状况，防止由于高温缓冲层掺Si对晶体质量造成负影响。至少两层GaN层的Si掺杂浓度沿外延片的生长方向逐层递增，一方面可以避免靠近低温缓冲层的GaN层的Si掺杂浓度较高对晶体质量的破坏，进一步防止高温缓冲层结构的变化对晶体质量造成负影响；另一方面也能有效提供更多的电子，提高大功率芯片的发光效率。
实施例二
本发明实施例提供了一种LED外延片的制造方法，该方法用于制造如实施例一所述的LED外延片，参见图2，该方法包括：
步骤200：对衬底进行预处理。
在本实施例中，采用Veeco K465i MOCVD(Metal Organic Chemical VaporDeposition，金属有机化合物化学气相沉淀)实现LED外延片的制造方法。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气，高纯NH3作为N源，三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源，三甲基铟(TMIn)作为铟源，硅烷(SiH4)作为N型掺杂剂，三甲基铝(TMAl)作为铝源，二茂镁(CP2Mg)作为P型掺杂剂。
可选地，衬底为蓝宝石。
具体地，该步骤200包括：
在氢气气氛下，高温处理衬底5-6min。其中，反应室温度为1000-1100℃，反应室压力控制在200-500torr。
步骤201：在衬底上生长低温缓冲层。
具体地，该步骤201可以包括：
在蓝宝石的[0001]面上生长低温缓冲层。
可选地，低温缓冲层可以为GaN层，厚度为20-45nm。
具体地，反应室温度为530-560℃，反应室压力控制在300-500torr。
步骤202：在低温缓冲层上生长高温缓冲层。
在本实施例中，高温缓冲层包括至少两层GaN层，至少两层GaN层的Si掺杂浓度从0开始沿外延片的生长方向逐层递增，且至少两层GaN层的Si掺杂浓度均小于N型层的Si掺杂浓度。
可选地，第一GaN层的厚度大于或等于所有第二GaN层的总厚度。其中，第一GaN层为至少两层GaN层中Si掺杂浓度为0的GaN层，第二GaN层为至少两层GaN层中Si掺杂浓度大于0的GaN层。
优选地，第一GaN层的厚度为1.5-2um，所有第二GaN层的总厚度为1-1.5um。实验可证实，该厚度范围时，第一GaN层可以有效填平衬底的图形和低温缓冲层形成的晶岛，避免由于未填平产生缺陷并引起晶格质量变差的状况，防止由于第二GaN层掺Si对晶体质量造成负影响。
优选地，各个第二GaN层的厚度相同。各个第二GaN层的厚度相同且各个第二GaN层的Si掺杂浓度沿外延片的生长方向逐层递增，此时各个第二GaN层的Si/Ga比也沿外延片的生长方向等厚度递增，电流扩展性较好。
优选地，第二GaN层的层数为1-5。例如，第二GaN层的层数为3，第二GaN层的总厚度为1-1.5um，各个第二GaN层的厚度相同，则各个第二GaN层的厚度为0.33-0.5um。
可选地，至少两层GaN层的Si掺杂浓度均小于8E+18/cm3。
具体地，反应室温度为1000-1100℃，反应室压力控制在300-600torr。
步骤203：在高温缓冲层上依次生长N型层、有源层、P型层。
可选地，N型层可以为掺Si的GaN层，厚度为2-3um。
具体地，生长N型层时，反应室温度为1000-1100℃，反应室压力控制在200-300torr。
可选地，有源层可以包括交替生长的InxGa(1-x)N层和GaN层，x为0.20-0.22。其中，InxGa(1-x)N层的厚度为2.5-3.5nm，GaN层的厚度为10-12nm。InxGa(1-x)N层和GaN层的层数为11-13，InxGa(1-x)N层和GaN层的总厚度为130-160nm。
具体地，生长有源层时，反应室压力控制在100-300torr。生长InxGa(1-x)N层时，反应室温度为750-770℃。生长GaN层时，反应室温度为860-890℃。
可选地，P型层可以包括低温P型GaN层、以及依次层叠在低温P型GaN层上的P型电子阻挡层、高温P型GaN层。低温P型GaN层、P型电子阻挡层、高温P型GaN层均掺有Mg，P型电子阻挡层为AlyGaN层，y为0.15-0.25。低温P型GaN层的厚度为40-70nm，P型电子阻挡层的厚度为30-50nm，高温P型GaN层的厚度为80-120nm。
具体地，生长低温P型GaN层时，反应室温度为730-770℃，反应室压力控制在200-300torr。生长P型电子阻挡层时，反应室温度为920-970℃，反应室压力控制在100-200torr。生长高温P型GaN层时，反应室温度为920-970℃，反应室压力控制在200-500torr。
步骤204：活化P型层。
具体地，该步骤204包括：
在氮气气氛下，持续处理P型层20-30min。其中，反应室温度为650-750℃。
需要说明的是，活化P型层时主要是活化P型层中掺杂的Mg，使Mg活化后产生更多的空穴，避免由于不活化而导致出现大功率芯片亮度低和电压高的情况。
下面分别对第一样品和第二样品在相同的工艺条件下镀180nm的ITO(Indium TinOxides，纳米铟锡金属氧化物)层，150nm的Cr/Pt/Au电极和50nm的SiO2保护层，并分别将处理后的第一样品和第二样品研磨切割成762μm*762μm(30mi*30mil)的芯粒。其中，第一样品是采用现有的LED外延片的制造方法制造的，第二样品是采用本实施例提供的LED外延片的制造方法制造的。现有的LED外延片的制造方法与本实施例提供的LED外延片的制造方法的最大不同之处在于，生长高温缓冲层时，高温缓冲层为未掺杂的GaN层，高温缓冲层的厚度为2-3.5um。
接着在处理后的第一样品和第二样品的相同位置各自挑选120颗晶粒，在相同的工艺条件下，封装成白光LED。采用积分球分别在驱动电流350mA和电流范围1-1000mA条件下测试来自于第一样品的晶粒和来自于第二样品的晶粒的光电性能和光效参数，所得结果如图3、图4、图5所示。
在图3中，叉叉表示来自于第一样品的晶粒，方块表示来自于第二样品的晶粒，从图3可以看出，在同样的驱动电流下，来自于第二样品的晶粒(用方块表示)的电压比来自于第一样品的晶粒(用叉叉表示)的电压降低了约0.1V。
在图4中，方块和三角形表示来自于第一样品的晶粒，用方块表示的晶粒组成了第一曲线401，用三角形表示的晶粒组成了第二曲线402，第一曲线401和第二曲线402表明了来自于第一样品的晶粒随电流变化而呈现的电压变化趋势。乘号和叉叉表示来自于第二样品的晶粒，用乘号表示的晶粒组成了第三曲线403，用叉叉表示的晶粒组成了第四曲线404，第三曲线403和第四曲线404表明了来自于第二样品的晶粒随电流变化而呈现的电压变化趋势。从图4可以看出，在同样的大电流下，来自于第二样品的晶粒(用叉叉和乘号表示)的电压比来自于第一样品的晶粒(用三角形和方块表示)的电压上升幅度较小。
在图5中，方块和菱形表示来自于第一样品的晶粒，用方块表示的晶粒组成了第五曲线501，用菱形表示的晶粒组成了第六曲线502，第五曲线501和第六曲线502表明了来自于第一样品的晶粒随电流变化而呈现的光效变化趋势。叉叉和三角形表示来自于第二样品的晶粒，用叉叉表示的晶粒组成了第七曲线503，用三角形表示的晶粒组成了第八曲线504，第七曲线503和第八曲线504表明了来自于第二样品的晶粒随电流变化而呈现的光效变化趋势。从图5可以看出，来自于第二样品的晶粒(用叉叉和三角形表示)比来自于第一样品的晶粒(用菱形和方块表示)的光效衰减小，即Droop(下垂)效应比较小。
因此采用本实施例提供的LED外延片的制造方法可以降低大功率芯片的工作电压、增强芯片的耐大电流的能力、减小大电流下芯片的Droop效应，提升芯片的性能，提高了芯片的可靠性。
本发明实施例通过将高温缓冲层设置为包括至少两层GaN层，至少两层GaN层的Si掺杂浓度从0开始沿外延片的生长方向逐层递增，且至少两层GaN层的Si掺杂浓度均小于N型GaN层的Si掺杂浓度，能够有效提供电子和增加电流扩展的区域，提高电流扩展性，有更多的区域去扩展电流，减少电流拥堵，提高电子注入效率，为外延片制作的大功率芯片复合发光提供更多的电子，增加电子与空穴的复合机率，从而减小大功率芯片内的电阻，大幅度降低芯片电压，并且当电流加大时，电压升幅不会很快，有效减缓大电流下电压上升的幅度，增强芯片耐大电流的能力，延长芯片的使用寿命，提高芯片的可靠性。而且至少两层GaN层的Si掺杂浓度从0开始逐层递增，也就是说，高温缓冲层中最靠近低温缓冲层的GaN层是未掺杂的，由于未掺杂的GaN层可以填平衬底的图形和低温缓冲层形成的晶岛，因此将高温缓冲层中最靠近低温缓冲层的一层设置为未掺杂的GaN层可以避免由于未填平产生缺陷并引起晶格质量变差的状况，防止由于高温缓冲层掺Si对晶体质量造成负影响。至少两层GaN层的Si掺杂浓度沿外延片的生长方向逐层递增，一方面可以避免靠近低温缓冲层的GaN层的Si掺杂浓度较高对晶体质量的破坏，进一步防止高温缓冲层结构的变化对晶体质量造成负影响；另一方面也能有效提供更多的电子，提高大功率芯片的发光效率。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种发光二极管外延片，所述外延片包括衬底、以及依次层叠在所述衬底上的低温缓冲层、高温缓冲层、N型层、有源层、P型层，其特征在于，所述高温缓冲层包括至少两层GaN层，所述至少两层GaN层的Si掺杂浓度从0开始沿所述外延片的生长方向逐层递增，且所述至少两层GaN层的Si掺杂浓度均小于所述N型层的Si掺杂浓度，所述N型层为掺Si的GaN层；所述至少两层GaN层的Si掺杂浓度为0的GaN层为第一GaN层，所述至少两层GaN层的Si掺杂浓度大于0的GaN层为第二GaN层，所有所述第二GaN层的总厚度为1-1.5um，各个所述第二GaN层的厚度相同。
2.根据权利要求1所述的外延片，其特征在于，第一GaN层的厚度大于或等于所有第二GaN层的总厚度。
3.根据权利要求2所述的外延片，其特征在于，所述第一GaN层的厚度为1.5-2um。
4.根据权利要求2或3所述的外延片，其特征在于，所述第二GaN层的层数为1-5。
5.一种发光二极管外延片的制造方法，其特征在于，所述方法包括：
在衬底上生长低温缓冲层；
在所述低温缓冲层上生长高温缓冲层，所述高温缓冲层包括至少两层GaN层，所述至少两层GaN层的Si掺杂浓度从0开始沿所述外延片的生长方向逐层递增，且所述至少两层GaN层的Si掺杂浓度均小于N型层的Si掺杂浓度，所述N型层为掺Si的GaN层；所述至少两层GaN层的Si掺杂浓度为0的GaN层为第一GaN层，所述至少两层GaN层的Si掺杂浓度大于0的GaN层为第二GaN层，所有所述第二GaN层的总厚度为1-1.5um，各个所述第二GaN层的厚度相同；
在所述高温缓冲层上依次生长所述N型层、有源层、P型层。
6.根据权利要求5所述的方法，其特征在于，第一GaN层的厚度大于或等于所有第二GaN层的总厚度。
7.根据权利要求6所述的方法，其特征在于，所述第一GaN层的厚度为1.5-2um。
8.根据权利要求6或7所述的方法，其特征在于，所述第二GaN层的层数为1-5。
CN201410270527.6A 2014-06-17 2014-06-17 一种发光二极管外延片及其制造方法 Active CN104091871B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410270527.6A CN104091871B (zh) 2014-06-17 2014-06-17 一种发光二极管外延片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410270527.6A CN104091871B (zh) 2014-06-17 2014-06-17 一种发光二极管外延片及其制造方法

Publications (2)

Publication Number Publication Date
CN104091871A CN104091871A (zh) 2014-10-08
CN104091871B true CN104091871B (zh) 2017-09-15

Family

ID=51639569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410270527.6A Active CN104091871B (zh) 2014-06-17 2014-06-17 一种发光二极管外延片及其制造方法

Country Status (1)

Country Link
CN (1) CN104091871B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104300064B (zh) * 2014-10-10 2018-04-24 华灿光电(苏州）有限公司 一种GaN基发光二极管的外延片及其制备方法
CN104409319B (zh) * 2014-10-27 2017-04-05 苏州新纳晶光电有限公司 一种石墨烯基底上生长高质量GaN 缓冲层的制备方法
KR102391513B1 (ko) * 2015-10-05 2022-04-27 삼성전자주식회사 물질막 적층체, 발광 소자, 발광 패키지, 및 발광 소자의 제조 방법
CN106098874B (zh) * 2016-07-29 2018-08-10 华灿光电（浙江）有限公司 一种发光二极管的外延片及制备方法
CN108075019B (zh) * 2017-11-15 2019-10-08 华灿光电（浙江）有限公司 一种发光二极管外延片及其制备方法
CN109950375B (zh) * 2019-01-31 2021-04-02 华灿光电（浙江）有限公司 发光二极管外延片及其生长方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107255A (zh) * 2012-12-21 2013-05-15 湘能华磊光电股份有限公司 一种led外延片生长方法
CN103107256A (zh) * 2012-12-21 2013-05-15 湘能华磊光电股份有限公司 一种led外延片
CN103165773A (zh) * 2011-12-15 2013-06-19 日立电线株式会社 氮化物半导体模板和发光二极管

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101813935B1 (ko) * 2011-06-09 2018-01-02 엘지이노텍 주식회사 발광소자
CN102881788A (zh) * 2012-09-26 2013-01-16 合肥彩虹蓝光科技有限公司 一种改善GaN基LED量子阱结构提高载子复合效率的外延生长方法
CN103094441A (zh) * 2013-01-31 2013-05-08 武汉迪源光电科技有限公司 一种GaN基LED结构及提高其光电转换效率的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165773A (zh) * 2011-12-15 2013-06-19 日立电线株式会社 氮化物半导体模板和发光二极管
CN103107255A (zh) * 2012-12-21 2013-05-15 湘能华磊光电股份有限公司 一种led外延片生长方法
CN103107256A (zh) * 2012-12-21 2013-05-15 湘能华磊光电股份有限公司 一种led外延片

Also Published As

Publication number Publication date
CN104091871A (zh) 2014-10-08

Similar Documents

Publication Publication Date Title
CN104091871B (zh) 一种发光二极管外延片及其制造方法
CN105870277B (zh) 一种发光二极管外延片及其生长方法
CN103560190B (zh) 阻挡电子泄漏和缺陷延伸的外延生长方法及其结构
CN104157763B (zh) 一种发光二极管外延片及其制造方法
CN106611808B (zh) 一种发光二极管外延片的生长方法
CN106206866B (zh) 一种发光二极管的制造方法及发光二极管
CN105098004B (zh) 一种发光二极管外延片的生长方法及外延片
CN106887494B (zh) 一种发光二极管的外延片及其制造方法
CN103531680A (zh) 一种led外延结构及其制备方法
CN104465898B (zh) 一种发光二极管外延片的生长方法及发光二极管外延片
CN107195739A (zh) 一种发光二极管及其制造方法
CN107293619B (zh) 一种发光二极管外延片及其制造方法
CN107086256B (zh) 一种发光二极管外延片的制造方法
CN103107255A (zh) 一种led外延片生长方法
CN108550665A (zh) 一种led外延结构生长方法
CN108470805B (zh) 一种发光二极管外延片及其制造方法
CN104362237B (zh) 一种发光二极管的生长方法及发光二极管
CN107799633A (zh) 一种发光二极管外延片及其制造方法
CN104465910A (zh) 一种与ZnO薄膜高效匹配的LED芯片结构及其制作方法
CN107359227B (zh) 一种发光二极管及其制造方法
CN106384764A (zh) 一种led外延结构及其生长方法
CN107068824B (zh) 一种发光二极管的外延片及其制造方法
CN103746054B (zh) 阻挡电子泄漏和缺陷延伸的外延生长方法及其结构
CN105957927B (zh) 一种发光二极管外延片的生长方法
CN104900778B (zh) 一种发光二极管外延片的生长方法及外延片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant