KR101813935B1 - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR101813935B1
KR101813935B1 KR1020110055646A KR20110055646A KR101813935B1 KR 101813935 B1 KR101813935 B1 KR 101813935B1 KR 1020110055646 A KR1020110055646 A KR 1020110055646A KR 20110055646 A KR20110055646 A KR 20110055646A KR 101813935 B1 KR101813935 B1 KR 101813935B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
type semiconductor
electrode
Prior art date
Application number
KR1020110055646A
Other languages
English (en)
Other versions
KR20120136613A (ko
Inventor
장정훈
이정식
임정순
김병조
남승근
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110055646A priority Critical patent/KR101813935B1/ko
Priority to US13/368,133 priority patent/US8723158B2/en
Priority to EP12154910.9A priority patent/EP2533309B1/en
Priority to CN201210102050.1A priority patent/CN102820397B/zh
Publication of KR20120136613A publication Critical patent/KR20120136613A/ko
Application granted granted Critical
Publication of KR101813935B1 publication Critical patent/KR101813935B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091Scattering means in or on the semiconductor body or semiconductor body package
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials

Abstract

실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 상기 제2 도전형 반도체층의 적어도 일부 상에 형성되고, Si 도핑된 InGaN을 포함하는 제1층 및 Si 도핑된 GaN을 포함하는 제2층의 페어 구조를 적어도 하나 이상 포함하는 다중 컨텍 레이어; 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층에 각각 전류를 공급하는 제1 전극과 제2 전극을 포함하는 발광소자 패키지를 제공한다.

Description

발광소자{Light emitting device}
실시예는 발광소자에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
실시예는 발광 구조물 상으로 다중 컨텍 레이어를 형성하여 동작 전압을 감소시킴으로써, 발광 소자의 전압 특성을 개선하고자 하는 것이다.
실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 상기 제2 도전형 반도체층의 적어도 일부 상에 배치되고, Si 도핑된 InGaN을 포함하는 제1층 및 Si 도핑된 GaN을 포함하는 제2층의 페어 구조를 적어도 하나 이상 포함하는 다중 컨텍 레이어; 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층에 각각 전류를 공급하는 제1 전극과 제2 전극을 포함하는 발광소자를 제공한다.
이 때, 상기 제1층 또는 상기 제2층의 Si 도핑 농도는 1018 ~1019/㎠일 수 있다.
또한, 상기 제1층에 포함되는 In의 농도는 2~8% 범위일 수 있다.
또한, 상기 다중 컨텍 레이어의 두께는 5~40 Å 범위일 수 있다.
또한, 상기 제1층 또는 상기 제2층의 두께는 1.25~4.0 Å 범위일 수 있다.
또한, 상기 다중 컨텍 레이어는 Si 도핑된 InGaN 인 제1층, Si 도핑된 GaN인 제2층, Si 도핑된 InGaN인 제3층, Si 도핑된 GaN인 제4층, Si 도핑된 InGaN인 제5층을 포함할 수 있다.
또한, 상기 발광 소자는 상기 다중 컨택 레이어 상에 배치되는 오믹층을 더 포함할 수 있다.
또한, 상기 제2 도전형 반도체층의 표면에는 요철 구조를 포함할 수 있다.
또한, 상기 발광 소자는 상기 제1 전극과 대응되어 제1 도전형 반도체층 상에 배치되는 전류 저지층을 더 포함할 수 있다.
또한, 상기 발광구조물은 절연성 기판 상에 형성되고, 상기 절연성 기판은 상기 발광구조물과의 경계면에 광추출구조가 형성될 수 있다.
또한, 상기 발광 소자는 상기 발광구조물과 절연성 기판 사이에 버퍼층을 더 포함할 수 있다.
이 때, 상기 제2 전극은 도전성 지지기판일 수 있다.
또한, 상기 발광 소자는 상기 발광구조물의 둘레에 배치되고 절연성 물질로 이루어진 패시베이션층을 더 포함할 수 있다.
또한, 상기 Si는 Mg일 수 있다.
실시예에 따른 발광소자는 발광 구조물 상으로 다중 컨텍 레이어를 형성하여 동작 전압을 감소시킴으로써, 발광 소자의 성능을 개선하는 효과가 있다.
도 1은 발광 소자의 일실시예의 단면을 나타낸 도면이고,
도 2a 내지 도 2e는 발광소자의 일실시예의 제조방법을 나타낸 도면이고,
도 3은 다중 컨텍 레이어의 에너지 밴드 다이어그램의 일실시예를 도시한 도면이고,
도 4 내지 도 6은 실시예의 효과를 도시하기 위한 도면이고,
도 7은 발광소자 패키지의 일실시예의 단면도이고,
도 8a 내지 도 8e는 발광소자 패키지의 다른 실시예의 제조방법의 일실시예를 나타낸 도면이고,
도 9는 발광소자 패키지의 또 다른 실시예를 나타낸 도면이고,
도 10은 발광소자 패키지의 또 다른 실시예를 나타낸 도면이다.
이하 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
상기의 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 발광 다이오드를 포함하는 발광 소자의 일실시예의 단면을 나타낸 도면이다.
도 1에 도시된 바와 같이. 제1 실시예의 발광 소자는 기판(160) 상으로 형성된 버퍼층(150), 버퍼층(150) 상으로 형성된 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 제2 도전형 반도체층 상에 형성되는 다중 컨텍 레이어(200), 다중 컨텍 레이어(200) 상으로 형성되는 오믹층(210), 오믹층(210) 상으로 형성되는 제2 전극(190), 제1 도전형 반도체층(122) 상에 형성되는 제1 전극(195)을 포함할 수 있다.
상기 기판(160)은 전도성 기판 또는 절연성 기판으로 이루어질 수 있으며, 예를들어, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, 그리고 Ga203 중 적어도 하나를 사용할 수 있다.
도시되지 않았지만 상기 기판(160) 상에는 요철 구조를 포함될 수 있다. 즉, 실시예에는 주기적 또는 비주기적 형태의 요철을 기판(160) 상에 형성한 PSS(Patterned Sapphire Substrate) 또는 LEPS(Lateral Epitaxy on Patterned Substrate)가 사용될 수 있으며, 본 발명은 이에 대해 한정하지는 않는다.
상기 버퍼층(150)은 3족-5족 화합물 반도체로 이루어질 수 있으며, 예를 들어, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층(미도시)이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
그리고, 상기 제1 도전형 반도체층(122)은 제1 도전형 도퍼트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(122)이 N형 반도체층인 경우, 상기 제1 도전형 도펀트는 N형 도펀트로서, 예를 들어, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
그리고, 상기 활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126)을 통해서 주입되는 캐리어(Carrier)가 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
그리고, 상기 제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체, 예를 들어, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
그리고, 상기 제2 도전형 반도체층(126)의 적어도 일부 상으로는 다중 컨텍 레이어(Multuple contact layer, 200)가 형성된다.
다중 컨텍 레이어(200)는 제2 도전형 반도체층(126)과 오믹층(210) 사이에 형성되어 발광 소자의 동작 전압을 감소시킨다.
실시예의 다중 컨텍 레이어(200)은 다중의 레이어를 포함하여, 단일로 형성되는 컨텍 레이어에 비해 안정적으로 발광 소자의 동작 전압을 감소시킨다.
예를 들어, 다중 컨텍 레이어(200)는 Si 도핑된 InGaN으로 형성된 제1층 및 Si 도핑된 GaN으로 형성된 제2층의 페어를 적어도 하나 이상 포함하여 형성될 수 있다.
이 때, Si 도핑된 InGaN 으로 형성된 제1층 및 Si 도핑된 GaN으로 형성된 제2층의 Si 도핑 농도는 1018 ~1019/㎠ 일 수 있다.
또한, Si 도핑된 InGaN 으로 형성된 제1층에 포함되는 In의 농도는 2~8% 범위 내에서 설정될 수 있다.
또한, 다중 컨텍 레이어(200)의 전체 두께는 5~40 Å 범위 내에서 설정될 수 있다. 또한, Si 도핑된 InGaN 으로 형성된 제1층 또는 Si 도핑된 GaN으로 형성된 제2층, 각 레이어의 두께는 1.25~4.0 Å으로 설정될 수 있다.
여기서, 각각의 레이어의 두께가 1.25 Å보다 얇게 되면 재현성이 떨어질 수있고, 너무 두꺼우면 특히 GaN층이 두꺼워지면 오히려 Vf가 커질 수 있다.
예를 들어, 다중 컨텍 레이어(200)는 Si 도핑된 InGaN 으로 형성된 제1층(201), Si 도핑된 GaN으로 형성된 제2층(202), Si 도핑된 InGaN 으로 형성된 제3층(203), Si 도핑된 GaN으로 형성된 제4층(204), Si 도핑된 InGaN 으로 형성된 제5층(205)을 포함할 수 있다.
다중 컨택 레이어(200) 내에는 상술한 구조의 InGaN/GaN이 2개 내지 5개층 이상 구비될 수 있는데, 너무 층이 많아지면 오히려 오히려 Vf가 커지거나 광흡수가 발생할 수 있다. 그리고, 도펀트는 Si(실리콘) 외에 Mg(마그네슘)이 사용될 수 있다.
상기 제2 도전형 반도체층(126) 상으로는 제2 전극(190)과의 전기적 접촉을 위해 오믹층(210)이 형성될 수 있다. 이 때, 상기 오믹층(210)을 이루는 물질로는 예를 들어, ITO(indium tin oxide)가 사용될 수 있다. 오믹층은 예컨대, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh, Pd 중 적어도 하나를 포함할 수 있다.
오믹층(210) 상으로는 제2 전극(190)이 형성될 수 있다. 상기 제2 전극(190)은 예를 들어, 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다. 상기 제2 전극(190)은 상기 제2 도전형 반도체층(126)의 일부 상에 구비되게, 마스크를 이용하여 형성할 수 있다.
그리고, 제1 전극(195)은 상기 제1 도전형 반도체층(122)의 일부를 메사식각하여 노출된 제1 도전형 반도체층 상에 형성될 수 있다. 상기 제1 전극(195)의 재료는 상술한 제2 전극(190)과 동일하다.
따라서, 실시예의 발광소자는 발광 구조물 상으로 다중 컨텍 레이어를 형성함으로써, 발광 소자의 동작 전압을 감소시켜 성능을 개선하는 효과가 있다.
각 구성에 대한 상세 설명은 도 2a 내지 도 2e를 참조하여 상세히 설명한다.
도 2a 내지 도 2e는 발광소자의 일실시예의 제조공정을 나타낸 도면이다.
먼저, 도 2a에 도시된 바와 같이 기판(160)을 준비한다. 상기 기판(160)은 전도성 기판 또는 절연성 기판으로 이루어질 수 있으며, 예를 들어, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, 그리고 Ga203 중 적어도 하나를 사용할 수 있다.
실시예에 따라 상기 기판(160) 상에는 요철 구조를 포함할 수 있다. 즉, 실시예에는 주기적 또는 비주기적 형태의 요철을 기판(160) 상에 형성한 PSS(Patterned Sapphire Substrate) 또는 LEPS(Lateral Epitaxy on Patterned Substrate)가 사용될 수 있으며, 본 발명은 이에 대해 한정하지는 않는다. 상기 기판(160)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
그리고, 상기 기판(160) 상에 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120)을 형성할 수 있다.
이때, 상기 발광 구조물(120)과 기판(160) 사이에는 버퍼층(150)을 성장시켜서, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화할 수 있다. 상기 버퍼층(150)은 3족-5족 화합물 반도체로 이루어질 수 있으며, 예를 들어, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 발광 구조물(120)은, 예를 들어, 유기금속 화학 증착법(MOCVD; Metal OrGaNic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 도전형 반도체층(122)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(122)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
상기 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를들어, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
상기 제1 도전형 반도체층(122)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
상기 활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126)을 통해서 주입되는 캐리어(Carrier)가 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(124)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/ AlGaN/, InAlGaN/GaN , GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 좁은 밴드 갭을 갖는 물질로 형성될 수 있다.
상기 활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(124)의 밴드 갭보다는 높은 밴드 갭을 가질 수 있다.
상기 제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 P형 반도체층인 경우, 상기 제2 도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
상기 제2 도전형 반도체층(126)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예에서 상기 제1 도전형 반도체층(122)은 P형 반도체층, 상기 제2 도전형 반도체층(126)은 N형 반도체층으로 구현할 수 있다. 또한 상기 제2 도전형 반도체층(126) 위에는 상기 제2 도전형 반도체층(126)과 반대의 극성을 갖는 반도체 예컨대 상기 제 2도전형 반도체층이 P형 반도체층일 경우 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물(120)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.
이어서, 도 2b에 도시된 바와 같이 발광 구조물(120)의 적어도 일부 상으로는 다중 컨텍 레이어(Multuple contact layer, 200)가 형성된다.
다중 컨텍 레이어(200)는 제2 도전형 반도체층(126)과 오믹층(210) 사이에 형성되어 발광 소자의 동작 전압을 감소시킨다.
이 때, 다중 컨텍 레이어(200)는 Si 도핑된 InGaN 또는 Si 도핑된 GaN을 포함하여 형성될 수 있다.
실시예의 다중 컨텍 레이어(200)은 중첩적으로 형성되는 다중의 레이어를 포함하여, 단일로 형성되는 컨텍 레이어에 비해 안정적으로 발광 소자의 동작 전압을 감소시킨다.
예를 들어, 다중 컨텍 레이어(200)는 Si 도핑된 InGaN으로 형성된 제1층 및 Si 도핑된 GaN으로 형성된 제2층의 페어를 적어도 하나 이상 포함하여 형성될 수 있다.
이 때, Si 도핑된 InGaN 으로 형성된 제1층 및 Si 도핑된 GaN으로 형성된 제2층의 Si 도핑 농도는 1018 ~1019/㎠ 일 수 있다. Si의 도핑 농도가 너무 작으면 발광소자의 Vf가 높아질 수 있고, Si의 도핑 농도가 너무 크면 발광소자 표면의 러프니스(Roughness)가 증가할 수 있다.또한, Si 도핑된 InGaN 으로 형성된 제1층에 포함되는 In의 농도는 2~8% 범위 내에서 설정될 수 있다. Vf를 감소시키기 위하여는 In의 농도가 높으면 좋으나 활성층에서 발생한 빛의 흡수도 증가하여 광도가 떨어질 수 있다.또한, 이 때, 다중 컨텍 레이어의 전체 두께는 5~40 Å으로 설정될 수 있으며 각 레이어의 두께는 1.25~4.0 Å으로 설정될 수 있다. 예를 들어, Si 도핑된 InGaN 으로 형성된 제1층 또는 Si 도핑된 GaN으로 형성된 제2층의 두께는1.25~4.0 Å으로 설정될 수 있다.
예를 들어, 다중 컨텍 레이어(200)는 Si 도핑된 InGaN 으로 형성된 제1층(201), Si 도핑된 GaN으로 형성된 제2층(202), Si 도핑된 InGaN 으로 형성된 제3층(203), Si 도핑된 GaN으로 형성된 제4층(204), Si 도핑된 InGaN 으로 형성된 제5층(205)을 포함할 수 있다.
그리고, 도 2c에 도시된 바와 같이 다중 컨텍 레이어(200)에서 상기 제1 도전형 반도체층(122)의 일부분까지 RIE(Reactive Ion Etching) 방식으로 메사(Mesa) 식각한다.
예를 들어, 사파이어 기판과 같이 절연성 기판을 사용하는 경우 기판 하부에 전극을 형성할 수 없기 때문에, 상기 제2 도전형 반도체층(126)부터 상기 제1 도전형 반도체층(122)의 일부분까지 메사(Mesa) 식각함으로써, 전극을 형성할 수 있는 공간을 확보할 수 있다.
실시예에 따라, 상기 제2 도전형 반도체층(126) 상에 요철 구조를 형성한 후, 요철 구조 상으로 다중 컨텍 레이어(200)를 형성할 수도 있다. 이 때, 요철 구조는, PEC 방법이나 마스크를 형성한 후 에칭을 통하여 형성할 수 있다
상기 PEC 방법에서, 식각액(가령, KOH)의 양과 GaN 결정성에 의한 식각 속도 차이 등을 조절함으로써, 미세 크기의 요철의 형상을 조절할 수 있다. 상기 요철 구조는 주기적 도는 비주기적으로 형성될 수 있다.
다음으로, 도 2d에 도시된 바와 같이 상기 다중 컨텍 레이어(200) 상으로 발광 구조물(120)과 제2 전극(190)과의 전기적 접촉을 위해 오믹층(210)이 형성될 수 있다. 이 때, 상기 오믹층(210)을 이루는 물질로는 예를 들어, ITO(indium tin oxide)가 사용될 수 있다.
그리고, 도 2e에 도시된 바와 같이 오믹층(210) 상에 제2 전극(190)을 형성할 수 있다. 상기 제2 전극(190)은 예를 들어, 몰리브덴, 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다. 상기 제2 전극(190)은 상기 제2 도전형 반도체층(126)의 일부 상에 구비되게, 마스크를 이용하여 형성할 수 있다.
그리고, 상기 제1 도전형 반도체층(122) 표면의 식각되어 노출된 영역에 제1 전극(195)를 형성할 수 있다. 상기 제1 전극(195)의 재료는 상술한 제2 전극(190)과 동일하다.
도 3은 다중 컨텍 레이어의 에너지 밴드 다이어그램의 일실시예를 도시한 도면이다.
실시예의 다중 컨텍 레이어(200)은 중첩적으로 형성되는 다중의 레이어를 포함하여, 단일로 형성되는 컨텍 레이어에 비해 안정적으로 발광 소자의 동작 전압을 감소시킬 수 있다.
예를 들어, 다중 컨텍 레이어(200)는 Si 도핑된 InGaN 으로 형성된 제1층(201), Si 도핑된 GaN으로 형성된 제2층(202), Si 도핑된 InGaN 으로 형성된 제3층(203), Si 도핑된 GaN으로 형성된 제4층(204), Si 도핑된 InGaN 으로 형성된 제5층(205)을 포함하여 형성될 수 있다.
이 때, 다중 컨텍 레이어(200)의 전체 두께는 5~20 Å 범위 내에서 설정되어, 제1 전극(195)에서 주입되어 오믹층(210)을 통과한 캐리어가 다중 컨텍 레이어(200)를 통과하여 제1 도전형 반도체층으로 주입되도록 함으로써, 발광 소자의 동작 전압을 감소시키는 효과가 있다.
또한, 다중 컨텍 레이어(200)의 각층의 Si는 1018 ~1019/㎠ 범위로 도핑될 수 있다. 또한, Si 도핑된 InGaN층에 포함되는 In의 농도는 2~8% 범위 내에서 설정될 수 있다.
즉, 오믹층에 컨텍되는 컨텍 레이어를 InGaN 레이어 단일로 사용할 경우, 동작 전압은 감소되나 InGaN 레이어 에서의 캐리어 재결합률이 너무 높아지는 단점이 있다.
또한, 캐리어 재결합률을 낮추기 위하여 InGaN 레이어의 두께를 얇게 할 경우, 발광 소자의 성장 공정 또는 발광 소자 칩 공정 상 문제가 생겨 발광 소자의 신뢰성이 감소될 수 있는 문제점이 있다.
따라서, 실시예의 다중 컨텍 레이어(200)은 중첩적으로 형성되는 다중의 레이어를 포함하여, 단일로 형성되는 컨텍 레이어에 비해 안정적으로 발광 소자의 동작 전압을 감소시킬 수 있다.
도 4는 실시예의 효과를 도시하기 위한 도면이다.
도 4를 참조하면, 다중 컨텍 레이어에 도핑되는 물질을 Mg로 하는 경우 보다, Si 로 하는 경우, 발광 소자의 동작 전압이 감소되는 것을 알 수 있다.
도 5는 실시예의 효과를 도시하기 위한 다른 도면이다.
도 5를 참조하면, 다중 컨텍 레이어의 전체 두께가 20 Å 또는 12.5 Å일 때보다 8.25 Å로 설정될 때, 동작 전압이 감소함을 알 수 있다.
도 6은 실시예의 효과를 도시하기 위한 또 다른 도면이다.
도 6을 참조하면, 발광 소자에 InGaN으로 형성된 단일 컨텍 레이어로 설정될 때보다, 다중 컨텍 레이어로 설정될 때, 동작 전압이 감소함을 알 수 있다.
따라서, 도 4 내지 도 6을 참조하면, 발광 구조물과 오믹층 사이에 형성되는 컨텍 레이어를 Si 도핑된 InGaN/GaN의 다중 컨텍 레이어로 설정할 경우, 동작 전압이 감소됨을 알 수 있다. 이 때, 다중 컨텍 레이어의 전체 두께는 5~40 Å으로 설정될 수 있으며 각 레이어의 두께는 1.25~4.0 Å으로 설정될 수 있음은 이미 설명한 바와 같다.
이상에서는, 다중 컨텍 레이어가 수평형 발광 소자에 적용되는 실시예를 도시하였으나, 실시예의 다중 컨텍 레이어는 수직형 발광 소자에 적용될 수도 있다. 즉, 다중 컨텍 레이어는 수직형 발광 소자의 제2 도전형 반도체층과 오믹층 사이에 형성되어 동작 전압을 감소시킬 수 있다.
도 7은 발광소자 패키지의 제1 실시예의 단면도이다.
도시된 바와 같이, 상술한 실시예들에 따른 발광 소자 패키지는 패키지 몸체(720)와, 상기 패키지 몸체(720)에 설치된 제1 전극층(711) 및 제2 전극층(712)과, 상기 패키지 몸체(720)에 설치되어 상기 제1 전극층(711) 및 제2 전극층(712)과 전기적으로 연결되는 실시예에 따른 발광 소자(700)와, 상기 발광 소자(700)를 포위하는 수지층(740)를 포함한다.
상기 패키지 몸체(720)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(700)의 주위에 경사면이 형성되어 광추출 효율을 높일 수 있다.
상기 제1 전극층(711) 및 제2 전극층(712)은 서로 전기적으로 분리되며, 상기 발광 소자(700)에 전원을 제공한다. 또한, 상기 제1 전극층(711) 및 제2 전극층(712)은 상기 발광 소자(700)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(700)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(700)는 상기 패키지 몸체(720) 상에 설치되거나 상기 제1 전극층(711) 또는 제2 전극층(712) 상에 설치될 수 있다.
상기 발광 소자(700)는 상기 제1 전극층(711) 및 제2 전극층(712)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
상기 수지층(740)는 상기 발광 소자(700)를 포위하여 보호할 수 있다. 또한, 상기 수지층(740)에는 형광체가 포함되어 상기 발광 소자(700)에서 방출된 광의 파장을 변화시킬 수 있다.
상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 8a 내지 도 8e는 발광소자 패키지의 다른 실시예의 제조방법의 일실시예를 나타낸 도면이다.
먼저, 도 8a에 도시된 바와 같이 기판(160) 위에, 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120)을 성장시킬 수 있으며, 각 층의 조성은 상술한 바와 동일하다.
상기 발광구조물(120)과 기판(160) 사이에는 버퍼층(150)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다.
그리고, 도 8b에 도시된 바와 같이 발광 구조물(120)의 적어도 일부 상으로는 다중 컨텍 레이어(Multuple contact layer, 200)를 형성한다.
다중 컨텍 레이어(200)는 제2 도전형 반도체층(126) 위에 형성되어 발광 소자의 동작 전압을 감소시킬 수 있는데, 구체적은 조성은 상술한 실시예와 동일하다.
그리고, 도 8c에 도시된 바와 같이 다중 컨택 레이어(200) 상에 오믹층(162)과 반사층(164)을 형성한다. 즉, 제2 도전형 반도체층(126) 또는 다중 컨택 레이어(200)의 오믹 특성을 개선하기 위해 오믹층(162)으로 투명 전극을 형성할 수 있다.
투명 전극으로는 Ni/Au의 이중층으로 구성된 투명 전극이 널리 사용되며, Ni/Au의 이중층으로 구성된 투명 전극은 전류 주입 면적을 증가시키면서 오믹 콘택을 형성하여 순방향 전압(Vf)을 저하시킨다.
한편, 약 60% 내지 70%의 낮은 투과율을 보이는 상기 Ni/Au의 이중층 대신 투과율이 약 90% 이상인 것으로 알려진 TCO(Transparent Conducting Oxide)층을 오믹층(162)으로 형성할 수도 있다.
상기 오믹층(162)의 조성은 상술한 실시예에서의 오믹층(210)과 동일하며, 상기 오믹층(162)은 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다.
그리고, 상기 반사층(162)을 약 2500 옹스르통의 두께로 형성할 수 있다. 상기 반사층(162)은 알루미늄(Al), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 상기 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.
그리고, 반사층(164) 상에 도전성 지지기판(168)을 형성할 수 있으며, 제2 전극으로 작용할 수 있다.
상기 도전성 지지기판(168)의 조성은 상술한 바와 같으며, 전기화학적인 금속증착방법이나 유테틱 메탈을 이용한 본딩 방법 등으로 형성할 수 있다. 그리고, 상기 반사층(164)과 상기 도전성 지지기판(168)과의 결합을 위하여, 상기 반사층(164)이 결합층의 역할을 기능을 수행하거나, 금(Au), 주석(Sn), 인듐(In), 알루미늄(Al), 실리콘(Si), 은(Ag), 니켈(Ni) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 결합층(166)을 형성할 수 있다.
상기 도전성 지지기판(168)은 열전도도가 좋은 연금속과 상기 금속들과 결정 구조 및 결정 격자 상수가 유사하여 합금시 내부 응력 발생을 최소화할 수 있으면서도, 기계적 강도가 크다.
그리고, 도 8d에 도시된 바와 같이 기판(160)을 제1 도전형 반도체층(122)으로부터 분리시킨다. 기판(160)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO), 건식 및 습식 식각의 방법으로 수행할 수 있다.
특히, 기판(160)의 제거는 레이저 리프트 오프 방법으로 수행될 수 있는데, 기판(160)에 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 기판(160)과 제1 도전형 반도체층(122)의 경계면에 열 에너지가 집중된다. 따라서, 제1 도전형 반도체층(122)의 계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(160)의 분리가 일어난다. 이때, 버퍼층(150)도 함께 분리될 수 있다.
이어서, 도 8e에 도시된 바와 같이, 상기 발광 구조물(120)을 소자 단위로 다이싱(dicing)한다. 그리고, 분리된 각각의 발광 구조물(120)의 제1 도전형 반도체층(122) 상에 제1 전극(195)을 형성한다. 제 1 전극(195)은 n형 전극으로 작용하며 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
그리고, 상기 발광 구조물(120)의 측면에 패시베이션층(Passivation layer, 180)을 증착할 수 있다. 패시베이션층(180)은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 패시베이션층(280)은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.
도 9는 발광소자 패키지의 또 다른 실시예를 나타낸 도면이다.
본 실시예에 따른 발광소자는 수평형(Lateral) 발광소자이고, 도 1에 도시된 실시예와 비교하여, 기판(160)의 표면이 패터닝된 광추출 구조가 형성되어 광추출 효율을 높일 수 있다.
도 10은 발광소자 패키지의 또 다른 실시예를 나타낸 도면이다.
본 실시예에 따른 발광소자는 수직형(Vertical) 발광소자이고, 도 8e에 도시된 발광소자와 비교하여, 제1 도전형 반도체층(122) 위에 전류 저지층(170, Current Blocking Layer)와 오믹층(210)이 형성된 점에서 상이하다.
전류 저지층(170)은 절연성 물질이 제1 전극(195)과 대응하는 위치에 배치되어, 전류가 발광구조물(120)의 중심으로 집중하는 것을 막아줄 수 있다.
상술한 실시예에 따른 발광소자는 발광 구조물 상으로 다중 컨텍 레이어를 형성하여 동작 전압을 감소시킴으로써, 발광 소자의 성능을 개선하는 효과가 있다.이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
160 : 기판 150 : 버퍼층
120 : 발광구조물 122 : 제1 도전형 반도체층
124 : 활성층 126 : 제2 도전형 반도체층
164 : 반사층 166 : 결합층
168 : 도전성 지지기판 :
190 : 제2 전극 195 : 제1 전극
200 : 다중 컨텍 레이어 162, 210 : 오믹층
700 : 발광소자 711 : 제1 전극층
712 : 제2 전극층 720 : 패키지 몸체
740 : 수지층

Claims (14)

  1. 제1 도전형 도펀트가 포함되는 제1 도전형 반도체층, 제2 도전형 도펀트가 포함되는 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물;
    상기 제2 도전형 반도체층의 적어도 일부 상에 배치되고, 제1 도펀트가 도핑된 InGaN을 포함하는 제1층 및 제2 도펀트가 도핑된 GaN을 포함하는 제2층의 페어 구조를 적어도 하나 이상 포함하는 다중 컨텍 레이어; 및
    상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층에 각각 전류를 공급하는 제1 전극과 제2 전극을 포함하며,
    상기 제1 도펀트 및 상기 제2 도펀트 각각은 제1 도전형 도펀트이고,
    상기 제2 도전형 반도체층과 상기 다중 컨텍 레이어는 서로 반대되는 도전형의 도펀트로 도핑되고,
    상기 제2 도전형 반도체층과 상기 다중 컨텍 레이어 사이에는 p-n 정션(junction)이 형성되는 발광소자
  2. 제1항에 있어서,
    상기 제1 도펀트 및 상기 제2 도펀트는 Si이고,
    상기 제1 도펀트 및 상기 제2 도펀트 각각의 도핑 농도는 1018/㎠ ~ 1019/㎠인 발광 소자.
  3. 제1항에 있어서,
    상기 제1층에 포함되는 In의 농도는 2~8% 범위이고,
    상기 다중 컨텍 레이어의 두께는 5Å ~ 40Å 범위이고,
    상기 제1층 또는 상기 제2층의 두께는 1.25Å ~ 4.0Å 범위인 발광 소자.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 다중 컨텍 레이어는 Si 도핑된 InGaN 인 제1층, Si 도핑된 GaN인 제2층, Si 도핑된 InGaN인 제3층, Si 도핑된 GaN인 제4층, Si 도핑된 InGaN인 제5층을 포함하는 발광 소자.
  7. 제1항 또는 제3항에 있어서,
    상기 다중 컨텍 레이어 상에 배치되는 오믹층을 더 포함하는 발광소자.
  8. 제7항에 있어서,
    상기 제2 도전형 반도체층의 표면에는 요철 구조가 마련되는 발광소자.
  9. 제1항에 있어서,
    상기 제1 전극과 대응되어 상기 제1 도전형 반도체층 상에 배치되는 전류 저지층을 더 포함하는 발광소자.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제1항에 있어서,
    상기 발광구조물의 둘레에 배치되고 절연성 물질로 이루어진 패시베이션층을 더 포함하고,
    상기 제2 전극은 상기 제2 도전형 반도체층 상에 배치되는 도전성 지지기판인 발광소자.
  14. 패키지 몸체;
    상기 패키지 몸체에 배치되는 제1 전극층 및 제2 전극층;
    상기 패키지 몸체에 배치되고, 상기 제1 전극층 및 상기 제2 전극층과 전기적으로 연결되는 제1항 내지 제3항, 제6항, 제9항, 및 제13항 중 어느 한 항의 발광 소자; 및
    상기 발광 소자를 감싸는 수지층을 포함하는 발광 소자 패키지.
KR1020110055646A 2011-06-09 2011-06-09 발광소자 KR101813935B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110055646A KR101813935B1 (ko) 2011-06-09 2011-06-09 발광소자
US13/368,133 US8723158B2 (en) 2011-06-09 2012-02-07 Light emitting diode, light emitting device package including the same and lighting system
EP12154910.9A EP2533309B1 (en) 2011-06-09 2012-02-10 Light emitting device with a multi-layer contact structure
CN201210102050.1A CN102820397B (zh) 2011-06-09 2012-04-09 发光器件、包括其的发光器件封装件以及照明系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110055646A KR101813935B1 (ko) 2011-06-09 2011-06-09 발광소자

Publications (2)

Publication Number Publication Date
KR20120136613A KR20120136613A (ko) 2012-12-20
KR101813935B1 true KR101813935B1 (ko) 2018-01-02

Family

ID=45562241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110055646A KR101813935B1 (ko) 2011-06-09 2011-06-09 발광소자

Country Status (4)

Country Link
US (1) US8723158B2 (ko)
EP (1) EP2533309B1 (ko)
KR (1) KR101813935B1 (ko)
CN (1) CN102820397B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120695A (ja) 2012-12-19 2014-06-30 Rohm Co Ltd 半導体発光素子
CN104112804A (zh) * 2013-04-18 2014-10-22 展晶科技(深圳)有限公司 发光二极管晶粒
KR102053388B1 (ko) * 2013-06-11 2019-12-06 엘지이노텍 주식회사 발광소자
US9324587B2 (en) * 2014-02-19 2016-04-26 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor structure
CN104091871B (zh) * 2014-06-17 2017-09-15 华灿光电(苏州)有限公司 一种发光二极管外延片及其制造方法
CN104157765B (zh) * 2014-08-07 2017-06-09 湘能华磊光电股份有限公司 一种半导体发光器件及其制作方法
CN104868022A (zh) * 2015-03-30 2015-08-26 映瑞光电科技(上海)有限公司 Led芯片的制造方法
CN107394026A (zh) * 2016-05-17 2017-11-24 湖南国盛石墨科技有限公司 一种具有石墨烯导热层的led灯
CN107644813B (zh) * 2017-09-14 2020-11-24 中国电子科技集团公司第十三研究所 氮化镓外延片的钝化方法
US10971650B2 (en) 2019-07-29 2021-04-06 Lextar Electronics Corporation Light emitting device
US11038088B2 (en) 2019-10-14 2021-06-15 Lextar Electronics Corporation Light emitting diode package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070096077A1 (en) 2005-10-31 2007-05-03 Nichia Corporation Nitride semiconductor device
DE102007031926A1 (de) 2007-07-09 2009-01-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper
US20110068349A1 (en) 2008-05-20 2011-03-24 Showa Denko K.K. Semiconductor light emitting element, method for manufacturing semiconductor light emitting element, and lamp

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3609661B2 (ja) * 1999-08-19 2005-01-12 株式会社東芝 半導体発光素子
JP2009514209A (ja) * 2005-10-29 2009-04-02 サムスン エレクトロニクス カンパニー リミテッド 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070096077A1 (en) 2005-10-31 2007-05-03 Nichia Corporation Nitride semiconductor device
DE102007031926A1 (de) 2007-07-09 2009-01-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper
US20110068349A1 (en) 2008-05-20 2011-03-24 Showa Denko K.K. Semiconductor light emitting element, method for manufacturing semiconductor light emitting element, and lamp

Also Published As

Publication number Publication date
EP2533309B1 (en) 2020-05-13
US20120138893A1 (en) 2012-06-07
EP2533309A2 (en) 2012-12-12
EP2533309A3 (en) 2015-01-07
KR20120136613A (ko) 2012-12-20
CN102820397A (zh) 2012-12-12
US8723158B2 (en) 2014-05-13
CN102820397B (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
KR101813935B1 (ko) 발광소자
KR101707118B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101782081B1 (ko) 발광 소자
KR101719623B1 (ko) 발광소자
EP2251916A1 (en) Light emitting device, light emitting device package and lighting system including the same
EP2482318B1 (en) Light emitting device
KR101729268B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101742617B1 (ko) 발광소자
KR101777263B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101769047B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20120055958A (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101742616B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101827969B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101729269B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101832305B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101742618B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101894348B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101874574B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101742619B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101103676B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20120059859A (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101633814B1 (ko) 발광 소자
KR101650021B1 (ko) 발광 소자
KR20120065704A (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20120078049A (ko) 발광소자 및 그 발광 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant