KR101742619B1 - 발광소자 및 그 발광 소자의 제조 방법 - Google Patents

발광소자 및 그 발광 소자의 제조 방법 Download PDF

Info

Publication number
KR101742619B1
KR101742619B1 KR1020110007859A KR20110007859A KR101742619B1 KR 101742619 B1 KR101742619 B1 KR 101742619B1 KR 1020110007859 A KR1020110007859 A KR 1020110007859A KR 20110007859 A KR20110007859 A KR 20110007859A KR 101742619 B1 KR101742619 B1 KR 101742619B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting structure
ohmic
semiconductor layer
Prior art date
Application number
KR1020110007859A
Other languages
English (en)
Other versions
KR20120086550A (ko
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110007859A priority Critical patent/KR101742619B1/ko
Publication of KR20120086550A publication Critical patent/KR20120086550A/ko
Application granted granted Critical
Publication of KR101742619B1 publication Critical patent/KR101742619B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Abstract

실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광 구조물의 하부에 위치되고, 상기 발광구조물 하부 일부 영역을 노출시키는 적어도 하나 이상의 개구가 형성되어 있는 오믹층; 및 상기 오믹층을 감싸고, 상기 개구를 채워 형성되는 금속 채널층을 포함하는 발광 소자를 제공한다.

Description

발광소자 및 그 발광 소자의 제조 방법{Light emitting diode and method for fabricating the light emitting device}
실시예는 발광 구조물의 식각 시, 발광 소자를 보호하면서, 발광 구조물을 효과적으로 식각하는 발광소자에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
이러한 발광 소자의 안정성과 신뢰성은 매우 중요한 요소로, 발광 소자의 안정성과 신뢰성을 개선할 필요성이 있다.
실시예는 발광 구조물의 식각 시, 발광 소자를 보호하면서, 발광 구조물을 효과적으로 식각하는 발광소자에 관한 것이다.
실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광 구조물의 하부에 위치되고, 상기 발광구조물 하부 일부 영역을 노출시키는 적어도 하나 이상의 개구가 형성되어 있는 오믹층; 및 상기 오믹층을 감싸고, 상기 개구를 채워 형성되는 금속 채널층을 포함하는 발광 소자를 제공한다.
이 때, 상기 금속 채널층의 적어도 일부는 상기 발광 구조물의 측면으로 노출될 수 있다.
또한, 상기 금속 채널층은 티탄(Ti), 텅스텐(W), 티탄-텅스텐(TiW)의 군으로 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 형성될 수 있다.
또한, 상기 금속 채널층의 두께는 1~300nm로 형성될 수 있다.
또한, 상기 오믹층은 상기 발광구조물 하면 가장자리에 형성되는 식각 조절층을 포함할 수 있다.
또한, 상기 식각 조절층의 두께는 0.001~0.3 ㎛로 형성될 수 있다
또한, 상기 식각 조절층은 산화인듐주석(ITO, Indium Tin Oxide)를 포함하여 형성될 수 있다.
또한, 상기 식각 조절층은 400°C 이상 온도에서 속성 열처리(Rapid Temperature Process)된 산화인듐주석(Indium Tin Oxide)을 포함하여 형성될 수 있다.
또한, 상기 오믹층의 측면에 형성되는 상기 금속 채널층의 적어도 일부가 식각되어 상기 오믹층이 상기 발광 구조물의 하부로 노출될 수 있다.
다른 실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계; 상기 발광 구조물의 하부에 오믹층을 형성하는 단계; 상기 발광구조물 하부 일부 영역을 노출시키는 적어도 하나 이상의 개구를 형성하는 단계; 및 상기 오믹층을 감싸고 있고, 상기 개구를 채워 금속 채널층을 형성하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다.
실시예에 따른 발광소자는 발광 구조물의 식각 시, 발광 소자를 보호하면서, 발광 구조물을 효과적으로 식각하는 효과가 있다.
도 1은 발광 소자의 일실시예를 도시한 도면,
도 2a 내지도 2k는 발광소자의 일실시예를 제조방법을 나타낸 도면,
도 3은 발광 소자의 다른 실시예를 도시한 도면,
도 4는 발광소자 패키지의 일실시예를 나타낸 도면이다.
이하 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
상기의 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 발광 소자의 일실시예의 단면을 나타낸 도면이다.
도 1에 도시된 바와 같이. 제1 실시예의 발광 소자는 지지기판(160) 상으로 형성된 결합층(150), 결합층(150) 상으로 형성된 전도층(170), 전도층(170) 상으로 형성된 금속 채널층(200), 반사층(140), 반사층 상(140) 및 금속 채널층(200) 상으로 형성된 오믹층(130, 180), 제1 도전형 반도체층(122) 및 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 제1 도전형 반도체층(122) 상에 형성되는 제1 전극(190)을 포함한다.
도시된 바와 같이 발광 소자에는 지지기판(160) 상에 결합층(150) 및 전도층(170)이 형성될 수 있다.
지지기판(160)은 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 예를 들어, 금(Au), 구리합금(Cu Alloy), 니켈(Ni-nickel), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다. 도전성 지지기판(160)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수 있다.
그리고, 지지기판(160) 상으로는 지지기판(160)과 전도층(170)의 결합을 위하여 결합층(150)을 형성할 수 있다. 결합층(150)은 예를 들어, 금(Au), 주석(Sn), 인듐(In), 은(Ag), 니켈(Ni), 나이오븀(Nb) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있다.
전도층(170)은 니켈(Ni-nickel), 백금(Pt), 티탄(Ti), 텅스텐(W), 바나듐(V), 철(Fe), 몰리브덴(Mo)로 구성되는 군으로부터 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 이루어질 수 있다.
전도층(170)은 스퍼터링 증착 방법을 사용하여 형성할 수 있다. 스퍼터링 증착 방법을 사용할 경우, 이온화된 원자를 전기장에 의해 가속시켜, 전도층(170)의 소스 재료(source material)에 충돌시키면, 소스 재료의 원자들이 튀어나와 증착된다. 또한, 실시예에 따라 전기 화학적인 금속 증착 방법이나, 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수도 있다. 실시예에 따라 전도층(170)은 복수의 레이어로 형성될 수도 있다.
전도층(170)은 발광 소자의 제조 공정상 발생할 수 있는 기계적 손상(깨짐 또는 박리 등)을 최소화할 수 있는 효과가 있다.
또한, 전도층(170)은 지지기판(160) 또는 결합층(150)을 구성하는 금속 물질이 발광 구조물(120)으로 확산되는 것을 방지하는 효과가 있다.
금속 채널층(200)은 오믹층(130, 180) 또는 반사층(140)을 감싸는 구조로 형성될 수 있으며, 적어도 일부는 발광 구조물(120)의 측면으로 노출될 수 있다.
즉, 금속 채널층(200)은 발광 구조물(120) 하부 일부 영역을 노출시키는 적어도 하나 이상의 개구가 형성되어 있는 오믹층(130, 180)을 감싸고, 개구를 채워 형성될 수 있다.
금속 채널층(200)은 후술할 발광 구조물(120)의 측면에 수행되는 습식 에칭 공정 시, 효과적으로 에칭되는 물질을 포함할 수 있으며, 예를 들어, 티탄(Ti), 텅스텐(W), 티탄-텅스텐(TiW)의 군으로 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 이루어질 수 있으며, 두께는 0.001~0.3 ㎛로 형성될 수 있다. 예를 들어, 발광 구조물(120)의 측면에 수행되는 습식 에칭 공정 시 사용되는 식각액이 암모니아와 불화수소산(HF) 혼합인 경우, 금속 채널층(200)에 티탄(Ti)이 포함될 수 있다.
금속 채널층(200)은 스퍼터링 증착 방법을 사용하여 형성할 수 있으며, 스퍼터링 증착 방법을 사용할 경우, 이온화된 원자를 전기장에 의해 가속시켜, 금속 채널층(170)의 소스 재료(source material)에 충돌시키면, 소스 재료의 원자들이 튀어나와 증착된다. 또한, 실시예에 따라 전기 화학적인 금속 증착 방법이나, 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수도 있다.
금속 채널층(200)은 후술할 발광 구조물(120)의 습식 에칭 공정 시, 효과적으로 에칭되어 발광 구조물의 측면에 형성된 이물질이 효과적으로 제거될 수 있도록 하는 효과가 있다.
또한, 오믹층(130, 180) 중 발광 구조물(120) 하면 가장자리에 형성되는 식각 조절층(180)은 후술할 발광 구조물(120)의 습식 에칭 공정 시, 발광 구조물(120)의 측면으로 오버 에칭되는 것을 방지하여 식각 조절층(180)의 측면 또는 하부에 위치한 구성들을 습식 에칭 공정으로부터 보호하고, 발광 소자를 안정감있게 지지하여 제조 공정상 발생할 수 있는 손상으로부터 보호하는 효과가 있다.
식각 조절층(180)은 발광 구조물(120)의 측면의 습식 식각 시 사용되는 식각액에 대해 식각을 최소화하는 물질을 포함하여 형성될 수 있다.
또한, 식각 조절층(180)은 발광 구조물의 측면의 습식 식각 시 사용되는 식각액에 대해 식각을 최소화하는 물질을 포함하면서, 제2 도전형 반도체층(126)과 오믹 컨텍을 이루는 물질로 구성되어 오믹층(130)의 역할을 동시에 수행할 수도 있다.
예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다. 그리고, 상기 오믹층(130)은 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다.
예를 들어, 식각 조절층(180)은 산화인듐주석(ITO, Indium Tin Oxide)를 포함하여 형성될 수 있으며, 두께는 0.001~0.3 ㎛로 형성될 수 있다.
이 때, 식각 조절층(180)은 400°C 이상 온도에서 진행되는 속성 열처리(Rapid Temperature Process) 공정 진행된 산화인듐주석(ITO, Indium Tin Oxide)을 포함하여 형성될 수 있다.
실시예에 따라, 식각 조절층(180) 측면에 형성된 금속 채널층(200)은 일부 식각되어 식각 조절층(180)이 발광 구조물(120)의 하부로 노출될 수도 있다.
따라서, 실시예의 발광 소자는 금속 채널층(180) 포함하여, 발광 구조물(120)의 측면에 습식 에칭 공정을 수행할 때, 발광 구조물의 측면에 형성된 이물질이 효과적으로 제거될 수 있도록 하면서, 식각 조절층(180)을 포함하여 발광 구조물(120)의 습식 에칭 공정 시, 발광 구조물(120)의 측면으로 오버 에칭되는 것을 방지하여 식각 조절층(180)의 측면 또는 하부에 위치한 구성들을 습식 에칭 공정으로부터 보호할 수 있는 효과가 있다.
반사층(140)은 알루미늄(Al), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 상기 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.
오믹층(130)은 약 200 옹스트롱의 두께로 적층될 수 있다. 상기 오믹층(130)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다. 그리고, 상기 오믹층(130)은 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다.
그리고, 상기 제1 도전형 반도체층(122)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(112)이 N형 반도체층인 경우, 상기 제1 도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
그리고, 상기 활성층(124)은 제1 도전형 반도체층(122)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(126)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
그리고, 상기 제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
제1 도전형 반도체층(122) 상으로는 요철 구조를 형성하여 광 적출 효율을 향상시킨다.
이러한 발광구조물의 요철 구조는 활성층(124)에서 발광되어 제1 도전형 반도체층(122)으로 입사되는 빛의 입사각을 변화시켜 제1 도전형 반도체층(122) 표면에서의 전반사를 감소시켜 광추출 효과를 증대시킬 수 있고, 활성층(124)에서 발광된 빛이 이 발광구조물 내부에서 흡수되는 것을 감소시켜서 발광효율을 높일 수 있다.
요철 구조는 주기적 또는 비주기적으로 형성될 수 있으며, 요철 형상은 제한받지 않는다. 예를 들어, 요철 형상은 사각, 반구, 세모, 사다리꼴 등 단일 또는 복합적인 형태의 형상을 모두 포함한다.
상기 요철 구조는 습식 에칭 공정 또는 드라이 에칭 공정을 사용하여 형성하거나, 습식 에칭 공정 및 드라이 에칭 공정을 사용하여 형성할 수 있다.
상기 드라이 에칭 방법은 플래즈마 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있으며, 습식 에칭 공정은 PEC(Photo Chemical Wet-etching) 공정 등이 사용될 수 있다.
이 때, PEC 공정의 경우, 식각액(가령, KOH)의 양과 GaN 결정성에 의한 식각 속도 차이 등을 조절함으로써, 미세 크기의 요철의 형상을 조절할 수 있다. 또한, 마스크를 형성한 후 에칭을 통하여 요철 형상을 주기적으로 조정할 수도 있다.
그리고, 제1 도전형 반도체층(122) 상으로 제1 전극(190, 195)이 형성되는데, 상기 제1 전극(190, 195)은 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다.
각 구성에 대한 상세 설명은 도 2a 내지 도 2g를 참조하여 상세히 설명한다.
도 2a 내지도 2k는 발광소자의 일실시예의 제조방법을 나타낸 도면이다.
도 2a에 도시된 바와 같이 기판(100)을 준비하다. 상기 기판(100)은 전도성 기판 또는 절연성 기판으로 이루어질 수 있으며, 예를 들어, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(100) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(100)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
그리고, 상기 기판(100) 상에 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120)을 형성할 수 있다.
이때, 제1 도전형 반도체층(122)과 기판(100) 사이에는 버퍼층(미도시)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 상기 버퍼층의 재료는 3족-5족 화합물 반도체로 이루어 질 수 있으며, 예를 들어, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 발광 구조물(120)은, 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 도전형 반도체층(122)은 제1 도전형 도퍼트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(112)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, 예를 들어, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
상기 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
상기 제1 도전형 반도체층(122)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
상기 활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126)을 통해서 주입되는 캐리어(Carrier)가 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/ AlGaN/, InAlGaN/GaN , GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 좁은 밴드 갭을 갖는 물질로 형성될 수 있다.
상기 활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(124)의 밴드 갭보다는 높은 밴드 갭을 가질 수 있다.
상기 제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 P형 반도체층인 경우, 상기 제2 도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
상기 제2 도전형 반도체층(126)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예에서 상기 제1 도전형 반도체층(122)은 P형 반도체층, 상기 제2 도전형 반도체층(126)은 N형 반도체층으로 구현할 수 있다. 또한 상기 제2 도전형 반도체층(126) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 상기 제 2도전형 반도체층이 P형 반도체층일 경우 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물(110)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.
그리고, 도 2b에 도시된 바와 같이 제2 도전성 반도체층(126) 상에 식각 조절층(180)을 형성한다. 식각 조절층(180)은 오믹층(130, 180) 중 발광 구조물(120) 하면 가장자리에 형성되는 층을 말한다.
식각 조절층(180)은 후술할 발광 구조물(120)의 습식 에칭 공정 시, 발광 구조물(120)의 측면으로 오버 에칭되는 것을 방지하여 식각 조절층(180)의 측면 또는 하부에 위치한 구성들을 습식 에칭 공정으로부터 보호하고, 발광 소자를 안정감있게 지지하여 제조 공정상 발생할 수 있는 손상으로부터 보호하는 효과가 있다.
식각 조절층(180)은 발광 구조물(120)의 측면의 습식 식각 시 사용되는 식각액에 대해 식각을 최소화하는 물질을 포함하여 형성될 수 있다.
또한, 발광 구조물의 측면의 습식 식각 시 사용되는 식각액에 대해 식각을 최소화하는 물질을 포함하면서, 제2 도전형 반도체층(126)과 오믹 컨텍을 이루는 물질로 구성되어 오믹층(130)의 역할을 동시에 수행할 수도 있다.
예를 들어, 식각 조절층(180)은 산화인듐주석(ITO, Indium Tin Oxide)를 포함하여 형성될 수 있으며, 두께는 0.001~0.3 ㎛로 형성될 수 있다.
이 때, 식각 조절층(180)은 400°C 이상 온도에서 진행되는 속성 열처리(Rapid Temperature Process) 진행된 산화인듐주석(ITO, Indium Tin Oxide)을 포함하여 형성될 수 있다.
실시예에 따라, 식각 조절층(180) 측면에 형성된 금속 채널층(200)은 일부 식각되어 식각 조절층(180)이 발광 구조물(120)의 하부로 노출될 수도 있다.
그리고, 도 2c에 도시된 바와 같이 오믹층(130) 및 반사층(140)을 형성한다.
이 때, 오믹층(130)은 약 200 옹스트롱의 두께로 적층될 수 있다. 상기 오믹층(130)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다. 그리고, 상기 오믹층(130)은 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다.
반사층(140)은 약 2500 옹스르통의 두께로 형성할 수 있다. 상기 반사층(140)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 또는 Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또는, 상기 금속 또는 합금과 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 구체적으로는, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등으로 적층될 수 있다. 알루미늄이나 은 등은 상기 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.
그리고, 도 2d에 도시된 바와 같이 오믹층(130), 반사층(140) 또는 식각 조절층(180) 상에 금속 채널층(200)을 형성한다.
금속 채널층(200)은 식각 조절층(180), 오믹층(130) 또는 반사층(140)을 감싸는 구조로 형성될 수 있으며, 적어도 일부는 발광 구조물(120)의 측면으로 노출될 수 있다. 즉, 금속 채널층(200)은 발광 구조물(120) 상부 일부 영역을 노출시키는 적어도 하나 이상의 개구가 형성되어 있는 오믹층(130, 180)을 감싸고, 개구를 채워 형성될 수 있다.
금속 채널층(200)은 후술할 발광 구조물(120)의 측면에 수행되는 습식 에칭 공정 시, 효과적으로 에칭되는 물질을 포함할 수 있으며, 예를 들어, 티탄(Ti), 텅스텐(W), 티탄-텅스텐(TiW)의 군으로 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 이루어질 수 있다. 또한, 금속 채널층(200)의 두께는 0.001~0.3 ㎛로 형성될 수 있다.
금속 채널층(200)은 스퍼터링 증착 방법을 사용하여 형성할 수 있으며, 스퍼터링 증착 방법을 사용할 경우, 이온화된 원자를 전기장에 의해 가속시켜, 금속 채널층(170)의 소스 재료(source material)에 충돌시키면, 소스 재료의 원자들이 튀어나와 증착된다. 또한, 실시예에 따라 전기 화학적인 금속 증착 방법이나, 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수도 있다.
금속 채널층(200)은 후술할 발광 구조물(120)의 습식 에칭 공정 시, 효과적으로 에칭되어 발광 구조물의 측면에 형성된 이물질이 효과적으로 제거될 수 있도록 하는 효과가 있다.
그리고, 도 2e에 도시된 바와 같이 금속 채널층(200) 상에 전도층(170)을 형성한다. 전도층(170)은 니켈(Ni-nickel), 백금(Pt), 티탄(Ti), 텅스텐(W), 바나듐(V), 철(Fe), 몰리브덴(Mo)로 구성되는 군으로부터 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 이루어질 수 있다.
전도층(170)은 스퍼터링 증착 방법을 사용하여 형성할 수 있으며, 스퍼터링 증착 방법을 사용할 경우, 이온화된 원자를 전기장에 의해 가속시켜, 전도층(170)의 소스 재료(source material)에 충돌시키면, 소스 재료의 원자들이 튀어나와 증착된다. 또한, 실시예에 따라 전기 화학적인 금속 증착 방법이나, 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수도 있다. 실시예에 따라 전도층(170)은 복수의 레이어로 형성될 수도 있다.
전도층(170)은 발광 소자의 제조 공정상 발생할 수 있는 기계적 손상(깨짐 또는 박리 등)을 최소화할 수 있는 효과가 있다. 또한, 전도층(170)은 지지기판(160) 또는 결합층(150)을 구성하는 금속 물질이 발광 구조물(120)으로 확산되는 것을 방지하는 효과가 있다.
그리고, 도 2f에 도시된 바와 같이 지지기판(160)과 전도층(170)의 결합을 위하여 결합층(150)을 형성할 수 있다. 결합층(150)은 예를 들어, 금(Au), 주석(Sn), 인듐(In), 은(Ag), 니켈(Ni), 나이오븀(Nb) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있다.
그리고, 도 2g에 도시된 바와 같이. 결합층(150) 상으로 지지기판(160)을 형성할 수 있다.
상기 지지기판(160)은 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 예를 들어, 금(Au), 구리합금(Cu Alloy), 니켈(Ni-nickel), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다. 상기 도전성 지지기판(160)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수 있다.
실시예에 따라, 전도층(170)을 통해 제2 도전형 반도체층(126)로 정공이 주입되는 경우, 지지기판(160)은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 지지기판(160)은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.
그리고, 도 2h에 도시된 바와 같이, 상기 기판(100)을 분리하다.
상기 기판(100)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.
레이저 리프트 오프법을 예로 들면, 상기 기판(100) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 기판(100)과 발광 구조물(120)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(100)의 분리가 일어난다.
그리고, 도 2i에 도시된 바와 같이 발광 구조물(120)의 측면을 식각한다. 이 때, 발광 구조물(120)의 측면 식각은 드라이 에칭 공정 또는 습식 에칭 공정을 사용하거나, 드라이 에칭 공정 및 습식 에칭 공정을 사용할 수 있다.
상기 드라이 에칭 방법은 플래즈마 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있으며, 습식 에칭 공정은 PEC(Photo Chemical Wet-etching) 공정, BOE(Buffer Oxide etching) 공정 등이 사용될 수 있다.
드라이 에칭 공정과 습식 에칭 공정을 모두 사용할 경우, 드라이 에칭 공정으로 발광 구조물(120) 측면을 식각하고, 식각 후 발광 구조물(120)의 측면에 남아 있는 이물질을 습식 에칭 공정을 통해 제거할 수 있다.
이 때, 금속 채널층(200)은 습식 에칭 공정 시, 효과적으로 에칭되는 물질을 포함하므로, 발광 구조물(120)의 측면에 수행되는 습식 에칭 공정 시, 효과적으로 에칭되어 발광 구조물의 측면에 남아있는 이물질이 효과적으로 제거될 수 있도록 하는 효과가 있다.
예를 들어, 식각액이 암모니아와 불화수소산(HF) 혼합액이 사용되는 BOE(Buffer Oxide etching) 공정이 진행될 경우, 금속 채널층(200)에 티탄(Ti)이 포함될 수 있다.
또한, 식각 조절층(180)은 식각 조절층(180)은 발광 구조물(120)의 측면의 습식 식각 시 사용되는 식각액에 대해 식각을 최소화하는 물질을 포함하여 형성되므로, 발광 구조물(120)의 습식 에칭 공정 시, 발광 구조물(120)의 측면으로 오버 에칭되는 것을 방지하여 식각 조절층(180)의 측면 또는 하부에 위치한 구성들을 습식 에칭 공정으로부터 보호하고, 발광 소자를 안정감있게 지지하여 제조 공정상 발생할 수 있는 손상으로부터 보호하는 효과가 있다.
이 때, 식각 조절층(180)은 발광 구조물의 측면의 습식 식각 시 사용되는 식각액에 대해 식각을 최소화하는 물질을 포함하면서, 제2 도전형 반도체층(126)과 오믹 컨텍을 이루는 물질로 구성되어 오믹층(130)의 역할을 동시에 수행할 수도 있음은 이미 설명한 바와 같다.
따라서, 실시예의 발광 소자는 금속 채널층(180) 포함하여, 발광 구조물(120)의 측면에 습식 에칭 공정을 수행할 때, 발광 구조물(120)의 측면에 형성된 이물질이 효과적으로 제거될 수 있도록 하면서, 식각 조절층(180)을 포함하여 발광 구조물(120)의 습식 에칭 공정 시, 발광 구조물(120)의 측면으로 오버 에칭되는 것을 방지하여 식각 조절층(180)의 측면 또는 하부에 위치한 구성들을 습식 에칭 공정으로부터 보호할 수 있는 효과가 있다.
그리고, 도 2j에 도시된 바와 같이 상기 제1 도전형 반도체층(122) 상에 요철 구조를 형성하여 광 적출 효율을 향상시킨다.
이러한 요철 구조는 활성층(124)에서 발광되어 제1 도전형 반도체층(122)으로 입사되는 및의 입사각을 변화시켜 제1 도전형 반도체층(122) 표면에서의 전반사를 감소시켜 광추출 효과를 증대시킬 수 있고, 활성층(124)에서 발광된 빛이 이 발광구조물 내부에서 흡수되는 것을 감소시켜서 발광효율을 높일 수 있다.
요철 구조는 주기적 또는 비주기적으로 형성될 수 있으며, 요철 형상은 제한받지 않는다. 예를 들어, 요철 형상은 사각, 반구, 세모, 사다리꼴 등 단일 또는 복합적인 형태의 형상을 모두 포함한다.
상기 요철 구조는 습식 에칭 공정 또는 드라이 에칭 공정을 사용하여 형성하거나, 습식 에칭 공정 및 드라이 에칭 공정을 사용하여 형성할 수 있다.
상기 드라이 에칭 방법은 플래즈마 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있으며, 습식 에칭 공정은 PEC(Photo Chemical Wet-etching) 공정 등이 사용될 수 있다.
이 때, PEC 공정의 경우, 식각액(가령, KOH)의 양과 GaN 결정성에 의한 식각 속도 차이 등을 조절함으로써, 미세 크기의 요철의 형상을 조절할 수 있다. 또한, 마스크를 형성한 후 에칭을 통하여 요철 형상을 주기적으로 조정할 수도 있다.
이러한 제1 도전형 반도체(122) 상 요철 구조 형성 시 수행되는 습식 에칭 공정 수행 시에도 도 2i에서 상술한 바와 같이, 발광 구조물(120)의 측면(201)에 형성된 이물질은 금속 채널층(200)에 의해 효과적으로 제거될 수 있으며, 또한, 식각 조절층(180)에 의해 발광 구조물(120)의 측면으로 오버 에칭되는 것이 방지되어 식각 조절층(180)의 측면 또는 하부에 위치한 구성들이 보호될 수 있는 효과가 있다.
그리고, 도 2k에 도시된 바와 같이 제1 도전형 반도체층((122) 상으로 제1 전극(190)을 형성할 수 있다. 상기 제1 전극(190, 195)은 몰리브덴, 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다.
그리고, 실시예에 따라 금속 채널층(200), 발광구조물(120)의 측면, 제1 전극(190)의 적어도 일부 상으로 패시베이션층(Passivation layer)을 증착할 수 있다. 여기서, 상기 패시베이션층은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 예를 들어, 상기 패시베이션층은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.
도 3은 발광 구조물의 다른 실시예를 도시한 도면이다.
실시예에 따라, 발광 소자의 오믹층(130, 180) 중 식각 조절층(180) 측면에 형성된 금속 채널층(200)은 일부 식각되어 식각 조절층(180)이 발광 구조물(120)의 하부로 노출될 수도 있다. 이는 도 2i의 발광 구조물(120)의 습식 에칭 공정상 수행된 결과일 수 있다.
이 때, 발광 구조물(120)의 측면(301)에 형성된 이물질은 금속 채널층(200)에 의해 효과적으로 제거될 수 있으며, 또한, 식각 조절층(180)에 의해 발광 구조물(120)의 측면으로 오버 에칭되는 것이 방지되어 식각 조절층(180)의 측면 또는 하부에 위치한 구성들이 보호될 수 있는 효과가 있음을 알 수 있다.
도 4는 발광소자 패키지의 일실시예를 도시한 도면이다.
도시된 바와 같이, 상술한 실시예들에 따른 발광 소자 패키지는 패키지 몸체(420)와, 상기 패키지 몸체(420)에 설치된 제1 전극층(411) 및 제2 전극층(412)과, 상기 패키지 몸체(420)에 설치되어 상기 제1 전극층(411) 및 제2 전극층(412)과 전기적으로 연결되는 실시예에 따른 발광 소자(400)와, 상기 발광 소자(400)를 포위하는 수지층(440)을 포함한다.
상기 패키지 몸체(420)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(400)의 주위에 경사면이 형성되어 광추출 효율을 높일 수 있다.
상기 제1 전극층(411) 및 제2 전극층(412)은 서로 전기적으로 분리되며, 상기 발광 소자(400)에 전원을 제공한다. 또한, 상기 제1 전극층(411) 및 제2 전극층(412)은 상기 발광 소자(400)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(400)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(400)는 상기 패키지 몸체(420) 상에 설치되거나 상기 제1 전극층(411) 또는 제2 전극층(412) 상에 설치될 수 있다.
상기 발광 소자(400)는 상기 제1 전극층(411) 및 제2 전극층(412)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
상기 수지층(440)은 상기 발광 소자(400)를 포위하여 보호할 수 있다. 또한, 상기 수지층(440)에는 형광체가 포함되어 상기 발광 소자(400)에서 방출된 광의 파장을 변화시킬 수 있다.
상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 기판
120 : 발광구조물 122 : 제1 도전형 반도체층
124 : 활성층 126 : 제2 도전형 반도체층
130 : 오믹층 140 : 반사층
150 : 결합층 160 : 지지기판
170 : 전도층 180 : 식각 조절층
190 : 제1 전극 200 : 금속 채널층
400 : 발광소자 411 : 제1 전극층
412 : 제2 전극층 420 : 패키지 바디
440 : 수지층

Claims (10)

  1. 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물;
    상기 발광구조물의 하부에 위치되고,
    상기 발광구조물 하부 일부 영역을 노출시키는 적어도 하나 이상의 개구가 형성되어 있는 오믹층; 및
    상기 오믹층을 감싸고, 상기 개구를 채워 형성되는 금속 채널층을 포함하고,
    상기 오믹층은 상기 발광구조물의 하면에 배치되는 식각 조절층을 포함하는 발광 소자.
  2. 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물;
    상기 발광구조물의 하부에 위치되고,
    상기 발광구조물 하부 일부 영역을 노출시키는 적어도 하나 이상의 개구가 형성되어 있는 오믹층; 및
    상기 오믹층을 감싸고, 상기 개구를 채워 형성되는 금속 채널층을 포함하고,
    상기 오믹층의 측면에 배치되는 상기 금속 채널층의 적어도 일부가 식각되어 상기 오믹층이 상기 발광구조물의 하부에서 노출되는 발광 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 금속 채널층의 적어도 일부는 상기 발광구조물의 측면으로 노출되는 발광 소자.
  4. 제1항 또는 제2항에 있어서,
    상기 금속 채널층은 티탄(Ti), 텅스텐(W), 티탄-텅스텐(TiW)의 군으로 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 형성되는 발광 소자.
  5. 제1항 또는 제2항에 있어서,
    상기 금속 채널층의 두께는 1~300nm로 형성되는 발광 소자.
  6. 제1항에 있어서,
    상기 식각 조절층의 두께는 0.001~0.3 ㎛로 형성되는 발광 소자.
  7. 제1항에 있어서,
    상기 식각 조절층은 산화인듐주석(ITO, Indium Tin Oxide)를 포함하여 형성되는 발광 소자.
  8. 제1항에 있어서,
    상기 식각 조절층은 400°C 이상 온도에서 속성 열처리(Rapid Temperature Process)된 산화인듐주석(Indium Tin Oxide)을 포함하여 형성되는 발광 소자.
  9. 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계;
    상기 발광구조물의 하면에 배치되는 식각 조절층을 포함하는 오믹층을 상기 발광구조물의 하부에 형성하는 단계;
    상기 발광구조물 하부 일부 영역을 노출시키는 적어도 하나 이상의 개구를 상기 오믹층에 형성하는 단계; 및
    상기 오믹층을 감싸고 있고, 상기 개구를 채워 금속 채널층을 형성하는 단계를 포함하는 발광 소자의 제조 방법.
  10. 삭제
KR1020110007859A 2011-01-26 2011-01-26 발광소자 및 그 발광 소자의 제조 방법 KR101742619B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110007859A KR101742619B1 (ko) 2011-01-26 2011-01-26 발광소자 및 그 발광 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110007859A KR101742619B1 (ko) 2011-01-26 2011-01-26 발광소자 및 그 발광 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120086550A KR20120086550A (ko) 2012-08-03
KR101742619B1 true KR101742619B1 (ko) 2017-06-01

Family

ID=46872329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110007859A KR101742619B1 (ko) 2011-01-26 2011-01-26 발광소자 및 그 발광 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR101742619B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986353B1 (ko) * 2009-12-09 2010-10-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR100986374B1 (ko) 2009-12-09 2010-10-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR100999701B1 (ko) 2010-02-03 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986353B1 (ko) * 2009-12-09 2010-10-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR100986374B1 (ko) 2009-12-09 2010-10-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR100999701B1 (ko) 2010-02-03 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Also Published As

Publication number Publication date
KR20120086550A (ko) 2012-08-03

Similar Documents

Publication Publication Date Title
KR101707118B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101813935B1 (ko) 발광소자
KR101782081B1 (ko) 발광 소자
KR101719623B1 (ko) 발광소자
KR101785644B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101729268B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101742617B1 (ko) 발광소자
KR101777263B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101769047B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20120037709A (ko) 발광 소자
KR101729269B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101742616B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101827969B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101742619B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101742618B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101874573B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101894348B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101874574B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101832305B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101103676B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101633814B1 (ko) 발광 소자
KR101650021B1 (ko) 발광 소자
KR20120078049A (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20120065704A (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20120015623A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant