JP4940317B2 - 半導体発光素子及びその製造方法 - Google Patents

Description

本発明は、半導体発光素子及びその製造方法に関する。

窒化物半導体を用いた発光素子では、発光効率を高めるため、ＩｎＧａＮからなる井戸層を井戸層よりバンドギャップエネルギーの大きい障壁層で挟んだ量子井戸構造が用いられている。

このような発光素子では、井戸層を形成するときのＩｎの取り込みを促進するため、より低温での結晶成長が必要である。しかし、結晶成長が低温化するほど、結晶性が悪化する。したがって、Ｉｎの取り込みを確保しつつ、高品質の結晶を形成することが半導体発光素子の高効率化のために重要である。

特許文献１には、量子井戸構造の活性層の井戸層と障壁層の間に障壁層よりバンドギャップエネルギーの大きいＡｌ_ｄＧａ_１−ｄＮ（０．３０≦ｄ≦１）からなる中間層をすべての井戸層の上に形成する窒化物半導体発光素子が記載されている。しかしながら、本技術を用いても、発光効率の向上には、改良の余地がある。

特開２００４−２９７０９号公報

本発明は、発光効率を向上した半導体発光素子及びその製造方法を提供する。

本発明の一態様によれば、窒化物半導体を含むｎ形半導体層と、窒化物半導体を含むｐ形半導体層と、前記ｎ形半導体層と前記ｐ形半導体層との間に設けられ、窒化物半導体を含む複数の障壁層と、前記複数の障壁層の間に設けられ、前記障壁層におけるバンドギャップエネルギーよりも小さいバンドギャップエネルギーを有し、ＩｎＧａＮを含む井戸層と、を備え、前記複数の障壁層の少なくともいずれかは、第１層と、前記第１層よりも前記ｐ形半導体層の側に設けられた第２層と、前記第２層よりも前記ｐ形半導体層の側に設けられた第３層と、を有し、前記第２層は、Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦０．０５）を含み、前記第２層のバンドギャップエネルギーは、前記第１層及び前記第３層よりも大きく、前記第１層及び前記第２層の合計の厚さは、前記第３層の厚さ以下であることを特徴とする半導体発光素子が提供される。

また、本発明の他の一態様によれば、窒化物半導体を含むｎ形半導体層と、窒化物半導体を含むｐ形半導体層と、前記ｎ形半導体層と前記ｐ形半導体層との間に設けられ、窒化物半導体を含む複数の障壁層と、前記複数の障壁層の間に設けられ、前記障壁層におけるバンドギャップエネルギーよりも小さいバンドギャップエネルギーを有する井戸層と、を有する半導体発光素子の製造方法であって、前記井戸層の上に第１層を形成する工程と、前記第１層の上にＡｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦０．０５）を含み、前記第１層よりもバンドギャップエネルギーが大きい第２層を形成する工程と、前記第２層の上に、前記第２層のバンドギャップエネルギーよりも小さいエネルギーを有し、前記第１層と前記第２層との合計の厚さ以上の厚さを有する第３層を、前記第１層の形成及び前記第２層の形成の温度よりも高い温度で形成する工程と、を含む前記障壁層の形成工程を備えることを特徴とする半導体発光素子の製造方法が提供される。

本発明によれば、発光効率を向上した半導体発光素子及びその製造方法が提供される。

半導体発光素子の一部を示す模式的断面図である。 半導体発光素子を示す模式的断面図である。 障壁層の表面形態を示す図である。 障壁層の表面形態を示す図である。 障壁層の表面形態を示す図である。 半導体発光素子の一部を示す図である。 半導体発光素子及び比較例を示す模式図である。 半導体発光素子及び比較例の特性を示すグラフ図である。 半導体発光素子の製造方法を示すフローチャート図である。

以下、本発明の実施の形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施の形態）
図１は、第１の実施の形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
図２は、第１の実施の形態に係る半導体発光素子の構成を例示する模式的断面図である。
図２に表したように、本実施の形態に係る半導体発光素子１１０は、ｎ形半導体層２０と、ｐ形半導体層５０と、ｎ形半導体層２０とｐ形半導体層５０との間に設けられた発光層４０と、を備える。
ｎ形半導体層２０及びｐ形半導体層５０は、窒化物半導体を含む。

図１は、半導体発光素子の一部である発光層４０の詳細な構成を模式的に例示している。
図１に表したように、発光層４０は、複数の障壁層４１と、複数の障壁層４１のそれぞれの間に設けられた井戸層４２と、を有する。

障壁層４１及び井戸層４２は、窒化物半導体を含む。井戸層４２には、インジウム（Ｉｎ）を含む窒化物半導体が用いられる。
井戸層４２の厚さ（膜厚）は、例えば１ｎｍ（ナノメートル）以上、５ｎｍ以下が望ましい。
また、井戸層４２には、例えばＩｎ_ａ１Ｇａ_１−a１Ｎ（０＜ａ１≦０．４）が用いられる。
障壁層４１のバンドギャップエネルギーは、井戸層４２よりも大きい。すなわち、障壁層４１がＩｎを含む場合、障壁層４１におけるＩｎの組成比は、井戸層４２におけるＩｎの組成比よりも低い。これにより、井戸層４２におけるバンドギャップエネルギーは、障壁層４１におけるバンドギャップエネルギーよりも小さくなる。

このように、障壁層４１と井戸層４２とは互いに交互に積層される。ここで、井戸層４２の数を「ｎ」とすると、井戸層４２は、第１井戸層Ｗ１〜第ｎ井戸層Ｗｎを有する。一方、障壁層４１は、第１障壁層Ｂ１〜第（ｎ＋１）障壁層Ｂ（ｎ＋１）を有する。

そして、図１に表したように、障壁層４１の少なくともいずれかは、第１層ＢＬ１と、第１層ＢＬ１よりもｐ形半導体層５０の側に設けられた第２層ＢＬ２と、第２層ＢＬよりもｐ形半導体層５０の側に設けられた第３層ＢＬ３と、を有する。第２層ＢＬ２は、Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦０．０５）を含み、第２層ＢＬ２のバンドギャップエネルギーは、第１層ＢＬ１及び第３層ＢＬ３よりも大きい。そして、第１層ＢＬ１及び第２層ＢＬ２の合計の厚さ（膜厚）は、第３層ＢＬ３の厚さ（膜厚）以下である。

図１に例示したように、例えば、障壁層４１のそれぞれは、上記の第１層ＢＬ１、第２層ＢＬ２及び第３層ＢＬ３を有する。すなわち、障壁層４１のそれぞれは、井戸層４２の上に設けられた第１層ＢＬ１と、第１層ＢＬ１の上に設けられた第２層ＢＬ２と、第２層ＢＬ２の上に設けられた第３層ＢＬ３と、を含む。第１層ＢＬ１は、例えば、井戸層４２に接して設けられる。

本実施形態に係る半導体発光素子１１０においては、このような構成を有することで、障壁層４１の結晶性及び平坦性が向上し、発光効率が向上する。

第１層ＢＬ１は、井戸層４２に加わる歪みの抑制を担うものである。これにより高Ｉｎ組成化にともなう、Ｉｎ相分離やピットなどの欠陥の発生を抑制でき、青緑色から赤色領域の長波長域においても、高品質の発光層４０を得ることが可能となる。
第２層ＢＬ２は、障壁層４１形成時の欠陥の発生を抑制するとともに、障壁層４１の平坦性を向上させる作用がある。また、井戸層４２よりも高温で、障壁層４１を形成する際に、加熱による井戸層４２の消失を抑制する作用がある。
なお、第１層ＢＬ１及び第２層ＢＬ２は、できるだけ薄いことが望ましい。第１層ＢＬ１及び第２層ＢＬ２は、各々、例えば１原子層以上、５ｎｍ以下が望ましい。第３層ＢＬ３の厚さは、第１層ＢＬ１及び第２層ＢＬ２の合計の厚さ（膜厚）以上であればよいが、１ｎｍ以上、２０ｎｍ以下が望ましい。第１層ＢＬ１及び第２層ＢＬ２の合計の厚さ（膜厚）を、第３層ＢＬ３の厚さ（膜厚）以下とするのは、第３層ＢＬ３が最も結晶性が良好な領域となるため、ここで障壁層としての閉じ込め効果を主に担わせて、高効率化を図るためである。

また、第１層ＢＬ１には、例えばＡｌ_ｙ１Ｉｎ_ｚ１Ｇａ_{１−ｙ１−ｚ１}Ｎ（０≦ｙ１≦１、０≦ｚ１≦１、０≦ｙ１＋ｚ１≦１）が用いられる。第３層ＢＬ３には、例えばＡｌ_ｙ２Ｉｎ_ｚ２Ｇａ_{１−ｙ２−ｚ２}Ｎ（０≦ｙ２≦１、０≦ｚ２≦１、０≦ｙ２＋ｚ２≦１）が用いられる。なお、第１層ＢＬ１と第３層ＢＬ３とで、互いに組成が同じであっても良く、互いに組成が異なって良い。

このように、半導体発光素子１１０においては、障壁層４１が、第１層ＢＬ１と、第２層ＢＬ２と、第３層ＢＬ３と、を含むことで、障壁層４１での欠陥の形成を抑制するとともに、平坦性の良い障壁層４１が得られ、井戸層４２との間の界面急峻性が向上する。さらに、井戸層４２よりも高温で障壁層４１を形成する際に、加熱による井戸層４２の消失を抑制できる。また、膜厚の均一な井戸層４２を形成することができる。これにより、発光効率の高い半導体発光素子１１０が、歩留まりよく得られる。

なお、障壁層４１が４層以上を含む場合、これらの層のうち、上記説明した要件を満たす３つの層が、第１層ＢＬ１、第２層ＢＬ２及び第３層ＢＬ３の各々に相当することになる。そして、第１層ＢＬ１は、井戸層４１に接する。

以下、半導体発光素子１１０の具体的な構成の一例について説明する。なお、本具体例の半導体発光素子１１０は、発光ダイオード（ＬＥＤ：Light Emitting Diode）である。

図２に表したように、半導体発光素子１１０においては、例えばサファイアからなる基板１０の主面に、バッファ層１１が設けられ、その上に、ＧａＮ下地層２１と、ｎ形ＧａＮコンタクト層２２と、が設けられる。ｎ形ＧａＮコンタクト層２２は、ｎ形半導体層２０に含まれる。なお、便宜的に、ＧａＮ下地層２１もｎ形半導体層２０に含めても良い。

そして、ｎ形ＧａＮコンタクト層２２の上に、ｎ形超格子層３０、活性層（発光層４０）が設けられ、その上に、ｐ形ＡｌＧａＮ層５１（電子オーバーフロー防止層）、ｐ形ＧａＮ層５２及びｐ形ＧａＮコンタクト層５３が、この順で設けられている。ｐ形ＡｌＧａＮ層５１、ｐ形ＧａＮ層５２及びｐ形ＧａＮコンタクト層５３は、ｐ形半導体層５０に含まれる。

そして、ｎ形半導体層２０であるｎ形ＧａＮコンタクト層２２の一部、ならびに、その一部に対応するｎ形超格子層３０、発光層４０及びｐ形半導体層５０が除去され、ｎ形ＧａＮコンタクト層の上にｎ側電極７０が設けられる。一方、ｐ形ＧａＮコンタクト層５３の上にｐ側電極８０が設けられる。

本実施形態に係る半導体発光素子１１０は、例えば以下のようにして製造される。
まず、例えばサファイアからなる基板１０の主面上に、バッファ層１１を形成した後、ＧａＮ下地層２１を結晶成長させる。結晶成長には、例えば有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）が用いられる。この他、分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）により結晶成長を行っても良い。ＧａＮ下地層２１の厚さは、例えば２μｍ（マイクロメートル）とされる。また、ＧａＮ下地層２１にはｎ形不純物をドープしてもよい。

なお、基板１０には、サファイア以外に、ＧａＮ、ＳｉＣ、Ｓｉ及びＧａＡsなどの各種の材料を用いることができる。

次に、ＧａＮ下地層２１の上に、ｎ形ＧａＮコンタクト層２２を結晶成長させる。ｎ形ＧａＮコンタクト層２２にドープするｎ形不純物として、Ｓｉが用いられる。ただし、この他、ｎ形不純物として、Ｇｅ、Ｔｅ及びＳｎなど種々の元素を用いることが可能である。ｎ形ＧａＮコンタクト層２２におけるＳｉのドーピング量は、例えば、２×１０^１８ｃｍ^−３程度とされ、ｎ側ＧａＮコンタクト層２２の厚さは、例えば４μｍである。

なお、ＧａＮ下地層２１及びｎ形ＧａＮコンタクト層２２を成長させる際の成長温度は、いずれも１０００℃〜１１００℃である。

また、ｎ形ＧａＮコンタクト層２２として、ＧａＮ層ではなく、厚さが４μｍ程度のＩｎ_０．０１Ｇａ_０．９９Ｎを用いても良い。Ｉｎ_０．０１Ｇａ_０．９９Ｎを用いる場合の成長温度は、例えば７００℃〜９００℃である。

次に、ｎ形ＧａＮコンタクト層２２の上に、ｎ形超格子層３０を形成する。ｎ形超格子層３０として、例えば、交互に積層された、アンドープのＩｎ_０．０５Ｇａ_０．９５Ｎ層と、アンドープのＧａＮ層と、を含む超格子構造を用いることができる。膜厚は、例えば、Ｉｎ_０．０５Ｇａ_０．９５Ｎ層が１ｎｍであり、ＧａＮ層が２ｎｍであり、成長温度は、例えば７００℃〜９００℃である。ｎ形超格子層３０には、Ｓｉなどのｎ形不純物をドープしてもよい。

次に、ｎ形超格子層３０の上に、発光層４０を形成する。キャリアガスには、窒素及び／または水素が用いられる。
例えば、まず、１層目の第１障壁層Ｂ１を形成する。このとき、まず、例えば、アンドープのＧａＮを含む第１層ＢＬ１を形成する。厚さは、例えば１ｎｍとされる。

その後、第１層ＢＬ１の上に、アンドープのＡｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦０．０５）を含む第２層ＢＬ２を形成する。厚さは、例えば２ｎｍとされる。

その後、第２層ＢＬ２の上に、例えばアンドープのＧａＮを含む第３層ＢＬ３を形成する。厚さは、例えば９．５ｎｍとされる。

これにより、障壁層４１の厚さは、例えば１２．５ｎｍとなる。このように、第１層ＢＬ１及び第２層ＢＬ２の厚さ（この例ではそれぞれ１ｎｍ及び２ｎｍ）は、第３層ＢＬ３の厚さ（この例では９．５ｎｍ）に対して薄く設定される。

その後、第３層ＢＬ３の上に、１層目の第１井戸層Ｗ１を形成する。この井戸層Ｗ１には、例えばアンドープのＩｎ_０．１５Ｇａ_０．８５Ｎが用いられ、厚さは、例えば１．５ｎｍとされる。

その後、同様にして、障壁層４１（第２障壁層Ｂ２〜第ｎ障壁層Ｂｎ）と、井戸層４２（第２井戸層Ｗ２〜第ｎ井戸層Ｗｎ）と、を交互に繰り返して形成する。そして、最後の第（ｎ＋１）障壁層Ｂ（ｎ＋１）を形成する。これにより、障壁層４１と井戸層４２とが交互に積層された多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造の発光層４０が形成される。なお、上記の「ｎ」は例えば８とされる。また、発光層４０は単一量子井戸（ＳＱＷ：Single Quantum Well）構造であってもよい。

障壁層４１と井戸層４２とが交互に積層された構造において、第２層ＢＬ２と井戸層４２との間に第１層ＢＬ１が設けられるため、この第１層ＢＬ１によって井戸層４２に加わる歪みが抑制される。これにより、発光層４０での発光波長の長波長化、高効率化が達成される。

なお、井戸層４２の成長温度は、例えば６００℃〜８００℃である。第３層ＢＬ３の成長温度は、井戸層４２よりも高く、例えば７００℃〜１０００℃である。第１層ＢＬ１お及び第２層ＢＬ２の成長温度は、井戸層４２の成長温度以上で、第３層ＢＬ３の成長温度よりも低い、例えば６００℃〜１０００℃とする。このように、第３層ＢＬ３は、第１層ＢＬ１及び第２層ＢＬ２よりも高い温度で形成される。これにより、第３層ＢＬ３の結晶性が向上し、発光層４０での発光効率が向上する。

なお、上記の障壁層４１及び井戸層４２は、室温における発光層４０のフォトルミネッセンスの波長が４５０ｎｍとなるように設計されている例である。

発光層４０には、Ｓｉなどのｎ形不純物やＭｇなどのｐ形不純物をドープしてもよい。また、ＡｌやＩｎなどのIII族元素をアイソエレクトロニックドーピングしてもよい。不純物は、井戸層４２及び障壁層４１の両方にドープしても良く、井戸層４２及び障壁層４１の少なくとも一方のみにドープしてもよい。また、障壁層４１については、第１層ＢＬ１、第２層ＢＬ２及び第３層ＢＬ３のすべてにドープしても良く、第１層ＢＬ１、第２層ＢＬ２及び第３層ＢＬ３の少なくとも一部にドープしても良い。

次に、発光層４０の上に、ｐ形ＡｌＧａＮ層５１を形成する。ｐ形ＡｌＧａＮ層５１には、ｐ形不純物がドープされたＡｌ_０．２Ｇａ_０．８Ｎを用いることができる。ｐ形ＡｌＧａＮ層５１の厚さは、例えば１０ｎｍ程度である。ｐ形ＡｌＧａＮ層５１は、電子オーバーフロー防止層の機能を有する。ｐ形不純物としては例えばＭｇが用いられ、Ｍｇの濃度は、例えば１×１０^１９ｃｍ^−３程度とされる。ただし、この他、ｐ形不純物には、Ｚｎ及びＣなど種々の元素を用いることが可能である。なお、ｐ形ＡｌＧａＮ層５１となるＡｌ_０．２Ｇａ_０．８Ｎの成長温度は、例えば１０００℃〜１１００℃である。

次に、ｐ形ＡｌＧａＮ層５１の上に、ｐ形ＧａＮ層５２を形成する。ｐ形ＧａＮ層５２には、Ｍｇがドープされたｐ形ＧａＮ層を用いることができる。ｐ形ＧａＮ層５２の厚さは、例えば１００ｎｍ程度である。ｐ形不純物としてＭｇを用いることができ、Ｍｇの濃度は、例えば１×１０^１９ｃｍ^−３程度とされる。ｐ形ＧａＮ層５２となるＧａＮの成長温度は、例えば１０００℃〜１１００℃である。

そして、ｐ形ＧａＮ層５２の上に、ｐ形ＧａＮコンタクト層５３を形成する。ｐ形ＧａＮコンタクト層５３において、ｐ形不純物として、例えばＭｇが用いられる。Ｍｇの濃度は、例えば１×１０^２０ｃｍ^−３程度であり、ｐ形ＧａＮコンタクト層５３の厚さは、例えば１０ｎｍ程度である。

このような各層の結晶成長を行った積層構造体に対して、以下のデバイスプロセスを行う。
すなわち、ｐ形ＧａＮコンタクト層５３の上にｐ側電極８０を形成する。ｐ側電極８０には、例えばパラジウム−白金−金（Ｐｄ／Ｐｔ／Ａｕ）の複合膜が用いられる。Ｐｄ膜の厚さは、例えば０．０５μｍである。また、Ｐｔ膜の厚さは、例えば０．０５μｍである。また、Ａｕ膜の厚さは、例えば０．０５μｍである。ただし、ｐ側電極８０には、この他、酸化インジウムスズ（ＩＴＯ）などの透明性電極や、Ａｇなどの反射性の高い金属を用いることが可能である。

この後、上記の積層構造体の一部にドライエッチングを施し、ｎ形ＧａＮコンタクト層２２を露出させ、ｎ側電極７０を形成する。ｎ側電極７０としては、例えばチタン−白金−金（Ｔｉ／Ｐｔ／Ａｕ）の複合膜が用いられる。Ｔｉ膜の厚さは、例えば０．０５μｍ程度である。また、Ｐｔ膜の厚さは、例えば０．０５μｍ程度である。また、Ａｕ膜の厚さは、例えば１．０μｍ程度である。
これにより、図２に例示した半導体発光素子１１０が作製される。

図３〜図５は、障壁層の表面の状態を例示する図である。
すなわち、図３（ａ）及び図３（ｂ）は、第２層ＢＬ２を有していない障壁層４１ａの表面を例示している。
また、図４（ａ）及び図４（ｂ）は、Ａｌ組成比０．５％の第２層ＢＬ２を有する障壁層４１ｂの表面を例示している。
また、図５（ａ）及び図５（ｂ）は、Ａｌ組成比５％の第２層ＢＬ２を有する障壁層４１ｃの表面を例示している。
図３（ａ）、図４（ａ）及び図５（ａ）は、障壁層４１ａ、４１ｂ及び４１ｃの表面における原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）像である。また、これらの図では、白い部分ほど表面の高さが高い箇所を示し、黒い部分ほど表面の高さが低い箇所を示している。
また、図３（ｂ）、図４（ｂ）及び図５（ｂ）は、障壁層４１ａ、４１ｂ及び４１ｃの表面における蛍光顕微鏡での観察像である。これらの図では、白い部分が結晶欠陥を示している。

図４に表した障壁層４１ｂの表面では、図３に表した障壁層４１ａ及び図５に表した障壁層４１ｃに比べて平坦性が良い。また、図３に表した障壁層４１ａでは、図４に表した障壁層４１ｂ及び図５に表した障壁層４１ｃに比べて結晶欠陥が多く現れている。さらに、図５に表した障壁層４１ｃでは、図４に表した障壁層４１ｂに比べてさらに結晶欠陥が少ない。

図６は、半導体発光素子の一部である発光層４０の一部の断面ＴＥＭ（Transmission Electron Microscope）像を例示する図である。
すなわち、同図（ａ）は、井戸層４２と、上記の障壁層４１ａと、を有する発光層４０を例示している。また、同図（ｂ）は、井戸層４２と、上記の障壁層４１ｃと、を有する発光層４０を例示している。

図６（ａ）に表した発光層４０では、図中破線丸印Ａで示す部分のように、井戸層４２の一部に消失が見られる。一方、図６（ｂ）に表した発光層４０では、井戸層４２の消失は見られない。

このように、障壁層４１が第２層ＢＬ２を有する半導体発光素子では、障壁層４１の結晶欠陥が抑制される。これにより、障壁層４１を成長させる際に、加熱による井戸層４２の消失が抑制される。
また、障壁層４１の第１層ＢＬ１により、井戸層４２と第２層ＢＬ２との間の歪みが抑制される。これにより、長波長域での発光効率が向上する。

一般に、ＩｎＧａＮを含む井戸層４２を形成した場合、井戸層４２内でＩｎ組成比の分布が生じる。この井戸層４２上に障壁層４１を形成すると、Ｉｎ組成比が高い領域で障壁層４１の成長が阻害され、障壁層４１にピット（結晶欠陥）が形成されやすくなる。このピットが、障壁層４１の平坦性に影響を与える。

障壁層４１の膜厚に分布が生じると、十分な量子効果が得られない。加えて、障壁層４１を形成する際に、井戸層４２が部分的に分解、消失する場合もある。また、井戸層４２と障壁層４１とを積層していく過程で、ピット内部のＩｎ組成比の高い領域で異常成長が生じ、発光層４０に引き続き、発光層４０よりも高温でｐ形半導体層５０を形成する際に、異常成長部を起点として発光層４０の劣化が起こり、発光効率に影響を与える。

本実施形態に係る半導体発光素子１１０では、Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦０．０５）を含む第２層ＢＬ２が設けられていることで、障壁層４１に形成されるピットが大幅に抑制される。これにより、表面平坦性の良い障壁層４１が得られる。すなわち、障壁層４１に少量のＡｌを含む第２層ＢＬ２を設けることで、障壁層成長時に横方向成長が促進される。これにより、井戸層４２が十分に被覆され、次に積層される障壁層４１（例えば、第３層ＢＬ３）の平坦性が向上する。加えて、障壁層４１を形成する際の、井戸層４２の消失が抑制される。
本実施の形態に係る半導体発光素子について、比較例と比較しながら説明する。

図７は、本実施の形態に係る半導体発光素子及び比較例の半導体発光素子の構成を例示する模式図である。すなわち、これらの図は、半導体発光素子の発光部における伝導帯のエネルギーバンドをモデル的に示しており、図７（ａ）は第１実施例に係る半導体発光素子１２０に対応し、図７（ｂ）〜（ｅ）は、第１〜第４比較例の半導体発光素子１９１〜１９４に対応する。

第１実施例の半導体発光素子１２０は、図１に例示した半導体発光素子１１０の構成と同様の構成を有する。以下、この図をもとに第１実施例について説明する。半導体発光素子１２０は、以下のようにして作製された。

まず、有機洗浄及び酸洗浄によって処理したサファイア基板を、ＭＯＣＶＤ装置の反応室内に導入し、トリメチルガリウム（ＴＭＧ）、アンモニア（ＮＨ_３）を用い、ＧａＮよりなるバッファ層１１を３０ｎｍ形成した。

次に、キャリアガスとして窒素及び水素を用い、原料ガスとしてＴＭＧ及びアンモニアを用い、不純物原料ガスとしてシラン（ＳｉＨ_４）を用いて、１１２０℃でアンドープのＧａＮ下地層２１を２μｍの厚さで形成し、続いて、ｎ形ＧａＮコンタクト層２２を４μｍの厚さで形成した。

次に、窒素雰囲気にて、ＴＭＧ及びアンモニアを用いて、８００℃でアンドープのＧａＮを２ｎｍの厚さで形成し、続いて、同温度にて、さらにトリメチルインジウム（ＴＭＩ）を追加し、アンドープのＩｎ_０．０７Ｇａ_０．９３Ｎを１ｎｍの厚さで形成した。これらの操作を２０回繰り返し、最後に、不純物原料ガスとしてシランを追加し、ｎ形ＧａＮを２ｎｍの厚さで形成することで、ｎ形超格子層３０を形成した。

次に、窒素雰囲気にて、ＴＭＧ及びアンモニアを用い、８００℃でアンドープのＧａＮよりなる第１層ＢＬ１を１ｎｍの厚さで形成し、さらにトリメチルアルミニウム（ＴＭＡ）、ＴＭＧ及びアンモニアを用いて、８００℃でアンドープのＡｌ_{０．００５}Ｇａ_{０．９９５}Ｎよりなる第２層ＢＬ２を２ｎｍの厚さで形成した。

その後、基板温度を８５０℃として、ＴＭＧ及びアンモニアを用い、アンドープのＧａＮよりなる第３層ＢＬ３を９．５ｎｍの厚さで形成した。これにより、第１〜第３層ＢＬ１〜ＢＬ３を含む総膜厚１２．５ｎｍの第１障壁層Ｂ１を形成した。

続いて、基板温度を７３０℃にして、ＴＭＧ、ＴＭＩ及びアンモニアを用い、アンドープのＩｎ_０．２５Ｇａ_０．７５Ｎよりなる第１井戸層Ｗ１を１．５ｎｍの厚さで形成した。

その後、同温度にて、ＴＭＧ及びアンモニアを用い、第２障壁層Ｂ２の一部となる、アンドープのＧａＮよりなる第１層ＢＬ１を１ｎｍの厚さで形成し、さらにトリメチルアルミニウム（ＴＭＡ）、ＴＭＧ及びアンモニアを用いて、アンドープのＡｌ_{０．００５}Ｇａ_{０．９９５}Ｎよりなる第２層ＢＬ２を２ｎｍの厚さで形成した。

その後、基板温度を８５０℃として、ＴＭＧアンモニアを用い、アンドープのＧａＮよりなる第３層ＢＬ３を９．５ｎｍの厚さで形成した。これにより、第１〜第３層ＢＬ１〜ＢＬ３を含む総膜厚１２．５ｎｍの第２障壁層Ｂ２を形成した。この井戸層４２、第１層ＢＬ１、第２層ＢＬ２及び第３層ＢＬ３の形をさらに７回繰り返し、発光層４０を形成した。

次に、窒素及び水素を含む雰囲気にて、ＴＭＡ、ＴＭＧ及びアンモニアを用い、さらに不純物原料としてビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いて、１０３０℃にて、ｐ形ＡｌＧａＮ層５１を１０ｎｍの厚さで形成した。さらに、ＴＭＧ及びアンモニアを用いて、ｐ形ＧａＮ層５２を８０ｎｍの厚さで形成し、さらに、ｐ形ＧａＮコンタクト層５３を５ｎｍの厚さで形成した。

成長終了後、温度を室温まで下げ、上記のようにして得られた多層構造の一部をｎ形ＧａＮコンタクト層２２に達するまでドライエッチングによって除去し、露出したｎ形ＧａＮコンタクト層２２にＴｉ／Ｐｔ／Ａｕを含むｎ側電極７０を形成した。また、ｐ形ＧａＮコンタクト層５３上に、ＩＴＯを含むｐ側電極８０を形成した。

以下、比較例について説明する。
（比較例１）
図７（ｂ）に表したように、第１比較例の半導体発光素子１９１は、７３０℃で井戸層４２を形成後、引き続き、障壁層４１として、アンドープのＧａＮよりなる第１層を２ｎｍの厚さで形成した後、８５０℃でアンドープのＧａＮよりなる第３層ＢＬ３を１０．５ｎｍ形成したものである。すなわち、アンドープのＡｌ_{０．００５}Ｇａ_{０．９９５}Ｎよりなる第２層ＢＬ２が設けられていない。

（比較例２）
図７（ｃ）に表したように、第２比較例の半導体発光素子１９２は、７３０℃で井戸層４２を形成後、引き続き、障壁層４１として、アンドープのＡｌ_{０．００５}Ｇａ_{０．９９５}Ｎよりなる第２層ＢＬ２を２ｎｍの厚さで形成した後、８５０℃でアンドープのＧａＮよりなる第３層ＢＬ３を１０．５ｎｍの厚さで形成したものである。すなわち、アンドープのＧａＮよりなる第１層ＢＬ１が設けられていない。

（比較例３）
図７（ｄ）に表したように、第３比較例の半導体発光素子１９３は、７３０℃で井戸層４２を形成後、引き続き、障壁層４１として、アンドープのＧａＮよりなる第１層ＢＬ１を７．５ｎｍの厚さで形成した後、アンドープのＡｌ_{０．００５}Ｇａ_{０．９９５}Ｎよりなる第２層ＢＬ２を２ｎｍの厚さで形成した後、８５０℃でアンドープのＧａＮよりなる第３層ＢＬ３を３ｎｍの厚さで形成したものである。すなわち、第１層ＢＬ１の厚さが、第３層ＢＬ３の厚さよりも厚い。

（比較例４）
図７（ｅ）に表したように、第４比較例の半導体発光素子１９４においては、障壁層４１は、第１層ＢＬ１、第２層ＢＬ２及び第３層ＢＬ３を有する。ただし、半導体発光素子１９４においては、第２層ＢＬ２として、アンドープのＡｌ_０．１５Ｇａ_０．８５Ｎが用いられる。すなわち、Ａｌ_ｘＧａ_１−ｘＮにおけるＡｌ組成比ｘが０．１５であり、０＜ｘ≦０．０５を満たさない。

図８は、本実施の形態に係る半導体発光素子及び比較例の半導体発光素子の特性を例示するグラフ図である。

すなわち、同図は、２０ｍＡの電流を通電した際の発光出力を示しており、同図の縦軸は、第１比較例の半導体発光素子１９１の発光出力を１とした規格化発光出力Ｉｒである。

発光波長は、半導体発光素子１２０及び第１〜第４比較例の半導体発光素子１９１〜１９４のすべてで、５００ｎｍの青緑色発光を示した。

図８に表したように、本実施形態に係る半導体発光素子１２０における発光出力（規格化発光出力Ｉｒ）は、比較例のいずれよりも高い。

第１実施例に係る半導体発光素子１２０においては、障壁層４１が、上記の第１層ＢＬ１、第２層ＢＬ２及び第３層ＢＬ３有することで、平坦性の良い障壁層４１が形成される。

すなわち、半導体発光素子１２０では、Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦０．０５）を含む第２層ＢＬ２が設けられていることで、障壁層４１に形成されるピット（欠陥）が大幅に抑制される。これにより、障壁層の結晶性が向上し、表面平坦性の良い障壁層４１が得られる。加えて、障壁層４１を形成する際の、井戸層４２の消失が抑制され、発光効率が向上する。さらに、素子特性のばらつきが低減する。

さらに、井戸層４２と第２層ＢＬ２との間に第１層ＢＬ１が設けられることで、井戸層４２に生じる欠陥やＩｎ相分離が抑制され、井戸層の結晶性が向上する。

また、半導体発光素子１２０では、井戸層４２内でのキャリアの閉じ込め効果が高まる
そして、第３層ＢＬ３が、高温度で形成されることで、結晶性が向上し、また、より表面平坦性の良い障壁層４１が得られる。その結果、井戸層４２との界面急峻性が向上し、発光効率がさらに向上する。

第１比較例において、第１実施例よりも発光出力が低いのは、第３層ＢＬ３を形成する際に井戸層４２が部分的に消失したためであると考えられる。また、障壁層４１に形成されたピットによって生じた異常成長によって、高温でｐ形半導体層５０を形成する際に活性層（発光層４０）が熱劣化し、発光ピークのブロードニングが確認された。その結果、発光出力が低下したものと考えられる。

第２比較例の発光出力は、第１比較例よりも向上している。これは、Ａｌ_{０．００５}Ｇａ_{０．９９５}Ｎよりなる第２層ＢＬ２を設けることで井戸層の消失が抑制され、均一な井戸層が得られたためである。
しかし、第２比較例は、第１実施例と比較すると発光出力が小さい。第２比較例では、第２層ＢＬ２と井戸層４２とが直接接しているため、第２層ＢＬ２と井戸層４２とにおける格子不整合が大きい。その結果、第２比較例では、井戸層４２に加わる歪みや欠陥が増大しやすい。これにより、第２比較例では、第１実施例に比べ、結晶性が悪く、発光出力が低下したものと考えられる。

第３比較例は、第１比較例に比べ、出力が低下している。これは、第１層ＢＬ１が厚いため、第２層ＢＬ２での平坦化効果が十分に得られなくなり、高温でｐ形半導体層５０を形成するときに発光層４０が劣化したためであると考えられる。

第４比較例は、第１比較例に比べ、出力が低下している。第２層ＢＬ２のＡｌ組成比ｘが０．１よりも大きい場合、過剰に供給されたＡｌによって第２層ＢＬ２の表面平坦性が悪化し、効率が低下する。第４比較例では、Ａｌ組成比が過度に高いことによって、第２層ＢＬ２の表面平坦性が悪化し、障壁層４１の結晶性が悪化したと考えられる。さらに、井戸層４２に加わる歪みや欠陥が増大したため、出力が低下したものと考えられる。

これに対し、第１実施例に係る半導体発光素子１２０では、膜厚の均一な井戸層４２が形成され、障壁層４１での欠陥の形成が抑制されることから、上記のいずれかの比較例よりも発光出力（発光効率）が高まる。さらに、均一な井戸層４２の形成により、半導体発光素子１２０の歩留まりも高まる。

（第２の実施の形態）
本発明の第２の実施の形態は、半導体発光素子の製造方法である。
本製造方法は、窒化物半導体を含むからなるｎ形半導体層２０と、窒化物半導体を含むからなるｐ形半導体層５０と、ｎ形半導体層２０とｐ形半導体層５０との間に設けられ、窒化物半導体を含む複数の障壁層４１と、複数の障壁層４１の間に設けられ、障壁層４１におけるバンドギャップエネルギーよりも小さいバンドギャップエネルギーを有する井戸層４２と、を有する半導体発光素子の製造方法である。

図９は、第２の実施の形態に係る半導体発光素子の製造方法を例示するフローチャート図である。
図９に表したように、この製造方法は、以下を含む障壁層４１の形成工程を備える。
障壁層４１の形成工程は、井戸層４１の上に第１層ＢＬ１を形成する工程（ステップＳ１１０）と、第１層ＢＬ１の上にＡｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦０．０５）を含み、第１層ＢＬ１よりもバンドギャップエネルギーが大きい第２層ＢＬ２を形成する工程（ステップＳ１２０）と、昇温する工程（ステップＳ１３０）と、第２層ＢＬ２の上に、第２層ＢＬ２のバンドギャップエネルギーよりも小さいエネルギーを有し、第１層ＢＬ１と第２層ＢＬ２との合計の厚さ以上の厚さを有する第３層ＢＬ３を、第１層ＢＬ１の形成及び第２層ＢＬ２の形成の温度よりも高い温度で形成する工程（ステップＳ１４０）と、を含む。

ここで、ステップＳ１１０及びステップＳ１２０において、第１層ＢＬ１及び第２層ＢＬ２の成長温度は、例えば６００℃〜１０００℃である。
また、ステップＳ１４０において、第３層ＢＬ３の成長温度は、第１層ＢＬ１及び第２層ＢＬ２の成長温度よりも高く、例えば７００℃〜１０００℃である。
なお、第１層ＢＬ１及び第２層ＢＬ２と、第３層ＢＬ３と、で成長雰囲気や原料ガスが異なる場合には、ステップＳ１３０において成長条件を変更することが可能である。
また、各工程の間には、成長中断を設けてもよい。すなわち、例えば、Ｖ族原料ガスだけが導入される期間を設けてもよい。この成長中断を設けることで、各障壁層ＢＬの界面急峻性が向上する。

Ｖ族原料ガスには、例えばＮＨ_３ガスを用いることができる。
一方、III族原料ガスには、例えば、Ｇａ（ＣＨ_３）_３やＧａ（Ｃ_２Ｈ_５）_３等の有機金属Ｇａ化合物ガス、並びに、Ｉｎ（ＣＨ_３）_３やＩｎ（Ｃ_２Ｈ_５）_３等の有機金属Ｉｎ化合物ガスを用いることができる。また、障壁層ＢＬ及び井戸層ＷＬがＡｌを含む場合には、III族原料として、例えば、Ａｌ（ＣＨ_３）_３やＡｌ（Ｃ_２Ｈ_５）_３等の有機金属Ａｌ化合物ガスを用いることができる。

本実施形態に係る半導体発光素子の製造方法によれば、発光効率を向上した半導体発光素子を製造することができる。

なお、上記においては、発光層４０は、井戸層４２を挟む障壁層４１の組みが複数組み設けられたＭＱＷ構成を有する例として説明したが、発光層４０は、井戸層４２を挟む障壁層４１の組みが１組み設けられたＳＱＷ（Single Quantum Well）構成を有していても良い。

なお、本実施形態に係る半導体発光素子及びその製造方法は、紫外〜青紫色〜青色〜緑色のＬＥＤの他、紫外〜青紫色〜青色〜緑色のレーザダイオード（ＬＤ：Laser Diode）などに応用できる。

なお、本明細書において「窒化物半導体」とは、Ｂ_αＩｎ_βＡｌ_γＧａ_{１−α−β−γ}Ｎ（０≦α≦１，０≦β≦１，０≦γ≦１，α＋β＋γ≦１）なる化学式において組成比α、β及びγをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むものや、導電型などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれるｎ形半導体層、ｐ形半導体層、発光層、井戸層、障壁層、電極、基板、バッファ層各要素の具体的な構成の、形状、サイズ、材質、配置関係などに関して当業者が各種の変更を加えたものであっても、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

１０…基板、 １１…バッファ層、 ２１…ＧａＮ下地層、 ２２…ｎ形ＧａＮコンタクト層、 ３０…ｎ形超格子層、 ４０…発光層、 ４１、４１ａ、４１ｂ、４１ｃ…障壁層、 ４２…井戸層、 ５０…ｐ形半導体層、 ５１…ｐ形ＡｌＧａＮ層、 ５２…ｐ形ＧａＮ層、 ５３…ｐ形ＧａＮコンタクト層、 ７０…ｎ側電極、 ８０…ｐ側電極、 １１０、１２０、１９１〜１９４…半導体発光素子、 Ｂ１〜Ｂ（ｎ＋１）…第１〜第（ｎ＋１）障壁層、 ＢＬ１…第１層、 ＢＬ２…第２層、 ＢＬ３…第３層、 Ｉｒ…規格化発光出力、 Ｗ１〜Ｗｎ…第１〜第ｎ障壁層

Claims (5)

1. 窒化物半導体を含むｎ形半導体層と、
   窒化物半導体を含むｐ形半導体層と、
   前記ｎ形半導体層と前記ｐ形半導体層との間に設けられ、窒化物半導体を含む複数の障壁層と、
   前記複数の障壁層の間に設けられ、前記障壁層におけるバンドギャップエネルギーよりも小さいバンドギャップエネルギーを有し、ＩｎＧａＮを含む井戸層と、
   を備え、
   前記複数の障壁層の少なくともいずれかは、
   第１層と、
   前記第１層よりも前記ｐ形半導体層の側に設けられた第２層と、
   前記第２層よりも前記ｐ形半導体層の側に設けられた第３層と、
   を有し、
   前記第２層は、Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦０．０５）を含み、前記第２層のバンドギャップエネルギーは、前記第１層及び前記第３層よりも大きく、
   前記第１層及び前記第２層の合計の厚さは、前記第３層の厚さ以下であることを特徴とする半導体発光素子。
2. 前記第１層は、前記井戸層に接することを特徴とする請求項１記載の半導体発光素子。
3. 前記第１層は、Ａｌ_ｙ１Ｉｎ_ｚ１Ｇａ_{１−ｙ１−ｚ１}Ｎ（０≦ｙ１≦１、０≦ｚ１≦１、０≦ｙ１＋ｚ１≦１）を含み、前記第３層は、Ａｌ_ｙ２Ｉｎ_ｚ２Ｇａ_{１−ｙ２−ｚ２}Ｎ（０≦ｙ２≦１、０≦ｚ２≦１、０≦ｙ２＋ｚ２≦１）を含むことを特徴とする請求項１または２に記載の半導体発光素子。
4. 前記第１層の厚さは、１原子層以上、５ナノメートル以下であり、
   前記第２層の厚さは、１原子層以上、５ナノメートル以下であることを特徴とする請求項１〜３のいずれか１つに記載の半導体発光素子。
5. 窒化物半導体を含むｎ形半導体層と、窒化物半導体を含むｐ形半導体層と、前記ｎ形半導体層と前記ｐ形半導体層との間に設けられ、窒化物半導体を含む複数の障壁層と、前記複数の障壁層の間に設けられ、前記障壁層におけるバンドギャップエネルギーよりも小さいバンドギャップエネルギーを有する井戸層と、を有する半導体発光素子の製造方法であって、
   前記井戸層の上に第１層を形成する工程と、
   前記第１層の上にＡｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦０．０５）を含み、前記第１層よりもバンドギャップエネルギーが大きい第２層を形成する工程と、
   前記第２層の上に、前記第２層のバンドギャップエネルギーよりも小さいエネルギーを有し、前記第１層と前記第２層との合計の厚さ以上の厚さを有する第３層を、前記第１層の形成及び前記第２層の形成の温度よりも高い温度で形成する工程と、
   を含む前記障壁層の形成工程を備えることを特徴とする半導体発光素子の製造方法。