CN103794690B - GaN基发光二极管及其制作方法 - Google Patents

GaN基发光二极管及其制作方法 Download PDF

Info

Publication number
CN103794690B
CN103794690B CN201410055139.6A CN201410055139A CN103794690B CN 103794690 B CN103794690 B CN 103794690B CN 201410055139 A CN201410055139 A CN 201410055139A CN 103794690 B CN103794690 B CN 103794690B
Authority
CN
China
Prior art keywords
layer
gan
barrier layer
sub
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410055139.6A
Other languages
English (en)
Other versions
CN103794690A (zh
Inventor
张冀
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foshan Nationstar Semiconductor Co Ltd
Original Assignee
Foshan Nationstar Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foshan Nationstar Semiconductor Co Ltd filed Critical Foshan Nationstar Semiconductor Co Ltd
Priority to CN201410055139.6A priority Critical patent/CN103794690B/zh
Publication of CN103794690A publication Critical patent/CN103794690A/zh
Application granted granted Critical
Publication of CN103794690B publication Critical patent/CN103794690B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种GaN基发光二极管及其制作方法，所述发光二极管的量子阱包括阱层和垒层，阱层为InxGa1‑xN阱层，垒层为InyGa1‑yN垒层，其中，y<x<1，0<x<1，0≤y<1，阱层和/或垒层的内部具有至少一层GaN隧穿层，由于GaN隧穿层的增加，在阱层或垒层生长到一定厚度，出现In聚集之前，生长一层GaN隧穿层，从而避免阱层和/或垒层出现In聚集现象，提高了量子阱的晶体质量，进而提高了发光二极管的发光效率。

Description

GaN基发光二极管及其制作方法
技术领域
本发明涉及半导体器件制作技术领域，更具体的说是涉及GaN基发光二极管及其制作方法。
背景技术
发光二级管（Light-Emitting Diode，简称LED）具有高亮度、低能耗、长寿命、响应速度快等优点，作为新型高效固体光源，在室内照明、景观照明、显示屏、信号指示等领域都有广泛的应用。随着发光二极管的发展，GaN基发光二极管成为市场的主流产品。
并且，现今市场对于蓝绿光LED需求越来越大，对蓝绿光LED的性能要求也越来越高。目前蓝绿光LED的量子阱有源层一般为InxGa1-xN/InyGa1-yN，其中InxGa1-xN阱层中的In组分x大于InyGa1-yN垒层中In组分y。由于在量子阱有源层生长过程中，出现生长层缺陷，影响LED发光效率，因此，如何提高蓝绿光LED内量子效率成为现在研究的热点。
发明内容
有鉴于此，本发明提供一种GaN基发光二极管及其制作方法，以提高蓝绿光LED的内量子效率，提高LED的发光效率。
为实现上述目的，本发明提供如下技术方案：
一种GaN基发光二极管，包括：
衬底；
位于所述衬底表面的缓冲层；
位于所述缓冲层表面的n型GaN层；
位于所述n型GaN层表面的至少一个量子阱，所述量子阱包括阱层和位于所述阱层表面上的垒层，所述阱层为InxGa1-xN阱层，所述垒层为InyGa1-yN垒层，其中，y<x<1，0<x<1，0≤y<1，所述阱层和/或所述垒层的内部具有至少一层GaN隧穿层；
位于所述量子阱表面的电子阻挡层；
位于所述电子阻挡层表面的p型GaN层。
优选地，所述量子阱中的阱层为包括两层子阱层和位于所述两层子阱层之间的一层GaN隧穿层的多层结构。
优选地，所述两层子阱层的厚度均小于3nm，大于0，且两层子阱层的厚度之和的范围为2nm-5nm，包括端点值。
优选地，当0<y<1时，所述量子阱中的垒层为包括多层子垒层和位于相邻两层子垒层之间的GaN隧穿层的多层结构。
优选地，当0<y<1时，所述量子阱中的阱层和所述垒层的内部均具有至少一层GaN隧穿层。
优选地，所述多层子垒层的厚度均小于3nm，大于0，且所述多层子垒层的厚度之和的范围为4nm-20nm，包括端点值。
优选地，所述GaN隧穿层的厚度范围为包括端点值。
优选地，所述量子阱的个数为1-20个。
本发明还提供了一种GaN基发光二极管的制作方法，所述GaN基发光二极管的量子阱的阱层内部具有至少一层GaN隧穿层的多层结构；
所述GaN基发光二极管的制作方法为：
A1、提供具有缓冲层和n型GaN层的半导体衬底；
B1、在所述n型GaN层表面生长形成第一InxGa1-xN子阱层；
C1、停止生长InxGa1-xN子阱层的含铟气体通入，生长形成GaN隧穿层；
D1、通入生长InxGa1-xN子阱层的含铟气体，生长形成第二InxGa1-xN子阱层；
E1、在第二InxGa1-xN子阱层表面生长形成InyGa1-yN垒层，其中，y<x<1，0<x<1，0≤y<1；
F1、在InyGa1-yN垒层表面依次生长形成电子阻挡层和p型GaN层，形成发光二极管。
优选地，所述量子阱的个数为一个或多个。
优选地，所述量子阱为多个时，在步骤E1和步骤F1之间还包括：
E11、在InyGa1-yN垒层表面继续生长形成第一InxGa1-xN子阱层；
E12、重复步骤C1、步骤D1和步骤E1至少一次。
本发明还提供了另一种GaN基发光二极管的制作方法，所述量子阱的垒层为包括多层InyGa1-yN子垒层和位于相邻两层InyGa1-yN子垒层之间的GaN隧穿层的多层结构，其中，0<y<1；
所述GaN基发光二极管的制作方法为：
A2、提供具有缓冲层和n型GaN层的半导体衬底；
B2、在所述n型GaN层表面生长形成InxGa1-xN阱层；
C2、在所述InxGa1-xN阱层表面生长形成第一InyGa1-yN子垒层；
D2、停止生长InyGa1-yN的含铟气体通入，生长形成GaN隧穿层；
E2、通入生长InyGa1-yN的含铟气体，生长形成第二InyGa1-yN子垒层；
G2、在形成的InyGa1-yN子垒层表面生长形成电子阻挡层和p型GaN层，形成发光二极管。
优选地，在步骤E2与步骤G2之间还包括：
F2、重复步骤D2和步骤E2，至少一次。
优选地，所述量子阱的个数为一个或多个。
优选地，所述量子阱为多个时，在步骤F2和步骤G2之间还包括：
F21、在InyGa1-yN子垒层表面形成InxGa1-xN阱层；
F22、重复步骤C2至步骤F2至少一次。
本发明还提供了又一种GaN基发光二极管的制作方法，所述量子阱的InxGa1-xN阱层和InyGa1-yN垒层的内部均具有至少一层GaN隧穿层，其中，y<x<1，0<x<1，0<y<1；
所述GaN基发光二极管的制作方法为：
A3、提供具有缓冲层和n型GaN层的半导体衬底；
B3、在所述n型GaN层表面生长形成第一InxGa1-xN子阱层；
C3、停止生长InxGa1-xN子阱层的含铟气体通入，生长形成GaN隧穿层；
D3、通入生长InxGa1-xN子阱层的含铟气体，生长形成第二InxGa1-xN子阱层；
E3、在第二InxGa1-xN子阱层表面生长形成第一InyGa1-yN子垒层；
F3、停止生长InyGa1-yN的含铟气体通入，生长形成GaN隧穿层；
G3、通入生长InyGa1-yN的含铟气体，生长形成第二InyGa1-yN子垒层；
I3、在InyGa1-yN垒层表面依次生长形成电子阻挡层和p型GaN层，形成发光二极管。
优选地，在步骤G3和步骤I3之间还包括：
H3、重复步骤F3和步骤G3，至少一次。
优选地，所述量子阱的个数为一个或多个。
优选地，所述量子阱为多个时，在步骤H3和步骤I3之间还包括：
H31、在InyGa1-yN子垒层表面形成第一InxGa1-xN子阱层；
H32、重复步骤C3至步骤H3，至少一次。
经由上述的技术方案可知，本发明提供的GaN基发光二极管，包括至少一个量子阱，所述量子阱内的阱层和/或垒层的内部具有至少一层GaN隧穿层。即本发明提供的GaN基发光二极管在有源层的阱层和垒层的至少一层中插入GaN隧穿层，使得GaN基发光二极管的阱层或垒层生长一定厚度后，生长一层GaN隧穿层，避免阱层或垒层中的In组分过多，造成In分布不均，形成In聚集对后续制程造成影响，进而保证了量子阱中阱层和/或垒层的晶体质量，提高了LED的发光效率。
本发明还提供了上述GaN基发光二极管的制作方法，在生长阱层和/或垒层的过程中，生长一层或多层GaN隧穿层，以避免In聚集影响阱层和/或垒层的晶体质量，进而提高了LED的发光效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为传统的发光二极管内InxGa1-xN/InyGa1-yN量子阱结构示意图；
图2为本发明提供的一种阱层中包含GaN隧穿层的GaN基发光二极管的结构示意图；
图3为本发明提供的一种垒层中包含GaN隧穿层的GaN基发光二极管的结构示意图；
图4为本发明提供的一种阱层和垒层中均包含GaN隧穿层的GaN基发光二极管的结构示意图；
图5为本发明提供的一种GaN基发光二极管的制作方法流程图；
图6为本发明提供的另一种GaN基发光二极管的制作方法流程图；
图7为本发明提供的又一种GaN基发光二极管的制作方法流程图。
具体实施方式
正如背景技术部分所述，现有技术中的蓝绿光GaN基LED的内量子效率还有待提高。
发明人发现，出现上述现象的原因是，在传统的量子阱，如图1所示，包括阱层101和位于所述阱层表面的垒层102，在有源层（阱层和垒层）生长过程中，随着InxGa1-xN阱层或InyGa1-yN垒层的生长，有源层厚度增加，阱层或垒层中的In组分分布变得不均匀，甚至在生长结束时会在下一个生长界面形成In“聚集”，严重情况下会形成In的纳米级的“球”（In-droplet），在这种界面下生长的下一个层结构（阱层或垒层）的晶体质量也会随之变差，影响LED的发光效率。对于多量子阱LED来说，还会进一步影响后面阱层和垒层的生长，形成恶性循环，严重影响多量子阱LED的发光效率。
基于此，发明人经过研究发现，提供了一种GaN基发光二极管，包括：
衬底；
位于所述衬底表面的缓冲层；
位于所述缓冲层表面的n型GaN层；
位于所述n型GaN层表面的至少一个量子阱，所述量子阱包括阱层和位于所述阱层表面上的垒层，所述阱层为InxGa1-xN阱层，所述垒层为InyGa1-yN垒层，其中，y<x<1，0<x<1，0≤y<1，所述阱层和/或所述垒层的内部具有至少一层GaN隧穿层；
位于所述量子阱表面的电子阻挡层；
位于所述电子阻挡层表面的p型GaN层。
由上述的技术方案可知，本发明提供的GaN基发光二极管在有源层的阱层和垒层的至少一层中设置了GaN隧穿层，使得GaN基发光二极管的阱层或垒层生长一定厚度后，生长一层GaN隧穿层，避免阱层或垒层中的In组分过多，造成In分布不均，形成In聚集对后续制程造成影响，进而保证了量子阱中阱层和/或垒层的晶体质量，提高了LED的发光效率。
以上是本申请的核心思想，下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
下面通过几个实施例具体描述本发明中提供的GaN基发光二极管及其制作方法。
本发明的一个实施例公开了一种GaN基发光二极管，包括：衬底；位于所述衬底表面的缓冲层；位于所述缓冲层表面的n型GaN层；位于所述n型GaN层表面的至少一个量子阱，所述量子阱包括阱层和位于所述阱层表面上的垒层，所述阱层为InxGa1-xN阱层，所述垒层为InyGa1-yN垒层，其中，y<x<1，0<x<1，0≤y<1，所述阱层和/或所述垒层的内部具有至少一层GaN隧穿层；位于所述量子阱表面的电子阻挡层；位于所述电子阻挡层表面的p型GaN层。
本实施例中所述GaN基发光二极管可以为单量子阱发光二极管，也可以是多量子阱发光二极管，本实施例中对此不做限定，优选地所述发光二极管中的量子阱数量为1-20个。
本实施例中所述发光二极管的量子阱中的阱层为InxGa1-xN阱层，其中，0<x<1，所述量子阱中的垒层为InyGa1-yN垒层，其中，y<x<1，且0≤y<1，即本实施例中所述量子阱的垒层可以为InyGa1-yN垒层也可以为GaN垒层，本实施例中对此不做限定。
需要说明的是，由InGaN本身的物理、化学性质决定，在InGaN生长过程中，随着阱层或垒层厚度的不断增加，In组分会不断升高，其分布变得不均匀，会形成In聚集。本实施例中提供的发光二极管，在阱层或垒层中加入了至少一层的GaN隧穿层，或者同时在阱层和垒层中加入至少一层GaN隧穿层，在阱层或垒层生长到一定厚度，In组分出现分布不均匀时，停止生长InGaN层，生长一层GaN层，然后继续生长含In的阱层或垒层，从而避免阱层或垒层中出现In聚集，影响量子阱的晶体质量。
发明人经过实践发现，在阱层或垒层In浓度不同时，一般形成In聚集的InGaN层的厚度为3nm-4nm，因此，本实施例中优选的，在生长阱层或垒层到3nm时或小于3nm时，即停止In源的通入，仅通入Ga源和N源，生长形成GaN隧穿层。本实施例中在未加入GaN隧穿层时，所述量子阱阱层的厚度范围为2nm-5nm，包括端点值，由于所述阱层厚度较薄，在本实施例中优选地，所述阱层中仅增加一层GaN隧穿层，当然，在阱层厚度较厚的情况下，也可以在所述阱层内增加多层GaN隧穿层以改善阱层的晶体质量，避免出现In聚集，本实施例中对此不作限定，可以根据实际情况进行设置。
如图2所示，为本实施例提供的一种在阱层中增加一层GaN隧穿层的发光二极管，包括：衬底21、GaN或AlN缓冲层22、n型GaN层23、InxGa1-xN/InyGa1-yN量子阱26、AlGaN电子阻挡层27、p型GaN层28。其中，InxGa1-xN/InyGa1-yN量子阱26包括InxGa1-xN阱层24和InyGa1-yN垒层25。InxGa1-xN阱层24的厚度为2nm-5nm，包括一层InxGa1-xN子阱层24a、一层GaN隧穿层24b和一层InxGa1-xN子阱层24c，且InxGa1-xN子阱层24a和InxGa1-xN子阱层24c的厚度均小于3nm，大于0，且两层子阱层的厚度之和的范围为2nm-5nm，包括端点值。
所述量子阱垒层的厚度一般为4nm-20nm，包括端点值，对于不同厚度的垒层，可以根据实际情况，在生长垒层过程中增加GaN隧穿层的层数，以达到避免垒层中In聚集的效果。
如图3所示，为本实施例提供的一种在垒层中增加一层GaN隧穿层的发光二极管，包括：衬底31、GaN或AlN缓冲层32、n型GaN层33、InxGa1-xN/InyGa1-yN量子阱36、AlGaN电子阻挡层37、p型GaN层38。其中，InxGa1-xN/InyGa1-yN量子阱36包括InxGa1-xN阱层34和InyGa1-yN垒层35，本实施例中InyGa1-yN垒层35的厚度优选为4nm，且包括一层InyGa1-yN子垒层35a、一层GaN隧穿层35b和一层InyGa1-yN子垒层35c。在垒层35的厚度大于4nm时，还可以在垒层35中设置多层子垒层和位于相邻两层子垒层之间的GaN隧穿层，其中多层子垒层的厚度均小于3nm，大于0。
需要说明的是，当所述InyGa1-yN垒层中y为0时，即所述垒层中不含In，无论生长垒层的厚度为多大，均不会出现In聚集现象，因此此时，仅需在量子阱的阱层中增设GaN隧穿层即可，如图1所示的发光二极管；当0<y<1时，由于所述垒层的厚度为4nm-20nm，包括端点值，相较于阱层来说，垒层厚度较厚，可以优选在垒层中增设GaN隧穿层，如图2所示的发光二极管；为保证量子阱的阱层和垒层均不出现In聚集，还可以同时在量子阱的阱层和垒层中增设GaN隧穿层。
如图4所示，为本实施例提供的一种在阱层和垒层中同时增加一层GaN隧穿层的发光二极管，包括：衬底41、GaN或AlN缓冲层42、n型GaN层43、InxGa1-xN/InyGa1-yN量子阱46、AlGaN电子阻挡层47、p型GaN层48。其中，InxGa1-xN/InyGa1-yN量子阱46包括InxGa1-xN阱层44和InyGa1-yN垒层45，本实施例中InxGa1-xN阱层44包括一层InxGa1-xN子阱层44a、一层GaN隧穿层44b和一层InxGa1-xN子阱层44c，InyGa1-yN垒层45的厚度优选为4nm，且包括一层InyGa1-yN子垒层45a、一层GaN隧穿层45b和一层InyGa1-yN子垒层45c，其中，子阱层和子垒层的厚度均小于3nm，大于0。
需要说明的是，本实施例中并不限定所述增设的GaN隧穿层的位置和层数，GaN隧穿层还可以为多层，具体可根据实际需求而定。本实施例中GaN隧穿层的厚度范围优选为一个到几个GaN单原子层的厚度，具体为 包括端点值。由于GaN隧穿层的厚度较薄，几乎100%的载流子都能穿过，所以不会影响电子和空穴的移动，不会减少电子-空穴复合率（即发光效率），同时，由于GaN隧穿层的增加，能够避免出现In聚集，从而提高InxGa1-xN或InyGa1-yN发光层的晶体质量，提高LED的发光效率。
本发明的另一个实施例提供了一种阱层内部具有GaN隧穿层的GaN基发光二极管的制作方法，其中，所述GaN基发光二极管可以是单量子阱发光二极管也可以是多量子阱发光二极管，本实施例中对此不做限定。下面以单量子阱发光二极管为例进行具体说明所述阱层内部具有GaN隧穿层的GaN基发光二极管的制作方法，且本实施例中以高纯氢气或氮气作为载气，以三甲基镓和/或三乙基镓为镓源；三甲基铝为铝源、三甲基铟为铟源、以氨气为氮源，采用硅烷作为N型掺杂剂、二茂镁作为P型掺杂剂，采用MOVCD（(Metal-organicChemical Vapor DePosition，金属有机化合物化学气相淀积）工艺制作形成GaN基发光二极管为例进行说明。在本发明的其他实施例中，所述GaN基发光二极管的制作原料还可以为其他材料，工艺也可以为其他工艺，本实施例中对此不做限定。
请参考图5，所述阱层内部具有GaN隧穿层的GaN基发光二极管的制作方法包括以下步骤：
步骤S101：提供具有缓冲层和n型GaN层的半导体衬底；
本实施例中所述半导体衬底包括衬底、位于所述衬底表面上的缓冲层，以及位于所述缓冲层表面上的n型GaN层。其中，所述衬底可以为蓝宝石衬底、或氮化镓衬底、或碳化硅衬底、或硅衬底，本实施例中对所述衬底的材料不做限定，优选地，所述衬底为蓝宝石衬底。所述缓冲层可以为氮化镓缓冲层，也可以为氮化铝缓冲层，本实施例中对此不做限定。
本实施例中提供的发光二极管的制作步骤可以参见图2所示的发光二极管的结构，本实施例中所述的半导体衬底包括衬底21、位于衬底21表面上的缓冲层22，以及位于缓冲层22表面上的n型GaN层23。
步骤S102：在n型GaN层23表面生长形成第一InxGa1-xN子阱层24a；
生长InxGa1-xN子阱层24a的具体过程为：在温度范围为700℃-800℃，压力范围为50Torr-800Torr，V/III比为300-20000的条件下，同时通入含镓的气体、含铟的气体和含氮的气体，通过MOCVD生长形成第一InxGa1-xN子阱层，其中，厚度范围为0.5nm-2.5nm，包括端点值。
步骤S103：停止生长InxGa1-xN子阱层24a的含铟气体通入，生长形成GaN隧穿层24b；
第一InxGa1-xN子阱层24a生长完成后，在生长条件不变的情况下，停止通入含铟气体，继续通入含镓气体和含氮气体，生长形成厚度为的GaN隧穿层，其中所述生长条件为：温度范围为700℃-800℃，压力范围为50Torr-800Torr，V/III比为300-20000。即本步骤中仅需将MOCVD设备提供含铟气体的铟源通道关闭即可，其他生长条件不变。
步骤S104：通入生长InxGa1-xN子阱层的含铟气体，生长形成第二InxGa1-xN子阱层24c；
在GaN隧穿层24b生长完毕后，不改变生长条件，并通入生长InxGa1-xN子阱层的含铟气体，在所述GaN隧穿层上生长一层第二InxGa1-xN子阱层，所述第二InxGa1-xN子阱层的厚度，本实施例中不做限定，只要其满足与所述第一InxGa1-xN子阱层的厚度之和为2nm-5nm即可。
步骤S105：在第二InxGa1-xN子阱层24c表面生长形成InyGa1-yN垒层25，其中，y<x<1，0<x<1，0≤y<1；
在第二InxGa1-xN子阱层24c生长完毕后，生长InyGa1-yN垒层25，两层InxGa1-xN子阱层24a、24c与位于两者之间的GaN隧穿层24b组成新的阱层，再与垒层25形成一个量子阱，如图2中的量子阱26所示。
需要说明的是，当则所述垒层为GaN层，此时，生长InyGa1-yN垒层的具体过程为：在温度范围为700℃-900℃，压力范围为50Torr-800Torr，V/III比为300-20000的条件下，同时通入含镓的气体和含氮的气体，通过MOCVD生长形成垒层，所述垒层的厚度范围为4nm-20nm，包括端点值。
当InyGa1-yN垒层中的y值满足0<y<1时，所述垒层的生长过程为：在温度范围为700℃-900℃，压力范围为50Torr-800Torr，V/III比为300-20000的条件下，同时通入含镓的气体、含铟的气体和含氮的气体，通过MOCVD生长形成垒层，所述垒层的厚度范围为4nm-20nm，包括端点值。
由于所述垒层厚度较厚，且未增设GaN隧穿层，本实施例中优选的所述垒层为GaN垒层。
步骤S106：在InyGa1-yN垒层25表面依次生长形成电子阻挡层27和p型GaN层28，形成发光二极管。
本实施例中电子阻挡层27优选为AlGaN，在本发明的其他实施例中，所述电子阻挡层还可以为其他材质，本实施例中对此不做限定。
本实施例中提供一种在InxGa1-xN/InyGa1-yN量子阱的InxGa1-xN阱层中包含一层GaN隧穿层的发光二极管的制作方法，在生长InxGa1-xN阱层的过程中，生长InxGa1-xN阱层一定厚度后，生长一层GaN隧穿层，然后再继续生长InxGa1-xN阱层，一方面GaN隧穿层的厚度较薄，几乎100%的载流子都能够通过，由于量子隧穿效应，不会对载流子在量子阱中的传输产生负面影响；另一方面，GaN隧穿层的制作，能够避免生长厚度较厚的InxGa1-xN阱层时，由于In含量较多，分布不均匀，造成的In聚集现象，从而提高了InxGa1-xN/InyGa1-yN量子阱阱层的晶体质量，进而提高了发光二极管的发光效率。
需要说明的是，上面是以单量子阱为例进行说明的，当所述发光二极管为多量子阱发光二极管时，在一个量子阱制作完成后以及制作电子阻挡层之前还需要再重复至少一次制作子阱层（该子阱层制作在上一个量子阱的垒层表面）、隧穿层（该隧穿层的制作可以参考步骤S103）、子阱层（该子阱层的制作可以参考S104）、垒层（该垒层的制作可以参考步骤S105）的步骤，从而形成多量子阱发光二极管，由于多量子阱发光二极管与单量子阱发光二极管的制作方法相似，本领域技术人员能够根据本实施例中提供的单量子阱发光二极管的制作方法推导出多量子阱发光二极管的制作方法，因此，本实施例中不再以多量子阱为例进行说明。
本发明的另一个实施例中提供了一种InyGa1-yN（其中，0<y<1）垒层内部具有GaN隧穿层的GaN基发光二极管的制作方法，其中，所述GaN基发光二极管可以是单量子阱发光二极管也可以是多量子阱发光二极管，本实施例中对此不做限定。下面以单量子阱发光二极管为例进行具体说明所述垒层内部具有GaN隧穿层的GaN基发光二极管的制作方法，同样的，本实施例中以高纯氢气或氮气作为载气，以三甲基镓和/或三乙基镓为镓源；三甲基铝为铝源、三甲基铟为铟源、以氨气为氮源，采用硅烷作为N型掺杂剂、二茂镁作为P型掺杂剂，采用MOVCD（(Metal-organic Chemical Vapor DePosition，金属有机化合物化学气相淀积）工艺制作形成GaN基发光二极管为例进行说明。
请参考图6，所述垒层内部具有GaN隧穿层的GaN基发光二极管的制作方法包括以下步骤：
步骤S201：提供具有缓冲层和n型GaN层的半导体衬底；
本实施例中所述半导体衬底包括衬底、位于所述衬底表面上的缓冲层，以及位于所述缓冲层表面上的n型GaN层。其中，所述衬底可以为蓝宝石衬底、或氮化镓衬底、或碳化硅衬底、或硅衬底，本实施例中对所述衬底的材料不做限定，优选地，所述衬底为蓝宝石衬底。所述缓冲层可以为氮化镓缓冲层，也可以为氮化铝缓冲层，本实施例中对此不做限定。
本实施例中提供的发光二极管的制作步骤可以参见图3所示的发光二极管的结构，本实施例中所述的半导体衬底包括衬底31、位于衬底31表面上的缓冲层32、以及位于缓冲层32表面上的n型GaN层33。
步骤S202：在n型GaN层33表面生长形成InxGa1-xN阱层34；
生长InxGa1-xN阱层34的具体过程为：在温度范围为700℃-800℃，压力范围为50Torr-800Torr，V/III比为300-20000的条件下，同时通入含镓的气体、含铟的气体和含氮的气体，通过MOCVD生长形成InxGa1-xN阱层，其中，阱层的厚度范围为2nm-5nm。
步骤S203：在InxGa1-xN阱层34表面生长形成第一InyGa1-yN子垒层35a；
其中，本实施例中InyGa1-yN垒层中的y值满足0<y<1，生长InyGa1-yN子垒层的具体过程为：在温度范围为700℃-900℃，压力范围为50Torr-800Torr，V/III比为300-20000的条件下，同时通入含镓的气体、含铟的气体和含氮的气体，通过MOCVD生长形成InyGa1-yN子垒层，其中，InyGa1-yN子垒层35a的厚度范围为0nm-3nm，包括3nm或0nm-4nm，包括4nm。
步骤S204：停止生长InyGa1-yN的含铟气体通入，生长形成GaN隧穿层35b；
第一InyGa1-yN子垒层生长完成后，在生长条件不变的情况下，停止通入含铟气体，继续通入含镓气体和含氮气体，生长形成厚度为的GaN隧穿层，其中所述生长条件为：温度范围为700℃-900℃，压力范围为50Torr-800Torr，V/III比为300-20000。即本步骤中仅需将MOCVD设备提供含铟气体的铟源通道关闭即可，其他生长条件不变。
步骤S205：通入生长InyGa1-yN的含铟气体，生长形成第二InyGa1-yN子垒层35c；
第二InyGa1-yN子垒层35c的生长条件与第一InyGa1-yN子垒层35a的生长条件相同。在第二InyGa1-yN子垒层35c生长完毕后，两层InyGa1-yN子垒层35a、35c与位于两者之间的GaN隧穿层35b组成新的垒层，再与阱层34形成一个量子阱，如图3中的量子阱36所示。
由于本实施例中所述的InyGa1-yN垒层厚度范围为4nm-20nm，包括端点值，而在InyGa1-yN的生长厚度达到3nm-4nm时，出现In聚集，因此，本实施例中优选的垒层中的第一InyGa1-yN子垒层和第二InyGa1-yN子垒层的厚度均小于3nm，大于0。当所述InyGa1-yN垒层的总厚度较小，如4nm-6nm时，所述垒层中可以仅仅增加一层GaN隧穿层，而当所述InyGa1-yN垒层的总厚度较大，如大于6nm时，所述垒层中的GaN隧穿层可以为多层，本实施例中优选的，所述GaN隧穿层的层数范围为1层-5层。需要说明的是，所述GaN隧穿层的具体层数可以根据实际垒层的总厚度进行设置，本实施例中对此不再进行限定。
当所述InyGa1-yN垒层的总厚度较大时，在该步骤之后还可以包括步骤S206：重复步骤S204和步骤S205，至少一次，即形成至少两层GaN隧穿层。
步骤S206：在形成的InyGa1-yN子垒层35c表面生长形成电子阻挡层37和p型GaN层38，形成发光二极管。
本实施例中电子阻挡层37优选为AlGaN，在本发明的其他实施例中，所述电子阻挡层还可以为其他材质，本实施例中对此不做限定。
本实施例中提供一种在InxGa1-xN/InyGa1-yN量子阱的InyGa1-yN垒层中包含一层GaN隧穿层的发光二极管的制作方法，在生长InyGa1-yN垒层的过程中，生长InyGa1-yN垒层一定厚度后，生长一层GaN隧穿层，然后再继续生长InyGa1-yN垒层，一方面GaN隧穿层的厚度较薄，几乎100%的载流子都能够通过，由于量子隧穿效应，不会对载流子在量子阱中的传输产生负面影响；另一方面，GaN隧穿层的制作，能够避免生长厚度较厚的InyGa1-yN垒层时，由于In含量较多，分布不均匀，造成的In聚集现象，从而提高了InxGa1-xN/InyGa1-yN量子阱垒层的晶体质量，进而提高了发光二极管的发光效率。
需要说明的是，上面是以单量子阱为例进行说明的，当所述发光二极管为多量子阱发光二极管时，在一个量子阱制作完成后以及制作电子阻挡层之前还需要再重复至少一次制作阱层（该子阱层制作在上一个量子阱的子垒层表面）、子垒层（该子垒层的制作可以参考步骤S203）、隧穿层（该隧穿层的制作可以参考步骤S204）、子垒层（该垒层的制作可以参考步骤S205）的步骤，从而形成多量子阱发光二极管，由于多量子阱发光二极管与单量子阱发光二极管的制作方法相似，本领域技术人员能够根据本实施例中提供的单量子阱发光二极管的制作方法推导出多量子阱发光二极管的制作方法，因此，本实施例中不再以多量子阱为例进行说明。
需要说明的是，当垒层的厚度较厚，且量子阱的个数为多个时，步骤S205之后，步骤S206之间还包括重复制作阱层和包括多个隧穿层的垒层的步骤，本实施例中不限定上述重复的次数，可以根据实际发光二极管的量子阱个数和量子阱中垒层的厚度进行设置。
本发明的另一实施例还公开了一种同时在InxGa1-xN/InyGa1-yN量子阱的阱层和垒层中增设GaN隧穿层的GaN基发光二极管，其中，y<x<1，0<x<1，0<y<1。所述GaN基发光二极管可以为单量子阱发光二极管，也可以为多量子阱发光二极管，本实施例中以单量子阱为例进行详细介绍。
请参考图7，所述发光二极管的制作方法包括以下步骤：
步骤S301：提供具有缓冲层和n型GaN层的半导体衬底；
本实施例中所述半导体衬底包括衬底、位于所述衬底表面上的缓冲层，以及位于所述缓冲层表面上的n型GaN层。其中，所述衬底可以为蓝宝石衬底、或氮化镓衬底、或碳化硅衬底、或硅衬底，本实施例中对所述衬底的材料不做限定，优选地，所述衬底为蓝宝石衬底。所述缓冲层可以为氮化镓缓冲层，也可以为氮化铝缓冲层，本实施例中对此不做限定。
本实施例中提供的发光二极管的制作步骤可以参见图4所示的发光二极管的结构，本实施例中所述的半导体衬底包括衬底41、位于衬底41表面上的缓冲层42，以及位于缓冲层42表面上的n型GaN层43。
步骤S302：在n型GaN层43表面生长形成第一InxGa1-xN阱层44a；
生长InxGa1-xN子阱层44a的具体过程为：在温度范围为700℃-800℃，压力范围为50Torr-800Torr，V/III比为300-20000的条件下，同时通入含镓的气体、含铟的气体和含氮的气体，通过MOCVD生长形成第一InxGa1-xN子阱层，其中，厚度范围为0.5nm-2.5nm，包括端点值。
步骤S303：停止生长InxGa1-xN子阱层的含铟气体通入，生长形成GaN隧穿层44b；
第一InxGa1-xN子阱层44a生长完成后，在生长条件不变的情况下，停止通入含铟气体，继续通入含镓气体和含氮气体，生长形成厚度为的GaN隧穿层，其中所述生长条件为：温度范围为700℃-800℃，压力范围为50Torr-800Torr，V/III比为300-20000。即本步骤中仅需将MOCVD设备提供含铟气体的铟源通道关闭即可，其他生长条件不变。
步骤S304：通入生长InxGa1-xN子阱层的含铟气体，生长形成第二InxGa1-xN子阱层44c；
在GaN隧穿层44b生长完毕后，不改变生长条件，并通入生长InxGa1-xN子阱层的含铟气体，在所述GaN隧穿层上生长一层第二InxGa1-xN子阱层44c，所述第二InxGa1-xN子阱层的厚度，本实施例中不做限定，只要其满足与所述第一InxGa1-xN子阱层的厚度之和为2nm-5nm即可。
步骤S305：在第二InxGa1-xN子阱层44c表面生长形成第一InyGa1-yN子垒层45a；
本实施例中InyGa1-yN垒层中的y值满足0<y<1，所述垒层的生长过程为：在温度范围为700℃-900℃，压力范围为50Torr-800Torr，V/III比为300-20000的条件下，同时通入含镓的气体、含铟的气体和含氮的气体，通过MOCVD生长形成垒层，所述垒层的厚度范围为4nm-20nm，包括端点值。
步骤S306：停止生长InyGa1-yN的含铟气体通入，生长形成GaN隧穿层45b；
在生长条件不变的情况下，关闭含铟气体的通道，仅继续通入含镓气体和含氮气体，生长形成厚度为GaN隧穿层45b。
步骤S307：通入生长InyGa1-yN的含铟气体，生长形成第二InyGa1-yN子垒层45c；
第二InyGa1-yN子垒层45c的生长条件与第一InyGa1-yN子垒层45a的生长条件相同。在第二InyGa1-yN子垒层45c生长完毕后，两层InxGa1-xN子阱层44a、44c与位于两者之间的GaN隧穿层44b组成新的阱层44，两层InyGa1-yN子阱层45a、45c与位于两者之间的GaN隧穿层45b组成新的垒层45，阱层44与垒层45形成一个量子阱46，如图4中的量子阱46所示。
由于本实施例中所述的InyGa1-yN垒层厚度范围为4nm-20nm，包括端点值。当所述InyGa1-yN垒层的总厚度较小，如4nm-6nm时，所述垒层中可以仅仅增加一层GaN隧穿层，而当所述InyGa1-yN垒层的总厚度较大，如大于6nm时，所述垒层中的GaN隧穿层可以为多层，本实施例中优选的，所述GaN隧穿层的层数范围为1层-5层。需要说明的是，所述GaN隧穿层的具体层数可以根据实际垒层的总厚度进行设置，本实施例中对此不再进行限定。
当所述InyGa1-yN垒层的总厚度较大时，在该步骤之后还可以包括步骤S3071：重复步骤S306和步骤S307，至少一次，即形成至少两层GaN隧穿层。
步骤S308：在InyGa1-yN垒层表面依次生长形成电子阻挡层47和p型GaN层48，形成发光二极管。
本实施例中电子阻挡层47优选为AlGaN，在本发明的其他实施例中，所述电子阻挡层还可以为其他材质，本实施例中对此不做限定。
本实施例中提供一种在InxGa1-xN/InyGa1-yN量子阱的InxGa1-xN阱层和InyGa1-yN垒层中均包含至少一层GaN隧穿层的发光二极管的制作方法，在生长量子阱的过程中，生长一定厚度的InGaN后，生长一层GaN隧穿层，然后再继续生长InGaN层。一方面GaN隧穿层的厚度较薄，几乎100%的载流子都能够通过，由于量子隧穿效应，不会对载流子在量子阱中的传输产生负面影响；另一方面，GaN隧穿层的制作，能够避免生长厚度较厚的InGaN层时，由于In含量较多，分布不均匀，造成的In聚集现象，从而提高了InxGa1-xN/InyGa1-yN量子阱阱层和垒层的晶体质量，进而提高了发光二极管的发光效率。
需要说明的是，上面是以单量子阱为例进行说明的，当所述发光二极管为多量子阱发光二极管时，在一个量子阱制作完成后以及制作电子阻挡层之前还需要再重复至少一次制作阱层和垒层的步骤，从而形成多量子阱发光二极管，由于多量子阱发光二极管与单量子阱发光二极管的制作方法相似，本领域技术人员能够根据本实施例中提供的单量子阱发光二极管的制作方法推导出多量子阱发光二极管的制作方法，因此，本实施例中不再以多量子阱为例进行说明。
需要说明的是，当垒层的厚度较厚，且量子阱的个数为多个时，发光二极管的制作方法为：步骤S301至步骤S307，然后进行步骤S3071，之后再重复步骤S302至步骤S3071至少一次，最终形成具有多个量子阱，且每一个量子阱中的阱层均包括一层GaN隧穿层，每一个量子阱的垒层中均包括至少两个GaN隧穿层的发光二极管。
本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (17)

1.一种GaN基发光二极管，其特征在于，包括：
衬底；
位于所述衬底表面的缓冲层；
位于所述缓冲层表面的n型GaN层；
位于所述n型GaN层表面的至少一个量子阱，所述量子阱包括阱层和位于所述阱层表面上的垒层，所述阱层为InxGa1-xN阱层，所述垒层为InyGa1-yN垒层，其中，y<x<1，0<x<1，0≤y<1，所述阱层和/或所述垒层的内部具有至少一层GaN隧穿层；
位于所述量子阱表面的电子阻挡层；
位于所述电子阻挡层表面的p型GaN层；
其中，所述量子阱中的阱层为包括两层子阱层和位于所述两层子阱层之间的一层GaN隧穿层的多层结构；所述两层子阱层的厚度均小于3nm，大于0，且两层子阱层的厚度之和的范围为2nm-5nm，包括端点值。
2.根据权利要求1所述的GaN基发光二极管，其特征在于，当0<y<1时，所述量子阱中的垒层为包括多层子垒层和位于相邻两层子垒层之间的GaN隧穿层的多层结构。
3.根据权利要求1所述的GaN基发光二极管，其特征在于，当0<y<1时，所述量子阱中的阱层和所述垒层的内部均具有至少一层GaN隧穿层。
4.根据权利要求2所述的GaN基发光二极管，其特征在于，所述多层子垒层的厚度均小于3nm，大于0，且所述多层子垒层的厚度之和的范围为4nm-20nm，包括端点值。
5.根据权利要求1所述的GaN基发光二极管，其特征在于，所述GaN隧穿层的厚度范围为包括端点值。
6.根据权利要求5所述的GaN基发光二极管，其特征在于，所述量子阱的个数为1-20个。
7.一种GaN基发光二极管的制作方法，其特征在于，所述GaN基发光二极管的量子阱的阱层内部具有至少一层GaN隧穿层的多层结构；
所述GaN基发光二极管的制作方法为：
A1、提供具有缓冲层和n型GaN层的半导体衬底；
B1、在所述n型GaN层表面生长形成第一InxGa1-xN子阱层，所述第一InxGa1-xN子阱层厚度范围为0.5nm-2.5nm，包括端点值；
C1、停止生长InxGa1-xN子阱层的含铟气体通入，生长形成GaN隧穿层；
D1、通入生长InxGa1-xN子阱层的含铟气体，生长形成第二InxGa1-xN子阱层，所述第二InxGa1-xN子阱层与所述第一InxGa1-xN子阱层的厚度之和为2nm-5nm；
E1、在第二InxGa1-xN子阱层表面生长形成InyGa1-yN垒层，其中，y<x<1，0<x<1，0≤y<1；
F1、在InyGa1-yN垒层表面依次生长形成电子阻挡层和p型GaN层，形成发光二极管。
8.根据权利要求7所述的GaN基发光二极管的制作方法，其特征在于，所述量子阱的个数为一个或多个。
9.根据权利要求8所述的GaN基发光二极管的制作方法，其特征在于，所述量子阱为多个时，在步骤E1和步骤F1之间还包括：
E11、在InyGa1-yN垒层表面继续生长形成第一InxGa1-xN子阱层；
E12、重复步骤C1、步骤D1和步骤E1至少一次。
10.一种GaN基发光二极管的制作方法，其特征在于，量子阱的垒层为包括多层InyGa1-yN子垒层和位于相邻两层InyGa1-yN子垒层之间的GaN隧穿层的多层结构，其中，0<y<1；
所述GaN基发光二极管的制作方法为：
A2、提供具有缓冲层和n型GaN层的半导体衬底；
B2、在所述n型GaN层表面生长形成InxGa1-xN阱层，其中，所述量子阱中的阱层为包括两层子阱层和位于所述两层子阱层之间的一层GaN隧穿层的多层结构；所述两层子阱层的厚度均小于3nm，大于0，且两层子阱层的厚度之和的范围为2nm-5nm，包括端点值；
C2、在所述InxGa1-xN阱层表面生长形成第一InyGa1-yN子垒层；
D2、停止生长InyGa1-yN的含铟气体通入，生长形成GaN隧穿层；
E2、通入生长InyGa1-yN的含铟气体，生长形成第二InyGa1-yN子垒层；
G2、在形成的InyGa1-yN子垒层表面生长形成电子阻挡层和p型GaN层，形成发光二极管。
11.根据权利要求10所述的GaN基发光二极管的制作方法，其特征在于，在步骤E2与步骤G2之间还包括：
F2、重复步骤D2和步骤E2，至少一次。
12.根据权利要求11所述的GaN基发光二极管的制作方法，其特征在于，所述量子阱的个数为一个或多个。
13.根据权利要求12所述的GaN基发光二极管的制作方法，其特征在于，所述量子阱为多个时，在步骤F2和步骤G2之间还包括：
F21、在InyGa1-yN子垒层表面形成InxGa1-xN阱层；
F22、重复步骤C2至步骤F2至少一次。
14.一种GaN基发光二极管的制作方法，其特征在于，量子阱的InxGa1-xN阱层和InyGa1-yN垒层的内部均具有至少一层GaN隧穿层，其中，y<x<1，0<x<1，0<y<1；
所述GaN基发光二极管的制作方法为：
A3、提供具有缓冲层和n型GaN层的半导体衬底；
B3、在所述n型GaN层表面生长形成第一InxGa1-xN子阱层，所述第一InxGa1-xN子阱层厚度范围为0.5nm-2.5nm，包括端点值；
C3、停止生长InxGa1-xN子阱层的含铟气体通入，生长形成GaN隧穿层；
D3、通入生长InxGa1-xN子阱层的含铟气体，生长形成第二InxGa1-xN子阱层，所述第二InxGa1-xN子阱层与所述第一InxGa1-xN子阱层的厚度之和为2nm-5nm；
E3、在第二InxGa1-xN子阱层表面生长形成第一InyGa1-yN子垒层；
F3、停止生长InyGa1-yN的含铟气体通入，生长形成GaN隧穿层；
G3、通入生长InyGa1-yN的含铟气体，生长形成第二InyGa1-yN子垒层；
I3、在InyGa1-yN垒层表面依次生长形成电子阻挡层和p型GaN层，形成发光二极管。
15.根据权利要求14所述的GaN基发光二极管的制作方法，其特征在于，在步骤G3和步骤I3之间还包括：
H3、重复步骤F3和步骤G3，至少一次。
16.根据权利要求15所述的GaN基发光二极管的制作方法，其特征在于，所述量子阱的个数为一个或多个。
17.根据权利要求16所述的GaN基发光二极管的制作方法，其特征在于，所述量子阱为多个时，在步骤H3和步骤I3之间还包括：
H31、在InyGa1-yN子垒层表面形成第一InxGa1-xN子阱层；
H32、重复步骤C3至步骤H3，至少一次。
CN201410055139.6A 2014-02-18 2014-02-18 GaN基发光二极管及其制作方法 Active CN103794690B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410055139.6A CN103794690B (zh) 2014-02-18 2014-02-18 GaN基发光二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410055139.6A CN103794690B (zh) 2014-02-18 2014-02-18 GaN基发光二极管及其制作方法

Publications (2)

Publication Number Publication Date
CN103794690A CN103794690A (zh) 2014-05-14
CN103794690B true CN103794690B (zh) 2017-08-25

Family

ID=50670179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410055139.6A Active CN103794690B (zh) 2014-02-18 2014-02-18 GaN基发光二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN103794690B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538518B (zh) * 2015-01-12 2017-07-14 厦门市三安光电科技有限公司 氮化物发光二极管
CN104733571B (zh) * 2015-02-10 2018-04-17 西安神光皓瑞光电科技有限公司 一种led外延生长方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102103990A (zh) * 2009-12-17 2011-06-22 上海蓝光科技有限公司 用于光电器件的多量子阱结构的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4940317B2 (ja) * 2010-02-25 2012-05-30 株式会社東芝 半導体発光素子及びその製造方法
CN102738333B (zh) * 2012-04-16 2013-07-10 江苏汉莱科技有限公司 一种绿光发光二极管及其制备方法
CN102832306B (zh) * 2012-08-29 2015-09-30 扬州中科半导体照明有限公司 一种高亮度发光二极管的外延结构及其实现方法
CN103500779B (zh) * 2013-09-03 2017-03-08 华灿光电股份有限公司 一种GaN基发光二极管外延片及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102103990A (zh) * 2009-12-17 2011-06-22 上海蓝光科技有限公司 用于光电器件的多量子阱结构的制备方法

Also Published As

Publication number Publication date
CN103794690A (zh) 2014-05-14

Similar Documents

Publication Publication Date Title
JP5260502B2 (ja) Ｉｉｉ族窒化物白色発光ダイオード
CN104810442B (zh) 一种发光二极管外延片及其生长方法
CN103560190B (zh) 阻挡电子泄漏和缺陷延伸的外延生长方法及其结构
CN104617194B (zh) GaN基LED外延结构的制备方法
JP2007088270A (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
CN105449051B (zh) 一种采用MOCVD技术在GaN衬底或GaN/Al2O3复合衬底上制备高亮度同质LED的方法
CN208589459U (zh) 一种紫外发光二极管
CN105789394A (zh) 一种GaN基LED外延结构及其制备方法
CN102185056A (zh) 提高电子注入效率的氮化镓基发光二极管
CN115188863B (zh) 发光二极管外延片及其制备方法
CN104538517A (zh) 一种具有n型超晶格结构的LED外延结构及其生长方法
WO2019015186A1 (zh) 一种紫外led外延结构
CN103811601A (zh) 一种以蓝宝石衬底为基板的GaN基LED多阶缓冲层生长方法
CN111180563A (zh) 一种led芯片及其制作方法
CN115842077B (zh) 发光二极管外延片及其制备方法、发光二极管
CN104505443A (zh) 一种GaN基LED外延结构及其制备方法
CN104993027B (zh) 发光二极管外延片及其制作方法
CN106784219A (zh) 一种led及其制作方法
CN104157763A (zh) 一种发光二极管外延片及其制造方法
CN103985797B (zh) 多量子阱结构及其生长方法、及具有该结构的led芯片
CN102270718B (zh) 一种氮化物led结构及其制备方法
JP2007088269A (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
CN103794690B (zh) GaN基发光二极管及其制作方法
CN204289495U (zh) 一种GaN基LED外延结构
CN104868025B (zh) 具有非对称超晶格层的GaN基LED外延结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant