CN111180563A - 一种led芯片及其制作方法 - Google Patents

一种led芯片及其制作方法 Download PDF

Info

Publication number
CN111180563A
CN111180563A CN202010088656.9A CN202010088656A CN111180563A CN 111180563 A CN111180563 A CN 111180563A CN 202010088656 A CN202010088656 A CN 202010088656A CN 111180563 A CN111180563 A CN 111180563A
Authority
CN
China
Prior art keywords
layer
source
magnesium
alingan
quantum well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010088656.9A
Other languages
English (en)
Inventor
刘锐森
霍丽艳
吴洪浩
刘兆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Qianzhao Photoelectric Co ltd
Original Assignee
Jiangxi Qianzhao Photoelectric Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Qianzhao Photoelectric Co ltd filed Critical Jiangxi Qianzhao Photoelectric Co ltd
Priority to CN202010088656.9A priority Critical patent/CN111180563A/zh
Publication of CN111180563A publication Critical patent/CN111180563A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请实施例提供了一种LED芯片及其制作方法,该LED芯片包括:衬底、缓冲层、N型氮化镓层、多量子阱发光层、空穴注入层,其中,空穴注入层包括层叠的AlInGaN层、含镁材料层和P型AlInGaN层,其中,含镁材料层中镁的电离能较低,激活效率较高,可以对AlInGaN层和P型AlInGaN层进行镁浓度的补充,提高AlInGaN层和P型AlInGaN层中镁的掺杂浓度,从而有利于提高整个空穴注入层的空穴浓度,便于更多的空穴向多量子阱发光层注入,以使得空穴注入层在提高多量子阱发光层中的空穴浓度的基础上,不会吸收过多的多量子阱发光层中发出的光线,提高LED芯片的发光亮度。

Description

一种LED芯片及其制作方法
技术领域
本申请涉及发光二极管技术领域,尤其涉及一种LED芯片及其制作方法。
背景技术
GaN基LED作为一种新型半导体固态光源,被广泛应用于照明和显示等可见光领域,市场竞争激烈。近年来紫外LED由于利润高,技术难度大,市场增长快,越来越受到外延、芯片、封装和应用厂商的青睐。而且,紫外LED具有节能、环保、体积小和光响应速度快等特点,因此在紫外固化、杀菌消毒、防伪检测和数据存储方面有广泛的应用前景。由此可见,紫外LED及其应用,是LED行业未来重要的发展方向之一。
随着限制汞使用和排放的《水俣公约》正式生效,紫外LED的发展迎来了重要的契机。但是,现有紫外LED的发光效率有待提高。
发明内容
有鉴于此,本申请提供了一种LED芯片及其制作方法,以提高紫外LED芯片的发光效率。
为实现上述目的,本申请提供如下技术方案:
一种LED芯片,包括:
衬底;
位于衬底第一侧表面的缓冲层;
位于所述缓冲层背离所述衬底一侧的N型氮化镓层;
位于所述N型氮化镓层背离所述缓冲层一侧的多量子阱发光层;
位于所述多量子阱发光层背离所述N型氮化镓层一侧的空穴注入层,所述空穴注入层包括层叠的AlInGaN层、含镁材料层和P型AlInGaN层,其中,所述含镁材料层用于提高所述AlInGaN层和所述P型AlInGaN层中镁的掺杂浓度。
可选的,所述含镁材料层中镁的掺杂浓度取值范围为1E17cm-3~1E22cm-3,包括端点值。
可选的,所述含镁材料层中还含有铟。
可选的,所述AlInGaN层的厚度与所述P型AlInGaN层的厚度相同或不同。
可选的,所述AlInGaN层的厚度取值范围为1nm~20nm,包括端点值,所述P型AlInGaN层的厚度取值范围为1nm~20nm,包括端点值;
或,所述AlInGaN层的厚度取值范围为1nm~15nm,包括端点值;所述P型AlInGaN层的厚度取值范围为5nm~25nm,包括端点值。
一种LED芯片的制作方法,包括:
在衬底第一侧表面形成缓冲层;
在所述缓冲层背离所述衬底一侧形成N型氮化镓层;
在所述N型氮化镓层背离所述缓冲层一侧形成多量子阱发光层;
在所述多量子阱发光层背离所述N型氮化镓层一侧形成空穴注入层,所述空穴注入层包括层叠的AlInGaN层、含镁材料层和P型AlInGaN层,其中,所述含镁材料层用于提高所述AlInGaN层和所述P型AlInGaN层中镁的掺杂浓度。
可选的,在所述多量子阱发光层背离所述N型氮化镓层一侧形成空穴注入层包括:
在氢气和氮气氛围中,通入Al源、Ga源和In源以及反应气体氨气,在所述多量子阱发光层背离所述N型氮化镓层一侧生长AlInGaN层;
停止通入Ga源、Al源、In源和氢气,通入Mg源,并持续通入氨气和氮气,在所述AlInGaN层背离所述多量子阱发光层一侧生长含镁材料层;
通入Ga源、Al源、In源和氢气,并持续通入Mg源、氨气和氮气,在所述含镁材料层背离所述AlInGaN层一侧生长P型AlInGaN层。
可选的,所述空穴注入层生长过程中Mg源为Cp2Mg,所述Cp2Mg的流量取值范围为500sccm~3000sccm,包括端点值。
可选的,所述含镁材料层中还含有铟,在所述多量子阱发光层背离所述N型氮化镓层一侧形成空穴注入层包括:
在氢气和氮气氛围中,通入Al源、Ga源和In源以及反应气体氨气,在所述多量子阱发光层背离所述N型氮化镓层一侧生长AlInGaN层;
停止通入Ga源、Al源和氢气,通入Mg源,并持续通入In源、氨气和氮气,在所述AlInGaN层背离所述多量子阱发光层一侧生长含镁材料层;
通入Ga源、Al源和氢气,并持续通入Mg源、In源、氨气和氮气,在所述含镁材料层背离所述AlInGaN层一侧生长P型AlInGaN层。
可选的,所述空穴注入层生长过程中Mg源为Cp2Mg,所述Cp2Mg的流量取值范围为200sccm~2000sccm,包括端点值。
可选的,所述空穴注入层中P型AlInGaN层的生长过程中Mg源为Cp2Mg,所述Cp2Mg的流量由第一流量渐变至第二流量,其中,所述第一流量的取值范围为1000sccm~2000sccm,包括端点值,第二流量的取值范围为100sccm~500sccm,包括端点值。
可选的,所述含镁材料层中In源和Mg源的摩尔流量比取值范围为0~200,包括端点值。
可选的,所述Ga源、Al源、In源、Mg源组成MO源,所述含镁材料层形成过程中,所述氨气和MO源的摩尔流量比取值范围为0~500,包括右端点值。
本申请实施例提供的LED芯片中,所述空穴注入层包括层叠的AlInGaN层、含镁材料层和P型AlInGaN层,其中,所述含镁材料层中镁的电离能较低,激活效率较高,可以对所述AlInGaN层和所述P型AlInGaN层进行镁浓度的补充,提高所述AlInGaN层和所述P型AlInGaN层中镁的掺杂浓度,从而有利于提高整个空穴注入层的空穴浓度,便于更多的空穴向所述多量子阱发光层注入,以使得所述空穴注入层在提高所述多量子阱发光层中的空穴浓度的基础上,不会吸收过多的所述多量子阱发光层中发出的光线,提高所述LED芯片的发光亮度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请一个实施例提供的LED芯片结构示意图;
图2为本申请一个实施例提供的LED芯片的制作方法的流程图;
图3-图9为本申请一个实施例所提供的LED芯片的制作方法中各工艺步骤完成后的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本申请,但是本申请还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本申请内涵的情况下做类似推广,因此本申请不受下面公开的具体实施例的限制。
紫外LED根据波长可分为UV-A(320nm~400nm)LED、UV-B(280nm~320nm)LED和UV-C(200nm~280nm)紫外LED。
不同于白光LED、蓝光LED和绿光LED中的InGaN量子阱材料和GaN量子垒材料,深紫外(280nm以下)LED发光区的主要材料为AlGaN,长波紫外(365nm以上)LED中量子阱材料为InGaN,量子垒材料为AlGaN。其中,长波紫外(365nm以上)中,从405nm至365nm,随着波长变短,近紫外LED的发光效率呈明显的衰减趋势。
发明人研究发现,可以在多量子阱发光层与P型氮化镓层之间增加电子阻挡层,以阻挡多量子阱发光层中的电子向P型氮化镓层中迁移,提高所述多量子阱发光层中的电子浓度,从而提高LED的发光效率。但是,电子阻挡层在阻止电子向P型氮化镓层中迁移的同时,还会阻止P型氮化镓层中的空穴向多量子阱发光层中扩散,对LED发光效率的提升较为有限。
发明人进一步研究发现,可以在多量子阱发光层与电子阻挡层之间增加低温P结构,从而在利用电子阻挡层阻止电子向P型氮化镓层中迁移的同时,利用低温P结构提供空穴,以提高多量子阱发光层中的空穴浓度,但是这种方法会使得多量子阱发光层中的部分电子迁移到低温P结构中,影响电子阻挡层的阻挡效果。
而且如果想要低温P结构提供较大的空穴浓度,低温P结构中掺杂的镁数量会较多,导致低温P结构会吸收较多紫外光,影响LED芯片的发光亮度。
有鉴于此,本申请实施例提供了一种LED芯片及其制作方法,该LED芯片为波长在365nm~405nm波段的近紫外LED,该制作方法应用于波长在365nm~405nm波段的近紫外LED的制作。
下面结合附图对本申请实施例所提供的LED芯片及其制作方法进行描述。
参考图1,本申请实施例所提供的LED芯片包括:
衬底1,可选的,所述衬底1为蓝宝石衬底,但本申请对此并不做限定,具体视情况而定;
位于衬底1第一侧表面的缓冲层2;
位于所述缓冲层2背离所述衬底1一侧的N型氮化镓层3;
位于所述N型氮化镓层3背离所述缓冲层2一侧的多量子阱发光层4;
位于所述多量子阱发光层4背离所述N型氮化镓层3一侧的空穴注入层5,所述空穴注入层5包括层叠的AlInGaN层51、含镁材料层52和P型AlInGaN层53,其中,所述含镁材料层52用于提高所述AlInGaN层51和所述P型AlInGaN层53中的镁的掺杂浓度。
在上述实施例的基础上,在本申请的一个实施例中,所述缓冲层为AlGaN层,可选的,所述缓冲层的厚度为25nm,但本申请对此并不做限定,具体视情况而定。
可选的,在上述任一实施例的基础上,在本申请的一个实施例中,所述N型氮化镓层为AlxGa1-xN层,所述N型氮化镓层的厚度为2.5微米左右,其中,x的取值范围为0~1,包括左端点值,不包括右端点值。具体的,在本申请的一个实施例中,所述N型氮化镓层为N型GaN层,在本申请的另一个实施例中,所述N型氮化镓层为N型AlGaN层,本申请对此并不做限定,具体视情况而定。
在上述任一实施例的基础上,在本申请的一个实施例中,所述缓冲层与所述N型氮化镓层之间还具有非掺杂的氮化镓层,可选的,所述非掺杂的氮化镓的厚度为3微米,但本申请对此并不做限定,具体视情况而定。
在上述任一实施例的基础上,在本申请的一个实施例中,所述多量子阱发光层4包括:
位于所述N型氮化镓层3背离所述缓冲层2一侧的浅量子阱结构41,所述浅量子阱结构41包括多个浅垒层411和多个浅阱层412,其中,所述多个浅垒层411和所述多个浅阱层412交错排布;
位于所述浅量子阱结构41背离所述N型氮化镓层3一侧的多量子阱结构42,所述多量子阱结构42包括多个量子阱层421和多个量子垒层422,其中,所量子阱层421和所述量子垒层422交错排布。
在上述实施例的基础上,在本申请的一个实施例中,所述浅垒层为N型AlGaN层或N型GaN层,可选的,所述浅垒层的厚度为40nm,掺杂浓度为5E18cm-3;所述浅阱层为InGaN层,可选的,所述浅阱层的厚度为2nm,但本申请对此并不做限定,具体视情况而定。
可选的,在本申请的一个实施例中,所述浅量子阱结构包括三个浅垒层和三个浅阱层,且所述多个浅垒层和所述多个浅阱层交替排布,既为所述多量子阱结构的生长做好基础,又避免所述浅量子阱结构厚度太大导致所述多量子阱发光层的晶体质量变差。
在上述任一实施例的基础上,在本申请的一个实施例中,所述量子阱层为InGaN层,所述量子垒层为AlGaN层。具体的,在本申请的一个实施例中,所述多量子阱结构包括的量子阱和量子垒的周期数取值范围为1~20,包括端点值,可选为9,即所述多量子阱结构包括9个量子阱层和9个量子垒层,具体的,在本申请一个实施例中,所述量子阱层和所述量子垒层的层叠厚度为12nm,其中,量子阱层的厚度为3.5nm,但本申请对此并不做限定,具体视情况而定。
在上述任一实施例的基础上,在本申请的一个实施例中,所述空穴注入层5包括:
位于所述多量子阱发光层4背离所述N型氮化镓层3一侧的AlInGaN层51,可选的,所述AlInGaN层的厚度取值范围为1nm~20nm,包括端点值,本申请对此并不做限定,具体视情况而定;
位于所述AlInGaN层51背离所述多量子阱发光层4一侧的含镁材料层52;
位于所述含镁材料层52背离所述AlInGaN层51一侧的P型AlInGaN层53,可选的,所述P型AlInGaN层的厚度取值范围为1nm~20nm,包括端点值,本申请对此并不做限定,具体视情况而定。
本申请实施例所提供的LED芯片中,所述空穴注入层包括层叠的AlInGaN层、含镁材料层和P型AlInGaN层,其中,AlGaN材料中Mg掺杂较困难,Mg的电离能较高,空穴浓度很低,而所述含镁材料层中镁的电离能较低,激活效率较高,因此,本申请实施例所提供的LED芯片可以利用所述含镁材料层,对所述AlInGaN层和所述P型AlInGaN层中镁的浓度进行补充,提高所述AlInGaN层和所述P型AlInGaN层中镁的掺杂浓度,从而有利于提高整个空穴注入层的空穴浓度,便于更多的空穴向所述多量子阱发光层注入。
而且,本申请实施例所提供的LED芯片中,利用所述含镁材料层提高所述AlInGaN层和所述P型AlInGaN层中镁的掺杂浓度,所述含镁材料层中镁的电离能较低,激活效率较高,利用较小的厚度和较小的镁数量即可显著提高所述空穴注入层中的空穴浓度,不会吸收过多的所述多量子阱发光层中发出的光线,从而使得本申请实施例所提供的LED芯片,可以在提高所述多量子阱发光层中的空穴浓度的基础上,不会吸收过多的所述多量子阱发光层中发出的光线,提高所述LED芯片的发光亮度。
可选的,在上述实施例的基础上,在本申请的一个实施例中,所述含镁材料层中镁的掺杂浓度的取值范围为1E17cm-3~1E22cm-3,包括端点值,以使得所述含镁材料层中具有较高的镁掺杂浓度,对所述AlInGaN层和所述P型AlInGaN层进行镁浓度的良好的补充,提高所述AlInGaN层和所述P型AlInGaN层中镁的掺杂浓度。
由于在铟的气氛下有助于提高镁的掺杂效率,而且,铟作为所述含镁材料层表面活性剂还可以减少所述含镁材料层中材料的缺陷,因此,在上述任一实施例的基础上,在本申请的一个实施例中,所述含镁材料层中还含有铟,即所述含镁材料层为MgIn层。
需要说明的是,本申请实施例所提供的空穴注入层中,第一层和第三层都为AlInGaN四元材料,在材料生长过程中In以掺杂量级进入AlGaN外延层,会与Mg形成受主-施主-受主结构的复合物(等效于一个受主),从而可以降低所述AlInGaN层和所述P型AlInGaN层中Mg的激活能,提高所述AlInGaN层和所述P型AlInGaN层中Mg的激活效率,进而有利于进一步提高所述空穴注入层中的空穴浓度。另外,In作为表面活性剂还可以改善所述含镁材料层的生长质量。
而且,当所述含镁材料层中含有铟时,可以在减少作为镁源的二茂镁(Cp2Mg)的流量时,还能保证所述含镁材料层中镁的掺杂浓度为1E17cm-3~1E22cm-3,包括端点值,从而使得所述含镁材料层不仅可以形成MgIn复合物,提高镁的掺杂效率,还可以减小所述含镁材料层中的镁数量,减小所述空穴注入层对所述多量子阱发光层发出的光线的吸收,提高紫外LED的发光效率。
需要说明的是,在上述任一实施例中,所述AlInGaN层的厚度与所述P型AlInGaN层的厚度可以相同,也可以不同,只需保证所述AlInGaN层和所述P型AlInGaN层的总厚度在一定的厚度阈值范围内即可。
具体的,在上述实施例的基础上,在本申请的一个实施例中,所述AlInGaN层的厚度取值范围为1nm~15nm,包括端点值,所述P型AlInGaN层的厚度取值范围为5nm~25nm,包括端点值,在本申请的另一个实施例中,所述AlInGaN层的厚度取值范围为1nm~20nm,包括端点值,所述P型AlInGaN层的厚度取值范围为1nm~20nm,包括端点值,本申请对此并不做限定,只要所述AlInGaN层和所述P型AlInGaN层的厚度之和的取值范围在2nm~40nm的范围内,即所述AlInGaN层和所述P型AlInGaN层的总厚度在一定的厚度阈值范围内即可。
在上述实施例的基础上,在本申请的一个实施例中,继续如图1所示,所述LED芯片还包括:
位于所述空穴注入层5背离所述多量子阱发光层4一侧的电子阻挡层6,可选的,所述电子阻挡层的厚度为30nm,但本申请对此并不做限定,具体视情况而定;
位于所述电子阻挡层6背离所述空穴注入层5一侧的P型AlGaN层7;
位于所述P型AlGaN层7背离所述电子阻挡层6一侧的欧姆接触层8,作为接触层,可选的,所述欧姆接触层为P型GaN层,但本申请对此并不做限定,具体视情况而定。
综上所述,本申请实施例所提供的LED芯片中,所述空穴注入层包括层叠的AlInGaN层、含镁材料层和P型AlInGaN层,其中,所述含镁材料层中镁的电离能较低,激活效率较高,因此,本申请实施例所提供的LED芯片可以利用所述含镁材料层,对所述AlInGaN层和所述P型AlInGaN层中镁的浓度进行补充,提高所述AlInGaN层和所述P型AlInGaN层中镁的掺杂浓度,从而有利于提高整个空穴注入层的空穴浓度,便于更多的空穴向所述多量子阱发光层注入。
而且,所述含镁材料层中含有铟时,还可以使得所述含镁材料层形成MgIn复合物,以降低所述AlInGaN层和所述P型AlInGaN层中Mg的激活能,提高所述AlInGaN层和所述P型AlInGaN层中Mg的激活效率,进而有利于进一步提高所述空穴注入层中的空穴浓度,便于更多的空穴向所述多量子阱发光层注入,以使得所述空穴注入层在提高所述多量子阱发光层中的空穴浓度的基础上,不会吸收过多的所述多量子阱发光层中发出的光线,提高所述LED芯片的发光亮度。
相应的,本申请实施例还提供了一种LED芯片的制作方法,该制作方法应用于波长在365nm~405nm波段的近紫外LED的制作。下面结合具体实施例进行描述。
实施例一:
如图2所示,本申请实施例所提供的LED的制作方法包括:
S1:参考图3,在衬底1第一侧表面形成缓冲层2,可选的,所述衬底1为蓝宝石衬底,所述缓冲层为AlGaN层,所述缓冲层的厚度为25nm,但本申请对此并不做限定,具体视情况而定。
可选的,在本申请的一个实施例中,在衬底第一侧表面形成缓冲层包括:采用MOCVD工艺,在衬底第一侧表面沉积缓冲层。
具体的,在本申请的一个实施例中,采用MOCVD工艺,在衬底第一侧表面沉积缓冲层包括:将蓝宝石衬底放入MOCVD反应室中,以N2、H2、NH3为生长气体,TMGa和TMAl为生长MO源,在550℃温度下,在所述衬底表面生长2min的缓冲层,以在所述衬底表面形成厚度为25nm的缓冲层。
S2:参考图4,在所述缓冲层2背离所述衬底1一侧形成N型氮化镓层3,可选的,所述N型氮化镓层3的生长工艺为MOCVD工艺。具体的,在本申请的一个实施例中,所述N型氮化镓层3为N型GaN层,在本申请的另一个实施例中,所述N型氮化镓层为N型AlGaN层,本申请对此并不做限定,具体视情况而定。
在上述实施例的基础上,在本申请的一个实施例中,在所述缓冲层2背离所述衬底1一侧形成N型氮化镓层3包括:以N2、H2、NH3为生长气体,TMGa和TMAl为生长的MO源,SiH4为N型掺杂剂的来源,在1050℃温度下,在所述缓冲层背离所述衬底一侧形成N型AlGaN层,可选的,所述N型AlGaN层的厚度为2.5um左右,但本申请对此并不做限定,具体视情况而定。
在上述任一实施例的基础上,在本申请的一个实施例中,该方法在所述缓冲层2背离所述衬底1一侧形成N型氮化镓层3之前还包括:
在所述缓冲层2背离所述衬底1一侧形成非掺杂的氮化镓层,所述N型氮化镓层3形成于所述非掺杂的氮化镓层背离所述缓冲层一侧表面。
具体的,在本申请的一个实施例中,在所述缓冲层2背离所述衬底1一侧形成非掺杂的氮化镓层包括:
以N2、H2、NH3为生长气体,TMGa为生长MO源,在温度为1000℃~1100℃的范围内,在所述缓冲层背离所述衬底一侧沉积非掺杂氮化镓层,可选的,所述非掺杂氮化镓层的厚度为3um,本申请对此并不做限定,具体视情况而定。
S3:在所述N型氮化镓层背离所述缓冲层一侧形成多量子阱发光层。
参考图5,在上述实施例的基础上,在本申请的一个实施例中,在所述N型氮化镓层3背离所述缓冲层2一侧形成多量子阱发光层4包括:
在所述N型氮化镓层3背离所述缓冲层2一侧形成浅量子阱结构41,所述浅量子阱结构41包括多个浅垒层411和多个浅阱层412,所述多个浅垒层411和多个浅阱层412交错排布;
在所述浅量子阱结构41背离所述N型氮化镓层3形成多量子阱结构42,所述多量子阱结构42包括多个量子阱层421和多个量子垒层422,所述量子阱层421与所述多量子垒层422交错排布。
具体的,在本申请的一个实施例中,在所述N型氮化镓层3背离所述缓冲层2一侧形成浅量子阱结构41包括:在所述N型氮化镓层3背离所述缓冲层2一侧周期性生长浅垒层411和浅阱层412。
具体的,在本申请的一个实施例中,所述浅量子阱结构包括三个周期的所述浅垒层和所述浅阱层,即所述浅量子阱结构包括三个浅垒层和三个浅阱层,且所述多个浅垒层和所述多个浅阱层交替排布生长,以为所述多量子阱结构的生长做好基础,又避免所述浅量子阱结构厚度太大导致所述多量子阱发光层的晶体质量变差。可选的,在上述实施例的基础上,在本申请的一个实施例中,在所述N型氮化镓层3背离所述缓冲层2一侧生长浅垒层411包括:
以N2、H2、NH3为生长气体,TMGa和TMAl为生长的MO源,SiH4为N型掺杂剂Si的来源,在860℃的温度下,在所述N型氮化镓层3背离所述缓冲层2一侧生长N型浅垒层411,可选的,所述N型浅垒层为N型AlGaN层或N型GaN层,所述浅垒层的厚度为40nm,所述浅垒层中Si的掺杂浓度为5E18cm-3,但本申请对此并不做限定,具体视情况而定。
可选的,在上述实施例的基础上,在本申请的一个实施例中,在所述浅垒层411背离所述缓冲层2一侧生长浅阱层412包括:
以N2、NH3为生长气体,TMGa和TMIn为生长的MO源,在860℃的温度下,在所述浅垒层411背离所述缓冲层2一侧生长浅阱层412,可选的,所述浅阱层为InGaN层,所述浅阱层中In组分为0.05,所述浅阱层的厚度为2nm,但本申请对此并不做限定,具体视情况而定。
在上述任一实施例的基础上,在本申请的一个实施例中,在所述浅量子阱结构41背离所述N型氮化镓层3形成多量子阱结构42包括:在所述浅量子阱结构41背离所述N型氮化镓层3一侧周期性生长量子阱层421和量子垒层422。具体的,所述多量子阱结构42中所述量子阱层和所述量子垒层的生长周期取值范围为1~20,包括端点值,可选的,所述多量子阱结构中所述量子阱层和所述量子垒层的生长周期为9,但本申请对此并不做限定,具体视情况而定。
在上述任一实施例的基础上,在本申请的一个实施例中,所述多量子阱结构的厚度为12nm,但本申请对此并不做限定,具体视情况而定。
具体的,在上述任一实施例的基础上,在本申请的一个实施例中,在所述浅量子阱结构41背离所述N型氮化镓层3形成量子阱层421包括:
以N2、NH3为生长气体,TMGa和TMIn为生长的MO源,在780℃的温度下,在所述浅量子阱结构背离所述N型氮化镓层一侧生长量子阱层,可选的,所述量子阱层为InGaN层,所述量子阱层的厚度为3.5nm。
在上述任一实施例的基础上,在本申请的一个实施例中,在所述量子阱层421背离所述N型氮化镓层3形成量子垒层422包括:
以N2、H2、NH3为生长气体,TMGa和TMAl为生长的MO源,SiH4为掺杂剂,在860℃的温度下,在所述量子阱层背离所述N型氮化镓层一侧生长量子垒层,可选的,所述量子垒层为AlGaN层。
S4:在所述多量子阱发光层背离所述N型氮化镓层一侧形成空穴注入层,所述空穴注入层包括层叠的AlInGaN层、含镁材料层和P型AlInGaN层,其中,所述含镁材料层用于提高所述AlInGaN层和所述P型AlInGaN层中的镁的掺杂浓度。
参考图6,在上述实施例的基础上,在本申请的一个实施例中,在所述多量子阱发光层4背离所述N型氮化镓层3一侧形成空穴注入层5包括:
在所述多量子阱发光层4背离所述N型氮化镓层3一侧形成AlInGaN层51;
在所述AlInGaN层51背离所述多量子阱发光层4一侧形成含镁材料层52;
在所述含镁材料层52背离所述AlInGaN层51一侧形成P型AlInGaN层53。
在上述实施例的基础上,在本申请的一个实施例中,采用MOCVD工艺,在所述多量子阱发光层背离所述N型氮化镓层一侧沉积空穴注入层,在本申请其他实施例中,在所述多量子阱发光层背离所述N型氮化镓层一侧形成空穴注入层还可以采用其他工艺,但本申请对此并不做限定,具体视情况而定。
具体的,在上述实施例的基础上,在本申请的一个实施例中,在所述多量子阱发光层4背离所述N型氮化镓层3一侧形成AlInGaN层51包括:
在氢气和氮气氛围中,向MOCVD反应室内通入Al源、Ga源和In源以及反应气体氨气,在700℃~1000℃的温度范围内,在所述多量子阱发光层4背离所述N型氮化镓层一侧生长AlInGaN层,可选的,所述AlInGaN层的厚度取值范围为1nm~20nm,包括端点值,本申请对此并不做限定,具体视情况而定。
在上述任一实施例的基础上,在本申请的一个实施例中,在所述AlInGaN层51背离所述多量子阱发光层4一侧形成含镁材料层52包括:
关闭Ga源、Al源、In源和氢气,停止向MOCVD反应室通入Ga源、Al源、In源和氢气,向所述MOCVD反应室通入Mg源,并持续通入氨气和氮气,在700℃~1000℃的温度范围内,在所述AlInGaN层背离所述多量子阱发光层一侧生长含镁材料层,可选的,所述Mg源为Cp2Mg,所述含镁材料层中镁的掺杂浓度的取值范围为1E17cm-3~1E22cm-3,包括端点值,即所述含镁材料层中每平方厘米有1E17~1E22个镁原子,包括端点值。
可选的,在上述实施例的基础上,在本申请的一个实施例中,所述含镁材料层的生长时间取值范围为1s~1200s,包括端点值;所述含镁材料层的生长过程中Ⅴ族元素组分和Ⅲ族元素组分的摩尔流量比的取值范围为0~500,包括右端点值,以避免向所述MOCVD反应室内通入的氨气流量较大,使得反应室中氮的浓度较大,与含镁材料层中的镁形成氮化镁层,影响了镁的活化效率,从而在不影响含镁材料层生长质量的同时,最大限度地提升镁的活化效能。
在上述任一实施例的基础上,在本申请的一个实施例中,所述含镁材料层的形成过程中还包括:向所述MOCVD反应室通入氢气,但本申请对此并不做限定。需要说明的是,在所述含镁材料层的形成过程中,相较于向所述MOCVD反应室通入氢气,不向所述MOCVD反应室通入氢气,所述含镁材料层在纯氮气氛围中的生长质量更好。
在上述任一实施例的基础上,在本申请的一个实施例中,在所述含镁材料层52背离所述AlInGaN层51一侧形成P型AlInGaN层53包括:
打开Ga源、Al源、In源和氢气,向所述MOCVD反应室通入Ga源、Al源、In源和氢气,并持续通入Mg源、氨气和氮气,在700℃~1000℃的温度范围内,在所述含镁材料层背离所述AlInGaN层一侧生长P型AlInGaN层,可选的,所述Mg源为Cp2Mg。
在上述实施例的基础上,在本申请的一个实施例中,所述P型AlInGaN层的厚度取值范围为1nm~20nm,包括端点值,本申请对此并不做限定,具体视情况而定。
在上述实施例的基础上,在本申请的一个实施例中,所述空穴注入层生长过程中Mg源为Cp2Mg,所述Cp2Mg的流量取值范围为500sccm~3000sccm,包括端点值,避免Cp2Mg的流量太小而影响所述空穴注入层中镁的掺杂浓度,又避免Cp2Mg的流量太大导致所述空穴注入层中镁原子过多,而使得所述空穴注入层的晶体质量变差,进而吸收较多的多量子阱发光层发出的光线,影响所述LED的发光效率。
由上可知,本申请实施例所提供的LED芯片的制作方法中,所述空穴注入层包括层叠的AlInGaN层、含镁材料层和P型AlInGaN层,其中,AlGaN材料中Mg掺杂较困难,Mg的电离能较高,空穴浓度很低,而所述含镁材料层中镁的电离能较低,激活效率较高,因此,本申请实施例所提供的LED芯片可以利用所述含镁材料层,对所述AlInGaN层和所述P型AlInGaN层中镁的浓度进行补充,提高所述AlInGaN层和所述P型AlInGaN层中镁的掺杂浓度,从而有利于提高整个空穴注入层的空穴浓度,便于更多的空穴向所述多量子阱发光层注入。
而且,本申请实施例所提供的LED芯片的制作方法中,利用所述含镁材料层提高所述AlInGaN层和所述P型AlInGaN层中镁的掺杂浓度,所述含镁材料层中镁的电离能较低,激活效率较高,利用较小的厚度和较小的镁数量即可实现显著提高所述空穴注入层中的空穴浓度,不会吸收过多的所述多量子阱发光层中发出的光线,从而使得本申请实施例所提供的LED芯片,可以在提高所述多量子阱发光层中的空穴浓度的基础上,不会吸收过多的所述多量子阱发光层中发出的光线,提高所述LED芯片的发光亮度。
在上述实施例的基础上,在本申请实施例一中LED的制作方法还包括:
S5:参考图7,在所述空穴注入层5背离所述多量子阱发光层4一侧生长电子阻挡层6,可选的,所述电子阻挡层的厚度为30nm,但本申请对此并不做限定,具体视情况而定。
在上述实施例的基础上,在本申请的一个实施例中,采用MOCVD工艺,在所述空穴注入层背离所述多量子阱发光层一侧沉积电子阻挡层,具体的,在本申请的一个实施例中,在所述空穴注入层5背离所述多量子阱发光层4一侧生长电子阻挡层6包括:
往MOCVD反应室中通入N2、H2、NH3、TMGa、TMAl和Cp2Mg,以N2、H2、NH3为生长气体,TMGa、TMAl和Cp2Mg为生长的MO源,在900℃温度下,在所述空穴注入层背离所述多量子阱发光层一侧沉积电子阻挡层。
S6:参考图8,在所述电子阻挡层6背离所述空穴注入层5一侧生长P型AlGaN层7。
在上述实施例的基础上,在本申请的一个实施例中,采用MOCVD工艺,在所述电子阻挡层背离所述空穴注入层一侧沉积P型AlGaN层,所述P型AlGaN层中镁的掺杂浓度为5E19cm-3,本申请对此并不做限定,具体视情况而定。
具体的,在上述实施例的基础上,在本申请的一个实施例中,在所述电子阻挡层背离所述空穴注入层一侧形成P型氮化镓层包括:
往MOCVD反应室中通入N2、H2、NH3、TMGa、TMAl和Cp2Mg,以N2、H2、NH3为生长气体,TMGa、TMAl和Cp2Mg为生长的MO源,在950℃温度下,在所述电子阻挡层背离所述空穴注入层一侧沉积P型AlGaN层。
S7:参考图9,在所述P型AlGaN层7背离所述电子阻挡层6一侧形成欧姆接触层8,作为接触层,可选的,所述欧姆接触层为P型GaN层。
在上述实施例的基础上,在本申请的一个实施例中,采用MOCVD工艺,在所述P型AlGaN层背离所述电子阻挡层一侧沉积欧姆接触层。
具体的,在上述实施例的基础上,在本申请的一个实施例中,在所述P型AlGaN层背离所述电子阻挡层一侧形成欧姆接触层包括:
往MOCVD反应室中通入N2、H2、NH3、TMGa和Cp2Mg,以N2、H2、NH3为生长气体,TEGa和Cp2Mg为生长的MO源,在所述P型AlGaN层背离所述电子阻挡层一侧沉积P型GaN层,作为欧姆接触层。
综上,在本申请实施例所提供的LED芯片的制作方法中,所述空穴注入层包括层叠的AlInGaN层、含镁材料层和P型AlInGaN层,其中,AlGaN材料中Mg掺杂较困难,Mg的电离能较高,空穴浓度很低,而所述含镁材料层中镁的电离能较低,激活效率较高,因此,本申请实施例所提供的LED芯片可以利用所述含镁材料层,对所述AlInGaN层和所述P型AlInGaN层中镁的浓度进行补充,提高所述AlInGaN层和所述P型AlInGaN层中镁的掺杂浓度,从而有利于提高整个空穴注入层的空穴浓度,便于更多的空穴向所述多量子阱发光层注入。
而且,本申请实施例所提供的LED芯片的制作方法中,利用所述含镁材料层提高所述AlInGaN层和所述P型AlInGaN层中镁的掺杂浓度,所述含镁材料层中镁的电离能较低,激活效率较高,利用较小的厚度和较小的镁数量即可实现显著提高所述空穴注入层中的空穴浓度,不会吸收过多的所述多量子阱发光层中发出的光线,从而使得本申请实施例所提供的LED芯片,可以在提高所述多量子阱发光层中的空穴浓度的基础上,不会吸收过多的所述多量子阱发光层中发出的光线,提高所述LED芯片的发光亮度。
实施例二:
本申请实施例还提供了另一种LED芯片的制作方法,该方法包括:
S1:在衬底第一侧表面形成缓冲层;
S2:在所述缓冲层背离所述衬底一侧形成N型氮化镓层;
S3:在所述N型氮化镓层背离所述缓冲层一侧形成多量子阱发光层;
S4:在所述多量子阱发光层背离所述N型氮化镓层一侧形成空穴注入层,所述空穴注入层包括层叠的AlInGaN层、含镁材料层和P型AlInGaN层,其中,所述含镁材料层用于提高所述AlInGaN层和所述P型AlInGaN层中的镁的掺杂浓度;
S5:在所述空穴注入层背离所述多量子阱发光层一侧生长电子阻挡层;
S6:在所述电子阻挡层背离所述空穴注入层一侧生长P型AlGaN层;
S7:在所述P型AlGaN层背离所述电子阻挡层一侧生长欧姆接触层。
需要说明的是,本申请实施例与实施例一的区别在于:在步骤S4中所述含镁材料层的形成方法不同,由于步骤S1-S3、S5-S7中各个结构的形成过程与实施例一相同,本实施例对此不再详细赘述;下面仅对步骤S4进行描述。
在上述实施例的基础上,在本申请的一个实施例中,在所述多量子阱发光层背离所述N型氮化镓层一侧形成空穴注入层包括:
在所述多量子阱发光层4背离所述N型氮化镓层3一侧形成AlInGaN层51;
在所述AlInGaN层51背离所述多量子阱发光层4一侧形成含镁材料层52,其中,所述含镁材料层还含有铟,即所述含镁材料层为MgIn层;
在所述含镁材料层52背离所述AlInGaN层51一侧形成P型AlInGaN层53。
在上述实施例的基础上,在本申请的一个实施例中,所述空穴注入层的形成工艺为MOCVD工艺,在本申请其他实施例中,所述空穴注入层的形成工艺还可以采用其他工艺,但本申请对此并不做限定,具体视情况而定。
具体的,在上述实施例的基础上,在本申请的一个实施例中,在所述多量子阱发光层4背离所述N型氮化镓层3一侧形成AlInGaN层51包括:
在氢气和氮气氛围中,向MOCVD反应室内通入Al源、Ga源和In源以及反应气体氨气,在700℃~1000℃的温度范围内,在所述多量子阱发光层4背离所述N型氮化镓层一侧生长AlInGaN层,可选的,所述AlInGaN层的厚度取值范围为1nm~20nm,包括端点值,本申请对此并不做限定,具体视情况而定。
在上述实施例的基础上,在本申请的一个实施例中,在所述AlInGaN层51背离所述多量子阱发光层4一侧形成含镁材料层52包括:
关闭Ga源、Al源和氢气,停止向MOCVD反应室通入Ga源、Al源和氢气,向所述MOCVD反应室通入Mg源,并持续通入In源、氨气和氮气,在700℃~1000℃的温度范围内,在所述AlInGaN层背离所述多量子阱发光层一侧生长含镁材料层,所述含镁材料层为MgIn层,可选的,所述Mg源为Cp2Mg,所述含镁材料层中镁的掺杂浓度为1E17cm-3~1E22cm-3,包括端点值,即每平方厘米有1E17~1E22个镁原子,包括端点值。
可选的,在上述实施例的基础上,在本申请的一个实施例中,所述含镁材料层的生长时间取值范围为1s~1200s,包括端点值;所述含镁材料层的生长过程中Ⅴ族元素组分和Ⅲ族元素组分的摩尔流量比的取值范围为0~500,包括右端点值,以避免向所述MOCVD反应室内通入的氨气流量较大,使得反应室中氮的浓度较大时,与含镁材料层中的镁形成氮化镁层,影响了镁的活化效率,以在不影响含镁材料层生长质量的同时,最大限度地提升镁的活化效能。
在上述实施例的基础上,在本申请的一个实施例中,所述含镁材料层中In源和Mg源的摩尔流量比的取值范围为0~200,包括端点值;可选的,所述含镁材料层中In源和Mg源的摩尔流量比的取值范围为0~100,包括端点值。
需要说明的是,AlGaN材料中Mg掺杂较困难,Mg的电离能较高,空穴浓度很低,而本申请实施例所提供的空穴注入层中,第一层和第三层都为AlInGaN四元材料,在材料生长过程中In以掺杂量级进入AlGaN外延层,会与Mg形成受主-施主-受主结构的复合物(等效于一个受主),从而降低了AlGaN材料中Mg的激活能,提高了AlGaN材料中Mg的激活效率,进而有利于进一步提高所述空穴注入层中的空穴浓度。另外,由于铟作为所述含镁材料层表面活性剂可以减少所述含镁材料层中材料的缺陷,改善所述含镁材料层的生长质量。
在上述实施例的基础上,在本申请的一个实施例中,在含镁材料层52背离所述AlInGaN层51一侧形成P型AlInGaN层53包括:
打开Ga源、Al源和氢气,向所述MOCVD反应室通入Ga源、Al源和氢气,并持续通入Mg源、In源、氨气和氮气,在700℃~1000℃的温度范围内,在所述含镁材料层背离所述AlInGaN层一侧生长P型AlInGaN层,可选的,所述Mg源为Cp2Mg;。
在上述实施例的基础上,在本申请的一个实施例中,所述P型AlInGaN层的厚度取值范围为1nm~20nm,包括端点值,本申请对此并不做限定,具体视情况而定。
在上述实施例的基础上,在本申请的一个实施例中,所述空穴注入层生长过程中Mg源为Cp2Mg,所述Cp2Mg的流量取值范围为200sccm~2000sccm,包括端点值,由于所述含镁材料层中还含有铟,而在铟的气氛下形成所述空穴注入层有助于提高所述空穴注入层中镁的掺杂效率,因此,当所述含镁材料层中含有铟时,可以在减少作为镁源的二茂镁(Cp2Mg)的流量的前提下,还能保证所述含镁材料层中镁的掺杂浓度,使得所述空穴注入层中在具有较少的镁数量前提下,具有较高的镁掺杂浓度和较高的空穴浓度。
由上可知,相较于实施例一,本申请实施例所提供的LED芯片的制作方法中,所述含镁材料层中还含有铟,在所述空穴注入层的形成过程中,In以掺杂量级进入AlGaN外延层,会与Mg形成受主-施主-受主结构的复合物(等效于一个受主),从而可以降低所述AlInGaN层和所述P型AlInGaN层中Mg的激活能,提高所述AlInGaN层和所述P型AlInGaN层中Mg激活效率,进而有利于进一步提高所述空穴注入层中的空穴浓度。另外,In作为表面活性剂还可以改善所述含镁材料层的生长质量。
实施例三:
本申请实施例还提供了又一种LED芯片的制作方法,该方法包括:
S1:在衬底第一侧表面形成缓冲层;
S2:在所述缓冲层背离所述衬底一侧形成N型氮化镓层;
S3:在所述N型氮化镓层背离所述缓冲层一侧形成多量子阱发光层;
S4:在所述多量子阱发光层背离所述N型氮化镓层一侧形成空穴注入层,所述空穴注入层包括层叠的AlInGaN层、含镁材料层和P型AlInGaN层,其中,所述含镁材料层用于提高所述AlInGaN层和所述P型AlInGaN层中的镁的掺杂浓度;
S5:在所述空穴注入层背离所述多量子阱发光层一侧生长电子阻挡层;
S6:在所述电子阻挡层背离所述空穴注入层一侧生长P型AlGaN层;
S7:在所述P型AlGaN层背离所述电子阻挡层一侧生长欧姆接触层。
需要说明的是,本申请实施例与实施例二的区别在于:在步骤S4中所述AlInGaN层和所述P型AlInGaN层形成的厚度不同,由于步骤S1-S3、S5-S7中各个结构的形成过程与实施例二相同,本实施例对此不再详细赘述;下面仅对步骤S4中所述AlInGaN层和所述P型AlInGaN层厚度进行解释。
在实施例一或实施例二中,所述AlInGaN层的厚度取值范围为1nm~20nm,包括端点值,所述P型AlInGaN层的厚度取值范围为1nm~20nm,包括端点值。
在本申请的实施例中,所述AlInGaN层的厚度取值范围为1nm~15nm,包括端点值;所述P型AlInGaN层的厚度取值范围为5nm~25nm,包括端点值,本申请对此并不做限定,具体视情况而定,只要保证所述AlInGaN层和所述P型AlInGaN层的总厚度在一定的厚度范围内,所述LED芯片的亮度不会因所述空穴注入层中所述AlInGaN层和所述P型AlInGaN层的厚度改变而下降即可。
实施例四:
本申请实施例还提供了一种LED芯片的制作方法,该方法包括:
S1:在衬底第一侧表面形成缓冲层;
S2:在所述缓冲层背离所述衬底一侧形成N型氮化镓层;
S3:在所述N型氮化镓层背离所述缓冲层一侧形成多量子阱发光层;
S4:在所述多量子阱发光层背离所述N型氮化镓层一侧形成空穴注入层,所述空穴注入层包括层叠的AlInGaN层、含镁材料层和P型AlInGaN层,其中,所述含镁材料层用于提高所述AlInGaN层和所述P型AlInGaN层中的镁的掺杂浓度;
S5:在所述空穴注入层背离所述多量子阱发光层一侧生长电子阻挡层;
S6:在所述电子阻挡层背离所述空穴注入层一侧生长P型AlGaN层;
S7:在所述P型AlGaN层背离所述电子阻挡层一侧生长欧姆接触层。
需要说明的是,本申请实施例与实施例二的区别在于:在步骤S4中,所述空穴注入层中P型AlInGaN层的生长过程中Cp2Mg的流量不同,由于步骤S1-S3、S5-S7中各个结构的形成过程与实施例二相同,本实施例对此不再详细赘述;下面仅对步骤S4进行描述。
在实施例二中,所述P型AlInGaN层的生长过程中Cp2Mg的流量为固定流量,而本申请的实施例中,所述空穴注入层中的P型AlInGaN层的生长过程中,所述Cp2Mg的流量由第一流量渐变至第二流量,而不再采用固定流量,可选的,所述第一流量的取值范围为1000sccm~2000sccm,包括端点值,第二流量的取值范围为100sccm~500sccm,包括端点值。但本申请对此并不做限定,具体视情况而定。
综上所述,在本申请实施例所提供的LED芯片的制作方法中,所述空穴注入层包括层叠的AlInGaN层、含镁材料层和P型AlInGaN层,其中,AlGaN材料中Mg掺杂较困难,Mg的电离能较高,空穴浓度很低,而所述含镁材料层中镁的电离能较低,激活效率较高,因此,本申请实施例所提供的LED芯片可以利用所述含镁材料层,对所述AlInGaN层和所述P型AlInGaN层中镁的浓度进行补充,提高所述AlInGaN层和所述P型AlInGaN层中镁的掺杂浓度,从而有利于提高整个空穴注入层的空穴浓度,便于更多的空穴向所述多量子阱发光层注入。
而且,本申请实施例所提供的LED芯片的制作方法中,利用所述含镁材料层提高所述AlInGaN层和所述P型AlInGaN层中镁的掺杂浓度,所述含镁材料层中镁的电离能较低,激活效率较高,利用较小的厚度和较小的镁数量即可实现显著提高所述空穴注入层中的空穴浓度,不会吸收过多的所述多量子阱发光层中发出的光线,从而使得本申请实施例所提供的LED芯片,可以在提高所述多量子阱发光层中的空穴浓度的基础上,不会吸收过多的所述多量子阱发光层中发出的光线,提高所述LED芯片的发光亮度。
本说明书中各个部分采用递进的方式描述,每个部分重点说明的都是与其他部分的不同之处,各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (13)

1.一种LED芯片,其特征在于,包括:
衬底;
位于衬底第一侧表面的缓冲层;
位于所述缓冲层背离所述衬底一侧的N型氮化镓层;
位于所述N型氮化镓层背离所述缓冲层一侧的多量子阱发光层;
位于所述多量子阱发光层背离所述N型氮化镓层一侧的空穴注入层,所述空穴注入层包括层叠的AlInGaN层、含镁材料层和P型AlInGaN层,其中,所述含镁材料层用于提高所述AlInGaN层和所述P型AlInGaN层中镁的掺杂浓度。
2.根据权利要求1所述的LED芯片,其特征在于,所述含镁材料层中镁的掺杂浓度取值范围为1E17cm-3~1E22cm-3,包括端点值。
3.根据权利要求1所述的LED芯片,其特征在于,所述含镁材料层中还含有铟。
4.根据权利要求1所述的LED芯片,其特征在于,所述AlInGaN层的厚度与所述P型AlInGaN层的厚度相同或不同。
5.根据权利要求1所述的LED芯片,其特征在于,所述AlInGaN层的厚度取值范围为1nm~20nm,包括端点值,所述P型AlInGaN层的厚度取值范围为1nm~20nm,包括端点值;
或,所述AlInGaN层的厚度取值范围为1nm~15nm,包括端点值;所述P型AlInGaN层的厚度取值范围为5nm~25nm,包括端点值。
6.一种LED芯片的制作方法,其特征在于,包括:
在衬底第一侧表面形成缓冲层;
在所述缓冲层背离所述衬底一侧形成N型氮化镓层;
在所述N型氮化镓层背离所述缓冲层一侧形成多量子阱发光层;
在所述多量子阱发光层背离所述N型氮化镓层一侧形成空穴注入层,所述空穴注入层包括层叠的AlInGaN层、含镁材料层和P型AlInGaN层,其中,所述含镁材料层用于提高所述AlInGaN层和所述P型AlInGaN层中镁的掺杂浓度。
7.根据权利要求6所述的制作方法,其特征在于,在所述多量子阱发光层背离所述N型氮化镓层一侧形成空穴注入层包括:
在氢气和氮气氛围中,通入Al源、Ga源和In源以及反应气体氨气,在所述多量子阱发光层背离所述N型氮化镓层一侧生长AlInGaN层;
停止通入Ga源、Al源、In源和氢气,通入Mg源,并持续通入氨气和氮气,在所述AlInGaN层背离所述多量子阱发光层一侧生长含镁材料层;
通入Ga源、Al源、In源和氢气,并持续通入Mg源、氨气和氮气,在所述含镁材料层背离所述AlInGaN层一侧生长P型AlInGaN层。
8.根据权利要求7所述的制作方法,其特征在于,所述空穴注入层生长过程中Mg源为Cp2Mg,所述Cp2Mg的流量取值范围为500sccm~3000sccm,包括端点值。
9.根据权利要求6所述的制作方法,其特征在于,所述含镁材料层中还含有铟,在所述多量子阱发光层背离所述N型氮化镓层一侧形成空穴注入层包括:
在氢气和氮气氛围中,通入Al源、Ga源和In源以及反应气体氨气,在所述多量子阱发光层背离所述N型氮化镓层一侧生长AlInGaN层;
停止通入Ga源、Al源和氢气,通入Mg源,并持续通入In源、氨气和氮气,在所述AlInGaN层背离所述多量子阱发光层一侧生长含镁材料层;
通入Ga源、Al源和氢气,并持续通入Mg源、In源、氨气和氮气,在所述含镁材料层背离所述AlInGaN层一侧生长P型AlInGaN层。
10.根据权利要求9所述的制作方法,其特征在于,所述空穴注入层生长过程中Mg源为Cp2Mg,所述Cp2Mg的流量取值范围为200sccm~2000sccm,包括端点值。
11.根据权利要求9所述的制作方法,其特征在于,所述空穴注入层中P型AlInGaN层的生长过程中Mg源为Cp2Mg,所述Cp2Mg的流量由第一流量渐变至第二流量,其中,所述第一流量的取值范围为1000sccm~2000sccm,包括端点值,第二流量的取值范围为100sccm~500sccm,包括端点值。
12.根据权利要求9所述的制作方法,其特征在于,所述含镁材料层中In源和Mg源的摩尔流量比取值范围为0~200,包括端点值。
13.根据权利要求7或9所述的制作方法,其特征在于,所述Ga源、Al源、In源、Mg源组成MO源,所述含镁材料层形成过程中,所述氨气和MO源的摩尔流量比取值范围为0~500,包括右端点值。
CN202010088656.9A 2020-02-12 2020-02-12 一种led芯片及其制作方法 Pending CN111180563A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010088656.9A CN111180563A (zh) 2020-02-12 2020-02-12 一种led芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010088656.9A CN111180563A (zh) 2020-02-12 2020-02-12 一种led芯片及其制作方法

Publications (1)

Publication Number Publication Date
CN111180563A true CN111180563A (zh) 2020-05-19

Family

ID=70654857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010088656.9A Pending CN111180563A (zh) 2020-02-12 2020-02-12 一种led芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN111180563A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554782A (zh) * 2020-03-04 2020-08-18 江苏第三代半导体研究院有限公司 发光二极管及其制造方法
CN112436076A (zh) * 2020-11-20 2021-03-02 湘能华磊光电股份有限公司 一种led外延结构及生长方法
CN114695612A (zh) * 2022-06-01 2022-07-01 江西兆驰半导体有限公司 一种氮化镓基发光二极管外延结构及其制备方法
WO2022261895A1 (zh) * 2021-06-17 2022-12-22 安徽三安光电有限公司 氮化物半导体发光元件及其制作方法
WO2023124552A1 (zh) * 2021-12-30 2023-07-06 淮安澳洋顺昌光电技术有限公司 一种发光二极管外延结构及发光二极管

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170133552A1 (en) * 2015-11-10 2017-05-11 PlayNitride Inc. Semiconductor light-emitting device
CN106784210A (zh) * 2016-11-24 2017-05-31 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制作方法
WO2017092450A1 (zh) * 2015-11-30 2017-06-08 天津三安光电有限公司 一种发光二极管外延片结构及制备方法
CN107919416A (zh) * 2016-08-25 2018-04-17 映瑞光电科技(上海)有限公司 一种GaN基发光二极管外延结构及其制备方法
CN110335927A (zh) * 2019-07-11 2019-10-15 马鞍山杰生半导体有限公司 紫外led及其制备方法
CN110364606A (zh) * 2019-07-26 2019-10-22 佛山市国星半导体技术有限公司 一种紫外发光二极管外延结构及其制作方法
CN211480076U (zh) * 2020-02-12 2020-09-11 江西乾照光电有限公司 一种led芯片

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170133552A1 (en) * 2015-11-10 2017-05-11 PlayNitride Inc. Semiconductor light-emitting device
WO2017092450A1 (zh) * 2015-11-30 2017-06-08 天津三安光电有限公司 一种发光二极管外延片结构及制备方法
CN107919416A (zh) * 2016-08-25 2018-04-17 映瑞光电科技(上海)有限公司 一种GaN基发光二极管外延结构及其制备方法
CN106784210A (zh) * 2016-11-24 2017-05-31 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制作方法
CN110335927A (zh) * 2019-07-11 2019-10-15 马鞍山杰生半导体有限公司 紫外led及其制备方法
CN110364606A (zh) * 2019-07-26 2019-10-22 佛山市国星半导体技术有限公司 一种紫外发光二极管外延结构及其制作方法
CN211480076U (zh) * 2020-02-12 2020-09-11 江西乾照光电有限公司 一种led芯片

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554782A (zh) * 2020-03-04 2020-08-18 江苏第三代半导体研究院有限公司 发光二极管及其制造方法
CN112436076A (zh) * 2020-11-20 2021-03-02 湘能华磊光电股份有限公司 一种led外延结构及生长方法
WO2022261895A1 (zh) * 2021-06-17 2022-12-22 安徽三安光电有限公司 氮化物半导体发光元件及其制作方法
WO2023124552A1 (zh) * 2021-12-30 2023-07-06 淮安澳洋顺昌光电技术有限公司 一种发光二极管外延结构及发光二极管
CN114695612A (zh) * 2022-06-01 2022-07-01 江西兆驰半导体有限公司 一种氮化镓基发光二极管外延结构及其制备方法

Similar Documents

Publication Publication Date Title
CN111180563A (zh) 一种led芯片及其制作方法
CN108231965B (zh) 一种提高光输出的AlGaN基深紫外LED外延结构
JP5437253B2 (ja) 蛍光体を含まない赤色及び白色窒化物ベースのledの作製
CN108231960B (zh) 一种提高光效的AlGaN基半导体紫外器件及其制备方法
CN108365069B (zh) 一种高亮度v型极化掺杂深紫外led制备方法
CN108461592B (zh) 一种发光二极管外延片及其制造方法
CN115050870B (zh) 一种GaN基发光二极管外延片及其制备方法
CN102664145B (zh) 采用金属有机化合物气相外延技术生长非对称电子储蓄层高亮度发光二极管的方法
CN115472718B (zh) 发光二极管外延片及其制备方法、发光二极管
JP2010258096A (ja) 窒化物半導体発光素子
CN116014043B (zh) 深紫外发光二极管外延片及其制备方法、led
WO2019015186A1 (zh) 一种紫外led外延结构
CN116581216B (zh) 发光二极管外延片及其制备方法、发光二极管
CN211480076U (zh) 一种led芯片
WO2020095826A1 (ja) Iii族窒化物半導体発光素子およびその製造方法
JP2007088269A (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
CN109545922A (zh) 一种GaN基发光二极管外延片及其制备方法
CN116072784B (zh) 深紫外发光二极管外延片及其制备方法、led
CN115863503B (zh) 深紫外led外延片及其制备方法、深紫外led
CN108281519A (zh) 一种发光二极管外延片及其制造方法
CN113161453A (zh) 发光二极管外延片及其制造方法
CN111261758A (zh) 紫外led外延结构及其制备方法
CN112366260B (zh) 发光二极管外延片及其制造方法
CN109461802B (zh) 一种GaN基发光二极管外延片及其制备方法
KR100608928B1 (ko) Ⅲ-ⅴ 질화물계 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination