CN115050870B - 一种GaN基发光二极管外延片及其制备方法 - Google Patents

一种GaN基发光二极管外延片及其制备方法 Download PDF

Info

Publication number
CN115050870B
CN115050870B CN202210965147.9A CN202210965147A CN115050870B CN 115050870 B CN115050870 B CN 115050870B CN 202210965147 A CN202210965147 A CN 202210965147A CN 115050870 B CN115050870 B CN 115050870B
Authority
CN
China
Prior art keywords
layer
gan
barrier layer
bgan
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210965147.9A
Other languages
English (en)
Other versions
CN115050870A (zh
Inventor
程龙
郑文杰
曾家明
刘春杨
胡加辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210965147.9A priority Critical patent/CN115050870B/zh
Publication of CN115050870A publication Critical patent/CN115050870A/zh
Application granted granted Critical
Publication of CN115050870B publication Critical patent/CN115050870B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

本发明提供了一种GaN基发光二极管外延片及其制备方法，属于LED半导体技术领域。所述GaN基发光二极管外延片包括衬底及依次沉积在衬底上的第一半导体层、电子存储层、多量子阱层及第二半导体层，电子存储层包括依次沉积在第一半导体层上的GaN电容层、超晶格结构层及GaN电子扩展层；超晶格结构层包括周期性交替堆叠的BGaN势垒层、BN势垒层及InGaN势阱层，BN势垒层的能带高度高于BGaN势垒层的能带高度以及InGaN势阱层的能带高度。本申请可改善GaN基发光二极管的电子与空穴在多量子阱层均匀分布，提高电子与空穴在多量子阱的复合效率，达到提升发光效率的目的。

Description

一种GaN基发光二极管外延片及其制备方法
技术领域
本发明属于LED半导体的技术领域，具体地涉及一种GaN基发光二极管外延片及其制备方法。
背景技术
III-V族半导体的禁带宽度在0.7eV至3.4eV之间连续变化，覆盖了从红光到紫光的整个可见光波段，GaN作为III-V族直接带隙宽禁带半导体材料的代表，具备优良的光电性能和稳定的化学性质，从而使得广泛的应用于很多领域，尤其是短波长的光电器件中。GaN材料被广泛应用于各个领域，其中以LED的应用最为广泛，大量的应用在路灯、车灯、室内和景观美化，户外照明等方面。
GaN基发光二极管的电子有效质量小，迁移率高，而空穴的有效质量大，迁移率低，因此在GaN基的多量子阱发光二极管，电子分布相对空穴分布更加均匀。此外，p型GaN层中的Mg激活能较高，空穴激活率较低，空穴向量子阱注入过程中还将受到量子垒的阻挡，使得空穴主要分布在靠近p型GaN层的几个量子阱中。因此，解决载流子分布是进一步提高LED发光效率的关键因素之一。目前改善GaN基发光二极管的电子空穴在量子阱分布的重要方式是在量子阱前沉积一层AlGaN层，利用AlGaN层的高能级降低电子注入量子阱的速率。但是，在量子阱前沉积AlGaN层不仅因能带的升高，导致GaN基发光二极管的工作电压升高及光电转化效率降低的弊端，而且因AlGaN层与量子阱层的InGaN晶格失配较大及量子阱的极化效应增强，导致量子阱中电子与空穴波函数重叠程度及量子阱发光效率降低的弊端。
发明内容
为了解决上述技术问题，本发明提供了一种GaN基发光二极管外延片及其制备方法，通过在沉积多量子阱层前增设电子存储层结构，以及其合理制备方法的设计，改善GaN基发光二极管的电子与空穴在多量子阱层均匀分布，提高电子与空穴在多量子阱的复合效率，达到提升GaN基发光二极管发光效率的目的。
第一方面，该发明提供一种GaN基发光二极管外延片，包括衬底及依次沉积在所述衬底上的第一半导体层、电子存储层、多量子阱层及第二半导体层，所述电子存储层包括依次沉积在所述第一半导体层上的GaN电容层、超晶格结构层及GaN电子扩展层；
其中，所述超晶格结构层包括周期性交替堆叠的BGaN势垒层、BN势垒层及InGaN势阱层；所述BN势垒层的能带高度高于所述BGaN势垒层的能带高度以及所述InGaN势阱层的能带高度；所述GaN电容层的Si掺杂浓度高于所述BGaN势垒层的Si掺杂浓度以及所述GaN电子扩展层的Si掺杂浓度，所述BN势垒层不掺杂Si。
相比现有技术，本发明的有益效果为：一则通过BGaN势垒层引入B原子使得能带升高以减弱电子沿外延层方向流入；并且BN势垒层的能带高度高于BGaN势垒层使得能带提升以减弱电子流速，同时InGaN势阱层的能带较低，电子流入InGaN势阱层后，因In原子的粘土效应可以减慢电子向多量子阱层注入。二则GaN电容层Si掺杂浓度较高可产生电容效应，电子进入GaN电容层后储存于GaN电容层内，BGaN势垒层掺杂适量Si可降低GaN基发光二极管的工作电压，BN势垒层不掺杂Si使得电子通过量子隧穿效应进入InGaN势阱层，GaN电子扩展层掺杂适量Si浓度使得电子均匀流入多量子阱层。从而改善GaN基发光二极管的电子与空穴在多量子阱层均匀分布，提高电子与空穴在多量子阱的复合效率，达到提升GaN基发光二极管发光效率的目的。
较佳地，所述GaN电容层的Si掺杂浓度为5E18～5E19atoms/cm3，所述BGaN势垒层的Si掺杂浓度为5E17～5E18atoms/cm3，所述GaN电子扩展层的Si掺杂浓度5E17～5E18atoms/cm3。
较佳地，所述BGaN势垒层中B组分含量为0.01～0.1，所述InGaN势阱层中In组分含量为0.02～0.2。
较佳地，所述BGaN势垒层、所述BN势垒层及所述InGaN势阱层的堆叠周期数1～10。
较佳地，所述GaN电容层的厚度范围为10nm～50nm，所述BGaN势垒层的厚度范围为10nm～100nm，所述BN势垒层的厚度范围为2nm～20nm，所述InGaN势阱层的厚度范围为0.5nm～5nm，所述GaN电子扩展层的厚度范围为10nm～100nm。
较佳地，所述第一半导体层包括依次层叠于所述衬底上的缓冲层、非掺杂GaN层以及n型GaN层；所述第二半导体层包括依次层叠于所述多量子阱层上的电子阻挡层和p型GaN层。
较佳地，所述电子阻挡层为AlInGaN层，且Al组分及In组分的浓度沿着所述GaN基发光二极管外延片的生长方向逐渐升高。
第二方面，该发明提供一种如第一方面所述的GaN基发光二极管外延片的制备方法，所述制备方法包括：
提供一衬底；
在所述衬底上依次生长缓冲层、非掺杂GaN层以及n型GaN层以形成第一半导体层；
在所述第一半导体层上依次生长GaN电容层、超晶格结构层及GaN电子扩展层以形成电子存储层，其中，在所述GaN电容层上周期性交替生长BGaN势垒层、BN势垒层及InGaN势阱层以形成所述超晶格结构层；所述BN势垒层的能带高度高于所述BGaN势垒层的能带高度以及所述InGaN势阱层的能带高度；所述GaN电容层的Si掺杂浓度高于所述BGaN势垒层的Si掺杂浓度以及所述GaN电子扩展层的Si掺杂浓度，所述BN势垒层不掺杂Si；
在所述电子存储层上生长多量子阱层；
在所述多量子阱层上依次生长电子阻挡层及p型GaN层以形成第二半导体层，完成GaN基发光二极管外延片的制备。
相比现有技术，本发明的有益效果为：该制备方法制备的周期性交替堆叠结构的BGaN势垒层、BN势垒层及InGaN势阱层：其中BN势垒层的能带高度高于BGaN势垒层的能带高度以及InGaN势阱层的能带高度的设计，通过BGaN势垒层引入B原子使得能带升高以减弱电子沿外延层方向流入；并且BN势垒层的能带高度高于BGaN势垒层使得能带提升以减弱电子流速，同时InGaN势阱层的能带较低，电子流入InGaN势阱层后，因In原子的粘土效应可以减慢电子向多量子阱层注入。此外，GaN电容层的Si掺杂浓度高于BGaN势垒层的Si掺杂浓度以及GaN电子扩展层的Si掺杂浓度，以及BN势垒层不掺杂Si的设计，GaN电容层Si掺杂浓度较高可产生电容效应，电子进入GaN电容层后储存于GaN电容层内，BGaN势垒层掺杂适量Si可降低GaN基发光二极管的工作电压，BN势垒层不掺杂Si使得电子通过量子隧穿效应进入InGaN势阱层，GaN电子扩展层掺杂适量Si浓度使得电子均匀流入多量子阱层。从而改善GaN基发光二极管的电子与空穴在多量子阱层均匀分布，提高电子与空穴在多量子阱的复合效率，达到提升GaN基发光二极管发光效率的目的。
较佳地，所述超晶格结构层及所述GaN电子扩展层的生长压力范围均为100torr～300torr。
较佳地，所述超晶格结构层及所述GaN电子扩展层的生长气氛均为氮气或氨气。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的对照例的GaN基发光二极管外延片断面图；
图2为本发明各实施例提供的GaN基发光二极管外延片断面图；
图3为本发明实施例1提供的GaN基发光二极管外延片的制备方法流程图。
附图标记说明：
10-衬底；
20-第一半导体层、21-缓冲层、22-非掺杂GaN层、23-n型GaN层；
30-电子存储层、31-GaN电容层、32-超晶格结构层、321-BGaN势垒层、322-BN势垒层、323-InGaN势阱层、33-GaN电子扩展层；
40-多量子阱层；
50-第二半导体层、51-电子阻挡层、52-p型GaN层。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明的实施例，而不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
对照例
如图1所示，本对照例采用现有技术的GaN基发光二极管外延片，其包括衬底10及依次沉积在所述衬底10上的缓冲层21、非掺杂GaN层22、n型GaN层23、多量子阱层40、电子阻挡层51和p型GaN层52。将本对照例的GaN基发光二极管外延片采用芯片制造工艺制成10mil*24mil规格的LED芯片，并经测试仪器测试光效为61mW/V，具体结果如表1所示。
实施例1
如图2所示，本实施例提供了一种GaN基发光二极管外延片，其包括衬底10及依次沉积在所述衬底10上的第一半导体层20、电子存储层30、多量子阱层40、及第二半导体层50。具体地，所述第一半导体层20包括缓冲层21、非掺杂GaN层22、n型GaN层23；所述第二半导体层50包括电子阻挡层51和p型GaN层52。
其中，本实施例的衬底10选用蓝宝石衬底；蓝宝石衬底具有制备工艺成熟、价格较低、易于清洗和处理，高温下有很好的稳定性。当然，其它实施例也可采用二氧化硅蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底或氧化锌衬底中的一种。
其中，本实施例的缓冲层21为厚度为15nm的AlN缓冲层。具体地，选用在应用材料PVD中沉积AlN缓冲层，采用AlN缓冲层控制晶体缺陷，改善后续生长晶体的质量，缓解衬底与外延层之间由于晶格失配和热失配引起的应力。当然，其它实施例的缓冲层也可为GaN缓冲层。
其中，所述电子存储层30包括依次沉积在所述第一半导体层20上的GaN电容层31、超晶格结构层32及GaN电子扩展层33；进一步地，所述超晶格结构层32包括周期性交替堆叠的BGaN势垒层321、BN势垒层322及InGaN势阱层323。具体地，GaN电容层厚度为20nm，BGaN势垒层厚度为35nm，BN势垒层厚度为10nm，InGaN势阱层厚度为2nm,GaN电子扩展层厚度为75nm。BGaN势垒层、BN势垒层及InGaN势阱层的堆叠周期数6个。BGaN势垒层中B组分含量为0.05，InGaN势阱层中In组分含量为0.1。GaN电容层的Si掺杂浓度为1.5E19atoms/cm3，BGaN势垒层的Si掺杂浓度为8.4E17atoms/cm3，GaN电子扩展层的Si掺杂浓度1.2E18atoms/cm3。
其中，本实施例的多量子阱层40为交替堆叠的InGaN量子阱层和AlGaN量子垒层。具体地，堆叠周期数为10个；InGaN量子阱层的厚度为3.5nm，其Al组分为0.22；AlGaN量子垒层的厚度为9.8nm，其Al组分为0.05；多量子阱为电子和空穴复合的区域，合理的结构设计可以显著增加电子和空穴波函数交叠程度，从而提高发光二极管的发光效率。
其中，本实施例的第二半导体层50包括堆叠的电子阻挡层51及p型GaN层52；具体地，电子阻挡层51为厚度15nm的AlInGaN；Al组分含量沿着外延片生长方向由0.01渐变至0.05，In组分浓度为0.01，可以有效地限制电子溢流，也可以减少对空穴的阻挡，提升空穴向量子阱的注入效率，减少载流子俄歇复合，从而提高发光二极管的发光效率。p型GaN层52的生长厚度为15nm，其Mg掺杂浓度2E20atoms/cm3，Mg掺杂浓度过高会破坏晶体质量，而掺杂浓度较低则会影响空穴浓度。
综上所述，本实施例的电子存储层结构，一则通过BGaN势垒层引入B原子使得能带升高以减弱电子沿外延层方向流入；并且BN势垒层的能带高度高于BGaN势垒层使得能带提升以减弱电子流速，同时InGaN势阱层的能带较低，电子流入InGaN势阱层后，因In原子的粘土效应可以减慢电子向多量子阱层注入。二则GaN电容层Si掺杂浓度较高可产生电容效应，电子进入GaN电容层后储存于GaN电容层内，BGaN势垒层掺杂适量Si可降低GaN基发光二极管的工作电压，BN势垒层不掺杂Si使得电子通过量子隧穿效应进入InGaN势阱层，GaN电子扩展层掺杂适量Si浓度使得电子均匀流入多量子阱层。基于增设的电子存储层从而改善GaN基发光二极管的电子与空穴在多量子阱层均匀分布，提高电子与空穴在多量子阱的复合效率，达到提升GaN基发光二极管发光效率的目的。
进一步地，如图3所示为制备本实施例GaN基发光二极管外延片的制备方法，所述制备方法包括以下步骤：
S01，提供一蓝宝石衬底。
S02，在蓝宝石衬底上生长AlN缓冲层，并针对已沉积AlN缓冲层的蓝宝石衬底进行氮化处理；
具体地，将已镀完AlN缓冲层的蓝宝石衬底转入MOCVD中，在氢气的气氛进行预处理1～10min，处理温度为1000℃～1200℃，再对蓝宝石衬底进行氮化处理，提升AlN缓冲层的晶体质量，并且可以有效提高后续沉积AlN外延层的晶体质量。
S03，在AlN缓冲层上生长非掺杂GaN层；
具体地，非掺杂GaN层的生长温度1100℃，生长压力150torr。由于非掺杂GaN层生长温度较高，压力较低，制备得到的GaN晶体质量较优，同时厚度随着GaN厚度的增加，压应力会通过堆垛层错释放，线缺陷减少，晶体质量提高，反向漏电降低。非掺杂GaN层的生长厚度为3um，由于提高GaN层厚度对Ga源材料消耗较大，大大提高了LED的外延成本，因此本实施例的第一非掺杂GaN层的厚度为3um，不仅节约生产成本，而且GaN材料又具有较高的晶体质量。当然，其它实施例中，非掺杂GaN层的生长温度范围控制在1050℃～1200℃，生长压力控制在100torr～600torr，厚度控制在1um～5um。
S04，在非掺杂GaN层上生长n型GaN层；
具体地，n型GaN层的生长温度为1120℃，生长压力100torr，生长厚度为3um，Si掺杂浓度为2.5E19atoms/cm3。首先n型GaN层为LED发光提供充足电子，其次n型GaN层的电阻率要比p型GaN上的透明电极的电阻率高，因此足够的Si掺杂，可以有效的降低n型GaN层电阻率，最后n型GaN足够的厚度可以有效释放应力，提高发光二极管的发光效率。当然，其它实施例中，n型GaN层生长温度为1050℃～1200℃，压力100torr～600torr，厚度为2um～3um，Si掺杂浓度为1E19～5E19atoms/cm3。
S05，在n型GaN层上生长电子存储层；
具体地，电子存储层包括依次沉积在所述n型GaN层上的GaN电容层、超晶格结构层及GaN电子扩展层；进一步地，超晶格结构层包括周期性交替堆叠的BGaN势垒层、BN势垒层及InGaN势阱层。其中，GaN电容层的Si掺杂浓度为1.5E19atoms/cm3，BGaN势垒层的Si掺杂浓度为8.4E17atoms/cm3，GaN电子扩展层的Si掺杂浓度1.2E18atoms/cm3；通过GaN电容层的Si掺杂浓度高于BGaN势垒层的Si掺杂浓度以及GaN电子扩展层的Si掺杂浓度，以及BN势垒层不掺杂Si的设计，GaN电容层Si掺杂浓度较高可产生电容效应，电子进入GaN电容层后储存于GaN电容层内，BGaN势垒层掺杂适量Si可降低GaN基发光二极管的工作电压，BN势垒层不掺杂Si使得电子通过量子隧穿效应进入InGaN势阱层，GaN电子扩展层掺杂适量Si浓度使得电子均匀流入多量子阱层。进一步地，GaN电容层厚度为20nm，BGaN势垒层厚度为35nm，BN势垒层厚度为10nm，InGaN势阱层厚度为2nm,GaN电子扩展层厚度为75nm；GaN电容层厚度控制电容大小以避免因电容太大使电子留在电子存储层中，造成量子阱流入电子数量过少；BGaN势垒层及BN势垒层厚度则是为了控制势垒宽度，避免因过厚导致发光二极管工作电压过高，太薄则是不能有效减慢电子流速；InGaN势阱层的厚度越厚同样控制着电子进入量子阱的数量。
进一步地，BGaN势垒层中B组分含量为0.05，InGaN势阱层中In组分含量为0.1；BGaN势垒层、BN势垒层及InGaN势阱层的堆叠周期数6个，通过多个周期结构可以形成能带高低交错，减慢电子向量子阱的流速。
进一步地，GaN电容层生长温度为890℃，BGaN势垒层、BN势垒层及InGaN势阱层组成超晶格结构层生长温度为870℃，GaN电子扩展层生长温度为870℃。GaN电容层、超晶格结构层、GaN电子扩展层生长气氛为氮气。通过选取适合的电子存储层的生长温度及气氛，可以降低电子存储层的C杂质浓度，C杂质在n型掺杂下会显现出p极性效应，影响电子传输。
进一步地，GaN电容层、超晶格结构层、GaN电子扩展层生长压力为200 torr，所选取的生长压力处于较低水平，可以提高电子存储层的原子迁移率，使电子存储层的晶体质量更优。
S06，在电子存储层上生长多量子阱层；
具体地，多量子阱层为交替堆叠结构的InGaN量子阱层和AlGaN量子垒层，堆叠周期数为10。其中，InGaN量子阱生长温度为795℃，生长厚度为3.5nm，生长压力200torr，In组分为0.22；AlGaN量子垒层生长温度为855℃，生长厚度为9.8nm，生长压力为200torr，Al组分为0.05。多量子阱层作为电子和空穴复合的区域，合理的结构设计可以显著增加电子和空穴波函数交叠程度，从而提高发光二极管的发光效率。当然，其它实施例中，InGaN量子阱层及AlGaN量子垒层的堆叠周期数6～12个，InGaN量子阱层生长温度范围控制在790℃～810℃，生长厚度控制在2nm～5nm，生长压力控制在50torr～300torr；AlGaN量子垒层生长温度控制在800℃～900℃，生长厚度控制在5nm～15nm，生长压力控制在50torr～300torr，Al组分含量控制在0.01～0.1。
S07，在多量子阱层上生长电子阻挡层；
具体地，电子阻挡层为厚度15nm的AlInGaN，生长温度965℃，生长压力200torr。其中，Al组分浓度沿着外延片生长方向由0.01渐变至0.05，In组分浓度由0.01渐变至0.2，既可有效地限制电子溢流，也可减少对空穴的阻挡，提升空穴向量子阱的注入效率，减少载流子俄歇复合，提高发光二极管的发光效率。当然，其它实施例中，AlInGaN生长厚度控制在10nm～40nm，生长温度控制在900℃～1000℃,生长压力控制在100torr～300torr。
S08，在电子阻挡层上生长p型GaN层，完成GaN基发光二极管外延片的制备。
具体地，p型GaN层的生长厚度为15nm，p型GaN层生长温度985℃，生长压力200torr。其中，Mg掺杂浓度2E20atoms/cm3，Mg掺杂浓度过高会破坏晶体质量，而掺杂浓度较低则会影响空穴浓度。同时，对于含V形坑的LED结构来说，p型GaN层较高的生长温度也有利于合并V形坑，得到表面光滑的发光二极管外延片。
根据本实施例制备方法制备的GaN基发光二极管外延片采用与对照例相同的芯片制造工艺制成10 mil*24mil规格的LED芯片，并经测试仪器测试光效为62.2mW/V，较对照例提升了2.0%，具体如表1所示。
实施例2
本实施例与实施例1的不同之处在于：本实施例的GaN电容层厚度为10nm；多量子阱层为交替堆叠的InGaN量子阱层和AlGaN量子垒层的堆叠周期数为6个。具体地，GaN电容层、超晶格结构层及GaN电子扩展层的生长压力均为100torr。
根据本实施例制备方法制备的GaN基发光二极管外延片采用与对照例相同的芯片制造工艺制成10 mil*24mil规格的LED芯片，并经测试仪器测试光效为61.1mW/V，较对照例提升了0.2%，具体如表1所示。
实施例3
本实施例与实施例1的不同之处在于：本实施例的GaN电容层的生长厚度为50nm；多量子阱层为交替堆叠的InGaN量子阱层和AlGaN量子垒层的堆叠周期数为12个。具体地，GaN电容层、超晶格结构层及GaN电子扩展层的生长压力均为300torr。
根据本实施例制备方法制备的GaN基发光二极管外延片采用与对照例相同的芯片制造工艺制成10 mil*24mil规格的LED芯片，并经测试仪器测试光效为61.3mW/V，较对照例提升了0.5%，具体如表1所示。
实施例4
本实施例与实施例1的不同之处在于：本实施例的GaN电容层及BGaN势垒层的生长厚度为25nm，BGaN势垒层中B组分含量为0.01，GaN电容层、超晶格结构层、GaN电子扩展层的生长气氛为氨气。
根据本实施例制备方法制备的GaN基发光二极管外延片采用与对照例相同的芯片制造工艺制成10 mil*24mil规格的LED芯片，并经测试仪器测试光效为61.1mW/V，较对照例提升了0.2%，具体如表1所示。
实施例5
本实施例与实施例1的不同之处在于：本实施例的GaN电容层及BGaN势垒层的生长厚度为25nm，BGaN势垒层中B组分含量为0.1。
根据本实施例制备方法制备的GaN基发光二极管外延片采用与对照例相同的芯片制造工艺制成10 mil*24mil规格的LED芯片，并经测试仪器测试光效为61.2mW/V，较对照例提升了0.3%，具体如表1所示。
实施例6
本实施例与实施例1的不同之处在于：本实施例的GaN电容层及BGaN势垒层的生长厚度为25nm，BGaN势垒层、BN势垒层及InGaN势阱层的堆叠周期数1个。
根据本实施例制备方法制备的GaN基发光二极管外延片采用与对照例相同的芯片制造工艺制成10 mil*24mil规格的LED芯片，并经测试仪器测试光效为61.1mW/V，较对照例提升了0.2%，具体如表1所示。
实施例7
本实施例与实施例1的不同之处在于：本实施例的GaN电容层及BGaN势垒层的生长厚度为25nm，BGaN势垒层、BN势垒层及InGaN势阱层的堆叠周期数10个。
根据本实施例制备方法制备的GaN基发光二极管外延片采用与对照例相同的芯片制造工艺制成10 mil*24mil规格的LED芯片，并经测试仪器测试光效为61.6mW/V，较对照例提升了1%，具体如表1所示。
实施例8
本实施例与实施例1的不同之处在于：本实施例的GaN电容层及BGaN势垒层的生长厚度为10nm，BN势垒层的生长厚度为2nm，InGaN势阱层的生长厚度为0.5nm，GaN电子扩展层的生长厚度为10nm；GaN电容层的Si掺杂浓度为5E18atoms/cm3，BGaN势垒层的Si掺杂浓度为5E17atoms/cm3，GaN电子扩展层的Si掺杂浓度5E17atoms/cm3，InGaN势阱层中In组分含量为0.02；GaN电容层、超晶格结构层及GaN电子扩展层的生长压力均为100torr。
根据本实施例制备方法制备的GaN基发光二极管外延片采用与对照例相同的芯片制造工艺制成10 mil*24mil规格的LED芯片，并经测试仪器测试光效为61.2mW/V，较对照例提升了0.3%，具体如表1所示。
实施例9
本实施例与实施例1的不同之处在于：本实施例的GaN电容层的生长厚度为50nm，BGaN势垒层的生长厚度为100nm，BN势垒层的生长厚度为20nm，InGaN势阱层的生长厚度为5nm，GaN电子扩展层的生长厚度为100nm；GaN电容层的Si掺杂浓度为5E19atoms/cm3，BGaN势垒层的Si掺杂浓度为5E18atoms/cm3，GaN电子扩展层的Si掺杂浓度5E18atoms/cm3，InGaN势阱层中In组分含量为0.2；GaN电容层、超晶格结构层及GaN电子扩展层的生长压力均为300torr。
根据本实施例制备方法制备的GaN基发光二极管外延片采用与对照例相同的芯片制造工艺制成10 mil*24mil规格的LED芯片，并经测试仪器测试光效为61.1mW/V，较对照例提升了0.1%，具体如表1所示。
表1：各实施例及对照例的部分参数比对以及对应光效结果的对比表
Figure 19070DEST_PATH_IMAGE001
从表1可知，本发明通过将在沉积多量子阱层之前依次沉积GaN电容层、超晶格结构层及GaN电子扩展层以形成电子存储层，超晶格结构层包括周期性交替堆叠的BGaN势垒层、BN势垒层及InGaN势阱层；其中，BN势垒层的能带高度高于BGaN势垒层的能带高度以及InGaN势阱层的能带高度；GaN电容层的Si掺杂浓度为5E18～5E19atoms/cm3，BGaN势垒层的Si掺杂浓度为5E17～5E18atoms/cm3，GaN电子扩展层的Si掺杂浓度5E17～5E18atoms/cm3，BN势垒层不掺杂Si；GaN电容层的厚度范围为10nm～50nm，BGaN势垒层的厚度范围为10nm～100nm，BN势垒层的厚度范围为2nm～20nm，InGaN势阱层的厚度范围为0.5nm～5nm，GaN电子扩展层的厚度范围为10nm～100nm。通过上述设置，具有如下效果：
1、通过BGaN势垒层引入B原子使得能带升高以减弱电子沿外延层方向流入；并且BN势垒层的能带高度高于BGaN势垒层使得能带提升以减弱电子流速，同时InGaN势阱层的能带较低，电子流入InGaN势阱层后，因In原子的粘土效应可以减慢电子向多量子阱层注入，提高电子与空穴在多量子阱的复合效率，达到提升GaN基发光二极管发光效率的目的。
2、GaN电容层Si掺杂浓度较高可产生电容效应，电子进入GaN电容层后储存于GaN电容层内，BGaN势垒层掺杂适量Si可降低GaN基发光二极管的工作电压，BN势垒层不掺杂Si使得电子通过量子隧穿效应进入InGaN势阱层，GaN电子扩展层掺杂适量Si浓度使得电子均匀流入多量子阱层，改善GaN基发光二极管的电子与空穴在多量子阱层均匀分布，达到提升GaN基发光二极管发光效率的目的。
3、GaN电容层、超晶格结构层及GaN电子扩展层生长气氛为氮气或氨气，以及生长压力为100torr～300torr，通过选取适合的电子存储层的生长温度及气氛，可以降低电子存储层的C杂质浓度，C杂质在n型掺杂下会显现出p极性效应，影响电子传输。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种GaN基发光二极管外延片，其特征在于，包括衬底及依次沉积在所述衬底上的第一半导体层、电子存储层、多量子阱层及第二半导体层，所述电子存储层包括依次沉积在所述第一半导体层上的GaN电子容纳层、超晶格结构层及GaN电流扩展层；
其中，所述超晶格结构层包括周期性交替堆叠的BGaN势垒层、BN势垒层及InGaN势阱层；所述BN势垒层的能带高度高于所述BGaN势垒层的能带高度以及所述InGaN势阱层的能带高度；所述GaN电子容纳层的Si掺杂浓度高于所述BGaN势垒层的Si掺杂浓度以及所述GaN电流扩展层的Si掺杂浓度，所述BN势垒层不掺杂Si，所述GaN电子容纳层的Si掺杂浓度为5E18～5E19atoms/cm3，所述BGaN势垒层的Si掺杂浓度为5E17～5E18atoms/cm3，所述GaN电流扩展层的Si掺杂浓度5E17～5E18atoms/cm3。
2.根据权利要求1所述的GaN基发光二极管外延片，其特征在于，所述BGaN势垒层中B组分含量为0.01～0.1，所述InGaN势阱层中In组分含量为0.02～0.2。
3.根据权利要求1所述的GaN基发光二极管外延片，其特征在于，所述BGaN势垒层、所述BN势垒层及所述InGaN势阱层的堆叠周期数1～10。
4.根据权利要求1所述的GaN基发光二极管外延片，其特征在于，所述GaN电子容纳层的厚度范围为10nm～50nm，所述BGaN势垒层的厚度范围为10nm～100nm，所述BN势垒层的厚度范围为2nm～20nm，所述InGaN势阱层的厚度范围为0.5nm～5nm，所述GaN电流扩展层的厚度范围为10nm～100nm。
5.根据权利要求1所述的GaN基发光二极管外延片，其特征在于，所述第一半导体层包括依次层叠于所述衬底上的缓冲层、非掺杂GaN层以及n型GaN层；所述第二半导体层包括依次层叠于所述多量子阱层上的电子阻挡层和p型GaN层。
6.根据权利要求5所述的GaN基发光二极管外延片，其特征在于，所述电子阻挡层为AlInGaN层，且Al组分及In组分的浓度沿着所述GaN基发光二极管外延片的生长方向逐渐升高。
7.一种如权利要求1～6任一所述的GaN基发光二极管外延片的制备方法，其特征在于，所述制备方法包括：
提供一衬底；
在所述衬底上依次生长缓冲层、非掺杂GaN层以及n型GaN层以形成第一半导体层；
在所述第一半导体层上依次生长GaN电子容纳层、超晶格结构层及GaN电流扩展层以形成电子存储层，其中，在所述GaN电子容纳层上周期性交替生长BGaN势垒层、BN势垒层及InGaN势阱层以形成所述超晶格结构层；所述BN势垒层的能带高度高于所述BGaN势垒层的能带高度以及所述InGaN势阱层的能带高度；所述GaN电子容纳层的Si掺杂浓度高于所述BGaN势垒层的Si掺杂浓度以及所述GaN电流扩展层的Si掺杂浓度，所述BN势垒层不掺杂Si；其中，所述GaN电子容纳层的Si掺杂浓度为5E18～5E19atoms/cm3，所述BGaN势垒层的Si掺杂浓度为5E17～5E18atoms/cm3，所述GaN电流扩展层的Si掺杂浓度5E17～5E18atoms/cm3；
在所述电子存储层上生长多量子阱层；
在所述多量子阱层上依次生长电子阻挡层及p型GaN层以形成第二半导体层，完成GaN基发光二极管外延片的制备。
8.根据权利要求7所述的GaN基发光二极管外延片的制备方法，所述超晶格结构层及所述GaN电流扩展层的生长压力范围均为100torr～300torr。
9.根据权利要求7所述的GaN基发光二极管外延片的制备方法，所述超晶格结构层及所述GaN电流扩展层的生长气氛均为氮气或氨气。
CN202210965147.9A 2022-08-12 2022-08-12 一种GaN基发光二极管外延片及其制备方法 Active CN115050870B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210965147.9A CN115050870B (zh) 2022-08-12 2022-08-12 一种GaN基发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210965147.9A CN115050870B (zh) 2022-08-12 2022-08-12 一种GaN基发光二极管外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN115050870A CN115050870A (zh) 2022-09-13
CN115050870B true CN115050870B (zh) 2022-11-08

Family

ID=83166775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210965147.9A Active CN115050870B (zh) 2022-08-12 2022-08-12 一种GaN基发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN115050870B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115360277B (zh) * 2022-10-21 2023-02-03 江西兆驰半导体有限公司 一种深紫外发光二极管外延片、制备方法及led
CN115986018B (zh) * 2023-03-20 2023-06-06 江西兆驰半导体有限公司 一种外延片、外延片制备方法及发光二极管
CN116190522B (zh) * 2023-04-26 2023-07-11 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法
CN116190514B (zh) * 2023-04-27 2023-07-18 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116995169B (zh) * 2023-09-26 2024-04-09 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN117253948B (zh) * 2023-11-20 2024-03-08 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102341887A (zh) * 2009-03-04 2012-02-01 飞利浦拉米尔德斯照明设备有限责任公司 包含硼的iii族氮化物发光器件
CN105355737A (zh) * 2015-11-24 2016-02-24 山东浪潮华光光电子股份有限公司 高发光效率的量子阱组合led外延结构及其制备方法
CN105789392A (zh) * 2016-04-28 2016-07-20 聚灿光电科技股份有限公司 GaN基LED外延结构及其制造方法
CN109860353A (zh) * 2018-10-31 2019-06-07 华灿光电(苏州）有限公司 一种GaN基发光二极管外延片及其制备方法
CN109873061A (zh) * 2019-01-08 2019-06-11 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制造方法
CN112366257A (zh) * 2020-09-27 2021-02-12 华灿光电（浙江）有限公司 发光二极管外延片及其制备方法
CN114725258A (zh) * 2022-04-08 2022-07-08 江西兆驰半导体有限公司 一种led外延片及其制备方法
CN114792749A (zh) * 2022-04-28 2022-07-26 江西兆驰半导体有限公司 一种GaN基发光二极管外延片及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3645233B2 (ja) * 2001-06-07 2005-05-11 日本電信電話株式会社 半導体素子
WO2009120990A2 (en) * 2008-03-27 2009-10-01 Nitek, Inc. Ultraviolet light emitting diode/laser diode with nested superlattice
KR20110124841A (ko) * 2010-05-12 2011-11-18 서울옵토디바이스주식회사 발광소자
CN112909134B (zh) * 2021-02-05 2022-02-08 西安瑞芯光通信息科技有限公司 一种大功率紫外led的外延生长方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102341887A (zh) * 2009-03-04 2012-02-01 飞利浦拉米尔德斯照明设备有限责任公司 包含硼的iii族氮化物发光器件
CN105355737A (zh) * 2015-11-24 2016-02-24 山东浪潮华光光电子股份有限公司 高发光效率的量子阱组合led外延结构及其制备方法
CN105789392A (zh) * 2016-04-28 2016-07-20 聚灿光电科技股份有限公司 GaN基LED外延结构及其制造方法
CN109860353A (zh) * 2018-10-31 2019-06-07 华灿光电(苏州）有限公司 一种GaN基发光二极管外延片及其制备方法
CN109873061A (zh) * 2019-01-08 2019-06-11 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制造方法
CN112366257A (zh) * 2020-09-27 2021-02-12 华灿光电（浙江）有限公司 发光二极管外延片及其制备方法
CN114725258A (zh) * 2022-04-08 2022-07-08 江西兆驰半导体有限公司 一种led外延片及其制备方法
CN114792749A (zh) * 2022-04-28 2022-07-26 江西兆驰半导体有限公司 一种GaN基发光二极管外延片及其制备方法

Also Published As

Publication number Publication date
CN115050870A (zh) 2022-09-13

Similar Documents

Publication Publication Date Title
CN115050870B (zh) 一种GaN基发光二极管外延片及其制备方法
CN115799416B (zh) 一种深紫外发光二极管外延片及其制备方法
CN115458650B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115000263B (zh) Led外延结构及其制备方法
CN115188863B (zh) 发光二极管外延片及其制备方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN115842077B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116581216B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115832131A (zh) 深紫外发光二极管外延片及其制备方法、深紫外发光二极管
CN116344695A (zh) 发光二极管外延片及其制备方法、led
CN114824004A (zh) 一种led外延结构及其制备方法
CN116504895A (zh) 发光二极管外延片及其制备方法、led
CN103441197B (zh) 一种GaN基发光二极管外延片及其制作方法
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN116190522B (zh) 一种高光效发光二极管外延片及其制备方法
CN115863503B (zh) 深紫外led外延片及其制备方法、深紫外led
CN116705946A (zh) 发光二极管外延片及其制备方法
CN116779736A (zh) 发光二极管外延片及其制备方法、led
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN114725256B (zh) 一种iii族氮化物外延结构及其制备方法
CN117832348B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117727849B (zh) 一种发光二极管外延片及制备方法
CN116230824B (zh) 一种高光效发光二极管外延片及其制备方法、led芯片
CN116936701B (zh) 一种发光二极管外延片及制备方法、led芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant