CN117253948B - 发光二极管外延片及其制备方法、发光二极管 - Google Patents

发光二极管外延片及其制备方法、发光二极管 Download PDF

Info

Publication number
CN117253948B
CN117253948B CN202311541165.5A CN202311541165A CN117253948B CN 117253948 B CN117253948 B CN 117253948B CN 202311541165 A CN202311541165 A CN 202311541165A CN 117253948 B CN117253948 B CN 117253948B
Authority
CN
China
Prior art keywords
layer
quantum well
doped
gan layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311541165.5A
Other languages
English (en)
Other versions
CN117253948A (zh
Inventor
印从飞
张彩霞
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202311541165.5A priority Critical patent/CN117253948B/zh
Publication of CN117253948A publication Critical patent/CN117253948A/zh
Application granted granted Critical
Publication of CN117253948B publication Critical patent/CN117253948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Abstract

本发明公开了一种发光二极管外延片及其制备方法、发光二极管,涉及半导体光电器件领域。多量子阱层包括依次层叠的第一多量子阱层、第二多量子阱层和第三多量子阱层;第一多量子阱层为周期性层叠的第一量子阱层和第一量子垒层,第一量子垒层包括依次层叠的第一GaN层、第一Zn掺InGaN层、第一BGaN层和第一Si掺GaN层;相应的,第二量子垒层包括依次层叠的第二GaN层、第二Zn掺InGaN层、第二BGaN层和第二Si掺GaN层;第三多量子阱层为周期性层叠的第三量子阱层和第三量子垒层,第三量子垒层包括依次层叠的第三GaN层和第三Si掺GaN层。实施本发明可提升发光二极管的发光效率和抗静电能力、降低工作电压。

Description

发光二极管外延片及其制备方法、发光二极管
技术领域
本发明涉及半导体光电器件领域,尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
随着技术的更新和设备的迭代,GaN基发光二极管已应用于显示、照明、医疗等领域,并且不断朝着高光效、微型化、集成化的方向发展,吸引着研究者们的广泛关注。作为LED外延结构的核心区,多量子阱有源区一直被作为重点研究。GaN基发光二极管的有源区一般是由低温的InGaN量子阱与高温的GaN量子垒层交叠生长获得的周期性结构。在GaN基发光二极管中,由于电子具有比空穴更小的有效质量和更高的迁移速率,因此注入到多量子阱有源区的电子浓度远大于空穴浓度,并且空穴向量子阱注入过程还受到量子垒的阻挡,导致能够实际发光的量子阱主要集中靠近P型半导体层的最后几个阱中,有源层中空穴浓度不足,导致光效降低,多量子阱有源区的空穴分布不均匀,影响抗静电能力,尤其在大电流密度下,这种现象更为明显。常见的做法是采用高势垒的AlGaN阻挡电子的溢出,此法会同时造成空穴注入受阻,引起正向工作电压升高。
发明内容
本发明所要解决的技术问题在于,提供一种发光二极管外延片及其制备方法,其可提升发光二极管的发光效率,提高抗静电能力,降低工作电压。
本发明还要解决的技术问题在于,提供一种发光二极管,其发光效率高、抗静电能力高、工作电压低。
为了解决上述问题,本发明公开了一种发光二极管外延片,包括衬底和依次设于所述衬底上的缓冲层、本征GaN层、N型GaN层、应力释放层、多量子阱层、电子阻挡层、P型GaN层和欧姆接触层,所述多量子阱层包括依次层叠的第一多量子阱层、第二多量子阱层和第三多量子阱层;
其中,所述第一多量子阱层为周期性结构,每个周期均包括依次层叠的第一量子阱层和第一量子垒层,所述第一量子垒层包括依次层叠的第一GaN层、第一Zn掺InGaN层、第一BGaN层和第一Si掺GaN层;
所述第二多量子阱层为周期性结构,每个周期均包括依次层叠的第二量子阱层和第二量子垒层,所述第二量子垒层包括依次层叠的第二GaN层、第二Zn掺InGaN层、第二BGaN层和第二Si掺GaN层;
所述第三多量子阱层为周期性结构,每个周期均包括依次层叠的第三量子阱层和第三量子垒层,所述第三量子垒层包括依次层叠的第三GaN层和第三Si掺GaN层;
所述第一量子垒层的厚度>所述第二量子垒层的厚度>所述第三量子垒层的厚度;
所述第一Si掺GaN层中Si的掺杂浓度>所述第二Si掺GaN层中Si的掺杂浓度>所述第三Si掺GaN层中Si的掺杂浓度;
所述第一Zn掺InGaN层中Zn的掺杂浓度>所述第二Zn掺InGaN层中Zn的掺杂浓度。
作为上述方案的改进,所述第一量子垒层的厚度为10nm~20nm,所述第二量子垒层的厚度为8nm~18nm,所述第三量子垒层的厚度为8nm~16nm。
作为上述方案的改进,所述第一Si掺GaN层中Si的掺杂浓度为5.5×1016cm-3~2.5×1017cm-3,所述第二Si掺GaN层中Si的掺杂浓度为5.5×1016cm-3~1.5×1017cm-3,所述第三Si掺GaN层中Si的掺杂浓度为2.5×1016cm-3~1.5×1017cm-3
作为上述方案的改进,所述第一Zn掺InGaN层中Zn的掺杂浓度为3.2×1017cm-3~6.2×1017cm-3,In组分的占比为0.07~0.1;所述第二Zn掺InGaN层中Zn的掺杂浓度为2.2×1017cm-3~4.8×1017cm-3,In组分的占比为0.03~0.07。
作为上述方案的改进,所述第一多量子阱层的周期数为3~7,每个第一GaN层的厚度为2.5nm~5nm,每个第一Zn掺InGaN层的厚度为2.5nm~5nm,每个第一BGaN层的厚度为2.5nm~5nm,每个第一Si掺GaN层的厚度为2.5nm~5nm;
所述第二多量子阱层的周期数为3~7,每个第二GaN层的厚度为2nm~4.5nm,每个第二Zn掺InGaN层的厚度为2nm~4.5nm,每个第二BGaN层的厚度为2nm~4.5nm,每个第二Si掺GaN层的厚度为2nm~4.5nm;
所述第三多量子阱层的周期数为2~3,每个第三GaN层的厚度为4nm~8nm,第三Si掺GaN层的厚度为4nm~8nm。
作为上述方案的改进,所述第一BGaN层中B组分的占比为0.3~0.5,所述第二BGaN层中B组分的占比为0.2~0.4。
作为上述方案的改进,所述第一量子阱层中In组分的占比为0.2~0.4,每个第一量子阱层的厚度为2.5nm~4.5nm;
所述第二量子阱层中In组分的占比为0.2~0.4,每个第二量子阱层的厚度为2.5nm~4.5nm;
所述第三量子阱层中In组分的占比为0.2~0.4,每个第三量子阱层的厚度为2.5nm~4.5nm。
相应的,本发明还公开了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,其包括:
提供衬底,在所述衬底上依次生长缓冲层、本征GaN层、N型GaN层、应力释放层、多量子阱层、电子阻挡层、P型GaN层和欧姆接触层,所述多量子阱层包括依次层叠的第一多量子阱层、第二多量子阱层和第三多量子阱层;
其中,所述第一多量子阱层为周期性结构,每个周期均包括依次层叠的第一量子阱层和第一量子垒层,所述第一量子垒层包括依次层叠的第一GaN层、第一Zn掺InGaN层、第一BGaN层和第一Si掺GaN层;
所述第二多量子阱层为周期性结构,每个周期均包括依次层叠的第二量子阱层和第二量子垒层,所述第二量子垒层包括依次层叠的第二GaN层、第二Zn掺InGaN层、第二BGaN层和第二Si掺GaN层;
所述第三多量子阱层为周期性结构,每个周期均包括依次层叠的第三量子阱层和第三量子垒层,所述第三量子垒层包括依次层叠的第三GaN层和第三Si掺GaN层;
所述第一量子垒层的厚度>所述第二量子垒层的厚度>所述第三量子垒层的厚度;
所述第一Si掺GaN层中Si的掺杂浓度>所述第二Si掺GaN层中Si的掺杂浓度>所述第三Si掺GaN层中Si的掺杂浓度;
所述第一Zn掺InGaN层中Zn的掺杂浓度>所述第二Zn掺InGaN层中Zn的掺杂浓度。
作为上述方案的改进,所述第一量子阱层、所述第二量子阱层和所述第三量子阱层的生长温度均为700℃~750℃,生长压力均为100torr~150torr;
所述第一GaN层、所述第二GaN层和所述第三GaN层的生长温度均为830℃~860℃,生长压力均为100torr~150torr;
所述第一Zn掺InGaN层和所述第二Zn掺InGaN层的生长温度均为830℃~860℃,生长压力均为100torr~150torr;
所述第一BGaN层和所述第二BGaN层的生长温度均为860℃~900℃,生长压力均为100torr~150torr;
所述第一Si掺GaN层、所述第二Si掺GaN层和所述第三Si掺GaN层的生长温度均为860℃~900℃,生长压力均为100torr~150torr。
相应的,本发明还公开了一种发光二极管,其包括上述的发光二极管外延片。
实施本发明,具有如下有益效果:
1. 本发明的发光二极管外延片中,多量子阱层包括依次层叠的第一多量子阱层、第二多量子阱层和第三多量子阱层;其中,第一多量子阱层为周期性结构,每个周期均包括依次层叠的第一量子阱层和第一量子垒层,第一量子垒层包括依次层叠的第一GaN层、第一Zn掺InGaN层、第一BGaN层和第一Si掺GaN层;第二多量子阱层为周期性结构,每个周期均包括依次层叠的第二量子阱层和第二量子垒层,第二量子垒层包括依次层叠的第二GaN层、第二Zn掺InGaN层、第二BGaN层和第二Si掺GaN层;第三多量子阱层为周期性结构,每个周期均包括依次层叠的第三量子阱层和第三量子垒层,第三量子垒层包括依次层叠的第三GaN层和第三Si掺GaN层;第一量子垒层的厚度>第二量子垒层的厚度>第三量子垒层的厚度;第一Si掺GaN层中Si的掺杂浓度>第二Si掺GaN层中Si的掺杂浓度>第三Si掺GaN层中Si的掺杂浓度;第一Zn掺InGaN层中Zn的掺杂浓度>第二Zn掺InGaN层中Zn的掺杂浓度。
首先,本发明引入第一Zn掺InGaN层和第二Zn掺InGaN层,Zn的掺杂可补充多量子阱层中的空穴;并且第一Zn掺InGaN层中Zn的掺杂浓度>第二Zn掺InGaN层中Zn的掺杂浓度,使得多量子阱层中空穴分布更均匀,提高发光二极管的抗静电能力;In的引入一方面可降低Zn的活化能,另一方面也可以减少与阱层的晶格失配,降低极化电场强度,提高发光效率;
其次,本发明引入第一BGaN层和第二BGaN层,实现分级阻挡迁移电子,提高不同区域内的电子浓度,综合提高阱内电子与空穴的复合浓度,提高发光效率;
再者,本发明引入第一Si掺GaN层、第二Si掺GaN层和第三Si掺GaN层,一方面,BGaN材料与Si掺GaN材料的应力差可部分抵消阱垒之间的应力差,提高电子与空穴波函数的重叠程度,提高发光效率;另一方面,可增加垒层的电导率,减少电阻,降低工作电压;
最后,本发明对多量子阱层中的垒层进行空穴补偿、渐变掺杂、分段掺杂的综合设计,提升了阱垒界面的晶体质量,提高了多量子阱层中电子和空穴的浓度,使得电子和空穴分布更均匀,提高复合效率,提高发光二极管光效的同时,提高了抗静电能力,降低了工作电压。
附图说明
图1是本发明一实施例中发光二极管外延片的结构示意图;
图2是本发明一实施例中多量子阱层的结构示意图;
图3是本发明一实施例中第一多量子阱层的结构示意图;
图4是本发明一实施例中第二多量子阱层的结构示意图;
图5是本发明一实施例中第三多量子阱层的结构示意图;
图6是本发明一实施例中第一量子垒层的结构示意图;
图7是本发明一实施例中第二量子垒层的结构示意图;
图8是本发明一实施例中第三量子垒层的结构示意图;
图9是本发明一实施例中发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步地详细描述。
参考图1~图8,本发明公开了一种发光二极管外延片,包括衬底1和依次设于衬底1上的缓冲层2、本征GaN层3、N型GaN层4、应力释放层5、多量子阱层6、电子阻挡层7、P型GaN层8和欧姆接触层9。其中,多量子阱层6包括依次层叠的第一多量子阱层61、第二多量子阱层62和第三多量子阱层63。
其中,第一多量子阱层61为周期性结构,周期数为3~10,优选的为3~7,每个周期均包括依次层叠的第一量子阱层611和第一量子垒层612,第一量子垒层612包括依次层叠的第一GaN层6121、第一Zn掺InGaN层6122、第一BGaN层6123和第一Si掺GaN层6124;
第二多量子阱层62为周期性结构,周期数为3~10,优选的为3~7,每个周期均包括依次层叠的第二量子阱层621和第二量子垒层622,第二量子垒层622包括依次层叠的第二GaN层6221、第二Zn掺InGaN层6222、第二BGaN层6223和第二Si掺GaN层6224;
第三多量子阱层63为周期性结构,周期数为2~5,优选的为2~3,每个周期均包括依次层叠的第三量子阱层631和第三量子垒层632,第三量子垒层632包括依次层叠的第三GaN层6321和第三Si掺GaN层6322;
本发明对多量子阱层6中的垒层进行空穴补偿、渐变掺杂、分段掺杂的综合设计,提升了阱垒界面的晶体质量,提高了多量子阱层6中电子和空穴的浓度,使得电子和空穴分布更均匀,提高复合效率,提高发光二极管光效的同时,提高了抗静电能力,降低了工作电压。
其中,本发明引入第一Zn掺InGaN层6122和第二Zn掺InGaN层6222,Zn的掺杂可补充多量子阱层6中的空穴;并且第一Zn掺InGaN层6122中Zn的掺杂浓度>第二Zn掺InGaN层6222中Zn的掺杂浓度,使得多量子阱层6中空穴分布更均匀,提高发光二极管的抗静电能力;In的引入一方面可降低Zn的活化能,另一方面也可以减少与阱层的晶格失配,降低极化电场强度,提高发光效率。
具体的,第一Zn掺InGaN层6122中Zn的掺杂浓度为3×1017cm-3~8×1017cm-3,若掺杂浓度<3×1017cm-3,难以有效起到补充空穴的作用;若掺杂浓度>8×1017cm-3,会带来过多的缺陷。优选的,掺杂浓度为3.2×1017cm-3~6.2×1017cm-3,示例性的为4×1017cm-3、4.5×1017cm-3、5×1017cm-3、5.5×1017cm-3或6×1017cm-3,但不限于此。
具体的,第一Zn掺InGaN层6122中In组分的占比为0.05~0.12,若In组分的占比<0.05,难以有效起到活化作用;若In组分的占比>0.12,会引起晶格质量下降。优选的,In组分的占比为0.07~0.1,示例性的为0.075、0.08、0.085或0.09,但不限于此。
具体的,第二Zn掺InGaN层6222中Zn的掺杂浓度为2×1017cm-3~5.5×1017cm-3,优选的为2.2×1017cm-3~4.8×1017cm-3,示例性的为2.5×1017cm-3、3×1017cm-3、3.5×1017cm-3、4×1017cm-3或4.5×1017cm-3,但不限于此。
具体的,第二Zn掺InGaN层6222中In组分的占比为0.03~0.1,优选的为0.03~0.07,示例性的为0.04、0.05或0.06,但不限于此。
其中,本发明引入第一BGaN层6123和第二BGaN层6223,实现分级阻挡迁移电子,提高不同区域内的电子浓度,综合提高阱内电子与空穴的复合浓度,提高发光效率。
具体的,第一BGaN层6123中B组分的占比为0.2~0.6,若B组分的占比<0.2,难以起到阻挡电子的作用;若B组分的占比>0.6,会造成对空穴的阻挡。优选的,B组分的占比为0.3~0.5,示例性的为0.35、0.4或0.45,但不限于此。
具体的,第二BGaN层6223中B组分的占比为0.1~0.5,优选的为0.2~0.4,示例性的为0.25、0.3或0.35,但不限于此。
其中,本发明引入第一Si掺GaN层、第二Si掺GaN层和第三Si掺GaN层,一方面,BGaN材料与Si掺GaN材料的应力差可部分抵消阱垒之间的应力差,提高晶格质量,提高电子与空穴波函数的重叠程度,提高发光效率;另一方面,可增加垒层的电导率,减少电阻,降低工作电压;并且,第一Si掺GaN层6124中Si的掺杂浓度>第二Si掺GaN层6224中Si的掺杂浓度>第三Si掺GaN层6322中Si的掺杂浓度,实现分级提高晶格质量。
具体的,第一Si掺GaN层中Si的掺杂浓度为1×1016cm-3~5×1017cm-3,若Si的掺杂浓度<1×1016cm-3,难以有效降低工作电压、减少晶格失配;若Si的掺杂浓度>5×1017cm-3,会带来过多的缺陷。优选的,Si的掺杂浓度为5.5×1016cm-3~2.5×1017cm-3,示例性的为6×1016cm-3、8×1016cm-3、1×1017cm-3或2×1017cm-3,但不限于此。
具体的,第二Si掺GaN层中Si的掺杂浓度为1×1016cm-3~2×1017cm-3,优选的为5.5×1016cm-3~1.5×1017cm-3,示例性的为6×1016cm-3、8×1016cm-3或1×1017cm-3,但不限于此。
具体的,第三Si掺GaN层中Si的掺杂浓度为1×1016cm-3~2×1017cm-3,优选的为2.5×1016cm-3~1.5×1017cm-3,示例性的为3×1016cm-3、5×1016cm-3、7×1016cm-3、9×1016cm-3或1×1017cm-3,但不限于此。
其中,第一量子垒层612的厚度>第二量子垒层622的厚度>第三量子垒层632的厚度。具体的,第一量子垒层612的厚度为10nm~25nm,优选的为10nm~20nm,示例性的为12nm、14nm、16nm或18nm,但不限于此。具体的,第二量子垒层622的厚度为8nm~20nm,优选的为8nm~18nm,示例性的为10nn、12nm、14nm或16nm,但不限于此。具体的,第三量子垒层632的厚度为5nm~18nm,优选的为8nm~16nm,示例性的为10nn、12nm或14nm,但不限于此。
具体的,每个第一GaN层6121的厚度为2.5nm~6nm,优选的为2.5nm~5nm,示例性的为3nm、3.5nm、4nm或4.5nm,但不限于此。每个第一Zn掺InGaN层6122的厚度为2.5nm~6nm,优选的为2.5nm~5nm,示例性的为3nm、3.5nm、4nm或4.5nm,但不限于此。每个第一BGaN层6123的厚度为2.5nm~6nm,优选的为2.5nm~5nm,示例性的为3nm、3.5nm、4nm或4.5nm,但不限于此。每个第一Si掺GaN层6124的厚度为2.5nm~6nm,优选的为2.5nm~5nm,示例性的为3nm、3.5nm、4nm或4.5nm,但不限于此。
具体的,每个第二GaN层6221的厚度为2nm~5nm,优选的为2nm~4.5nm,示例性的为2.5nm、3nm、3.5nm或4nm,但不限于此。每个第二Zn掺InGaN层6222的厚度为2nm~5nm,优选的为2nm~4.5nm,示例性的为2.5nm、3nm、3.5nm或4nm,但不限于此。每个第二BGaN层6223的厚度为2nm~5nm,优选的为2nm~4.5nm,示例性的为2.5nm、3nm、3.5nm或4nm,但不限于此。每个第二Si掺GaN层6224的厚度为2nm~5nm,优选的为2nm~4.5nm,示例性的为2.5nm、3nm、3.5nm或4nm,但不限于此。
具体的,每个第三GaN层6321的厚度为3nm~9nm,优选的为4nm~8nm,示例性的为5nm、6nm或7nm,但不限于此。每个第三Si掺GaN层6322的厚度为3nm~9nm,优选的为4nm~8nm,示例性的为5nm、6nm或7nm,但不限于此。
其中,第一量子阱层611为InGaN层,但不限于此。第一量子阱层611中In组分的占比为0.2~0.4,示例性的为0.25、0.3或0.35,但不限于此。每个第一量子阱层611的厚度为2nm~5nm,优选的为2.5nm~4.5nm,示例性的为3nm、3.5nm或4nm,但不限于此。
其中,第二量子阱层621为InGaN层,但不限于此。第二量子阱层621中In组分的占比为0.2~0.4,示例性的为0.25、0.3或0.35,但不限于此。每个第二量子阱层621的厚度为2nm~5nm,优选的为2.5nm~4.5nm,示例性的为3nm、3.5nm或4nm,但不限于此。
其中,第三量子阱层631为InGaN层,但不限于此。第三量子阱层631中In组分的占比为0.2~0.4,示例性的为0.25、0.3或0.35,但不限于此。每个第三量子阱层631的厚度为2nm~5nm,优选的为2.5nm~4.5nm,示例性的为3nm、3.5nm或4nm,但不限于此。
其中,衬底1可为蓝宝石衬底、硅衬底或SiC衬底,但不限于此。优选的为蓝宝石衬底。
其中,缓冲层2的厚度为20nm~100nm,示例性的为40nm、50nm、60nm、70nm、80nm或90nm,但不限于此。
其中,本征GaN层3的厚度为1.8μm~3.5μm,示例性的为2μm、2.2μm、2.6μm、2.8μm、3μm或3.2μm,但不限于此。
其中,N型GaN层4的掺杂元素为Si,但不限于此。N型GaN层4的掺杂浓度为5.7×1018cm-3~1.3×1019cm-3。N型GaN层4的厚度为1.5μm~3μm,示例性的为1.8μm、2μm、2.2μm、2.5μm或2.8μm,但不限于此。
其中,应力释放层5为周期性结构,周期数为4~8,每个周期均包括依次层叠的InaGa1-aN层和Si掺GaN层。具体的,a为0.1~0.2,Si掺GaN层的掺杂浓度为6.3×1017cm-3~1.2×1018cm-3。单个InaGa1-aN层的厚度为3nm~6nm,单个Si掺GaN层的厚度为8nm~15nm。
其中,电子阻挡层7为AlGaN层,但不限于此。电子阻挡层7的厚度为40nm~200nm,Al组分的占比为0.45~0.65。
其中,P型GaN层8的掺杂元素为Mg,但不限于此。P型GaN层8中Mg的掺杂浓度为8.7×1018cm-3~1.6×1019cm-3。P型GaN层8的厚度为60nm~200nm。
其中,欧姆接触层9为P型InGaN层,P型掺杂元素为Mg,但不限于此。Mg的掺杂浓度为1.5×1019cm-3~2.3×1019cm-3,In组分的占比为0.05~0.15,欧姆接触层9的厚度为5nm~20nm。
相应的,参考图9,本发明还公开了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,其包括以下步骤:
S100:提供衬底;
S200:在衬底上生长缓冲层;
具体的,可采用磁控溅射法(PVD)生长缓冲层,生长温度为600℃~650℃,功率为3000W~5000W,生长时,以Ar为溅射气体,以N2为前驱体,以Al为溅射靶材,通少量O2调节晶体质量。
S300:在缓冲层上生长本征GaN层;
具体地,在MOCVD中生长本征GaN层,生长温度为1050℃~1150℃,生长压力为150torr~300torr。生长时,在MOCVD反应室中通入NH3作为N源;以H2和N2作为载气,通入TMGa作为Ga源。
S400:在本征GaN层上生长N型GaN层;
具体的,在MOCVD中生长N型GaN层,生长温度为1120℃~1180℃,生长压力为200torr~400torr。生长时,在MOCVD反应室中通入NH3作为N源,通入SiH4作为N型掺杂源;以H2和N2作为载气,通入TMGa作为Ga源。
S500:在N型GaN层上生长应力释放层;
具体的,在MOCVD中周期性生长InaGa1-aN层和Si掺GaN层,以形成应力释放层。其中,InaGa1-aN层的生长温度为750℃~800℃,生长压力为100torr~200torr,生长时,在MOCVD反应室中通入NH3作为N源,以N2作为载气,通入TEGa作为Ga源,通入TMIn作为In源。其中,Si掺GaN层的生长温度为800℃~850℃,生长压力为100torr~200torr,生长时,在MOCVD反应室中通入NH3作为N源,通入SiH4作为Si源,以N2作为载气,通入TEGa作为Ga源。
S600:在应力释放层上生长多量子阱层;
其中,在MOCVD中依次层叠生长第一多量子阱层、第二多量子阱层和第三多量子阱层,以形成多量子阱层。具体的,生长多量子阱层包括以下步骤:
S610:在应力释放层上生长第一多量子阱层;
其中,在MOCVD中周期性生长第一量子阱层和第一量子垒层,以形成第一多量子阱层。其中,第一量子阱层的生长温度为700℃~750℃,生长压力为100torr~150torr,生长时,在MOCVD反应室中通入NH3作为N源,以N2作为载气,通入TEGa作为Ga源,通入TMIn作为In源。
其中,在MOCVD中依次层叠生长第一GaN层、第一Zn掺InGaN层、第一BGaN层和第一Si掺GaN层,以形成第一量子垒层。具体的,第一GaN层的生长温度为830℃~860℃,生长压力为100torr~150torr;第一Zn掺InGaN层的生长温度为830℃~860℃,生长压力为100torr~150torr;第一BGaN层的生长温度为860℃~900℃,生长压力为100torr~150torr;第一Si掺GaN层的生长温度为860℃~900℃,生长压力为100torr~150torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2作为载气,通入TEGa作为Ga源,通入TMIn作为In源,通入TEZn作为Zn源,通入B2H6为B源,通入SiH4作为掺杂剂。
S620:在第一多量子阱层上生长第二多量子阱层;
其中,在MOCVD中周期性生长第二量子阱层和第二量子垒层,以形成第二多量子阱层。其中,第二量子阱层的生长温度为700℃~750℃,生长压力为100torr~150torr,生长时,在MOCVD反应室中通入NH3作为N源,以N2作为载气,通入TEGa作为Ga源,通入TMIn作为In源。
其中,在MOCVD中依次层叠生长第二GaN层、第二Zn掺InGaN层、第二BGaN层和第二Si掺GaN层,以形成第二量子垒层。具体的,第二GaN层的生长温度为830℃~860℃,生长压力为100torr~150torr;第二Zn掺InGaN层的生长温度为830℃~860℃,生长压力为100torr~150torr;第二BGaN层的生长温度为860℃~900℃,生长压力为100torr~150torr;第二Si掺GaN层的生长温度为860℃~900℃,生长压力为100torr~150torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2作为载气,通入TEGa作为Ga源,通入TMIn作为In源,通入TEZn作为Zn源,通入B2H6为B源,通入SiH4作为掺杂剂。
S630:在第二多量子阱层上生长第三多量子阱层;
其中,在MOCVD中周期性生长第三量子阱层和第三量子垒层,以形成第三多量子阱层。其中,第三量子阱层的生长温度为700℃~750℃,生长压力为100torr~150torr,生长时,在MOCVD反应室中通入NH3作为N源,以N2作为载气,通入TEGa作为Ga源,通入TMIn作为In源。
其中,在MOCVD中依次层叠生长第三GaN层和第三Si掺GaN层,以形成第三量子垒层。具体的,第三GaN层的生长温度为830℃~860℃,生长压力为100torr~150torr;第三Si掺GaN层的生长温度为860℃~900℃,生长压力为100torr~150torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2作为载气,通入TEGa作为Ga源,通入SiH4作为掺杂剂。
S700:在多量子阱层上生长电子阻挡层;
具体的,在MOCVD中生长AlGaN层,作为电子阻挡层。其中,生长温度为900℃~1000℃,生长压力为120torr~220torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2作为载气,通入TMAl作为Al源,通入TMGa作为Ga源。
S800:在电子阻挡层上生长P型GaN层;
具体的,在MOCVD中生长P型GaN层,生长温度为900℃~1000℃,生长压力为150torr~300torr。生长时,在MOCVD反应室中通入NH3作为N源,通入CP2Mg作为P型掺杂源;以H2和N2作为载气,通入TMGa作为Ga源。
S900:在P型GaN层上生长欧姆接触层;
具体的,在MOCVD中生长P型InGaN层,作为欧姆接触层,生长温度为800℃~900℃,生长压力为100torr~300torr。生长时,在MOCVD反应室中通入NH3作为N源,通入CP2Mg作为P型掺杂源,通入TMGa作为Ga源,通入TMIn作为In源,以H2和N2作为载气。
下面以具体实施例对本发明进行进一步说明:
实施例1
本实施例提供一种发光二极管外延片,参考图1~图8,其包括衬底1和依次设于衬底1上的缓冲层2、本征GaN层3、N型GaN层4、应力释放层5、多量子阱层6、电子阻挡层7、P型GaN层8和欧姆接触层9。
其中,衬底1为蓝宝石衬底,缓冲层2的厚度为40nm,本征GaN层3的厚度为3μm。N型GaN层4的厚度为1.8μm,掺杂元素为Si,Si的掺杂浓度为1×1019cm-3
其中,应力释放层5为周期性结构,周期数为5,每个周期均包括依次层叠的InaGa1-aN层和Si掺GaN层。a为0.1,Si掺GaN层的掺杂浓度为8×1017cm-3。单个InaGa1-aN层的厚度为4nm,单个Si掺GaN层的厚度为8nm。
其中,多量子阱层6包括依次层叠的第一多量子阱层61、第二多量子阱层62和第三多量子阱层63。
其中,第一多量子阱层61为周期性结构,周期数为10,每个周期均包括依次层叠的第一量子阱层611和第一量子垒层612。具体的,第一量子阱层611为InGaN层,In组分的占比为0.3,每个第一量子阱层611的厚度为3.5nm。其中,第一量子垒层612包括依次层叠的第一GaN层6121、第一Zn掺InGaN层6122、第一BGaN层6123和第一Si掺GaN层6124。具体的,每个第一GaN层6121的厚度为6nm。第一Zn掺InGaN层6122中Zn的掺杂浓度为8×1017cm-3,In组分的占比为0.12,每个第一Zn掺InGaN层6122的厚度为6nm。第一BGaN层6123中B组分的占比为0.6,每个第一BGaN层6123的厚度为6nm。第一Si掺GaN层中Si的掺杂浓度为5×1017cm-3,每个第一Si掺GaN层6124的厚度为6nm。
第二多量子阱层62为周期性结构,周期数为10,每个周期均包括依次层叠的第二量子阱层621和第二量子垒层622。具体的,第二量子阱层621为InGaN层,In组分的占比为0.3,每个第二量子阱层621的厚度为3.5nm。其中,第二量子垒层622包括依次层叠的第二GaN层6221、第二Zn掺InGaN层6222、第二BGaN层6223和第二Si掺GaN层6224。具体的,每个第二GaN层6221的厚度为5nm。第二Zn掺InGaN层6222中Zn的掺杂浓度为5.5×1017cm-3,In组分的占比为0.1,每个第二Zn掺InGaN层6222的厚度为5nm。第二BGaN层6223中B组分的占比为0.5,每个第二BGaN层6223的厚度为5nm。第二Si掺GaN层中Si的掺杂浓度为2×1017cm-3,每个第二Si掺GaN层6224的厚度为5nm。
第三多量子阱层63为周期性结构,周期数为5,每个周期均包括依次层叠的第三量子阱层631和第三量子垒层632。具体的,第三量子阱层631为InGaN层,In组分的占比为0.3,每个第三量子阱层631的厚度为3.5nm。其中,第三量子垒层632包括依次层叠的第三GaN层6321和第三Si掺GaN层6322。具体的,每个第三GaN层6321的厚度为9nm。第三Si掺GaN层中Si的掺杂浓度为1×1017cm-3,每个第三Si掺GaN层6322的厚度为9nm。
其中,电子阻挡层7为AlGaN层,厚度为60nm,Al组分的占比为0.55。P型GaN层8的掺杂元素为Mg,掺杂浓度为1×1019cm-3,P型GaN层8的厚度为85nm。欧姆接触层9为P型InGaN层,P型掺杂元素为Mg,Mg的掺杂浓度为2×1019cm-3,In组分的占比为0.1,欧姆接触层9的厚度为10nm。
本实施例中用于发光二极管外延片的制备方法,包括以下步骤:
(1)提供衬底;
(2)在衬底上生长缓冲层;
其中,采用磁控溅射法(PVD)生长缓冲层,生长温度为600℃,功率为5000W,以Ar为溅射气体,以N2为前驱体,以Al为溅射靶材,通少量O2调节晶体质量。
(3)在缓冲层上生长本征GaN层;
其中,在MOCVD中生长本征GaN层,生长温度为1120℃,生长压力为300torr。生长时,在MOCVD反应室中通入NH3作为N源,N2和H2作为载气,通入TMGa作为Ga源。
(4)在本征GaN层上生长N型GaN层;
其中,在MOCVD中生长N型GaN层,生长温度为1160℃,生长压力为250torr。生长时,在MOCVD反应室中通入NH3作为N源,N2和H2作为载气,通入TMGa作为Ga源,通入SiH4作为N型掺杂源。
(5)在N型GaN层上生长应力释放层;
其中,在MOCVD中周期性生长InaGa1-aN层和Si掺GaN层,以形成应力释放层。其中,InaGa1-aN层的生长温度为800℃,生长压力为150torr,生长时,在MOCVD反应室中通入NH3作为N源,以N2作为载气,通入TEGa作为Ga源,通入TMIn作为In源。其中,Si掺GaN层的生长温度为800℃,生长压力为150torr,生长时,在MOCVD反应室中通入NH3作为N源,通入SiH4作为Si源,以H2作为载气,通入TEGa作为Ga源。
(6)在应力释放层上生长多量子阱层;
其中,在MOCVD中依次层叠生长第一多量子阱层、第二多量子阱层和第三多量子阱层,以形成多量子阱层。具体的,生长多量子阱层包括以下步骤:
(Ⅰ)在应力释放层上生长第一多量子阱层;
其中,在MOCVD中周期性生长第一量子阱层和第一量子垒层,以形成第一多量子阱层。其中,第一量子阱层的生长温度为730℃,生长压力为120torr,生长时,在MOCVD反应室中通入NH3作为N源,以N2作为载气,通入TEGa作为Ga源,通入TMIn作为In源。
其中,在MOCVD中依次层叠生长第一GaN层、第一Zn掺InGaN层、第一BGaN层和第一Si掺GaN层,以形成第一量子垒层。具体的,第一GaN层的生长温度为850℃,生长压力为120torr;第一Zn掺InGaN层的生长温度为850℃,生长压力为120torr;第一BGaN层的生长温度为880℃,生长压力为120torr;第一Si掺GaN层的生长温度为880℃,生长压力为120torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2作为载气,通入TEGa作为Ga源,通入TMIn作为In源,通入TEZn作为Zn源,通入B2H6为B源,通入SiH4作为掺杂剂。
(Ⅱ)在第一多量子阱层上生长第二多量子阱层;
其中,在MOCVD中周期性生长第二量子阱层和第二量子垒层,以形成第二多量子阱层。其中,第二量子阱层的生长温度为730℃,生长压力为120torr,生长时,在MOCVD反应室中通入NH3作为N源,以N2作为载气,通入TEGa作为Ga源,通入TMIn作为In源。
其中,在MOCVD中依次层叠生长第二GaN层、第二Zn掺InGaN层、第二BGaN层和第二Si掺GaN层,以形成第二量子垒层。具体的,第二GaN层的生长温度为850℃,生长压力为120torr;第二Zn掺InGaN层的生长温度为850℃,生长压力为120torr;第二BGaN层的生长温度为880℃,生长压力为120torr;第二Si掺GaN层的生长温度为880℃,生长压力为120torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2作为载气,通入TEGa作为Ga源,通入TMIn作为In源,通入TEZn作为Zn源,通入B2H6为B源,通入SiH4作为掺杂剂。
(Ⅲ)在第二多量子阱层上生长第三多量子阱层;
其中,在MOCVD中周期性生长第三量子阱层和第三量子垒层,以形成第三多量子阱层。其中,第三量子阱层的生长温度为730℃,生长压力为120torr,生长时,在MOCVD反应室中通入NH3作为N源,以N2作为载气,通入TEGa作为Ga源,通入TMIn作为In源。
其中,在MOCVD中依次层叠生长第三GaN层和第三Si掺GaN层,以形成第三量子垒层。具体的,第三GaN层的生长温度为850℃,生长压力为120torr;第三Si掺GaN层的生长温度为880℃,生长压力为120torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2作为载气,通入TEGa作为Ga源,通入SiH4作为掺杂剂。
(7)在多量子阱层上生长电子阻挡层;
其中,在MOCVD中生长AlGaN层,作为电子阻挡层,生长温度为950℃,生长压力为180torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2作为载气,通入TMAl作为Al源,通入TMGa作为Ga源。
(8)在电子阻挡层上生长P型GaN层;
其中,在MOCVD中生长P型GaN层,生长温度为950℃,生长压力为200torr。生长时,在MOCVD反应室中通入NH3作为N源,通入CP2Mg作为P型掺杂源;以H2和N2作为载气,通入TMGa作为Ga源。
(9)在P型GaN层上生长欧姆接触层;
具体的,在MOCVD中生长P型InGaN层,作为欧姆接触层,生长温度为900℃,生长压力为150torr。生长时,在MOCVD反应室中通入NH3作为N源,通入CP2Mg作为P型掺杂源,通入TMGa作为Ga源,通入TMIn作为In源,以H2和N2作为载气。
实施例2
本实施例提供一种发光二极管外延片,其与实施例1的区别在于,第一多量子阱层61的周期数为4,第二多量子阱层62的周期数为4,第三多量子阱层63的周期数为2。
其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片,其与实施例2的区别在于,每个第一GaN层6121、每个第一Zn掺InGaN层6122、每个第一BGaN层6123和每个第一Si掺GaN层6124的厚度均为3.5nm;每个第二GaN层6221、每个第二Zn掺InGaN层6222、每个第二BGaN层6223和每个第二Si掺GaN层6224的厚度均为3nm;每个第三GaN层6321和每个第三Si掺GaN层6322的厚度均为5nm。
其余均与实施例2相同。
实施例4
本实施例提供一种发光二极管外延片,其与实施例3的区别在于,第一Zn掺InGaN层6122中Zn的掺杂浓度为5×1017cm-3,In组分的占比为0.1,第一BGaN层6123中B组分的占比为0.4,第一Si掺GaN层中Si的掺杂浓度为1×1017cm-3;第二Zn掺InGaN层6222中Zn的掺杂浓度为3×1017cm-3,In组分的占比为0.07,第二BGaN层6223中B组分的占比为0.3,第二Si掺GaN层中Si的掺杂浓度为8×1016cm-3;第三Si掺GaN层中Si的掺杂浓度为5×1016cm-3。其余均与实施例3相同。
对比例1
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,多量子阱层6中不包括第一多量子阱层61,也不包括第二多量子阱层62。相应的,在制备方法中,也不包括上述两层的制备步骤。其余均与实施例1相同。
对比例2
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,第一量子垒层612中不包括第一Zn掺InGaN层6122和第一BGaN层6123;第二量子垒层622中不包括第二Zn掺InGaN层6222和第二BGaN层6223。相应的,在制备方法中,也不包括上述各层的制备步骤。其余均与实施例1相同。
对比例3
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,第一量子垒层612中不包括第一Zn掺InGaN层6122;第二量子垒层622中不包括第二Zn掺InGaN层6222。相应的,在制备方法中,也不包括上述各层的制备步骤。其余均与实施例1相同。
对比例4
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,第一Zn掺InGaN层6122中Zn的掺杂浓度为1×1017cm-3;第二Zn掺InGaN层6222中Zn的掺杂浓度为8×1017cm-3。其余均与实施例1相同。
将实施例1~实施例4,对比例1~对比例4所得的发光二极管外延片进行测试,具体测试方法如下:
(1)将外延片制备成22mil×35mil尺寸的芯片,在350mA电流下测试其发光亮度;
(2)工作电压:使用Keithley2450型数字源表进行工作电压测试;
(3)抗静电能力测试:在HBM(人体放电模型)模型下运用静电仪对基芯片的抗静电性能进行测试,测试芯片能承受反向4000V静电的通过比例。
具体结果如下:
由表中可以看出,当将传统的发光二极管多量子阱层结构(对比例1)中变成本发明的多量子阱层结构时,发光亮度由622.8mW提升至628.7mW,工作电压由3.578V降低至3.521V,抗静电能力由94.54%提升至96.44%,表明本发明的多量子阱层可提高发光效率、降低工作电压、提高抗静电能力。
此外,通过实施例1与对比例2~对比例4的对比可以看出,当变更本发明中的多量子阱层结构时,难以有效起到提升亮度、降低工作电压、提高抗静电能力的效果。
以上所述是发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片,包括衬底和依次设于所述衬底上的缓冲层、本征GaN层、N型GaN层、应力释放层、多量子阱层、电子阻挡层、P型GaN层和欧姆接触层,其特征在于,所述多量子阱层包括依次层叠的第一多量子阱层、第二多量子阱层和第三多量子阱层;
其中,所述第一多量子阱层为周期性结构,每个周期均包括依次层叠的第一量子阱层和第一量子垒层,所述第一量子阱层为InGaN层,其In组分占比为0.2~0.4;所述第一量子垒层包括依次层叠的第一GaN层、第一Zn掺InGaN层、第一BGaN层和第一Si掺GaN层;所述第一BGaN层中B组分的占比为0.2~0.6;
所述第二多量子阱层为周期性结构,每个周期均包括依次层叠的第二量子阱层和第二量子垒层,所述第二量子阱层为InGaN层,其In组分占比为0.2~0.4,所述第二量子垒层包括依次层叠的第二GaN层、第二Zn掺InGaN层、第二BGaN层和第二Si掺GaN层;所述第二BGaN层中B组分的占比为0.1~0.5;
所述第三多量子阱层为周期性结构,每个周期均包括依次层叠的第三量子阱层和第三量子垒层,所述第三量子阱层为InGaN层,其In组分占比为0.2~0.4,所述第三量子垒层包括依次层叠的第三GaN层和第三Si掺GaN层;
所述第一量子垒层的厚度>所述第二量子垒层的厚度>所述第三量子垒层的厚度;
所述第一Si掺GaN层中Si的掺杂浓度>所述第二Si掺GaN层中Si的掺杂浓度>所述第三Si掺GaN层中Si的掺杂浓度;
所述第一Zn掺InGaN层中Zn的掺杂浓度>所述第二Zn掺InGaN层中Zn的掺杂浓度。
2.如权利要求1所述的发光二极管外延片,其特征在于,所述第一量子垒层的厚度为10nm~20nm,所述第二量子垒层的厚度为8nm~18nm,所述第三量子垒层的厚度为8nm~16nm。
3.如权利要求1所述的发光二极管外延片,其特征在于,所述第一Si掺GaN层中Si的掺杂浓度为5.5×1016cm-3~2.5×1017cm-3,所述第二Si掺GaN层中Si的掺杂浓度为5.5×1016cm-3~1.5×1017cm-3,所述第三Si掺GaN层中Si的掺杂浓度为2.5×1016cm-3~1.5×1017cm-3
4.如权利要求1所述的发光二极管外延片,其特征在于,所述第一Zn掺InGaN层中Zn的掺杂浓度为3.2×1017cm-3~6.2×1017cm-3,In组分的占比为0.07~0.1;所述第二Zn掺InGaN层中Zn的掺杂浓度为2.2×1017cm-3~4.8×1017cm-3,In组分的占比为0.03~0.07。
5.如权利要求1所述的发光二极管外延片,其特征在于,所述第一多量子阱层的周期数为3~7,每个第一GaN层的厚度为2.5nm~5nm,每个第一Zn掺InGaN层的厚度为2.5nm~5nm,每个第一BGaN层的厚度为2.5nm~5nm,每个第一Si掺GaN层的厚度为2.5nm~5nm;
所述第二多量子阱层的周期数为3~7,每个第二GaN层的厚度为2nm~4.5nm,每个第二Zn掺InGaN层的厚度为2nm~4.5nm,每个第二BGaN层的厚度为2nm~4.5nm,每个第二Si掺GaN层的厚度为2nm~4.5nm;
所述第三多量子阱层的周期数为2~3,每个第三GaN层的厚度为4nm~8nm,第三Si掺GaN层的厚度为4nm~8nm。
6.如权利要求1所述的发光二极管外延片,其特征在于,所述第一BGaN层中B组分的占比为0.3~0.5,所述第二BGaN层中B组分的占比为0.2~0.4。
7.如权利要求1所述的发光二极管外延片,其特征在于,所述第一量子阱层中In组分的占比为0.2~0.4,每个第一量子阱层的厚度为2.5nm~4.5nm;
所述第二量子阱层中In组分的占比为0.2~0.4,每个第二量子阱层的厚度为2.5nm~4.5nm;
所述第三量子阱层中In组分的占比为0.2~0.4,每个第三量子阱层的厚度为2.5nm~4.5nm。
8.一种发光二极管外延片的制备方法,用于制备如权利要求1~7任一项所述的发光二极管外延片,其特征在于,包括:
提供衬底,在所述衬底上依次生长缓冲层、本征GaN层、N型GaN层、应力释放层、多量子阱层、电子阻挡层、P型GaN层和欧姆接触层,所述多量子阱层包括依次层叠的第一多量子阱层、第二多量子阱层和第三多量子阱层;
其中,所述第一多量子阱层为周期性结构,每个周期均包括依次层叠的第一量子阱层和第一量子垒层,所述第一量子垒层包括依次层叠的第一GaN层、第一Zn掺InGaN层、第一BGaN层和第一Si掺GaN层;
所述第二多量子阱层为周期性结构,每个周期均包括依次层叠的第二量子阱层和第二量子垒层,所述第二量子垒层包括依次层叠的第二GaN层、第二Zn掺InGaN层、第二BGaN层和第二Si掺GaN层;
所述第三多量子阱层为周期性结构,每个周期均包括依次层叠的第三量子阱层和第三量子垒层,所述第三量子垒层包括依次层叠的第三GaN层和第三Si掺GaN层;
所述第一量子垒层的厚度>所述第二量子垒层的厚度>所述第三量子垒层的厚度;
所述第一Si掺GaN层中Si的掺杂浓度>所述第二Si掺GaN层中Si的掺杂浓度>所述第三Si掺GaN层中Si的掺杂浓度;
所述第一Zn掺InGaN层中Zn的掺杂浓度>所述第二Zn掺InGaN层中Zn的掺杂浓度。
9.如权利要求8所述的发光二极管外延片的制备方法,其特征在于,所述第一量子阱层、所述第二量子阱层和所述第三量子阱层的生长温度均为700℃~750℃,生长压力均为100torr~150torr;
所述第一GaN层、所述第二GaN层和所述第三GaN层的生长温度均为830℃~860℃,生长压力均为100torr~150torr;
所述第一Zn掺InGaN层和所述第二Zn掺InGaN层的生长温度均为830℃~860℃,生长压力均为100torr~150torr;
所述第一BGaN层和所述第二BGaN层的生长温度均为860℃~900℃,生长压力均为100torr~150torr;
所述第一Si掺GaN层、所述第二Si掺GaN层和所述第三Si掺GaN层的生长温度均为860℃~900℃,生长压力均为100torr~150torr。
10.一种发光二极管,其特征在于,包括如权利要求1~7任一项所述的发光二极管外延片。
CN202311541165.5A 2023-11-20 2023-11-20 发光二极管外延片及其制备方法、发光二极管 Active CN117253948B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311541165.5A CN117253948B (zh) 2023-11-20 2023-11-20 发光二极管外延片及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311541165.5A CN117253948B (zh) 2023-11-20 2023-11-20 发光二极管外延片及其制备方法、发光二极管

Publications (2)

Publication Number Publication Date
CN117253948A CN117253948A (zh) 2023-12-19
CN117253948B true CN117253948B (zh) 2024-03-08

Family

ID=89131792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311541165.5A Active CN117253948B (zh) 2023-11-20 2023-11-20 发光二极管外延片及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN117253948B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117497655B (zh) * 2023-12-25 2024-03-22 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117525230B (zh) * 2024-01-08 2024-03-29 江西兆驰半导体有限公司 一种Micro-LED外延结构及其制备方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681985A (zh) * 2013-11-21 2014-03-26 华灿光电(苏州)有限公司 一种发光二极管的外延片及其制作方法
KR20160014416A (ko) * 2014-07-29 2016-02-11 서울바이오시스 주식회사 자외선 발광 다이오드
CN105990479A (zh) * 2015-02-11 2016-10-05 晶能光电(常州)有限公司 一种氮化镓基发光二极管外延结构及其制备方法
CN107394018A (zh) * 2017-08-10 2017-11-24 湘能华磊光电股份有限公司 一种led外延生长方法
CN109904288A (zh) * 2019-01-18 2019-06-18 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN114695612A (zh) * 2022-06-01 2022-07-01 江西兆驰半导体有限公司 一种氮化镓基发光二极管外延结构及其制备方法
CN115050870A (zh) * 2022-08-12 2022-09-13 江西兆驰半导体有限公司 一种GaN基发光二极管外延片及其制备方法
CN115377259A (zh) * 2022-10-26 2022-11-22 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116230821A (zh) * 2023-02-01 2023-06-06 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN116314504A (zh) * 2023-05-24 2023-06-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116581215A (zh) * 2023-07-10 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制作方法
CN116581214A (zh) * 2023-06-02 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116825918A (zh) * 2023-08-31 2023-09-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
CN116825913A (zh) * 2023-08-18 2023-09-29 江西兆驰半导体有限公司 一种发光二极管外延片及制备方法、led
CN117080326A (zh) * 2023-08-03 2023-11-17 华灿光电(苏州)有限公司 改善光效的发光二极管及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7479448B2 (en) * 2002-12-03 2009-01-20 Nec Corporation Method of manufacturing a light emitting device with a doped active layer
JP2007080896A (ja) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd 半導体素子
CN104701432A (zh) * 2015-03-20 2015-06-10 映瑞光电科技(上海)有限公司 GaN 基LED 外延结构及其制备方法
KR20220136405A (ko) * 2020-03-09 2022-10-07 시아먼 산안 옵토일렉트로닉스 테크놀로지 캄파니 리미티드 마이크로 발광다이오드의 에피택셜 구조 및 그 제조 방법

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681985A (zh) * 2013-11-21 2014-03-26 华灿光电(苏州)有限公司 一种发光二极管的外延片及其制作方法
KR20160014416A (ko) * 2014-07-29 2016-02-11 서울바이오시스 주식회사 자외선 발광 다이오드
CN105990479A (zh) * 2015-02-11 2016-10-05 晶能光电(常州)有限公司 一种氮化镓基发光二极管外延结构及其制备方法
CN107394018A (zh) * 2017-08-10 2017-11-24 湘能华磊光电股份有限公司 一种led外延生长方法
CN109904288A (zh) * 2019-01-18 2019-06-18 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN114695612A (zh) * 2022-06-01 2022-07-01 江西兆驰半导体有限公司 一种氮化镓基发光二极管外延结构及其制备方法
CN115050870A (zh) * 2022-08-12 2022-09-13 江西兆驰半导体有限公司 一种GaN基发光二极管外延片及其制备方法
CN115377259A (zh) * 2022-10-26 2022-11-22 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116230821A (zh) * 2023-02-01 2023-06-06 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN116314504A (zh) * 2023-05-24 2023-06-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116581214A (zh) * 2023-06-02 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116581215A (zh) * 2023-07-10 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制作方法
CN117080326A (zh) * 2023-08-03 2023-11-17 华灿光电(苏州)有限公司 改善光效的发光二极管及其制备方法
CN116825913A (zh) * 2023-08-18 2023-09-29 江西兆驰半导体有限公司 一种发光二极管外延片及制备方法、led
CN116825918A (zh) * 2023-08-31 2023-09-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法

Also Published As

Publication number Publication date
CN117253948A (zh) 2023-12-19

Similar Documents

Publication Publication Date Title
CN117253948B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116053378B (zh) 发光二极管外延片及其制备方法、发光二极管
CN110718612B (zh) 发光二极管外延片及其制造方法
CN115188863B (zh) 发光二极管外延片及其制备方法
CN116581214A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117239025B (zh) GaN基绿光LED外延片及其制备方法、LED
CN115775853B (zh) 一种发光二极管外延片及其制备方法、发光二极管
CN116093223B (zh) 发光二极管外延片及其制备方法、发光二极管
CN114944443B (zh) 一种欧姆接触层、发光二极管外延片及其制备方法
CN116581217B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116504895B (zh) 发光二极管外延片及其制备方法、led
CN116344695A (zh) 发光二极管外延片及其制备方法、led
CN116169216A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115295693A (zh) 一种发光二极管外延片及其制备方法
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109346568B (zh) 一种发光二极管外延片及其制备方法
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN116014041B (zh) 发光二极管外延片及其制备方法、发光二极管
CN111883623A (zh) 近紫外发光二极管外延片及其制备方法
CN116581219B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117393671B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116978997B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117497655B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116936700B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117276441A (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant