CN117080326A - 改善光效的发光二极管及其制备方法 - Google Patents

改善光效的发光二极管及其制备方法 Download PDF

Info

Publication number
CN117080326A
CN117080326A CN202310973222.0A CN202310973222A CN117080326A CN 117080326 A CN117080326 A CN 117080326A CN 202310973222 A CN202310973222 A CN 202310973222A CN 117080326 A CN117080326 A CN 117080326A
Authority
CN
China
Prior art keywords
layer
active layer
type
emitting diode
quantum barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310973222.0A
Other languages
English (en)
Inventor
宋木
王世俊
李彤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN202310973222.0A priority Critical patent/CN117080326A/zh
Publication of CN117080326A publication Critical patent/CN117080326A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本公开提供了一种改善光效的发光二极管及其制备方法,属于光电子制造技术领域。该发光二极管包括依次层叠的第一半导体层、第一有源层、第二有源层和第二半导体层;所述第一有源层和所述第二有源层均包括交替层叠的多个量子阱层和多个量子垒层,所述第一有源层的各量子垒层为p型掺杂的膜层。本公开实施例能改善有源层的利用率,提升发光二极管的发光效率。

Description

改善光效的发光二极管及其制备方法
技术领域
本公开涉及光电子制造技术领域,特别涉及一种改善光效的发光二极管及其制备方法。
背景技术
发光二极管(英文:Light Emitting Diode,简称:LED)作为光电子产业中极具影响力的新产品,具有体积小、使用寿命长、颜色丰富多彩、能耗低等特点,广泛应用于照明、显示屏、信号灯、背光源、玩具等领域。
发光二极管通常包括:衬底、n型层、有源层和p型层,n型层、有源层和p型层依次层叠在衬底上。其中,有源层通常包括多个交替层叠的量子阱层和量子垒层。
对于黄光与黄绿光发光二极管,为增加光效,量子阱周期数多。但由于电子的迁移率大,寿命较短;空穴的寿命长,迁移率小。这种情况下电子与空穴会集中在有源层中靠近p型层的区域复合,而有源层的其他区域没有被充分利用,使得发光二极管的发光效率较低。
发明内容
本公开实施例提供了一种改善光效的发光二极管及其制备方法,能改善有源层的利用率,提升发光二极管的发光效率。所述技术方案如下:
一方面,本公开实施例提供了一种发光二极管,所述发光二极管包括依次层叠的第一半导体层、第一有源层、第二有源层和第二半导体层;所述第一有源层和所述第二有源层均包括交替层叠的多个量子阱层和多个量子垒层,所述第一有源层的各量子垒层为p型掺杂的膜层。
在本公开的一种实现方式中,所述第一有源层的量子垒层采用Mg掺杂和/或Zn掺杂。
在本公开的另一种实现方式中,所述第一有源层的掺杂浓度为8×1016cm-3至1.5×1017cm-3
在本公开的另一种实现方式中,从所述第一半导体层至所述第二半导体层的方向上,所述第一有源层中量子垒层的掺杂浓度逐渐减小。
在本公开的另一种实现方式中,所述第一有源层的量子垒层和量子阱层的周期数与所述第二有源层的量子垒层和量子阱层的周期数的比值为1/9至3/2。
在本公开的另一种实现方式中,所述第一半导体层包括依次层叠的n型GaAs缓冲层、n型GaInP腐蚀截止层、n型GaAs欧姆接触层、n型(AlxGa1-x)0.5In0.5P电流扩展层和n型Al0.5In0.5P限制层,0.6≤x≤1。
在本公开的另一种实现方式中,所述第一有源层和所述第二有源层的量子阱层均为AlGaInP层,所述第一有源层和所述第二有源层的量子垒层均为AlGaInP层,所述量子阱层的Al组分的含量小于所述量子垒层的Al组分的含量。
在本公开的另一种实现方式中,所述量子阱层为(AlmGa1-m)0.5In0.5P层,0.15≤m≤0.35,所述量子垒层为(AlnGa1-n)0.5In0.5P层,n>m,且n≤1。
在本公开的另一种实现方式中,所述第二半导体层包括依次层叠的p型Al0.5In0.5P层、p型GaP电流扩展层和p型GaP欧姆接触层。
另一方面,本公开实施例还提供了一种发光二极管的制备方法,所述制备方法包括:形成第一半导体层;在所述第一半导体层上依次形成第一有源层和第二有源层,所述第一有源层和所述第二有源层均包括交替层叠的多个量子阱层和多个量子垒层,所述第一有源层的各量子垒层为p型掺杂的膜层;在所述第二有源层上形成第二半导体层。
本公开实施例提供的技术方案带来的有益效果至少包括:
本公开实施例提供的发光二极管在第一半导体层和第二半导体层之间设置了两种有源层,靠近第一半导体层的第一有源层中的各个量子垒层为p型掺杂的膜层,这样,p型掺杂的量子垒层能有源层中靠近第一半导体层的区域提供空穴,使得从第一半导体层迁移而来的部分电子能在第一有源层中与空穴复合并发光。从而避免了相关技术中电子和空穴只集中在有源层靠近第二半导体层的区域复合的情况,让有源层的其他区域也能进行电子和空穴的复合,改善有源层的利用率,以提升发光二极管的发光效率。
附图说明
为了更清楚地说明本公开实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管的结构示意图;
图2是本公开实施例提供的一种发光二极管的制备方法的流程图。
图中各标记说明如下:
10、衬底;
20、第一半导体层;21、n型GaAs缓冲层;22、n型GaInP腐蚀截止层;23、n型GaAs欧姆接触层;24、n型(AlxGa1-x)0.5In0.5P电流扩展层;25、n型Al0.5In0.5P限制层;
31、第一有源层;32、第二有源层;301、量子阱层;302、量子垒层;
40、第二半导体层;41、p型Al0.5In0.5P层;42、p型GaP电流扩展层;43、p型GaP欧姆接触层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚,下面将结合附图对本公开实施方式作进一步地详细描述。
除非另作定义,此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”或者“一”等类似词语也不表示数量限制,而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同,并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”、“顶”、“底”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则所述相对位置关系也可能相应地改变。
黄光、黄绿光发光二极管的波长为560nm至600nm,该种发光二极管的有源层通常包括交替层叠的AlGaInP量子阱层和AlGaInP量子垒层,且量子阱层中含有较高的Al组分。
AlGaInP量子阱层中较高的Al组分,会增大间接带隙比例,极大的降低了复合跃迁机率,因此,会导致发光二极管的内量子效率下降。另外,Al更容易与氧结合,形成一个非辐射复合中心,也导致内量子效率降低,影响发光效率。
相关技术中,为了保证高的内量子效率,通常会增加量子阱层和量子垒层的周期数。但是量子阱层和量子垒层的周期数越多有源层吸光越严重,导致在黄光、黄绿光波段发光效率提升幅度不理想。
并且,由于电子的迁移率大,但寿命较短;空穴的寿命长,但迁移率小,使得空穴的分布在有源层靠近p型层的区域,所以多数电子和空穴在靠近p型层的区域复合,这样就使得有源层中有效发光的区域占整个有源层的比例较低,降低黄光、黄绿光发光二极管的发光效率。
为此,本公开实施例提供了一种发光二极管。图1是本公开实施例提供的一种发光二极管的结构示意图。如图1所示,该发光二极管包括依次层叠的衬底10、第一半导体层20、第一有源层31、第二有源层32和第二半导体层40。
示例性地,第一半导体层可以是n型层,第二半导体层40可以是p型层。
如图1所示,第一有源层31和第二有源层32均包括交替层叠的多个量子阱层301和多个量子垒层302,第一有源层31的各量子垒层302为p型掺杂的膜层。
本公开实施例提供的发光二极管在第一半导体层20和第二半导体层40之间设置了两种有源层,靠近第一半导体层20的第一有源层31中的各个量子垒层302为p型掺杂的膜层,这样,p型掺杂的量子垒层302能有源层中靠近第一半导体层20的区域提供空穴,使得从第一半导体层20迁移而来的部分电子能在第一有源层31中与空穴复合并发光。从而避免了相关技术中电子和空穴只集中在有源层靠近第二半导体层40的区域复合的情况,让有源层的其他区域也能进行电子和空穴的复合,改善有源层的利用率,以提升发光二极管的发光效率。
可选地,第一有源层31的量子垒层采用Mg掺杂和/或Zn掺杂。
其中,采用Mg掺杂时,掺杂源可以是Cp2Mg。采用Zn掺杂时,掺杂源可以是DEZn。
在一种实现方式中,第一有源层的量子垒层可以仅掺杂Mg。即只采用Cp2Mg掺杂量子垒层。
在另一种实现方式中,第一有源层的量子垒层可以仅掺杂Zn。即只采用DEZn掺杂量子垒层。
在又一种实现方式中,第一有源层的量子垒层可以同时掺杂Mg和Zn。即同时采用DEZn和Cp2Mg掺杂量子垒层。
本公开实施例中,采用DEZn掺杂或Cp2Mg掺杂均能实现将量子垒层302掺杂呈p型膜层的目的。
其中,DEZn的记忆效应弱于Cp2Mg的记忆效应。而第二半导体层40中的p型限制层通常采用Cp2Mg作为掺杂源,因此,记忆效应强的Cp2Mg在掺杂到有源层中时更容易向p型限制层所在侧汇聚,不容易控制Cp2Mg在有源层靠近第一半导体层20的一侧掺杂。而DEZn的记忆效应弱,扩散性强,并可借助它的强扩散性的特征,容易在有源层靠近第一半导体层20的一侧形成n型掺杂。因此,DEZn作为掺杂源时掺杂效果更佳。
可选地,第一有源层31的量子垒层302的掺杂剂为DEZn,且掺杂浓度为8×1016cm-3至1.5×1017cm-3
示例性地,第一有源层31的量子垒层302的掺杂DEZn的浓度为9×1016cm-3
其中,DEZn的掺杂效率相比于Cp2Mg更低,采用DEZn作为掺杂源在有源层靠近第一半导体层20的一侧提供空穴,容易获得8×1016cm-3至1.5×1017cm-3的低掺杂浓度。
由于量子垒层302中若DEZn的掺杂浓度过高,虽然在有源区靠近第一半导体层20的区域提供了大量的空穴,但空穴的增多其迁移率会有明显的下降,同时也极大的增加了该区的杂质散射,最终可能抑制发光效率。且DEZn掺杂过高还会增加量子阱层301的位错密度,非辐射复合成分增加,降低发光二极管的发光效率。
上述实现方式中,将DEZn的掺杂浓度控制在上述范围内,在量子垒层302中并入Zn,Zn的受主杂质可以补偿Al所带来的外延层中的深施主杂质,削弱非辐射复合,从而减小非活性杂质的非辐射复合对光效的削弱,保证有源层的发光效率。
可选地,从第一半导体层20至第二半导体层40的方向上,第一有源层31中量子垒层302的掺杂浓度逐渐减小。
由于DEZn的记忆效应弱,扩散性强,并可借助它的强扩散性的特征,得到量子垒层302的掺杂浓度由第一半导体层20至第二半导体层40逐渐递减的效果。这样让掺杂的DEZn的浓度逐渐降低,能有效避免DEZn的掺杂浓度过高的问题,减少非辐射复合成分,以提升发光二极管的发光效率。
可选地,第一有源层31的量子垒层302和量子阱层301的周期数与第二有源层32的量子垒层302和量子阱层301的周期数的比值为1/9至3/2。
通过将第一有源层31的量子垒层302和量子阱层301的周期数与第二有源层32的量子垒层302和量子阱层301的周期数的比值控制在上述范围内,对有源层中靠近第一半导体层20的一部分数量的量子垒层302进行p型掺杂能有效提升有源层的发光效率,同时,还能避免p型掺杂的量子垒层302的数量过多而将发光二极管的发光效率的问题。
示例性地,第一有源层31的量子垒层302和量子阱层301的周期数为10至60。,例如,第一有源层31的量子垒层302和量子阱层301的周期数30。
示例性地,第二有源层32的量子垒层302和量子阱层301的周期数为40至90。例如,第二有源层32的量子垒层302和量子阱层301的周期数为60。
可选地,如图1所示,第一半导体层20包括沿垂直于衬底10的方向依次层叠在衬底10上的n型GaAs缓冲层21、n型GaInP腐蚀截止层22、n型GaAs欧姆接触层23、n型(AlxGa1-x)0.5In0.5P电流扩展层24和n型Al0.5In0.5P限制层25,0.6≤x≤1。
示例性地,n型GaAs缓冲层的厚度为150nm至300nm。例如,n型GaAs缓冲层的厚度为250nm。
通过将n型GaAs缓冲层的厚度设置在上述范围内,可以避免n型GaAs缓冲层的厚度过薄,而降低在较薄的n型GaAs缓冲层上生长的外延层的晶体质量;还可以避免n型GaAs缓冲层的厚度过厚,则会增加n型GaAs缓冲层对光的吸收,从而导致发光二极管的发光效率降低。
示例性地,n型GaInP腐蚀截止层的厚度为200nm至300nm。例如n型GaInP腐蚀截止层的厚度为250nm。
示例性地,n型GaAs欧姆接触层的厚度为30nm至60nm。例如,n型GaAs欧姆接触层的厚度为50nm。
若n型GaAs欧姆接触层的厚度过薄,会影响对外延层与电极的电流接触,若n型GaAs欧姆接触层的厚度过厚,则会增加n型GaAs欧姆接触层对光的吸收,从而导致LED的发光效率降低。
示例性地,n型(AlxGa1-x)0.5In0.5P电流扩展层的厚度为1.5μm至4μm。例如,n型(AlxGa1-x)0.5In0.5P电流扩展层的厚度为2μm。
示例性地,n型Al0.5In0.5P限制层的厚度为250nm至350nm。例如,n型Al0.5In0.5P限制层的厚度为300nm。
可选地,第一有源层31和第二有源层32的量子阱层均为AlGaInP层,第一有源层31和第二有源层32的量子垒层均为AlGaInP层,量子阱层的Al组分的含量小于量子垒层的Al组分的含量。
可选地,如图1所示,第一有源层31和第二有源层32的量子阱层301均为(AlmGa1-m)0.5In0.5P层,0.15≤m≤0.35。第一有源层31和第二有源层32的量子垒层302均为(AlnGa1-n)0.5In0.5P层,n>m,且n≤1。
由于Al组分增加,非辐射复合成分也会增加,这样会降低内量子效率,而黄光和黄绿光波段的发光二极管需要设置Al来调整波长。因此,将量子阱层和量子垒层中Al组分设置为上述比例范围,能获得最优的发光效率。
示例性地,第一有源层31和第二有源层32的量子阱层301为(Al0.2Ga0.8)0.5In0.5P层,第一有源层31和第二有源层32的量子垒层302为(Al0.3Ga0.7)0.5In0.5P层。
其中,量子垒层302的厚度为5nm至10nm,量子阱层301的厚度为2nm至6nm。例如,量子垒层302的厚度为8nm,量子阱层301的厚度为5nm。
可选地,如图1所示,第二半导体层40包括沿垂直于衬底10的方向依次层叠在衬底10上的p型Al0.5In0.5P层41、p型GaP电流扩展层42和p型GaP欧姆接触层43。
示例性地,p型Al0.5In0.5P层的厚度为700nm至2000nm。例如,p型Al0.5In0.5P层的厚度为1000nm。
示例性地,p型GaP电流扩展层的厚度为0.5μm至1μm。例如,p型GaP电流扩展层的厚度为0.5μm。
示例性地,p型GaP欧姆接触层的厚度为50nm至200nm。例如,p型GaP欧姆接触层的厚度为100nm。
若p型GaP欧姆接触层的厚度过薄,会影响对外延层与电极的电流接触,若p型GaP欧姆接触层的厚度过厚,则会增加p型GaP欧姆接触层对光的吸收,从而导致LED的发光效率降低。
可选地,衬底10为蓝宝石衬底、硅衬底、碳化硅衬底或砷化镓衬底。衬底可以为平片衬底,也可以为图形化衬底。
作为示例,本公开实施例中,衬底为砷化镓衬底。砷化镓衬底为一种常用衬底,技术成熟,成本低。具体可以为图形化砷化镓衬底。
图2是本公开实施例提供的一种发光二极管的制备方法的流程图。该方法用于制备图1所示的发光二极管。如图2所示,该制备方法包括:
S11:形成第一半导体层。
S12:在第一半导体层上依次形成第一有源层和第二有源层。
其中,第一有源层和第二有源层均包括交替层叠的多个量子阱层和多个量子垒层,第一有源层的各量子垒层为p型掺杂的膜层。
S13:在第二有源层上形成第二半导体层。
该制备方法制备的发光二极管在第一半导体层和第二半导体层之间设置了两种有源层,靠近第一半导体层的第一有源层中的各个量子垒层为p型掺杂的膜层,这样,p型掺杂的量子垒层能有源层中靠近第一半导体层的区域提供空穴,使得从第一半导体层迁移而来的部分电子能在第一有源层中与空穴复合并发光。从而避免了相关技术中电子和空穴只集中在有源层靠近第二半导体层的区域复合的情况,让有源层的其他区域也能进行电子和空穴的复合,改善有源层的利用率,以提升发光二极管的发光效率。
步骤S11可以包括在衬底上形成第一半导体层。
其中,衬底为蓝宝石衬底、硅衬底、碳化硅衬底或砷化镓衬底。衬底可以为平片衬底,也可以为图形化衬底。
在步骤S11之前还可以包括以下几步:
第一步,在衬底上生长缓冲层。
具体地,将蓝宝石衬底放入利用物理气相沉积(Physical Vapour Deposition,简称PVD)设备磁控溅射沉积AlN层,得到缓冲层。
第二步,将镀有缓冲层的衬底放入MOCVD(Metal-organic Chemical VaporDeposition,金属有机化合物化学气相沉积)系统中生长成核层。
第三步,在成核层上生长非掺杂GaN层。
本公开实施例中,在成核层和第一半导体层之间还生长有一层非掺杂GaN层,相较于衬底,由于非掺杂GaN层的晶体结构与第一半导体层相似,通过设置非掺杂GaN层作为过渡层,能提升后续外延层的晶体质量。
步骤S11可以包括:在非掺杂GaN层上生长第一半导体层。
可选地,第一半导体层包括依次层叠的n型GaAs缓冲层、n型GaInP腐蚀截止层、n型GaAs欧姆接触层、n型(AlxGa1-x)0.5In0.5P电流扩展层和n型Al0.5In0.5P限制层,0.6≤x≤1。
其中,n型GaAs缓冲层的生长条件包括:生长温度为650℃至670℃,V/III为20至30,生长速率0.5nm/s至0.8nm/s。
示例性地,n型GaAs缓冲层的厚度为150nm至300nm。例如,n型GaAs缓冲层的厚度为250nm。
其中,n型GaInP腐蚀截止层的生长条件包括:生长温度为650℃至670℃,V/III为20至30,生长速率0.5nm/s至0.6nm/s。
示例性地,n型GaInP腐蚀截止层的厚度为200nm至300nm。例如n型GaInP腐蚀截止层的厚度为250nm。
其中,n型GaAs欧姆接触层的生长条件包括:生长温度为650℃至670℃,V/III为20至30,生长速率0.5nm/s至0.8nm/s。
示例性地,n型GaAs欧姆接触层的厚度为30nm至60nm。例如,n型GaAs欧姆接触层的厚度为50nm。
其中,n型(AlxGa1-x)0.5In0.5P电流扩展层的生长条件包括:生长温度670℃至685℃,V/III为20至30,生长速率0.45nm/s至0.65nm/s,载流子浓度为1×1018cm-3至4×1018cm-3
示例性地,n型(AlxGa1-x)0.5In0.5P电流扩展层的厚度为1.5μm至4μm。例如,n型(AlxGa1-x)0.5In0.5P电流扩展层的厚度为2μm。
其中,n型Al0.5In0.5P限制层的生长条件包括:生长温度670℃至685℃,V/III为20至30,生长速率0.45nm/s至0.55nm/s,载流子浓度为1×1018cm-3至2×1018cm-3
示例性地,n型Al0.5In0.5P限制层的厚度为250nm至350nm。例如,n型Al0.5In0.5P限制层的厚度为300nm。
步骤S12可以包括以下两步:
第一步,依次交替生长多个量子阱层和多个量子垒层,并在生长量子垒层时掺杂DEZn,得到第一有源层。
其中,量子垒层和量子阱层的生长条件包括:生长温度为670℃至685℃,第一有源层的量子垒层和量子阱层的周期数为10至60,V/III为20至30,生长速率为0.45nm/s至0.55nm/s。
在生长量子垒层时,采用DEZn作为掺杂源,掺杂浓度为8×1016cm-3至1.5×1017cm-3
示例性地,量子垒层的厚度为5nm至10nm,量子阱层的厚度为2nm至6nm。例如,量子垒层的厚度为8nm,量子阱层的厚度为5nm。
第二步,依次交替生长多个量子阱层和多个量子垒层,得到第二有源层。
其中,量子垒层和量子阱层的生长条件包括:生长温度为670℃至685℃,第一有源层的量子垒层和量子阱层的周期数为40至90,V/III为20至30,生长速率为0.45nm/s至0.55nm/s。
示例性地,量子垒层的厚度为5nm至10nm,量子阱层的厚度为2nm至6nm。例如,量子垒层的厚度为8nm,量子阱层的厚度为5nm。
在步骤S13中形成的第二半导体层包括依次层叠的p型Al0.5In0.5P层、p型GaP电流扩展层和p型GaP欧姆接触层。
其中,p型Al0.5In0.5P层的生长条件包括:生长温度为670℃至685℃,V/III为20至30,生长速率0.45nm/s至0.55nm/s,载流子浓度为3×1017cm-3至6×1017cm-3
示例性地,p型Al0.5In0.5P层的厚度为700nm至2000nm。例如,p型Al0.5In0.5P层的厚度为1000nm。
其中,p型GaP电流扩展层的生长条件包括:生长温度为670℃至685℃,V/III为20至30,生长速率0.45nm/s至0.55nm/s,掺杂剂为Cp2Mg,载流子浓度为2×1018cm-3至6×1018cm-3
示例性地,p型GaP电流扩展层的厚度为0.5μm至1μm。例如,p型GaP电流扩展层的厚度为0.5μm。
其中,p型GaP欧姆接触层的生长条件包括:生长温度为670℃至685℃,V/III为20至30,生长速率0.45nm/s至0.55nm/s,掺杂剂为CBr4,载流子浓度为5×1019cm-3至9×1019cm-3
示例性地,p型GaP欧姆接触层的厚度为50nm至200nm。例如,p型GaP欧姆接触层的厚度为100nm。
以上所述仅为本公开的可选实施例,并不用以限制本公开,凡在本公开的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。

Claims (10)

1.一种发光二极管,其特征在于,所述发光二极管包括依次层叠的第一半导体层(20)、第一有源层(31)、第二有源层(32)和第二半导体层(40);
所述第一有源层(31)和所述第二有源层(32)均包括交替层叠的多个量子阱层和多个量子垒层,所述第一有源层(31)的各量子垒层为p型掺杂的膜层。
2.根据权利要求1所述的发光二极管,其特征在于,所述第一有源层(31)的量子垒层采用Mg掺杂和/或Zn掺杂。
3.根据权利要求2所述的发光二极管,其特征在于,所述第一有源层(31)的掺杂浓度为8×1016cm-3至1.5×1017cm-3
4.根据权利要求3所述的发光二极管,其特征在于,从所述第一半导体层(20)至所述第二半导体层(40)的方向上,所述第一有源层(31)中量子垒层的掺杂浓度逐渐减小。
5.根据权利要求1至4任一项所述的发光二极管,其特征在于,所述第一有源层(31)的量子垒层和量子阱层的周期数与所述第二有源层(32)的量子垒层和量子阱层的周期数的比值为1/9至3/2。
6.根据权利要求1至4任一项所述的发光二极管,其特征在于,所述第一半导体层(20)包括依次层叠的n型GaAs缓冲层(21)、n型GaInP腐蚀截止层(22)、n型GaAs欧姆接触层(23)、n型(AlxGa1-x)0.5In0.5P电流扩展层(24)和n型Al0.5In0.5P限制层(25),0.6≤x≤1。
7.根据权利要求1至4任一项所述的发光二极管,其特征在于,所述第一有源层(31)和所述第二有源层(32)的量子阱层均为AlGaInP层,所述第一有源层(31)和所述第二有源层(32)的量子垒层均为AlGaInP层,所述量子阱层的Al组分的含量小于所述量子垒层的Al组分的含量。
8.根据权利要求7所述的发光二极管,其特征在于,所述量子阱层为(AlmGa1-m)0.5In0.5P层,0.15≤m≤0.35,所述量子垒层为(AlnGa1-n)0.5In0.5P层,n>m,且n≤1。
9.根据权利要求1至4任一项所述的发光二极管,其特征在于,所述第二半导体层(40)包括依次层叠的p型Al0.5In0.5P层(41)、p型GaP电流扩展层(42)和p型GaP欧姆接触层(43)。
10.一种发光二极管的制备方法,其特征在于,所述制备方法包括:
形成第一半导体层;
在所述第一半导体层上依次形成第一有源层和第二有源层,所述第一有源层和所述第二有源层均包括交替层叠的多个量子阱层和多个量子垒层,所述第一有源层的各量子垒层为p型掺杂的膜层;
在所述第二有源层上形成第二半导体层。
CN202310973222.0A 2023-08-03 2023-08-03 改善光效的发光二极管及其制备方法 Pending CN117080326A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310973222.0A CN117080326A (zh) 2023-08-03 2023-08-03 改善光效的发光二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310973222.0A CN117080326A (zh) 2023-08-03 2023-08-03 改善光效的发光二极管及其制备方法

Publications (1)

Publication Number Publication Date
CN117080326A true CN117080326A (zh) 2023-11-17

Family

ID=88712530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310973222.0A Pending CN117080326A (zh) 2023-08-03 2023-08-03 改善光效的发光二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN117080326A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117253948A (zh) * 2023-11-20 2023-12-19 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117253948A (zh) * 2023-11-20 2023-12-19 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117253948B (zh) * 2023-11-20 2024-03-08 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Similar Documents

Publication Publication Date Title
US7982210B2 (en) Light emitting diode having modulation doped layer
US20090108276A1 (en) High Efficiency Dilute Nitride Light Emitting Diodes
TWI569467B (zh) 半導體發光元件
JP5504618B2 (ja) Iii族窒化物半導体発光素子及びその製造方法
US7528417B2 (en) Light-emitting diode device and production method thereof
JP2002134786A (ja) 窒化物半導体発光素子
CN113224214B (zh) 红光发光二极管外延片及其制备方法
JPH07162038A (ja) 窒化ガリウム系化合物半導体発光素子
CN117080326A (zh) 改善光效的发光二极管及其制备方法
JPH10256601A (ja) 発光素子
KR20120071572A (ko) 다중양자우물 구조의 활성 영역을 갖는 발광 소자
JP3504976B2 (ja) 半導体発光素子
EP2009707B1 (en) Light emitting diode and method for manufacturing the same
CN115714156A (zh) 一种深紫外发光二极管
CN113594315B (zh) Led芯片外延结构及其制备方法
CN115241337A (zh) 发光二极管
CN113161458B (zh) 红外发光二极管外延片及其制备方法
KR20000024945A (ko) 더블클래딩-더블헤테로구조를 갖는 질화갈륨계 발광소자의 제작방법
CN212848467U (zh) 一种micro-LED外延结构
CN112802869A (zh) 单片集成氮化物发光波长可调节的白光led及制备方法
CN111326616A (zh) 一种半导体发光元件
CN117936668B (zh) 发光二极管外延片及其制备方法、发光二极管
CN111326618A (zh) 一种能够调整电子迁移速率的半导体发光器件
US20240194821A1 (en) Light emitting element
KR20010008570A (ko) 양자 우물 구조의 질화물 반도체소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination