CN113594315B - Led芯片外延结构及其制备方法 - Google Patents

Led芯片外延结构及其制备方法 Download PDF

Info

Publication number
CN113594315B
CN113594315B CN202110851289.8A CN202110851289A CN113594315B CN 113594315 B CN113594315 B CN 113594315B CN 202110851289 A CN202110851289 A CN 202110851289A CN 113594315 B CN113594315 B CN 113594315B
Authority
CN
China
Prior art keywords
layer
type
buffer layer
led chip
epitaxial structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110851289.8A
Other languages
English (en)
Other versions
CN113594315A (zh
Inventor
赖玉财
李森林
毕京锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Silan Advanced Compound Semiconductor Co Ltd
Original Assignee
Xiamen Silan Advanced Compound Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Silan Advanced Compound Semiconductor Co Ltd filed Critical Xiamen Silan Advanced Compound Semiconductor Co Ltd
Priority to CN202110851289.8A priority Critical patent/CN113594315B/zh
Publication of CN113594315A publication Critical patent/CN113594315A/zh
Application granted granted Critical
Publication of CN113594315B publication Critical patent/CN113594315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Abstract

本发明提供了一种LED芯片外延结构及其制备方法，其中，所述LED芯片外延结构从下至上依次包括：形成于衬底上的晶格缓冲层、底部缓冲层以及外延层，所述晶格缓冲层包括至少两层Al组分含量不同的结构层，且所述晶格缓冲层的晶格常数介于所述衬底与底部缓冲层之间。本发明通过在衬底和底部缓冲层之间形成晶格缓冲层，利用晶格缓冲层不仅可以解决衬底与外延结构之间存在的热失配和晶格失配问题，还能阻挡衬底中的杂质进入外延结构中，以获得高质量的外延结构。

Description

LED芯片外延结构及其制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种LED芯片外延结构及其制备方法。
背景技术
发光二极管(light-emitting diode，LED)因具有高效、节能环保、长寿命、体积小等优点，有望替代传统的白炽灯、荧光灯及气体放电灯成为新一代的照明光源，引起了产业及科研领域的广泛关注。自1962年第一只发光二极管诞生至今，发光二极管的各方面性能都得到了极大的提升，应用领域也越来越广。
而生产工艺成熟且成本低的Si衬底可以有效降低LED芯片的制造成本，同时也十分适合于制备大功率的LED器件。但是Si衬底与GaAs基AlGaInP体系的外延结构(即Si衬底与GaAs材料)存在较大的热失配和晶格失配等问题，使得无裂纹高质量的LED芯片外延结构的生长成为一个难题。
发明内容
本发明的目的在于提供一种LED芯片外延结构及其制备方法，以解决衬底与外延结构的热失配和晶格失配问题，以及阻挡衬底中的杂质进入外延结构，进而获得高质量的外延结构。
为了实现上述目的以及其他相关目的，本发明提供了一种LED芯片外延结构，从下至上依次包括：形成于衬底上的晶格缓冲层、底部缓冲层以及外延层，所述晶格缓冲层包括至少两层Al组分含量不同的结构层，且所述晶格缓冲层的晶格常数介于所述衬底与底部缓冲层之间。
可选的，在所述的LED芯片外延结构中，所述晶格缓冲层包括依次堆叠的第一晶格缓冲层和第二晶格缓冲层，且所述第二晶格缓冲层的Al组分含量大于所述第一晶格缓冲层。
可选的，在所述的LED芯片外延结构中，所述第一晶格缓冲层的材质包括AlrGa1- rP，其中0.05≤r≤0.95。
可选的，在所述的LED芯片外延结构中，所述第二晶格缓冲层的材质包括AltGa1- tP，其中0.05≤t≤0.95。
可选的，在所述的LED芯片外延结构中，所述第一晶格缓冲层的厚度大于所述第二晶格缓冲层的厚度。
可选的，在所述的LED芯片外延结构中，所述第一晶格缓冲层的厚度为100nm～400nm。
可选的，在所述的LED芯片外延结构中，所述第二晶格缓冲层的厚度为50nm～300nm。
可选的，在所述的LED芯片外延结构中，所述衬底包括Si衬底，所述底部缓冲层包括GaAs。
可选的，在所述的LED芯片外延结构中，所述LED芯片外延结构包括倒装LED芯片外延结构和正装LED芯片外延结构。
可选的，在所述的LED芯片外延结构中，所述正装LED芯片外延结构的外延层包括依次堆叠的分布式布拉格反射镜层、第一型缓冲层、第一型限制层、第一型空间层、有源层、第二型空间层、第二型限制层、第二型缓冲层、第二型窗口层以及第二型欧姆接触层。
可选的，在所述的LED芯片外延结构中，所述倒装LED芯片外延结构的外延层包括依次堆叠的腐蚀截止层、第一型欧姆接触层、第一型缓冲层、第一型窗口层、第一型限制层、第一型空间层、有源层、第二型空间层、第二型限制层、第二型缓冲层、第二型窗口层以及第二型欧姆接触层。
可选的，在所述的LED芯片外延结构中，所述第二型空间层包括依次堆叠的第一第二型空间层和第二第二型空间层。
可选的，在所述的LED芯片外延结构中，所述第一第二型空间层的材质包括AlGaInP；所述第二第二型空间层的材质包括AlInP。
为了实现上述目的以及其他相关目的，本发明还提供了一种LED芯片外延结构的制备方法，包括以下步骤：
在衬底上形成晶格缓冲层，且所述晶格缓冲层包括至少两层Al组分含量不同的结构层，且所述晶格缓冲层的晶格常数介于所述衬底与底部缓冲层之间；
在所述晶格缓冲层上形成底部缓冲层；
在所述底部缓冲层上形成外延层。
可选的，在所述的LED芯片外延结构的制备方法中，所述晶格缓冲层包括依次堆叠的第一晶格缓冲层和第二晶格缓冲层，所述第二晶格缓冲层的Al组分含量大于所述第一晶格缓冲层。
可选的，在所述的LED芯片外延结构的制备方法中，所述第一晶格缓冲层的材质包括AlrGa1-rP，其中0.05≤r≤0.95。
可选的，在所述的LED芯片外延结构的制备方法中，所述第二晶格缓冲层的材质包括AltGa1-tP，其中0.05≤t≤0.95。
可选的，在所述的LED芯片外延结构的制备方法中，所述第一晶格缓冲层的厚度大于所述第二晶格缓冲层的厚度。
可选的，在所述的LED芯片外延结构的制备方法中，所述第一晶格缓冲层的厚度为100nm～400nm。
可选的，在所述的LED芯片外延结构的制备方法中，所述第二晶格缓冲层的厚度为50nm～300nm。
可选的，在所述的LED芯片外延结构的制备方法中，所述衬底包括Si衬底，所述底部缓冲层包括GaAs。
可选的，在所述的LED芯片外延结构的制备方法中，所述外延结构包括倒装LED芯片外延结构和正装LED芯片外延结构。
可选的，在所述的LED芯片外延结构的制备方法中，所述正装LED芯片外延结构的外延层包括依次堆叠的分布式布拉格反射镜层、第一型缓冲层、第一型限制层、第一型空间层、有源层、第二型空间层、第二型限制层、第二型缓冲层、第二型窗口层以及第二型欧姆接触层。
可选的，在所述的LED芯片外延结构的制备方法中，所述倒装LED芯片外延结构的外延层包括依次堆叠的腐蚀截止层、第一型欧姆接触层、第一型缓冲层、第一型窗口层、第一型限制层、第一型空间层、有源层、第二型空间层、第二型限制层、第二型缓冲层、第二型窗口层以及第二型欧姆接触层。
可选的，在所述的LED芯片外延结构的制备方法中，所述第二型空间层包括依次堆叠的第一第二型空间层和第二第二型空间层。
可选的，在所述的LED芯片外延结构的制备方法中，所述第一第二型空间层的材质包括AlGaInP；所述第二第二型空间层的材质包括AlInP。
可选的，在所述的LED芯片外延结构的制备方法中，所述晶格缓冲层、底部缓冲层以及外延层的形成工艺为MOCVD工艺、分子束外延工艺、HVPE工艺、等离子体辅助化学气相沉积以及溅射法中的任意一种。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明通过在衬底和底部缓冲层之间形成晶格缓冲层，由于所述晶格缓冲层的晶格常数介于所述衬底与底部缓冲层之间，因此利用晶格缓冲层不仅可以解决衬底，尤其是Si衬底与外延结构之间存在较大的热失配和晶格失配等问题，以提高外延结构的晶体质量，而且还能阻挡衬底中的杂质进入外延结构中，进一步提高外延结构的晶体质量。
进一步的，第二型空间层包括两层，在第一第二型空间层上生长第二第二型空间层，以阻止第二型掺杂剂进入有源层内。
附图说明
图1是本发明一实施例的倒装LED芯片外延结构的结构示意图；
图2是本发明一实施例的正装LED芯片外延结构的结构示意图；
图3是本发明一实施例的LED芯片外延结构的制备方法流程图。
具体实施方式
在对按照本发明的实施方式进行说明之前，事先对下述内容进行说明。首先，在本说明书中，仅标记为“GaInP”时，表示Ga、In的总和与P的化学组成比为1：1，Ga与In的比率不固定的任意的化合物。仅标记为“AlGaInP”时，表示Al、Ga、In的总和与P的化学组成比为1：1，Al、Ga与In的比率不固定的任意的化合物。另外，仅标记为“AlInP”时，表示Al、In的总和与P的化学组成比为1：1，Al与In的比率不固定的任意的化合物。
以下结合附图和具体实施例对本发明提出的LED芯片外延结构及其制备方法作进一步详细说明。根据下面说明书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参阅图1和图2，本发明提供的LED芯片外延结构从下至上依次包括：位于衬底10上的晶格缓冲层、底部缓冲层以及外延层，所述晶格缓冲层包括至少两层Al组分含量不同的结构层，且所述晶格缓冲层的晶格常数介于所述衬底10与底部缓冲层之间。
所述衬底10可以为Si衬底，由于Si衬底成本低，因此所述衬底10优选为Si衬底。现有技术中，由于Si衬底上生长GaAs基AlGaInP体系的外延结构会出现较大的热失配和晶格失配等问题，造成外延结构的晶格质量非常差，因此基本采用GaAs衬底来生长GaAs基AlGaInP体系的外延结构，但是GaAs衬底的成本比较高。在本实施例中，在衬底10上生长晶格缓冲层，能够降低衬底，尤其是Si衬底与GaAs基AlGaInP体系的外延结构之间的热失配和晶格失配问题，因此在本实施例中，可以将GaAs基AlGaInP体系的外延结构使用的GaAs衬底替换为Si衬底，进而可以节省衬底的成本。
位于所述衬底10上的外延结构，所述外延结构包括倒装LED芯片外延结构20和正装LED芯片外延结构30。
参见图1，所述倒装LED芯片外延结构20包括依次堆叠的晶格缓冲层、底部缓冲层203以及外延层。
所述晶格缓冲层的材质优选为AlGaP，但不限于此。所述晶格缓冲层的晶格常数介于所述衬底10与所述底部缓冲层203的晶格常数之间，可以有效降低所述衬底10与外延结构之间的晶格失配和热失配问题，而且所述晶格缓冲层也能够有效阻挡所述衬底10中的杂质进入所述外延结构中，以获得高质量的外延结构。
现有技术中，可以利用Ge作为Si衬底和GaAs基AlGaInP体系的外延结构(即GaAs材料)之间的中间层，以缓和GaAs材料和Si衬底的晶格常数和热膨胀系数的差异。但是这种方法需要MOCVD以外的其它技术，例如采用ICB(离子束)、真空蒸发或CVD(化学气相沉积)在Si衬底上形成Ge，并且Ge的结晶度在很大程度上取决于形成条件。此外，Ge具有很高的蒸气压，会污染反应系统，并且在生长过程中会扩散到GaAs材料中。而本实施例通过在Si衬底上形成晶格缓冲层，就能够缓和外延结构(例如GaAs基AlGaInP体系的外延结构)和Si衬底的晶格常数和热膨胀系数的差异，解决Si衬底与外延结构之间的热失配和晶格失配问题。而且所述晶格缓冲层可以与其他外延结构的制备采用同一技术，即采用GaAs基AlGaInP体系已有的材料和技术就可以生长，并不需要额外的其它技术和材料，例如采用MOCVD工艺制备所述晶格缓冲层。除此之外，所述晶格缓冲层并不会污染反应系统，还能够阻挡所述衬底10中的杂质进入所述外延结构中。
所述晶格缓冲层包括至少两层Al组分含量不同的结构层。优选的，所述晶格缓冲层的结构层的Al组分含量呈渐变式变化，以Al组分含量渐变的方式更有助于释放所述衬底10与外延结构之间的热应力和晶格失配应力，解决所述衬底10与外延结构之间的热失配和晶格失配问题，以生长无裂纹高质量的外延结构。例如，所述晶格缓冲层包括依次堆叠的第一晶格缓冲层201和第二晶格缓冲层202，所述第二晶格缓冲层202的Al组分含量不同于所述第一晶格缓冲层201的Al组分含量。进一步地，所述第二晶格缓冲层202的Al组分含量大于所述第一晶格缓冲层201的Al组分含量。所述第一晶格缓冲层201的材质优选为AlrGa1- rP，其中0.05≤r≤0.95；所述第二晶格缓冲层202的材质优选为AltGa1-tP，其中0.05≤t≤0.95，进一步地，t>r。优选的，所述第一晶格缓冲层201的厚度大于所述第二晶格缓冲层202的厚度，能够更有效的阻挡所述衬底10中杂质进入外延结构中。所述第一晶格缓冲层201的厚度优选为100nm～400nm，所述第二晶格缓冲层202的厚度优选为50nm～300nm。例如，所述第一晶格缓冲层201的材质为Al0.1Ga0.9P，厚度为200nm；所述第二晶格缓冲层202的材质为Al0.5Ga0.5P，厚度为100nm。所述晶格缓冲层也可以包括依次堆叠的三层、四层或者五层等Al组分含量不同的结构层，且往上堆叠的第三层Al组分含量大于第二层，第四层组分含量大于第三层，以此类推。
位于所述晶格缓冲层上的底部缓冲层203，且所述底部缓冲层203的材质优选为GaAs，但不限于此。GaAs的晶格常数＞AlGaP的晶格常数＞Si的晶格常数，即所述晶格缓冲层的晶格常数介于所述衬底10和所述底部缓冲层203之间，能够起到晶格过渡的作用，因此，所述晶格缓冲层可以减少衬底10与外延结构之间的晶格失配，以减少生长的外延结构出现缺陷与位错的可能，提高晶体质量。
所述底部缓冲层203的厚度优选为100nm～500nm。例如，所述底部缓冲层203的厚度为320nm。所述底部缓冲层203中掺杂第一型掺杂剂，例如n型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)、硫(S)、氧(O)、钛(Ti)、锆(Zr)中的至少一种，但不限于此。进一步地，所述n型掺杂剂优选为Si。
继续参阅图1，位于所述底部缓冲层203上的外延层，且所述外延层包括依次堆叠的腐蚀截止层204、第一型半导体层、有源层210和第二型半导体层。所述第一型半导体层为第一掺杂类型，所述第二型半导体层为与所述第一掺杂类型相反的第二掺杂类型。优选的，所述第一掺杂类型为n型，所述第二掺杂类型为p型，即所述第一型半导体层为n型半导体层，所述第二型半导体层为p型半导体层。
位于所述底部缓冲层203上的所述腐蚀截止层204，且所述腐蚀截止层204的材质优选为GaInP，但不限于此。由于GaInP晶格常数＞GaAs晶格常数＞AlGaP晶格常数＞Si晶格常数，即所述晶格缓冲层和底部缓冲层203起到晶格常数递进增大的作用，使生长过程更平缓，生长的晶体质量更好。所述腐蚀截止层204的厚度优选为100nm～500nm。例如，所述腐蚀截止层204的厚度为340nm。所述腐蚀截止层204中掺杂第一型掺杂剂，例如n型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)、硫(S)、氧(O)、钛(Ti)、锆(Zr)中的至少一种，但不限于此。进一步地，所述第一型掺杂剂优选为Si。
所述第一型半导体层包括依次堆叠的第一型欧姆接触层205、第一型缓冲层206、第一型窗口层207、第一型限制层208以及第一型空间层209。所述第二型半导体层包括依次堆叠的第二型空间层、第二型限制层213、第二型缓冲层214、第二型窗口层215以及第二型欧姆接触层216。例如，所述第一型半导体层为n型半导体层，所述第二型半导体层为p型半导体层，所述外延层包括依次堆叠的腐蚀截止层、n型欧姆接触层、n型缓冲层、n型窗口层、n型限制层、n型空间层、有源层、p型空间层、p型限制层、p型缓冲层、p型窗口层以及p型欧姆接触层。
位于所述腐蚀截止层204上的第一型欧姆接触层205，且所述第一型欧姆接触层205的材质优选为GaAs，但不限于此。所述第一型欧姆接触层205的厚度优选为50nm～300nm。例如，所述第一型欧姆接触层205的厚度为150nm。所述第一型欧姆接触层205中掺杂第一型掺杂剂，例如n型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)、硫(S)、氧(O)、钛(Ti)、锆(Zr)中的至少一种，但不限于此。进一步地，所述第一型掺杂剂优选为Si。
位于所述第一型欧姆接触层205上的所述第一型缓冲层(TL层)206，且所述第一型缓冲层206的材质优选为GaInP，但不限于此。所述第一型缓冲层206的厚度优选为5nm～200nm。例如，所述第一型缓冲层206的厚度为5nm。所述第一型缓冲层206中掺杂第一型掺杂剂，例如n型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)、硫(S)、氧(O)、钛(Ti)、锆(Zr)中的至少一种，但不限于此。进一步地，所述第一型掺杂剂优选为Si。
位于所述第一型缓冲层206上的所述第一型窗口层207，即第一型电流扩展层。所述第一型窗口层207的材质优选为AlGaInP，但不限于此。所述第一型窗口层207的厚度优选为3000nm～6000nm。例如，所述第一型窗口层207的厚度为3800nm。所述第一型窗口层207中掺杂第一型掺杂剂，例如n型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)、硫(S)、氧(O)、钛(Ti)、锆(Zr)中的至少一种，但不限于此。进一步地，所述第一型掺杂剂优选为Si。
位于所述第一型窗口层207上的所述第一型限制层208，且所述第一型限制层208的材质优选为AlInP，但不限于此。所述第一型限制层208的厚度优选为200nm～700nm。例如，所述第一型限制层208的厚度为350nm。所述第一型限制层208中掺杂第一型掺杂剂，例如n型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)、硫(S)、氧(O)、钛(Ti)、锆(Zr)中的至少一种，但不限于此。进一步地，所述第一型掺杂剂优选为Si。
位于所述第一型限制层208上的所述第一型空间层209，且所述第一型空间层209的材质优选为AlGaInP，但不限于此。所述第一型空间层209材质中的Al组分含量优选为0.1～0.5，且其厚度优选为50nm～300nm。例如，所述第一型空间层209的厚度为100nm。
位于所述第一型空间层209上的有源层210，主要用作发光层。所述有源层210为量子阱和量子垒组成的周期性结构，且所述量子阱的材质优选为AlxGa1-xInP，其中0.01≤x≤0.4；所述量子垒的材质优选为AlyGa1-yInP，其中0.1≤y≤0.5。所述有源层210的周期数优选为3～30，即所述有源层210具有的量子阱和量子垒的对数优选为3～30。例如，所述有源层210具有12对量子阱和量子垒。所述有源层210的厚度优选为200nm～600nm。例如，所述有源层210的厚度为400nm。
位于所述有源层210上的第二型空间层，且所述第二型空间层包括依次堆叠的至少两层结构。优选的，所述第二型空间层中的结构层的Al组分渐变，以减少缺陷的产生，提高外延结构的晶体质量。优选的，所述第二型空间层包括依次堆叠的第一第二型空间层211和第二第二型空间层212，请参阅图1。在所述第二型半导体层为p型半导体层时，所述第二型空间层为p型空间层，且所述p型空间层包括堆叠的第一p型空间层和第二p型空间层。
所述第一第二型空间层211的材质优选为AlGaInP，但不限于此。所述第一第二型空间层211的材质的厚度优选为10nm～200nm。例如，所述第一第二型空间层211的材质的厚度为200nm。
所述第二第二型空间层212的材质优选为AlInP，但不限于此。所述第二第二型空间层212的材质的厚度优选为10nm～200nm。例如，所述第二第二型空间层212的材质的厚度为100nm。
所述第一第二型空间层211和所述第二第二型空间层212的材质均未掺杂任何掺杂剂，由扩散机理可知，第二型掺杂剂，例如Mg由浓度高向浓度低扩散从而进入第二型空间层，但扩散长度是有限的，由于第二第二型空间层的存在，Mg无法继续向下扩散进入有源层。即所述第二第二型空间层能够阻止第二型掺杂剂进入有源层内。
位于所述第二型空间层上的所述第二型限制层213，且所述第二型限制层213的材质优选为AlInP，但不限于此。所述第二型限制层213的厚度优选为200nm～600nm。例如，所述第二型限制层213的厚度为500nm。所述第二型限制层213中掺杂第二型掺杂剂，例如p型掺杂剂，可以为镁(Mg)、锌(Zn)、钙(Ca)、铍(Be)、锰(Mn)中的至少一种，但不限于此。进一步地，所述第二型掺杂剂优选为Mg。
位于所述第二型限制层213上的所述第二型缓冲层214，且所述第二型缓冲层214的材质优选为AlGaInP，但不限于此。所述第二型缓冲层214的厚度优选为5nm～200nm。例如，所述第二型缓冲层214的厚度为10nm。所述第二型缓冲层214中掺杂第二型掺杂剂，例如p型掺杂剂，可以为镁(Mg)、锌(Zn)、钙(Ca)、铍(Be)、锰(Mn)中的至少一种，但不限于此。进一步地，所述第二型掺杂剂优选为Mg。
位于所述第二型缓冲层214上的所述第二型窗口层215，即第二型电流扩展层。所述第二型窗口层215的材质优选为GaP，但不限于此。所述第二型窗口层215的厚度优选为800nm～1500nm。例如，所述第二型窗口层215的厚度为1500nm。所述第二型窗口层215中掺杂第二型掺杂剂，例如p型掺杂剂，可以为镁(Mg)、锌(Zn)、钙(Ca)、铍(Be)、锰(Mn)中的至少一种，但不限于此。进一步地，所述第二型掺杂剂优选为Mg。
位于所述第二型窗口层215上的所述第二型欧姆接触层216，且所述第二型欧姆接触层216的材质优选为GaP，但不限于此。所述第二型欧姆接触层216的厚度优选为50nm～500nm。例如，所述第二型欧姆接触层216的厚度为80nm。所述第二型欧姆接触层216中掺杂碳(C)。
参见图2，所述正装LED芯片外延结构30从下至上依次包括：晶格缓冲层、底部缓冲层以及外延层。
所述晶格缓冲层的材质优选为AlGaP，但不限于此。所述晶格缓冲层的晶格常数介于所述衬底10与所述底部缓冲层的晶格常数之间。因此，所述晶格缓冲层能够有效降低所述衬底10与外延结构之间的晶格失配问题，而且所述晶格缓冲层也能够有效阻挡所述衬底10中的杂质进入所述外延结构中，以提高所述外延结构的质量。
所述晶格缓冲层包括至少两层Al组分含量不同的结构层。优选的，所述晶格缓冲层的结构层的Al组分含量呈渐变式变化，以Al组分含量渐变的方式更有助于释放衬底10与外延结构之间的热应力和晶格失配应力，解决所述衬底10与外延结构之间的热失配和晶格失配问题，以生长无裂纹高质量的外延结构。例如，所述晶格缓冲层包括依次堆叠的第一晶格缓冲层301和第二晶格缓冲层302，所述第二晶格缓冲层302的Al组分含量不同所述第一晶格缓冲层301的Al组分含量。进一步地，所述第二晶格缓冲层302的Al组分含量大于所述第一晶格缓冲层301的Al组分含量。所述第一晶格缓冲层301的材质优选为AlrGa1-rP，其中0.05≤r≤0.95；所述第二晶格缓冲层302的材质优选为AltGa1-tP，其中0.05≤t≤0.95，进一步地，t>r。优选的，所述第一晶格缓冲层301的厚度大于所述第二晶格缓冲层302的厚度，能够更有效的阻挡所述衬底10中杂质进入外延结构中。所述第一晶格缓冲层301的厚度优选为100nm～400nm，所述第二晶格缓冲层302的厚度优选为50nm～300nm。例如，所述第一晶格缓冲层301的材质为Al0.2Ga0.8P，厚度为200nm；所述第二晶格缓冲层302的材质为Al0.6Ga0.4P，厚度为100nm。所述晶格缓冲层也可以包括依次堆叠的三层、四层或者五层等Al组分含量不同的结构层，且往上堆叠的第三层Al组分含量大于第二层，第四层组分含量大于第三层，以此类推。
位于所述晶格缓冲层上的底部缓冲层，且所述底部缓冲层包括至少两层结构。例如，所述底部缓冲层包括依次堆叠的第一底部缓冲层303和第二底部缓冲层304。
所述第一底部缓冲层303位于所述第二晶格缓冲层302上，且所述第一底部缓冲层303的材质优选为GaAs，但不限于此。GaAs的晶格常数＞AlGaP的晶格常数＞Si的晶格常数，即所述晶格缓冲层的晶格常数介于所述衬底10和所述第一底部缓冲层303之间，能够起到晶格过渡的作用，因此，所述晶格缓冲层可以减少衬底10与外延结构之间的晶格失配，以减少生长的外延结构出现缺陷与位错的可能，提高晶体质量。所述第一底部缓冲层303的厚度优选为100nm～500nm。例如，所述第一底部缓冲层303的厚度为300nm。
所述第二底部缓冲层304的材质优选为AlGaAs，但不限于此。由于AlAs的晶格常数>AlGaAs的晶格常数＞GaAs的晶格常数，而分布式布拉格反射镜层(DBR层)305由AlAs和AlGaAs交替生长构成。因此，所述晶格缓冲层、第一底部缓冲层303、第二底部缓冲层304起到晶格常数递进增大的作用，使生长过程更平缓，生长的晶体质量更好。所述第二底部缓冲层304的厚度优选为200nm～600nm。例如，所述第二底部缓冲层304的厚度为400nm。
所述底部缓冲层中掺杂第一型掺杂剂。即所述第一底部缓冲层303和所述第二底部缓冲层304均掺杂有第一型掺杂剂。所述第一型掺杂剂，例如n型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)、硫(S)、氧(O)、钛(Ti)、锆(Zr)中的至少一种，但不限于此。进一步地，所述第一型掺杂剂优选为Si。
位于所述底部缓冲层上的外延层，且所述外延层包括依次堆叠的分布式布拉格反射镜层305、第一型半导体层、有源层309和第二型半导体层。所述第一型半导体层为第一掺杂类型，所述第二型半导体层为与所述第一掺杂类型相反的第二掺杂类型。优选的，所述第一掺杂类型为n型，所述第二掺杂类型为p型，即所述第一型半导体层为n型半导体层，所述第二型半导体层为p型半导体层。
位于所述底部缓冲层上的所述分布式布拉格反射镜层305，且所述分布式布拉格反射镜层305由AlAs材质和AlGaAs材质交替生长构成。所述分布式布拉格反射镜层305的作用是利用两种折射率不同的材质组成的周期性层状结构将有源层309射向衬底10的光反射并射出，从而大大提高出光率。所述分布式布拉格反射镜层305的周期数优选为10～50，例如所述分布式布拉格反射镜层305的周期数为30。所述分布式布拉格反射镜层305的总厚度优选为2000nm～9000nm。例如，所述分布式布拉格反射镜层305的厚度为4500nm。
所述第一型半导体层包括依次堆叠的第一型缓冲层306、第一型限制层307以及第一型空间层308。所述第二型半导体层包括依次堆叠的第二型空间层、第二型限制层312、第二型缓冲层313、第二型窗口层314以及第二型欧姆接触层315。例如，所述第一型半导体层为n型半导体层，所述第二型半导体层为p型半导体层，所述外延层包括依次堆叠的分布式布拉格反射镜层、n型缓冲层、n型限制层、n型空间层、有源层、p型空间层、p型限制层、p型缓冲层、p型窗口层以及p型欧姆接触层。
位于所述分布式布拉格反射镜层305上的所述第一型缓冲层306，且所述第一型缓冲层306的材质优选为AlGaInP，但不限于此。所述第一型缓冲层306的厚度优选为10nm～100nm。例如，所述第一型缓冲层306的厚度为10nm。所述第一型缓冲层306中掺杂第一型掺杂剂，例如n型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)、硫(S)、氧(O)、钛(Ti)、锆(Zr)中的至少一种，但不限于此。进一步地，所述第一型掺杂剂优选为Si。
位于所述第一型缓冲层306上的所述第一型限制层307，且所述第一型限制层307的材质优选为AlInP，但不限于此。所述第一型限制层307的厚度优选为200nm～700nm。例如，所述第一型限制层307的厚度为300nm。所述第一型限制层307中掺杂第一型掺杂剂，例如n型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)、硫(S)、氧(O)、钛(Ti)、锆(Zr)中的至少一种，但不限于此。进一步地，所述第一型掺杂剂优选为Si。
位于所述第一型限制层307上的所述第一型空间层308，且所述第一型空间层308的材质优选为AlGaInP，但不限于此。所述第一型空间层308材质中的Al组分含量优选为0.1～0.5，且其厚度优选为10nm～200nm。例如，所述第一型空间层308的厚度为100nm。
位于所述第一型空间层308上的有源层309，主要用作发光层。所述有源层309为量子阱和量子垒组成的周期性结构，且所述量子阱的材质为AlxGa1-xInP，其中0.01≤x≤0.4；所述量子垒的材质为AlyGa1-yInP，其中0.1≤y≤0.5。所述有源层309的周期数优选为3～30，即所述有源层309具有的量子阱和量子垒的对数优选为3～30。例如，所述有源层309具有12对量子阱和量子垒。所述有源层309的厚度优选为200nm～600nm。例如，所述有源层309的厚度为400nm。
位于所述有源层309上的第二型空间层，且所述第二型空间层包括依次堆叠的至少两层结构。优选的，所述第二型空间层中的结构层的Al组分渐变，以减少缺陷的产生，提高外延结构的晶体质量。优选的，所述第二型空间层包括依次堆叠的第一第二型空间层310和第二第二型空间层311，请参阅图2。在所述第二型半导体层为p型半导体层时，第二型空间层为p型空间层，且所述p型空间层包括堆叠的所述第一p型空间层和第二p型空间层。
所述第一第二型空间层310的材质优选为AlGaInP，但不限于此。所述第一第二型空间层310的材质的厚度优选为100nm～400nm。例如，所述第一第二型空间层310的材质的厚度为200nm。
所述第二第二型空间层311的材质优选为AlInP，但不限于此。所述第二第二型空间层311的材质的厚度优选为100nm～400nm。例如，所述第二第二型空间层311的材质的厚度为100nm。
所述第一第二型空间层310和所述第二第二型空间层311的材质均未掺杂任何掺杂剂，由扩散机理可知，第二型掺杂剂，例如Mg由浓度高向浓度低扩散从而进入第二型空间层，但扩散长度是有限的，由于第二第二型空间层的存在，Mg无法继续向下扩散进入有源层。即所述第二第二型空间层能够阻止第二型掺杂剂进入有源层内。
位于所述第二型空间层上的所述第二型限制层312，且所述第二型限制层312的材质优选为AlInP，但不限于此。所述第二型限制层312的厚度优选为100nm～600nm。例如，所述第二型限制层312厚度为350nm。所述第二型限制层312中掺杂第二型掺杂剂，例如p型掺杂剂，可以为镁(Mg)、锌(Zn)、钙(Ca)、铍(Be)、锰(Mn)中的至少一种，但不限于此。进一步地，所述第二型掺杂剂优选为Mg。
位于所述第二型限制层312上的所述第二型缓冲层313，且所述第二型缓冲层313的材质优选为AlGaInP，但不限于此。所述第二型缓冲层313的厚度优选为10nm～100nm。例如，所述第二型缓冲层313的厚度为15nm。所述第二型缓冲层313中掺杂第二型掺杂剂，例如p型掺杂剂，可以为镁(Mg)、锌(Zn)、钙(Ca)、铍(Be)、锰(Mn)中的至少一种，但不限于此。进一步地，所述第二型掺杂剂优选为Mg。
位于所述第二型缓冲层313上的所述第二型窗口层314，即第二型电流扩展层。所述第二型窗口层314的材质优选为GaP，但不限于此。所述第二型窗口层314的厚度优选为4000nm～8000nm。例如，所述第二型窗口层314的厚度为5000nm。所述第二型窗口层314中掺杂第二型掺杂剂，例如p型掺杂剂，可以为镁(Mg)、锌(Zn)、钙(Ca)、铍(Be)、锰(Mn)中的至少一种，但不限于此。进一步地，所述第二型掺杂剂优选为Mg。
位于所述第二型窗口层314上的所述第二型欧姆接触层315，且所述第二型欧姆接触层315的材质优选为GaP，但不限于此。所述第二型欧姆接触层315的厚度优选为10nm～400nm。例如，所述第二型欧姆接触层315的厚度为120nm。所述第二型欧姆接触层315中掺杂碳(C)。
除此之外，本发明还提供了一种上述所述的LED芯片外延结构的制备方法，请参阅图3，具体包括以下步骤：
步骤S1：在衬底上形成晶格缓冲层，且所述晶格缓冲层包括至少两层Al组分含量不同的结构层，且所述晶格缓冲层的晶格常数介于所述衬底与底部缓冲层之间；
步骤S2：在所述晶格缓冲层上形成底部缓冲层；
步骤S3：在所述底部缓冲层上形成外延层。
在步骤S1中，所述衬底可以为Si衬底，但不限于此。由于Si衬底成本低，因此所述衬底优选为Si衬底。现有技术中，由于Si衬底上生长GaAs基AlGaInP体系的外延结构会出现较大的热失配和晶格失配等问题，造成外延结构的晶格质量非常差，因此基本采用GaAs衬底来生长GaAs基AlGaInP体系的外延结构，但是GaAs衬底的成本很高。在本实施例中，在衬底上生长晶格缓冲层，能够降低衬底，尤其是Si衬底与外延结构之间的热失配和晶格失配问题，因此在本实施例中，可以将GaAs基AlGaInP体系的外延结构使用的GaAs衬底替换为Si衬底，进而可以节省衬底的成本。
所述晶格缓冲层的材质优选为AlGaP，但不限于此。所述晶格缓冲层的晶格常数介于所述衬底与所述缓冲层的晶格常数之间。因此，所述晶格缓冲层能够有效降低所述衬底与外延结构之间的晶格失配问题，而且所述晶格缓冲层也能够有效阻挡所述衬底中的杂质进入所述外延结构中，以提高所述外延结构的质量。
所述晶格缓冲层包括至少两层Al组分含量不同的结构层。优选的，所述晶格缓冲层的结构层的Al组分含量呈渐变式变化，以Al组分含量渐变的方式更有助于释放衬底与外延结构之间的热应力和晶格失配应力，解决所述衬底与外延结构之间的热失配和晶格失配问题，以生长无裂纹高质量的外延结构。
在步骤S2中，由于所述外延结构包括倒装LED芯片外延结构和正装LED芯片外延结构，而在不同的LED芯片外延结构中底部缓冲层的结构也不相同。在所述倒装LED芯片外延结构中所述底部缓冲层为单层结构，而在所述正装LED芯片外延结构中所述底部缓冲层包括依次堆叠的至少两层结构。
在步骤S3中，所述半导体结构中具有第二型空间层，在倒装LED芯片外延结构和正装LED芯片外延结构中，所述第二型空间层均包括第一第二型空间层和第二第二型空间层，且所述第一第二型空间层和第二第二型空间层均未掺杂任何掺杂剂，而第二型掺杂剂，例如Mg由浓度高向浓度低扩散从而进入第二型空间层，但扩散长度是有限的，由于第二第二型空间层的存在，第二型掺杂剂无法继续向下扩散进入有源层。即所述第二第二型空间层能够阻止第二型掺杂剂进入有源层内。
在本实施例中，所述晶格缓冲层、底部缓冲层以及外延层的形成工艺可以为金属有机化学气相沉积(MOCVD：Metal Organic Chemical Vapor Deposition)工艺、分子束外延(MBE：MolecularBeam Epitaxy)工艺、氢化物气相外延(HVPE：Hydride VaporPhaseEpitaxy)工艺、等离子体辅助化学气相沉积(PECVD：Plasma Chemical Vapor Deposition)工艺以及溅射工艺中的任意一种，但不限于此。优选的，采用MOCVD工艺在所述衬底上依次形成晶格缓冲层、底部缓冲层以及外延层。
综上，本实施例通过在衬底和底部缓冲层之间形成晶格缓冲层，由于所述晶格缓冲层的晶格常数介于所述衬底与底部缓冲层之间，因此利用晶格缓冲层不仅可以解决衬底，尤其是Si衬底，与外延结构之间存在较大的热失配和晶格失配等问题，以生长无裂纹高质量的外延结构，而且还能阻挡衬底中的杂质进入外延结构中，进一步提高外延结构的质量。
进一步的，第二型空间层分为两层，在第一第二型空间层上生长第二第二型空间层，以阻止第二型掺杂剂进入有源层内。
此外，可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材质、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个步骤”引述意味着对一个或多个步骤的引述，并且可能包括次级步骤。应该以最广义的含义来理解使用的所有连词。因此，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确表示相反意思。

Claims (25)

1.一种LED芯片外延结构，其特征在于，从下至上依次包括：形成于衬底上的晶格缓冲层、底部缓冲层以及外延层，所述晶格缓冲层的晶格常数介于所述衬底与底部缓冲层之间，所述晶格缓冲层至少包括依次堆叠的第一晶格缓冲层和第二晶格缓冲层，所述第二晶格缓冲层的Al组分含量不同于所述第一晶格缓冲层的Al组分含量，所述第一晶格缓冲层的厚度大于所述第二晶格缓冲层的厚度。
2.如权利要求1所述的LED芯片外延结构，其特征在于，所述第二晶格缓冲层的Al组分含量大于所述第一晶格缓冲层。
3.如权利要求2所述的LED芯片外延结构，其特征在于，所述第一晶格缓冲层的材质包括AlrGa1-rP，其中0.05≤r≤0.95。
4.如权利要求2所述的LED芯片外延结构，其特征在于，所述第二晶格缓冲层的材质包括AltGa1-tP，其中0.05≤t≤0.95。
5.如权利要求2所述的LED芯片外延结构，其特征在于，所述第一晶格缓冲层的厚度为100nm～400nm。
6.如权利要求2所述的LED芯片外延结构，其特征在于，所述第二晶格缓冲层的厚度为50nm～300nm。
7.如权利要求1所述的LED芯片外延结构，其特征在于，所述衬底包括Si衬底，所述底部缓冲层包括GaAs。
8.如权利要求1所述的LED芯片外延结构，其特征在于，所述LED芯片外延结构包括倒装LED芯片外延结构和正装LED芯片外延结构之一。
9.如权利要求8所述的LED芯片外延结构，其特征在于，所述正装LED芯片外延结构的外延层包括依次堆叠的分布式布拉格反射镜层、第一型缓冲层、第一型限制层、第一型空间层、有源层、第二型空间层、第二型限制层、第二型缓冲层、第二型窗口层以及第二型欧姆接触层。
10.如权利要求8所述的LED芯片外延结构，其特征在于，所述倒装LED芯片外延结构的外延层包括依次堆叠的腐蚀截止层、第一型欧姆接触层、第一型缓冲层、第一型窗口层、第一型限制层、第一型空间层、有源层、第二型空间层、第二型限制层、第二型缓冲层、第二型窗口层以及第二型欧姆接触层。
11.如权利要求9或者10所述的LED芯片外延结构，其特征在于，所述第二型空间层包括依次堆叠的第一第二型空间层和第二第二型空间层。
12.如权利要求11所述的LED芯片外延结构，其特征在于，所述第一第二型空间层的材质包括AlGaInP；所述第二第二型空间层的材质包括AlInP。
13.一种LED芯片外延结构的制备方法，其特征在于，包括以下步骤：
在衬底上形成晶格缓冲层，所述晶格缓冲层的晶格常数介于所述衬底与底部缓冲层之间，所述晶格缓冲层至少包括依次堆叠的第一晶格缓冲层和第二晶格缓冲层，所述第二晶格缓冲层的Al组分含量不同于所述第一晶格缓冲层的Al组分含量，所述第一晶格缓冲层的厚度大于所述第二晶格缓冲层的厚度；
在所述晶格缓冲层上形成底部缓冲层；
在所述底部缓冲层上形成外延层。
14.如权利要求13所述的LED芯片外延结构的制备方法，其特征在于，所述第二晶格缓冲层的Al组分含量大于所述第一晶格缓冲层。
15.如权利要求14所述的LED芯片外延结构的制备方法，其特征在于，所述第一晶格缓冲层的材质包括AlrGa1-rP，其中0.05≤r≤0.95。
16.如权利要求14所述的LED芯片外延结构的制备方法，其特征在于，所述第二晶格缓冲层的材质包括AltGa1-tP，其中0.05≤t≤0.95。
17.如权利要求14所述的LED芯片外延结构的制备方法，其特征在于，所述第一晶格缓冲层的厚度为100nm～400nm。
18.如权利要求14所述的LED芯片外延结构的制备方法，其特征在于，所述第二晶格缓冲层的厚度为50nm～300nm。
19.如权利要求13所述的LED芯片外延结构的制备方法，其特征在于，所述衬底包括Si衬底，所述底部缓冲层包括GaAs。
20.如权利要求13所述的LED芯片外延结构的制备方法，其特征在于，所述外延结构包括倒装LED芯片外延结构和正装LED芯片外延结构之一。
21.如权利要求20所述的LED芯片外延结构的制备方法，其特征在于，所述正装LED芯片外延结构的外延层包括依次堆叠的分布式布拉格反射镜层、第一型缓冲层、第一型限制层、第一型空间层、有源层、第二型空间层、第二型限制层、第二型缓冲层、第二型窗口层以及第二型欧姆接触层。
22.如权利要求20所述的LED芯片外延结构的制备方法，其特征在于，所述倒装LED芯片外延结构的外延层包括依次堆叠的腐蚀截止层、第一型欧姆接触层、第一型缓冲层、第一型窗口层、第一型限制层、第一型空间层、有源层、第二型空间层、第二型限制层、第二型缓冲层、第二型窗口层以及第二型欧姆接触层。
23.如权利要求21或者22所述的LED芯片外延结构的制备方法，其特征在于，所述第二型空间层包括依次堆叠的第一第二型空间层和第二第二型空间层。
24.如权利要求23所述的LED芯片外延结构的制备方法，其特征在于，所述第一第二型空间层的材质包括AlGaInP；所述第二第二型空间层的材质包括AlInP。
25.如权利要求13所述的LED芯片外延结构的制备方法，其特征在于，所述晶格缓冲层、底部缓冲层以及外延层的形成工艺为MOCVD工艺、分子束外延工艺、HVPE工艺、等离子体辅助化学气相沉积以及溅射法中的任意一种。
CN202110851289.8A 2021-07-27 2021-07-27 Led芯片外延结构及其制备方法 Active CN113594315B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110851289.8A CN113594315B (zh) 2021-07-27 2021-07-27 Led芯片外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110851289.8A CN113594315B (zh) 2021-07-27 2021-07-27 Led芯片外延结构及其制备方法

Publications (2)

Publication Number Publication Date
CN113594315A CN113594315A (zh) 2021-11-02
CN113594315B true CN113594315B (zh) 2023-04-04

Family

ID=78250439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110851289.8A Active CN113594315B (zh) 2021-07-27 2021-07-27 Led芯片外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN113594315B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114122212B (zh) * 2021-11-03 2023-11-10 厦门士兰明镓化合物半导体有限公司 Led外延结构及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3080155B2 (ja) * 1997-11-05 2000-08-21 サンケン電気株式会社 窒化ガリウム半導体層を有する半導体装置及びその製造方法
CN103578926B (zh) * 2012-08-09 2018-01-02 三星电子株式会社 半导体缓冲结构、半导体器件和制造半导体器件的方法
US10811557B2 (en) * 2017-06-16 2020-10-20 Alta Devices, Inc. Growth structure under a release layer for manufacturing of optoelectronic devices
CN109427932B (zh) * 2017-08-23 2021-07-16 比亚迪半导体股份有限公司 发光二极管外延片及其制造方法

Also Published As

Publication number Publication date
CN113594315A (zh) 2021-11-02

Similar Documents

Publication Publication Date Title
JP4320653B2 (ja) 半導体発光素子
CN103500781B (zh) 一种高效率的AlGaInP发光二极管外延片及其制备方法
CN100495750C (zh) 一种氮化镓基发光二极管外延片结构及其制备方法
WO2023040204A1 (zh) Led外延结构及其制备方法
US7723731B2 (en) Semiconductor light emitting device
JP2002217452A (ja) Ｉｉｉ族窒化物系化合物半導体素子
KR20220100554A (ko) 자외선 발광 소자
CN114447165B (zh) Led外延结构及其制备方法
CN114122212B (zh) Led外延结构及其制备方法
CN112968088A (zh) 一种倒装红外发光二极管及其制备方法
CN113594315B (zh) Led芯片外延结构及其制备方法
WO2021196533A1 (zh) 一种红光发光二极管的外延片及其制备方法
CN117080326A (zh) 改善光效的发光二极管及其制备方法
JP4320654B2 (ja) 半導体発光素子
CN114023857B (zh) Led外延结构及其制备方法
JP2022539292A (ja) 多接合ｌｅｄのトンネル接合、多接合ｌｅｄ、及びその製作方法
CN114551670A (zh) 红外发光二极管外延结构及其制备方法
JPH1168150A (ja) 半導体発光素子およびその製造方法
JP2007096157A (ja) 半導体発光素子
CN113922208A (zh) GaN基蓝紫光垂直腔面发射激光器芯片及其制作方法
CN217955880U (zh) 红光led外延结构
CN115000259A (zh) Led外延结构及其制备方法
CN114497302B (zh) 一种led外延片、外延生长方法及led芯片
US20230170437A1 (en) Semiconductor epitaxial structure and method for manufacturing the same, and led
CN113394316A (zh) 深紫外发光元件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant