CN116581219B - 发光二极管外延片及其制备方法、发光二极管 - Google Patents
发光二极管外延片及其制备方法、发光二极管 Download PDFInfo
- Publication number
- CN116581219B CN116581219B CN202310826996.0A CN202310826996A CN116581219B CN 116581219 B CN116581219 B CN 116581219B CN 202310826996 A CN202310826996 A CN 202310826996A CN 116581219 B CN116581219 B CN 116581219B
- Authority
- CN
- China
- Prior art keywords
- layer
- sub
- emitting diode
- epitaxial wafer
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000000903 blocking effect Effects 0.000 claims abstract description 26
- 230000006911 nucleation Effects 0.000 claims abstract description 19
- 238000010899 nucleation Methods 0.000 claims abstract description 19
- 230000000737 periodic effect Effects 0.000 claims abstract description 13
- 239000012159 carrier gas Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 42
- 235000012431 wafers Nutrition 0.000 description 38
- 238000006243 chemical reaction Methods 0.000 description 24
- 230000000052 comparative effect Effects 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 9
- 230000006872 improvement Effects 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- LALRXNPLTWZJIJ-UHFFFAOYSA-N triethylborane Chemical compound CCB(CC)CC LALRXNPLTWZJIJ-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000004047 hole gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
- H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种发光二极管外延片及其制备方法、发光二极管,涉及半导体光电器件领域。发光二极管外延片包括衬底和依次设于所述衬底上的形核层、本征半导体层、N型半导体层、多量子阱层、电子阻挡层和P型半导体层;P型半导体层包括依次层叠于所述电子阻挡层上的第一子层、第二子层和第三子层;第一子层为P‑BInGaN层,所述第二子层为周期性结构,每个周期均包括依次层叠的InN层和P‑GaN层,所述第三子层为P‑InGaN层。实施本发明,可提升发光二极管的发光效率、抗静电能力、表面平整度,降低其工作电压。
Description
技术领域
本发明涉及半导体光电器件领域,尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
常见的GaN基发光二极管外延片包括:衬底、以及在所述衬底上依次生长的形核层、本征半导体层、N型半导体层、多量子阱层、电子阻挡层、P型半导体层。其中,P型掺杂多采用Mg作为掺杂元素。但由于Mg的活化率很低,所以导致空穴浓度不够。为了实现高空穴浓度,需要高浓度的Mg掺杂。然而Mg在GaN中的溶解度却存在着限制,高浓度的Mg掺杂会导致p型GaN晶体质量下降,使Mg的活化率降低,表面平整度也会下降,工作电压升高。并且空穴的迁移率较电子的迁移率低很多,使得多量子阱中电子空穴不平衡,影响发光效率。
发明内容
本发明所要解决的技术问题在于,提供一种发光二极管外延片及其制备方法,其可提升发光二极管的发光效率、表面平整度,降低其工作电压。
本发明还要解决的技术问题在于,提供一种发光二极管。
为了解决上述问题,本发明公开了一种发光二极管外延片,包括衬底和依次设于所述衬底上的形核层、本征半导体层、N型半导体层、多量子阱层、电子阻挡层和P型半导体层;所述P型半导体层包括依次层叠于所述电子阻挡层上的第一子层、第二子层和第三子层;
所述第一子层为P-BInGaN层,所述第二子层为周期性结构,每个周期均包括依次层叠的InN层和P-GaN层,所述第三子层为P-InGaN层。
作为上述技术方案的改进,所述第一子层中B组分占比为0.01~0.3,In组分占比为0.01~0.1,P型掺杂浓度为1×1016cm-3~3×1017cm-3,厚度为5nm~20nm。
作为上述技术方案的改进,所述第二子层的周期数为2~20;
单个所述InN层的厚度为0.5nm~3nm,单个所述P-GaN层的厚度为5nm~10nm,其P型掺杂浓度为1×1016cm-3~5×1017cm-3。
作为上述技术方案的改进,所述P-InGaN层中In组分占比为0.2~0.5,P型掺杂浓度为5×1017cm-3~5×1019cm-3,厚度为5nm~30nm。
作为上述技术方案的改进,沿发光二极管外延片生长方向,所述第一子层中B组分由0.01~0.3递减至0,所述第一子层中In组分由0递增至0.01~0.1。
作为上述技术方案的改进,所述P-InGaN层的P型掺杂浓度大于所述P-GaN层的P型掺杂浓度;所述P-GaN层的P型掺杂浓度大于所述第一子层的P型掺杂浓度。
相应的,本发明还公开了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,其包括:
提供衬底,在所述衬底上依次生长形核层、本征半导体层、N型半导体层、多量子阱层、电子阻挡层和P型半导体层;所述P型半导体层包括依次层叠于所述电子阻挡层上的第一子层、第二子层和第三子层;
所述第一子层为P-BInGaN层,所述第二子层为周期性结构,每个周期均包括依次层叠的InN层和P-GaN层,所述第三子层为P-InGaN层。
作为上述技术方案的改进,所述第一子层的生长温度为800℃~1100℃,生长压力为100torr~500torr;
所述第二子层的生长温度为700℃~800℃,生长压力为100torr~500torr;
所述第三子层的生长温度为900℃~1000℃,生长压力为100torr~500torr。
作为上述技术方案的改进,所述InN层生长时,载气为N2或Ar,V/III比为500~1000。
相应的,本发明还公开了一种发光二极管,其包括上述的发光二极管外延片。
实施本发明,具有如下有益效果:
1. 本发明的发光二极管外延片中,P型半导体层包括依次层叠的P-BInGaN层,InN层、P-GaN层组成的周期性超晶格结构和P-InGaN层。其中,P-BInGaN层一者可产生空穴,提升空穴浓度;二者通过引入B,提升了后续第二子层、第三子层的晶体质量,为提升Mg并入创造了良好的条件;三者可提升空穴的扩展,提升抗静电能力。InN层和P-GaN层组成的周期性超晶格结构中,一者,P-GaN层提供空穴,中间间隔的InN层中In原子会部分扩散至P-GaN层,降低Mg的激活能,增加Mg的激活,从而提升空穴浓度;二者,InN材料的禁带宽度较窄,可以作为空穴储存器,P-GaN层生产的空穴不会产生拥堵,而是会在InN层储存,然后扩散开来,这样P-GaN层避免了载流子拥堵现象,从而容易产生更多的空穴;三者,InN层和P-GaN层异质结构存在较大的极化电场,从而产生二维空穴气,增加空穴的迁移率,使得更多的空穴可以进入多量子阱层。P-InGaN层一者也可提供空穴,提升空穴浓度;二者其可提升后续电极与P型半导体层的欧姆接触;三者,其可防止后续制备发光二极管时,InN层中的In过多地扩散到ITO(IZO)与P型半导体层的界面处,进而丧失空穴储存的功能。小结而言,本发明中的P型半导体层,提升了进入多量子阱层的空穴浓度,增加了空穴扩展能力,提升了发光效率、抗静电能力。同时对比传统的高掺Mg的P型半导体层而言,本发明降低了Mg的掺杂浓度,从而使得发光二极管外延片表面平整度更好,工作电压更低。
2. 本发明的发光二极管外延片中,P-BInGaN层中,采用B递减式渐变掺杂,In递增式渐变掺杂,这使得靠近电子阻挡层时,禁带宽度缓慢变大(禁带宽度BN>BGaN>InGaN),这样避免能带的急速变化产生势垒尖峰,从而影响空穴的注入,提升发光效率和抗静电能力。
3. 本发明的发光二极管外延片中,P-InGaN层的P型掺杂浓度大于P-GaN层的P型掺杂浓度;P-GaN层的P型掺杂浓度大于所述P-BInGaN层的P型掺杂浓度。这种结构有效提升了空穴迁移率,提升了发光二极管外延片的发光效率。
附图说明
图1是本发明一实施例中发光二极管外延片的结构示意图;
图2是本发明一实施例中第二子层的结构示意图;
图3是本发明一实施例中发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步地详细描述。
参考图1和图2,本发明公开了一种发光二极管外延片,包括衬底1和依次设于衬底1上的形核层2、本征半导体层3、N型半导体层4、多量子阱层5、电子阻挡层6和P型半导体层7。其中,P型半导体层7包括依次层叠于电子阻挡层6上的第一子层71、第二子层72和第三子层73。其中,第一子层71为P-BInGaN层,第二子层72为周期性结构,每个周期均包括依次层叠的InN层721和P-GaN层722,第三子层73为P-InGaN层。基于上述P型半导体层7的发光二极管外延片具有更优的发光强度,抗静电能力、表面平整度以及较低的工作电压。
其中,P-BInGaN层中B组分占比为0.01~0.4,当其<0.01时,难以有效提升后续第二子层72、第三子层73的晶体质量。当其>0.4时,第一子层71的势垒过高,会影响空穴迁移率,减少进入多量子阱层5的空穴数量,降低发光效率。示例性的,P-BInGaN层中B组分占比为0.04、0.09、0.12、0.15、0.17、0.23、0.28、0.31、0.34或0.38,但不限于此。优选的为0.01~0.3。
P-BInGaN层中In组分占比0.01~0.2,当其<0.01时,第一子层71势垒过高,降低发光效率;当其>0.2时,对空穴的扩展作用较差,难以有效提升抗静电性能。示例性的,P-BInGaN层中In组分占比为0.03、0.07、0.11、0.13、0.15或0.17,但不限于此。优选的为0.01~0.1。
优选的,在本发明的一个实施例之中,沿发光二极管外延片生长方向,P-BInGaN层中B组分递减,P-BInGaN层中In组分递增。更优选的,沿发光二极管外延片生长方向,P-BInGaN层中B组分由0.01~0.3递减至0,P-BInGaN层中In组分由0递增至0.01~0.1。
P-BInGaN层中P型掺杂元素为Mg或Zn,但不限于此。优选的为Mg。P型掺杂浓度为1×1016cm-3~5×1017cm-3,示例性的为3×1016cm-3、5×1016cm-3、7×1016cm-3、9×1016cm-3、2×1017cm-3或4×1017cm-3,但不限于此。优选的,P-BInGaN层中P型掺杂浓度为1×1016cm-3~3×1017cm-3。
P-BInGaN层的厚度为3nm~25nm,当其厚度<3nm时,难以有效提升第二子层72、第三子层73的晶体质量。当其厚度>25nm时,吸光多,降低发光二极管外延片的发光效率。示例性的,P-BInGaN层的厚度为4nm、8nm、12nm、16nm、20nm或24nm,但不限于此。优选的为5nm~20nm。
其中,第二子层72的周期数为2~20,示例性的为3、5、7、10、13、16或18,但不限于此。
其中,单个InN层721的厚度为0.2nm~5nm,当其厚度<0.2nm时,难以有效提升P-GaN层722生长过程中Mg的并入效率;当其厚度>5nm时,第二子层72整体晶体质量差。示例性的,单个InN层721的厚度为0.5nm、0.8nm、1.2nm、1.6nm、2nm、2.4nm、2.9nm,但不限于此。优选的,单个InN层721的厚度为0.5nm~3nm。
单个P-GaN层722的厚度为3nm~12nm,示例性的为4nm、6nm、8nm、10nm或11nm,但不限于此。优选的,单个P-GaN层722的厚度为5nm~10nm。
P-GaN层722的P型掺杂元素为Mg或Zn,但不限于此。优选的为Mg。P型掺杂浓度为1×1016cm-3~1×1018cm-3,示例性的为3×1016cm-3、5×1016cm-3、7×1016cm-3、9×1016cm-3、2×1017cm-3、4×1017cm-3、6×1017cm-3或8×1017cm-3,但不限于此。优选的,P-GaN层722中P型掺杂浓度为1×1016cm-3~5×1017cm-3。
其中,P-InGaN层中In组分的占比0.15~0.55,示例性的为0.18、0.2、0.24、0.28、0.33、0.45、0.5或0.53,但不限于此。优选的,P-InGaN层中In组分占比为0.2~0.5。
P-InGaN层的P型掺杂元素为Mg或Zn,但不限于此。优选的为Mg。P型掺杂浓度为1×1017cm-3~1×1020cm-3,示例性的为3×1017cm-3、7×1017cm-3、1×1018cm-3、5×1018cm-3、9×1018cm-3、3×1019cm-3、7×1019cm-3或9×1019cm-3,但不限于此。优选的,P-InGaN层中P型掺杂浓度为5×1017cm-3~5×1019cm-3。
P-InGaN层的厚度为5nm~50nm,示例性的为8nm、12nm、18nm、20nm、30nm、40nm或45nm,但不限于此。优选的为5nm~30nm。
优选的,在本发明的一个实施例之中,P-InGaN层的P型掺杂浓度>P-GaN层722的P型掺杂浓度>P-BInGaN层的P型掺杂浓度。
其中,衬底1可为蓝宝石衬底、硅衬底、SiC衬底、ZnO衬底或GaN衬底,但不限于此。
其中,形核层2可为AlN层和/或AlGaN层,但不限于此。优选的为AlN层,其厚度为20nm~100nm,示例性的为25nm、30nm、35nm、40nm、50nm、70nm或85nm,但不限于此。
其中,本征半导体层3为本征GaN层,其厚度0.8μm~2.5μm,示例性的为0.9μm、1.3μm、1.7μm、2.1μm或2.4μm,但不限于此。
其中,N型半导体层4为N型GaN层,但不限于此。N型半导体层4的掺杂元素为Si,但不限于此。N型半导体层4的掺杂浓度为3×1018cm-3~5×1019cm-3,示例性的为4×1018cm-3、6×1018cm-3、9×1018cm-3、3×1019cm-3或4×1019cm-3,但不限于此。N型半导体层4的厚度为1μm~3μm,示例性的为1.2μm、1.6μm、2μm、2.4μm、2.8μm或2.9μm,但不限于此。
其中,多量子阱层5为交替堆叠的InGaN量子阱层和GaN量子垒层,堆叠周期数3~15。单个InGaN量子阱层的厚度为3nm~10nm,示例性的为4nm、5nm、6nm、7nm或8nm,但不限于此。单个GaN量子垒层的厚度为5nm~15nm,示例性的为6nm、8nm、10nm、12nm或14nm,但不限于此。
其中,电子阻挡层6为AlxGa1-xN层和InyGa1-yN层交替生长的周期性结构,周期数为3~15;其中,x为0.05~0.2,y为0.1~0.5。单个AlxGa1-xN层的厚度为1nm~5nm,单个InyGa1-yN层的厚度为1nm~5nm。
相应的,参考图3,本发明还公开了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,其包括以下步骤:
S1:提供衬底;
优选的,在本发明的一个实施例之中,将衬底加载至MOCVD反应室中,在H2气氛中预处理5min~8min,处理温度为1000℃~1200℃,处理压力为200torr~600torr。
S2:在衬底上依次生长形核层、本征半导体层、N型半导体层、多量子阱层、电子阻挡层和P型半导体层;
具体的,步骤S2包括:
S21:在衬底上生长形核层;
其中,可采用MOCVD生长AlGaN层作为形核层,或采用PVD生长AlN层作为形核层,但不限于此。
优选的,在本发明的一个实施例之中,MOCVD生长AlGaN层作为形核层,其生长温度为500℃~700℃,生长压力为200torr~400torr。生长时,在MOCVD反应室中通入NH3作为N源,N2和H2作为载气,通入TMGa作为Ga源,通入TMAl作为Al源。
S22:在形核层上生长本征半导体层;
其中,在本发明的一个实施例之中,在MOCVD中生长本征半导体层,生长温度为1100℃~1150℃,生长压力为100torr~500torr。生长时,在MOCVD反应室中通入NH3作为N源,N2和H2作为载气,通入TMGa作为Ga源。
S23:在本征半导体层上生长N型半导体层;
其中,在本发明的一个实施例之中,在MOCVD中生长N型半导体层,生长温度为1100℃~1150℃,生长压力为100torr~500torr。生长时,在MOCVD反应室中通入NH3作为N源,N2和H2作为载气,通入TMGa作为Ga源,通入SiH4作为N型掺杂源。
S24:在N型半导体层上生长多量子阱层;
其中,在本发明的一个实施例之中,在MOCVD中周期性生长InGaN量子阱层和GaN量子垒层,以形成多量子阱层。其中,InGaN量子阱层的生长温度为700℃~800℃,生长压力为100torr~300torr。生长时,在MOCVD反应室中通入NH3作为N源,N2作为载气,通入TMGa作为Ga源,通入TMIn作为In源。GaN量子垒层的生长温度为800℃~900℃,生长压力为100torr~300torr。生长时,在MOCVD反应室中通入NH3作为N源,N2作为载气,通入TMGa作为Ga源。
S25:在多量子阱层上生长电子阻挡层;
具体的,在MOCVD中周期性生长AlxGa1-xN层和InyGa1-yN层,作为电子阻挡层。其中,AlxGa1-xN层的生长温度900℃~1000℃,生长压力为100torr~500torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2和H2作为载气,通入TMAl作为Al源,通入TMGa作为Ga源。InyGa1-yN层的生长温度900℃~1000℃,生长压力为100torr~500torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2和H2作为载气,通入TMIn作为In源,通入TMGa作为Ga源。
S26:在电子阻挡层上生长P型半导体层;
具体的,步骤S26包括:
S261:在电子阻挡层上生长第一子层;
其中,在本发明的一个实施例之中,在MOCVD中生长P-BInGaN层,作为第一子层。第一子层的生长温度为800℃~1100℃,生长压力为100torr~500torr;生长时,在MOCVD反应室中通入NH3作为N源,以N2和H2作为载气,通入三乙基硼作为B源,通入TMIn作为In源,通入TEGa作为Ga源,通入CP2Mg作为P型掺杂源。
优选的,在本发明的一个实施例之中,B源和In源渐变通入,以使得P-BInGaN层中B组分、In组分渐变。
S262:在第一子层上生长第二子层;
其中,在本发明的一个实施例之中,在MOCVD中周期性生长InN层和P-GaN层,以形成第二子层。其中,InN层的生长温度为700℃~800℃,生长压力为100torr~500torr,V/III比为500~1000。生长时,在MOCVD反应室中通入NH3作为N源,N2或Ar作为载气,通入TMIn作为In源。P-GaN层的生长温度为700℃~800℃,生长压力为100torr~500torr。生长时,在MOCVD反应室中通入NH3作为N源,N2作为载气,通入TMGa作为Ga源。
S263:在第二子层上生长第三子层;
其中,在本发明的一个实施例之中,在MOCVD中生长P-InGaN层,作为第三子层。第三子层的生长温度为900℃~1000℃,生长压力为100torr~500torr;生长时,在MOCVD反应室中通入NH3作为N源,以N2和H2作为载气,通入TMIn作为In源,通入TEGa作为Ga源,通入CP2Mg作为P型掺杂源。
下面以具体实施例对本发明进行进一步说明:
实施例1
参考图1、图2,本实施例提供一种发光二极管外延片,包括衬底1和依次设于衬底1上的形核层2、本征半导体层3、N型半导体层4、多量子阱层5、电子阻挡层6和P型半导体层7。
其中,衬底1为蓝宝石衬底,形核层2为AlGaN层,其厚度为30nm。本征半导体层3为本征GaN层,其厚度为1.4μm。N型半导体层4为N型GaN层,其厚度为2μm,掺杂元素为Si,Si的掺杂浓度为2×1019cm-3。
其中,多量子阱层5为周期性结构,周期数为10,每个周期均包括依次层叠的InGaN量子阱层和GaN量子垒层。其中,单个InGaN量子阱层的厚度为3nm,单个GaN量子垒层的厚度为10nm。
其中,电子阻挡层6为AlxGa1-xN层(x=0.15)和InyGa1-yN层(y=0.38)交替生长的周期性结构,周期数为10;单个AlxGa1-xN层的厚度为3nm,单个InyGa1-yN层的厚度为3nm。
其中,P型半导体层7包括依次层叠于电子阻挡层6上的第一子层71、第二子层72和第三子层73。其中,第一子层71为P-BInGaN层,其B组分占比为0.32,In组分占比为0.15,其掺杂元素为Mg,掺杂浓度为4×1017cm-3,厚度为4nm。第二子层72为周期性结构,周期数为12。每个周期的第二子层72均包括依次层叠的InN层721和P-GaN层722,InN层721的厚度为0.4nm,P-GaN层的厚度为11nm,其掺杂元素为Mg,掺杂浓度为4×1017cm-3。第三子层73为P-InGaN层,其In组分占比为0.52,其掺杂元素为Mg,掺杂浓度为4×1017cm-3,厚度为40nm。
本实施例中用于发光二极管外延片的制备方法,包括以下步骤:
(1)提供衬底;
优选的,在本发明的一个实施例之中,将衬底加载至MOCVD反应室中,在H2气氛中预处理8min,处理温度为1100℃,处理压力为400torr。
(2)在衬底上生长形核层;
其中,在MOCVD中生长AlGaN层,作为形核层,其生长温度为600℃,生长压力为300torr。生长时,在MOCVD反应室中通入NH3作为N源,N2和H2作为载气,通入TMGa作为Ga源,通入TMAl作为Al源。
(3)在形核层上生长本征半导体层;
其中,在MOCVD中生长本征半导体层,生长温度为1120℃,生长压力为300torr。生长时,在MOCVD反应室中通入NH3作为N源,N2和H2作为载气,通入TMGa作为Ga源。
(4)在本征半导体层上生长N型半导体层;
其中,在MOCVD中生长N型半导体层,生长温度为1130℃,生长压力为300torr。生长时,在MOCVD反应室中通入NH3作为N源,N2和H2作为载气,通入TMGa作为Ga源,通入SiH4作为N型掺杂源。
(5)在N型半导体层上生长多量子阱层;
其中,在MOCVD中周期性生长InGaN量子阱层和GaN量子垒层,以形成多量子阱层。其中,InGaN量子阱层的生长温度为750℃,生长压力为200torr。生长时,在MOCVD反应室中通入NH3作为N源,N2作为载气,通入TMGa作为Ga源,通入TMIn作为In源。GaN量子垒层的生长温度为860℃,生长压力为200torr,生长时,在MOCVD反应室中通入NH3作为N源,N2作为载气,通入TMGa作为Ga源。
(6)在多量子阱层上生长电子阻挡层;
具体的,在MOCVD中周期性生长AlxGa1-xN层和InyGa1-yN层,作为电子阻挡层。其中,AlxGa1-xN层的生长温度920℃,生长压力为300torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2和H2作为载气,通入TMAl作为Al源,通入TMGa作为Ga源。InyGa1-yN层的生长温度950℃,生长压力为300torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2和H2作为载气,通入TMIn作为In源,通入TMGa作为Ga源。
(7)在电子阻挡层上生长第一子层;
具体的,在MOCVD中生长P-BInGaN层,作为第一子层。第一子层的生长温度为1000℃,生长压力为200torr;生长时,在MOCVD反应室中通入NH3作为N源,以N2和H2作为载气,通入三乙基硼作为B源,通入TMIn作为In源,通入TEGa作为Ga源,通入CP2Mg作为P型掺杂源。
(8)在第一子层上生长第二子层;
具体的,在MOCVD中周期性生长InN层和P-GaN层,以形成第二子层。其中,InN层的生长温度为710℃,生长压力为200torr,V/III比为600。生长时,在MOCVD反应室中通入NH3作为N源,N2作为载气,通入TMIn作为In源。P-GaN层的生长温度为780℃,生长压力为200torr。生长时,在MOCVD反应室中通入NH3作为N源,N2作为载气,通入TMGa作为Ga源。
(9)在第二子层上生长第三子层;
具体的,在MOCVD中生长P-InGaN层,作为第三子层。第三子层的生长温度为940℃,生长压力为200torr;生长时,在MOCVD反应室中通入NH3作为N源,以N2和H2作为载气,通入TMIn作为In源,通入TEGa作为Ga源,通入CP2Mg作为P型掺杂源。
实施例2
本实施例提供一种发光二极管外延片,其与实施例1的区别在于:
P-BInGaN层的B组分占比为0.2,In组分占比为0.08,Mg掺杂浓度为3×1017cm-3,厚度为10nm。InN层721的厚度为2nm,P-GaN层的厚度为8nm,其Mg掺杂浓度为3×1017cm-3。P-InGaN层中In组分占比为0.3,Mg掺杂浓度为3×1017cm-3,厚度为20nm。
其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片,其与实施例2的区别在于:
P-BInGaN层的B组分占比由0.2递减至0,In组分由0递增至0.1。相应的,在制备该层过程中,B源呈递减,In源呈递增。
其余均与实施例2相同。
实施例4
本实施例提供一种发光二极管外延片,其与实施例3的区别在于:
P-BInGaN层中Mg掺杂浓度为2×1017cm-3。P-GaN层中Mg掺杂浓度为3×1017cm-3。P-InGaN层中Mg掺杂浓度为5×1018cm-3。
其余均与实施例3相同。
对比例1
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,P型半导体层为P型GaN层,其Mg掺杂浓度为5×1019cm-3,厚度为100nm。其通过MOCVD生长,生长温度为1100℃,生长压力为300torr。
其余均与实施例1相同。
对比例2
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,P型半导体层不包括第一子层,相应的制备方法中也不包括该层的步骤。
其余均与实施例1相同。
对比例3
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,P型半导体层不包括第二子层,相应的制备方法中也不包括该层的步骤。
其余均与实施例1相同。
对比例4
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,P型半导体层不包括第三子层,相应的制备方法中也不包括该层的步骤。
其余均与实施例1相同。
对比例5
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,采用未掺杂GaN层替代InN层。其中,未掺杂GaN层在MOCVD中生长,生长温度为1120℃,生长压力为300torr。
其余均与实施例1相同。
将实施例1~实施例4,对比例1~对比例5所得的发光二极管外延片进行表面粗糙度测试,然后将生长好的外延片加工制作成10×24mil具有垂直结构的LED芯片,测试其抗静电能力、工作电压和发光亮度,具体的测试方法为:
(1)亮度和工作电压:在通入电流120mA时,测试所得芯片的亮度和工作电压;
(2)抗静电性能测试:在HBM(人体放电模型)模型下运用静电仪对基芯片的抗静电性能进行测试,测试芯片能承受反向8000V静电的通过比例。
(3)采用AFM设备测试发光二极管外延片表面粗糙度(RMS)。
具体结果如下:
由表中可以看出,当在传统的发光二极管结构(对比例1)中的P型半导体层替换为本发明的P型半导体层时,有效改善了外延片的表面粗糙度、工作电压;提升了发光效率,抗静电能力。
以上所述是发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。
Claims (9)
1.一种发光二极管外延片,包括衬底和依次设于所述衬底上的形核层、本征半导体层、N型半导体层、多量子阱层、电子阻挡层和P型半导体层;其特征在于,所述P型半导体层包括依次层叠于所述电子阻挡层上的第一子层、第二子层和第三子层;
所述第一子层为P-BInGaN层,其B组分占比为0.01~0.4,In组分占比为0.01~0.2,P型掺杂浓度为1×1016cm-3~5×1017cm-3,厚度为3nm~25nm;
所述第二子层为周期性结构,周期数为2~20;每个周期均包括依次层叠的InN层和P-GaN层,单个所述InN层的厚度为0.2nm~5nm,单个所述P-GaN层的厚度为3nm~12nm,其P型掺杂浓度为1×1016cm-3~1×1018cm-3;
所述第三子层为P-InGaN层,其In组分占比为0.3~0.5,P型掺杂浓度为1×1017cm-3~4×1017cm-3,厚度为20nm~30nm;
所述P-BInGaN层、P-GaN层、P-InGaN层中的P型掺杂元素均为Mg。
2.如权利要求1所述的发光二极管外延片,其特征在于,所述第一子层中B组分占比为0.01~0.3,In组分占比为0.01~0.1,P型掺杂浓度为1×1016cm-3~3×1017cm-3,厚度为5nm~20nm。
3.如权利要求1所述的发光二极管外延片,其特征在于,所述第二子层的周期数为2~20;
单个所述InN层的厚度为0.5nm~3nm,单个所述P-GaN层的厚度为5nm~10nm,其P型掺杂浓度为1×1016cm-3~5×1017cm-3。
4.如权利要求1~3任一项所述的发光二极管外延片,其特征在于,沿发光二极管外延片生长方向,所述第一子层中B组分由0.01~0.3递减至0,所述第一子层中In组分由0递增至0.01~0.1。
5.如权利要求4所述的发光二极管外延片,其特征在于,所述P-InGaN层的P型掺杂浓度大于所述P-GaN层的P型掺杂浓度;所述P-GaN层的P型掺杂浓度大于所述第一子层的P型掺杂浓度。
6.一种发光二极管外延片的制备方法,用于制备如权利要求1~5任一项所述的发光二极管外延片,其特征在于,包括:
提供衬底,在所述衬底上依次生长形核层、本征半导体层、N型半导体层、多量子阱层、电子阻挡层和P型半导体层;所述P型半导体层包括依次层叠于所述电子阻挡层上的第一子层、第二子层和第三子层;
所述第一子层为P-BInGaN层,其B组分占比为0.01~0.4,In组分占比为0.01~0.2,P型掺杂浓度为1×1016cm-3~5×1017cm-3,厚度为3nm~25nm;
所述第二子层为周期性结构,周期数为2~20;每个周期均包括依次层叠的InN层和P-GaN层,单个所述InN层的厚度为0.2nm~5nm,单个所述P-GaN层的厚度为3nm~12nm,其P型掺杂浓度为1×1016cm-3~1×1018cm-3;
所述第三子层为P-InGaN层,其In组分占比为0.3~0.5,P型掺杂浓度为1×1017cm-3~4×1017cm-3,厚度为20nm~30nm;
所述P-BInGaN层、P-GaN层、P-InGaN层中的P型掺杂元素均为Mg。
7.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,所述第一子层的生长温度为800℃~1100℃,生长压力为100torr~500torr;
所述第二子层的生长温度为700℃~800℃,生长压力为100torr~500torr;
所述第三子层的生长温度为900℃~1000℃,生长压力为100torr~500torr。
8.如权利要求6或7所述的发光二极管外延片的制备方法,其特征在于,所述InN层生长时,载气为N2或Ar,V/III比为500~1000。
9.一种发光二极管,其特征在于,包括如权利要求1~5任一项所述的发光二极管外延片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310826996.0A CN116581219B (zh) | 2023-07-07 | 2023-07-07 | 发光二极管外延片及其制备方法、发光二极管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310826996.0A CN116581219B (zh) | 2023-07-07 | 2023-07-07 | 发光二极管外延片及其制备方法、发光二极管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116581219A CN116581219A (zh) | 2023-08-11 |
CN116581219B true CN116581219B (zh) | 2023-10-20 |
Family
ID=87536122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310826996.0A Active CN116581219B (zh) | 2023-07-07 | 2023-07-07 | 发光二极管外延片及其制备方法、发光二极管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116581219B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10294529A (ja) * | 1996-09-09 | 1998-11-04 | Toshiba Corp | 半導体レーザ及びその製造方法 |
CN109802020A (zh) * | 2018-12-26 | 2019-05-24 | 华灿光电(浙江)有限公司 | 一种GaN基发光二极管外延片及其制备方法 |
CN114784159A (zh) * | 2022-06-24 | 2022-07-22 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及其制备方法 |
CN115172555A (zh) * | 2022-09-08 | 2022-10-11 | 江西兆驰半导体有限公司 | 高光效发光二极管的外延片及其制备方法、发光二极管 |
CN115347098A (zh) * | 2022-10-18 | 2022-11-15 | 江西兆驰半导体有限公司 | 低工作电压发光二极管外延片及其制备方法、发光二极管 |
CN116093218A (zh) * | 2023-01-13 | 2023-05-09 | 江西兆驰半导体有限公司 | GaN基发光二极管外延片及其制备方法、GaN基发光二极管 |
CN116093220A (zh) * | 2023-02-24 | 2023-05-09 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
-
2023
- 2023-07-07 CN CN202310826996.0A patent/CN116581219B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10294529A (ja) * | 1996-09-09 | 1998-11-04 | Toshiba Corp | 半導体レーザ及びその製造方法 |
CN109802020A (zh) * | 2018-12-26 | 2019-05-24 | 华灿光电(浙江)有限公司 | 一种GaN基发光二极管外延片及其制备方法 |
CN114784159A (zh) * | 2022-06-24 | 2022-07-22 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及其制备方法 |
CN115172555A (zh) * | 2022-09-08 | 2022-10-11 | 江西兆驰半导体有限公司 | 高光效发光二极管的外延片及其制备方法、发光二极管 |
CN115347098A (zh) * | 2022-10-18 | 2022-11-15 | 江西兆驰半导体有限公司 | 低工作电压发光二极管外延片及其制备方法、发光二极管 |
CN116093218A (zh) * | 2023-01-13 | 2023-05-09 | 江西兆驰半导体有限公司 | GaN基发光二极管外延片及其制备方法、GaN基发光二极管 |
CN116093220A (zh) * | 2023-02-24 | 2023-05-09 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
Also Published As
Publication number | Publication date |
---|---|
CN116581219A (zh) | 2023-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115377259B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN116053378B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN116581217B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN110718612A (zh) | 发光二极管外延片及其制造方法 | |
CN116093223B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN116741905B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN116504895B (zh) | 发光二极管外延片及其制备方法、led | |
CN117253948B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN116169216A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN116454186A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN116759508A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN116387420A (zh) | 深紫外发光二极管外延片及其制备方法、发光二极管 | |
CN116581216A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN117613167B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN117393671B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN116845157B (zh) | GaN基绿光发光二极管外延片及其制备方法、发光二极管 | |
CN116014041B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN115832139B (zh) | 用于Mini-LED的外延片及其制备方法、Mini-LED | |
CN116581219B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN116759500B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN117691019B (zh) | 一种P型GaN层发光二极管外延片及制备方法 | |
CN117810324B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN117476834B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN117276441A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
CN117954539A (zh) | 发光二极管外延片及其制备方法、发光二极管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |