CN114784159A - 一种发光二极管外延片及其制备方法 - Google Patents
一种发光二极管外延片及其制备方法 Download PDFInfo
- Publication number
- CN114784159A CN114784159A CN202210720825.5A CN202210720825A CN114784159A CN 114784159 A CN114784159 A CN 114784159A CN 202210720825 A CN202210720825 A CN 202210720825A CN 114784159 A CN114784159 A CN 114784159A
- Authority
- CN
- China
- Prior art keywords
- layer
- doped
- sublayer
- low
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 13
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 230000004888 barrier function Effects 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 18
- 230000000737 periodic effect Effects 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 28
- 238000010348 incorporation Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 239000011777 magnesium Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000006911 nucleation Effects 0.000 description 5
- 238000010899 nucleation Methods 0.000 description 5
- 230000006798 recombination Effects 0.000 description 5
- 238000005215 recombination Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000010893 electron trap Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- MHYQBXJRURFKIN-UHFFFAOYSA-N C1(C=CC=C1)[Mg] Chemical compound C1(C=CC=C1)[Mg] MHYQBXJRURFKIN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 150000001335 aliphatic alkanes Chemical class 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种发光二极管外延片及其制备方法，外延片包括衬底、以及在衬底上依次生长的低温成核层、不掺杂的U‑GaN层、N型层、多量子阱层、电子阻挡层以及掺杂Mg的P型GaN层，N型层包括依次生长的第一子层、第二子层以及第三子层；第一子层包括周期性层叠的高掺Si的GaN层和InN层；第二子层包括周期性层叠的低掺Si的GaN层和InN层；第三子层包括周期性层叠的SiN层和低掺Si的AlGaN层。故本发明中的发光二极管外延片，降低了电子的移动速度，增加电子的扩展能力，释放底层应力，提升晶格质量，增加了表面平整度，提升了发光二极管的发光效率。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种发光二极管外延片及其制备方法。
背景技术
随着GaN基发光二极管大量应用于固态照明领域以及显示领域，GaN基发光二极管吸引着越来越多的人关注。目前，GaN 基发光二极管已经实现工业化生产、在背光源、照明、景观灯等方面都有应用。
在发光二极管中，P型层提供空穴，N型层是提供电子，N型层为高掺Si的GaN层，而高掺杂Si会导致应力变大，晶格质量变差，翘曲变大，所以需要高温高转速保证N型层的晶格质量。
但高温会导致外延片翘曲变大，使得外延片边缘容易出现雾片黑点等外观问题。并且在后续量子阱生长过程中，缺陷会导致非辐射复合增多，发光效率下降；另一方面P型层的空穴移动速度慢，N型层电子移动速度快，导致前面几个阱发光效率较低。
发明内容
基于此，本发明的目的是提供一种发光二极管外延片及其制备方法，用于解决现有技术中高温高转速生长的高掺杂Si的N型GaN层，会导致底层翘曲很大，表面平整度差，发光效率较低的技术问题。
本申请一方面提供一种发光二极管外延片，包括衬底、以及在所述衬底上依次生长的低温成核层、不掺杂的U-GaN层、N型层、多量子阱层、电子阻挡层以及掺杂Mg的P型GaN层，所述N型层包括依次生长的第一子层、第二子层以及第三子层，所述第一子层层叠于所述不掺杂的U-GaN层的上方，所述多量子阱层层叠于所述第三子层的上方；
所述第一子层包括周期性层叠的高掺Si的GaN层和InN层；
所述第二子层包括周期性层叠的低掺Si的GaN层和InN层；
所述第三子层包括周期性层叠的SiN层和低掺Si的AlGaN层。
另外，根据本发明上述的发光二极管外延片，还可以具有如下附加的技术特征：
进一步地，在所述第一子层及所述第二子层中，InN层中的In组分均为0.05-0.15；
在所述第三子层中，所述SiN层中的Si组分为0.1-0.3，所述低掺Si的AlGaN层中的Al组分为0.1-0.2。
进一步地，在所述第一子层中，所述高掺Si的GaN层的厚度为100-200nm，所述InN层的厚度为3-10nm，周期数为1-8。
进一步地，在所述第二子层中，低掺Si的GaN层的厚度为30-50nm，InN层的厚度为3-10nm，周期数为1-8。
进一步地，在所述第三子层中，SiN层的厚度为3-10nm；所述低掺Si的AlGaN层的厚度为20-30nm，周期数为1-8。
本申请另一方面提供一种发光二极管外延片制备方法，用于制备上述的发光二极管外延片，所述方法包括：
获取一衬底；
在所述衬底上依次生长低温成核层、不掺杂的U-GaN层、N型层、多量子阱层、电子阻挡层以及掺杂Mg的P型GaN层；
生长所述N型层的方法包括：
在所述不掺杂的U-GaN层上依次生长的第一子层、第二子层以及第三子层以形成所述N型层；
其中，所述第一子层包括周期性层叠的高掺Si的GaN层和InN层；所述第二子层包括周期性层叠的低掺Si的GaN层和InN层；所述第三子层包括周期性层叠的SiN层和低掺Si的AlGaN层。
另外，根据本发明上述的发光二极管外延片制备方法，还可以具有如下附加的技术特征：
进一步地，在所述第一子层中：
高掺Si的GaN层的生长温度为1100～1150℃，转速为800～1200r/min；
InN层生长温度为700～900℃，转速为500～600r/min。
进一步地，在所述第二子层中：
低掺Si的GaN层的生长温度为1100～1150℃，转速为800～1200r/min；
InN层生长温度为700～900℃，转速为500～600r/min。
进一步地，所述第三子层的生长温度为800-1000℃，转速为600-800 r/min。
进一步地，在所述第一子层中，高掺Si的GaN层中的Si的掺杂浓度为5×1018-1×1019 cm-3；在所述第二子层中，低掺Si的GaN层中的Si的掺杂浓度为1×1015-1×1016 cm-3；在所述第三子层中，低掺Si的AlGaN层中的Si掺杂浓度为1×1014-1×1015 cm-3。
上述发光二极管外延片及其制备方法，通过将N型层设置周期性复合结构，用以解决现有技术中高温高转速生长的高掺杂Si的N型GaN层，会导致底层翘曲很大，表面平整度差，发光效率较低的技术问题。具体的，N型层包括第一子层、第二子层以及第三子层；
其中，第一子层中，高掺Si的N型GaN层为高温高转速生长，InN层为低温低转速生长。首先，在提供电子的高掺Si的GaN层后生长InN薄层，是由于InN层的势垒较低，会形成电子“陷阱”，减缓电子的移动速度，有利于电子空穴对在量子阱的复合，增加发光效率；第二，高掺Si会导致晶格质量变差，所以高掺Si必须在高温较高转速的条件下生长，晶格质量才能更好，有利于Si元素的并入。但是高温高转速会导致很大的应力产生和翘曲变大，导致边缘容易发生雾化，黑点，边缘Si难以并入现象。所以在高温高掺Si的GaN层后生长的InN层选择低温低转速生长，主要是为了释放N型层的应力，缓解翘曲，有利于Si的并入，并且In原子在高温下容易发生分解，所以低温也有利于In原子的并入。所以第一子层这样周期性生长的设计，减慢了电子的移动速度，又有利于释放应力，缓解翘曲，提升表面平整度。
其中，第二子层中，低掺Si的GaN层为高温转速生长，InN层为低温低转速生长。第二子层生长材料与第一子层一致，但是GaN层的Si掺杂浓度较低，有利于电子更好的扩展，从而提升发光二极管的发光效率；
其中，第三子层为SiN层和低掺Si的AlGaN层，第一，由于Si原子和Al原子较小，所以SiN层和AlGaN层都有比较好的晶格质量。底层延伸的位错会在这一层发生扭曲和湮灭，可以阻断缺陷的延升，为量子阱的生长做准备，防止缺陷延伸至量子阱层，产生非辐射复合；第二，SiN层和低掺杂的AlGaN层也有利于电子的扩展，提升发光二极管的发光效率；本层转速和温度处于第一第二子层中间，主要是为了不引入过大的应力，导致翘曲过大，影响表面平整度；
故本发明中的发光二极管外延片，可以降低电子的移动速度，并增加电子的扩展能力，释放底层应力，提升晶格质量，增加了表面平整度，又提升了发光二极管的发光效率。
附图说明
图1为本发明中发光二极管外延片的结构示意图；
主要结构符号说明：
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
本申请一方面提供一种发光二极管外延片，包括衬底、以及在所述衬底上依次生长的低温成核层、不掺杂的U-GaN层、N型层、多量子阱层、电子阻挡层以及掺杂Mg的P型GaN层，所述N型层包括依次生长的第一子层、第二子层以及第三子层，所述第一子层层叠于所述不掺杂的U-GaN层的上方，所述多量子阱层层叠于所述第三子层的上方；
所述第一子层包括周期性层叠的高掺Si的GaN层和InN层；
所述第二子层包括周期性层叠的低掺Si的GaN层和InN层；
所述第三子层包括周期性层叠的SiN层和低掺Si的AlGaN层。
具体的，第一子层中，高掺Si的GaN层为高温高转速生长，InN层为低温低转速生长；第二子层中，低掺Si的GaN层为高温高转速生长，InN层为低温低转速生长。
在本发明一些实施例当中，在所述第一子层及所述第二子层中，InN层中的In组分均为0.05-0.15；In组分掺杂过高容易导致晶格质量变差。在所述第三子层中，所述SiN层中的Si组分为0.1-0.3，Si组分在这个范围内，有利于提高晶格质量，使得晶格质量相对较优；所述低掺Si的AlGaN层中的Al组分为0.1-0.2，Al组分在这个范围内，有利于提高晶格质量，使得晶格质量相对较优。
在本发明一些实施例当中，在所述第一子层中，所述高掺Si的GaN层的厚度为100-200nm，所述InN层的厚度为3-10nm，周期数为1-8。具体的，InN层为薄层，若太厚，则会导致晶格质量变差。
在本发明一些实施例当中，在所述第二子层中，低掺Si的GaN层的厚度为30-50nm，InN层的厚度为3-10nm，周期数为1-8。
在本发明一些实施例当中，在所述第三子层中，SiN层的厚度为3-10nm；所述低掺Si的AlGaN层的厚度为20-30nm，周期数为1-8。具体的，SiN层为薄层，SiN层的晶格质量较好，但若SiN层的厚度太厚，则会造成裂纹，影响表面平整度。
本申请另一方面提供一种发光二极管外延片制备方法，用于制备上述的发光二极管外延片，所述方法包括：
获取一衬底；
在所述衬底上依次生长低温成核层、不掺杂的U-GaN层、N型层、多量子阱层、电子阻挡层以及掺杂Mg的P型GaN层；
生长所述N型层的方法包括：
在所述不掺杂的U-GaN层上依次生长的第一子层、第二子层以及第三子层以形成所述N型层；
其中，所述第一子层包括周期性层叠的高掺Si的GaN层和InN层；所述第二子层包括周期性层叠的低掺Si的GaN层和InN层；所述第三子层包括周期性层叠的SiN层和低掺Si的AlGaN层。
在本发明一些实施例当中，在所述第一子层中：
高掺Si的GaN层的生长温度为1100～1150℃，转速为800～1200r/min；
InN层生长温度为700～900℃，转速为500～600r/min。
在本发明一些实施例当中，在所述第二子层中：
低掺Si的GaN层的生长温度为1100～1150℃，转速为800～1200r/min；
InN层生长温度为700～900℃，转速为500～600r/min。
在本发明一些实施例当中，所述第三子层的生长温度为800-1000℃，转速为600-800 r/min。
在本发明一些实施例当中，在所述第一子层中，高掺Si的GaN层中的Si的掺杂浓度为5×1018-1×1019 cm-3；在所述第二子层中，低掺Si的GaN层中的Si的掺杂浓度为1×1015-1×1016 cm-3；在所述第三子层中，低掺Si的AlGaN层中的Si掺杂浓度为1×1014-1×1015 cm-3。
为了便于理解本发明，下面将给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
实施例1
请参阅图1，所示为本发明第一实施例中的发光二极管外延片，如图1所示，该发光二极管外延片包括衬底1、以及在所述衬底上依次生长的低温成核层2、不掺杂的U-GaN层3、N型层4、多量子阱层5、电子阻挡层6和掺杂Mg的P型GaN层7。
本实施例采用金属化学气相沉积法MOCVD在基底上生长LED外延结构，采用高纯氢气作为载气、高纯氨气作为氮源、三甲基镓和三乙基镓作为镓源、三甲基铟作为铟源、硅烷作为N型掺杂剂、三甲基铝作为铝源以及二茂镁作为P型掺杂剂。
具体的，该发光二极管外延片的制备方法包括：
提供一种衬底，优选为蓝宝石衬底；具体地，控制温度为1000℃～1200℃，在H2气氛下对衬底进行约5min的高温退火处理。
在衬底上生长低温成核层，所述低温成核层的材料可以为AlGaN，反应腔温度为500℃～700℃，压力为200～400torr。具体地，所述低温成核层的厚度约为30-100nm。
在低温成核层上生长不掺杂的U-GaN层，所述不掺杂的U-GaN层反应室温度为1100℃～1150℃，压力为100～500torr。优选地，所述U-GaN层的厚度约为300-800nm。
在不掺杂的U-GaN层上生长N型层，优选地，所述N型层的厚度为1-4μm。具体的，N型层的生长方法如下：
控制反应腔压力为100-500torr，转速为800-1200r/min，温度升至1100～1150℃，打开Si烷，通入生长GaN层所需要的MO源，生长厚度约为100-200nm的高掺Si的GaN层，然后控制反应室温度降低至700～900℃，转速降低至500～600r/min，关闭Si源和Ga源，打开In源，生长3-10nm厚度的InN层；如此循环层叠周期性生长，周期为1-8，生长N型层第一子层；
保持反应腔压力为100-500torr，转速设置为800-1200r/min，温度升至1100～1150℃，关闭In源，打开Si烷，通入生长GaN层所需要的MO源，生长厚度约为30-50nm的低掺Si的GaN层，然后控制反应室温度降低至700～900℃，转速降低至500～600r/min，关闭Si源和Ga源，打开In源，生长3-10nm厚度的InN层。如此循环层叠周期性生长，周期为1-8，生长N型层第二子层；
保持反应腔压力不变，控制生长温度为800-1000℃，转速为600-800 r/min，关闭In源，通入Si烷，生长厚度约3-10nm的SiN层；打开Al源和Ga源，生长厚度为20-30nm掺杂Si的AlGaN层。如此循环层叠周期性生长，周期为1-8，生长N型层第三子层。
在N型层上生长多量子阱层，所述多量子阱层的生长压力为100～500Torr；所述多量子阱层是由量子垒层和量子阱层交替层叠的周期性结构；控制反应室温度为720～800℃，生长InGaN量子阱层；控制反应室温度为830～950℃，生长量子垒层。优选地，所述量子阱层中In组分所占摩尔比例为10％-35％；所述单个量子阱层的厚度为2-5nm；所述单个量子垒层的厚度为3-15nm。
在多量子阱层上生长电子阻挡层，所述电子阻挡层反应室温度为900～1000℃，生长压力为100～300Torr。优选地，所述电子阻挡层为AlaGa1-aN和InbGa1-bN交替生长的周期性结构，其中，a的取值范围为0.05-0.2，b的取值范围为0.1-0.5，厚度为20-50nm。
在电子阻挡层上生长掺杂Mg的P型GaN层。所述掺杂Mg的P型GaN层生长温度约为800～1000℃，生长压力为100～300torr。优选地，掺杂Mg的P型GaN层的厚度为200-300nm，Mg的掺杂浓度为5×1017-1× 1020cm-3。
请参阅下表 1，所示为通过本发明上述实施例 1的制备方法制备3组外延片时的工艺参数及对比例A对应的参数。
表2表面粗糙度（rms）和发光亮度测试的测试数据
在实际应用当中，分别采用本发明上述实施例1、及对比例A所对应的制备方法及参数制备得到对应的发光二极管外延片，并对实施例1的制备方法制备得到的3组发光二极管外延片进行表面粗糙度（rms）和发光亮度测试，测试数据如表2所示。需要说明的是，为了保证验证结果的可靠性，采用本发明上述实施例1的制备方法制备外延片、及对比例A对应制备外延片时，除上述参数不同以外、其它均相同。
结合上述表1和表2的数据可以明显看出，本发明提出的N型层，明显提升了所制备得到的发光二极管外延片的发光亮度，表面粗糙度明显下降，表面平整度得到了极大改善。
综上，本发明上述实施例当中的发光二极管外延片及其制备方法，通过将N型层设置周期性复合结构，用以解决现有技术中高温高转速生长的高掺杂Si的N型GaN层，会导致底层翘曲很大，表面平整度差，发光效率较低的技术问题。具体的，N型层包括第一子层、第二子层以及第三子层；
其中，第一子层中，高掺Si的N型GaN层为高温高转速生长，InN层为低温低转速生长。首先，在提供电子的高掺Si的GaN层后生长InN薄层，是由于InN层的势垒较低，会形成电子“陷阱”，减缓电子的移动速度，有利于电子空穴对在量子阱的复合，增加发光效率；第二，高掺Si会导致晶格质量变差，所以高掺Si必须在高温较高转速的条件下生长，晶格质量才能更好，有利于Si元素的并入。但是高温高转速会导致很大的应力产生和翘曲变大，导致边缘容易发生雾化，黑点，边缘Si难以并入现象。所以在高温高掺Si的GaN层后生长的InN层选择低温低转速生长，主要是为了释放N型层的应力，缓解翘曲，有利于Si的并入，并且In原子在高温下容易发生分解，所以低温也有利于In原子的并入。所以第一子层这样周期性生长的设计，减慢了电子的移动速度，又有利于释放应力，缓解翘曲，提升表面平整度。
其中，第二子层中，低掺Si的GaN层为高温转速生长，InN层为低温低转速生长。第二子层生长材料与第一子层一致，但是GaN层的Si掺杂浓度较低，有利于电子更好的扩展，从而提升发光二极管的发光效率；
其中，第三子层为SiN层和低掺Si的AlGaN层，第一，由于Si原子和Al原子较小，所以SiN层和AlGaN层都有比较好的晶格质量。底层延伸的位错会在这一层发生扭曲和湮灭，可以阻断缺陷的延升，为量子阱的生长做准备，防止缺陷延伸至量子阱层，产生非辐射复合；第二，SiN层和低掺杂的AlGaN层也有利于电子的扩展，提升发光二极管的发光效率；本层转速和温度处于第一第二子层中间，主要是为了不引入过大的应力，导致翘曲过大，影响表面平整度；
故本发明中的发光二极管外延片，可以降低电子的移动速度，并增加电子的扩展能力，释放底层应力，提升晶格质量，增加了表面平整度，又提升了发光二极管的发光效率。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种发光二极管外延片，包括衬底、以及在所述衬底上依次生长的低温成核层、不掺杂的U-GaN层、N型层、多量子阱层、电子阻挡层以及掺杂Mg的P型GaN层，其特征在于，所述N型层包括依次生长的第一子层、第二子层以及第三子层，所述第一子层层叠于所述不掺杂的U-GaN层的上方，所述多量子阱层层叠于所述第三子层的上方；
所述第一子层包括周期性层叠的高掺Si的GaN层和InN层；
所述第二子层包括周期性层叠的低掺Si的GaN层和InN层；
所述第三子层包括周期性层叠的SiN层和低掺Si的AlGaN层。
2.根据权利要求1所述的发光二极管外延片，其特征在于，
在所述第一子层及所述第二子层中，InN层中的In组分均为0.05-0.15；
在所述第三子层中，所述SiN层中的Si组分为0.1-0.3，所述低掺Si的AlGaN层中的Al组分为0.1-0.2。
3.根据权利要求1所述的发光二极管外延片，其特征在于，在所述第一子层中，所述高掺Si的GaN层的厚度为100-200nm，所述InN层的厚度为3-10nm，周期数为1-8。
4.根据权利要求1所述的发光二极管外延片，其特征在于，在所述第二子层中，低掺Si的GaN层的厚度为30-50nm，InN层的厚度为3-10nm，周期数为1-8。
5.根据权利要求1所述的发光二极管外延片，其特征在于，在所述第三子层中，SiN层的厚度为3-10nm；所述低掺Si的AlGaN层的厚度为20-30nm，周期数为1-8。
6.一种发光二极管外延片制备方法，用于制备上述权利要求1-5任意一项所述的发光二极管外延片，其特征在于，所述方法包括：
获取一衬底；
在所述衬底上依次生长低温成核层、不掺杂的U-GaN层、N型层、多量子阱层、电子阻挡层以及掺杂Mg的P型GaN层；
生长所述N型层的方法包括：
在所述不掺杂的U-GaN层上依次生长的第一子层、第二子层以及第三子层以形成所述N型层；
其中，所述第一子层包括周期性层叠的高掺Si的GaN层和InN层；所述第二子层包括周期性层叠的低掺Si的GaN层和InN层；所述第三子层包括周期性层叠的SiN层和低掺Si的AlGaN层。
7.根据权利要求6所述的发光二极管外延片制备方法，其特征在于，在所述第一子层中：
高掺Si的GaN层的生长温度为1100～1150℃，转速为800～1200r/min；
InN层生长温度为700～900℃，转速为500～600r/min。
8.根据权利要求6所述的发光二极管外延片制备方法，其特征在于，在所述第二子层中：
低掺Si的GaN层的生长温度为1100～1150℃，转速为800～1200r/min；
InN层生长温度为700～900℃，转速为500～600r/min。
9.根据权利要求6所述的发光二极管外延片制备方法，其特征在于，所述第三子层的生长温度为800-1000℃，转速为600-800 r/min。
10.根据权利要求6所述的发光二极管外延片制备方法，其特征在于，
在所述第一子层中，高掺Si的GaN层中的Si的掺杂浓度为5×1018-1×1019 cm-3；在所述第二子层中，低掺Si的GaN层中的Si的掺杂浓度为1×1015-1×1016 cm-3；在所述第三子层中，低掺Si的AlGaN层中的Si掺杂浓度为1×1014-1×1015 cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210720825.5A CN114784159B (zh) | 2022-06-24 | 2022-06-24 | 一种发光二极管外延片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210720825.5A CN114784159B (zh) | 2022-06-24 | 2022-06-24 | 一种发光二极管外延片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114784159A true CN114784159A (zh) | 2022-07-22 |
| CN114784159B CN114784159B (zh) | 2022-09-16 |
Family
ID=82422243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210720825.5A Active CN114784159B (zh) | 2022-06-24 | 2022-06-24 | 一种发光二极管外延片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114784159B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116581219A (zh) * | 2023-07-07 | 2023-08-11 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN117393671A (zh) * | 2023-12-08 | 2024-01-12 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103730554A (zh) * | 2013-12-16 | 2014-04-16 | 苏州新纳晶光电有限公司 | 一种氮化镓基led外延片的生长方法 |
| US20150243841A1 (en) * | 2014-02-22 | 2015-08-27 | Sensor Electronic Technology, Inc. | Semiconductor Structure with Stress-Reducing Buffer Structure |
| CN105206723A (zh) * | 2015-11-03 | 2015-12-30 | 湘能华磊光电股份有限公司 | 一种提高led亮度的外延生长方法 |
| CN106033787A (zh) * | 2015-03-17 | 2016-10-19 | 东莞市中镓半导体科技有限公司 | 一种采用mocvd技术制备具有阶梯式量子阱结构近紫外led的方法 |
| CN107046087A (zh) * | 2017-04-27 | 2017-08-15 | 华灿光电（浙江）有限公司 | 一种发光二极管的外延片及其制备方法 |
| CN109326697A (zh) * | 2018-09-27 | 2019-02-12 | 华灿光电（浙江）有限公司 | 一种GaN基发光二极管外延片及其制备方法 |
| CN109802020A (zh) * | 2018-12-26 | 2019-05-24 | 华灿光电（浙江）有限公司 | 一种GaN基发光二极管外延片及其制备方法 |
| CN110265514A (zh) * | 2019-04-28 | 2019-09-20 | 华灿光电(苏州）有限公司 | 发光二极管外延片的生长方法及发光二极管外延片 |
| CN114597293A (zh) * | 2022-05-06 | 2022-06-07 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
-
2022
- 2022-06-24 CN CN202210720825.5A patent/CN114784159B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103730554A (zh) * | 2013-12-16 | 2014-04-16 | 苏州新纳晶光电有限公司 | 一种氮化镓基led外延片的生长方法 |
| US20150243841A1 (en) * | 2014-02-22 | 2015-08-27 | Sensor Electronic Technology, Inc. | Semiconductor Structure with Stress-Reducing Buffer Structure |
| CN106033787A (zh) * | 2015-03-17 | 2016-10-19 | 东莞市中镓半导体科技有限公司 | 一种采用mocvd技术制备具有阶梯式量子阱结构近紫外led的方法 |
| CN105206723A (zh) * | 2015-11-03 | 2015-12-30 | 湘能华磊光电股份有限公司 | 一种提高led亮度的外延生长方法 |
| CN107046087A (zh) * | 2017-04-27 | 2017-08-15 | 华灿光电（浙江）有限公司 | 一种发光二极管的外延片及其制备方法 |
| CN109326697A (zh) * | 2018-09-27 | 2019-02-12 | 华灿光电（浙江）有限公司 | 一种GaN基发光二极管外延片及其制备方法 |
| CN109802020A (zh) * | 2018-12-26 | 2019-05-24 | 华灿光电（浙江）有限公司 | 一种GaN基发光二极管外延片及其制备方法 |
| CN110265514A (zh) * | 2019-04-28 | 2019-09-20 | 华灿光电(苏州）有限公司 | 发光二极管外延片的生长方法及发光二极管外延片 |
| CN114597293A (zh) * | 2022-05-06 | 2022-06-07 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116581219A (zh) * | 2023-07-07 | 2023-08-11 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN116581219B (zh) * | 2023-07-07 | 2023-10-20 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN117393671A (zh) * | 2023-12-08 | 2024-01-12 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN117393671B (zh) * | 2023-12-08 | 2024-03-08 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114784159B (zh) | 2022-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114784159B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN218069879U (zh) | 一种发光二极管外延片及发光二极管 | |
| CN114759124B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN114975704B (zh) | 一种led外延片及制备方法 | |
| CN115188863B (zh) | 发光二极管外延片及其制备方法 | |
| CN114695612B (zh) | 一种氮化镓基发光二极管外延结构及其制备方法 | |
| CN115064622B (zh) | 一种复合N型GaN层、发光二极管外延片及其制备方法 | |
| CN114824004B (zh) | 一种led外延结构及其制备方法 | |
| CN106229390A (zh) | 一种GaN基发光二极管芯片的生长方法 | |
| CN116072780B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN114792749A (zh) | 一种GaN基发光二极管外延片及其制备方法 | |
| CN113690350B (zh) | 微型发光二极管外延片及其制造方法 | |
| CN115207177A (zh) | 发光二极管外延片及其制备方法 | |
| CN114944443B (zh) | 一种欧姆接触层、发光二极管外延片及其制备方法 | |
| CN116344695A (zh) | 发光二极管外延片及其制备方法、led | |
| CN113206175A (zh) | 发光二极管外延片及其制备方法 | |
| CN114824007A (zh) | 一种发光二极管外延结构及其制备方法 | |
| CN116364825A (zh) | 复合缓冲层及其制备方法、外延片及发光二极管 | |
| CN114883460A (zh) | 发光二极管外延片及其制备方法 | |
| CN117410402B (zh) | 一种发光二极管外延片及其制备方法、Micro-LED芯片 | |
| CN116435424A (zh) | 一种辐射复合效率高的发光二极管外延片及其制备方法 | |
| CN114639759B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN116722083A (zh) | 高辐射发光二极管制备方法及发光二极管 | |
| CN115377260A (zh) | 一种led外延片、制备方法及电子设备 | |
| CN114824005A (zh) | 一种GaN基发光二极管的外延结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |